JP2010045370A - 集積回路構造、そのスタック構造及びこれらの製造方法 - Google Patents

集積回路構造、そのスタック構造及びこれらの製造方法 Download PDF

Info

Publication number
JP2010045370A
JP2010045370A JP2009187774A JP2009187774A JP2010045370A JP 2010045370 A JP2010045370 A JP 2010045370A JP 2009187774 A JP2009187774 A JP 2009187774A JP 2009187774 A JP2009187774 A JP 2009187774A JP 2010045370 A JP2010045370 A JP 2010045370A
Authority
JP
Japan
Prior art keywords
integrated circuit
conductive
void
circuit structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009187774A
Other languages
English (en)
Inventor
Kwang-Yong Lee
光 鎔 李
Sang-Hee Kim
相 熙 金
Sun-Won Kang
善 遠 姜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2010045370A publication Critical patent/JP2010045370A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】導電性電極の連結信頼性を高めることができる集積回路構造、スタック構造及びこれらの製造方法を提供する。
【解決手段】第１面１０６上の少なくとも一つの導電性パッド１２０と、少なくとも一つの導電性パッド及び集積回路基板１０５を貫通する貫通ホールとを持つ集積回路基板である。少なくとも一つの導電性電極１５０は、貫通ホール内に前記導電性パッドを貫通して前記導電性パッド上に延び、その内部に該第２面１０７から露出されたボイド１６０ａを備える。
【選択図】図１

Description

本発明は半導体装置に係り、特に集積回路構造、これらの集積回路構造のスタック構造、及びこれらの製造方法に関する。
集積回路の集積度が高くなるにつれて、集積回路基板を貫通する導電性電極を利用した集積回路構造またはそのスタック構造が採用され始めている。これらの集積回路構造内の導電性パッドは、集積回路基板を貫通するホールを充填する導電性電極を通じて他の集積回路と連結される。
しかし、集積回路基板の厚さが厚いためホール内部に導電性電極を完全に充填し難い。しかも、集積回路構造の集積度が高いほどホールの幅が小さくなるため、ホールの縦横比が大きくなって、ホール内部に導電性電極を充填することはさらに困難になる。
これにより、導電性電極の連結不良が発生し、スタック構造で集積回路構造の連結不良が発生しうる。したがって、大きい縦横比を持つホールを充填するために高コストの蒸着工程が必要になり、これらの蒸着工程のマージンが小さくなって不良が発生する可能性が高くなる。
したがって、本発明が解決しようとする技術的課題は、導電性電極の連結信頼性を高めることができる集積回路構造及びスタック構造を提供するところにある。
本発明が解決しようとする他の技術的課題は、前記集積回路構造及びスタック構造の製造方法を提供するところにある。
前記技術的課題を達成するための本発明の一形態による集積回路構造が提供される。集積回路基板は、第１面上の少なくとも一つの導電性パッドと、前記少なくとも一つの導電性パッド及び集積回路基板を貫通する貫通ホールとを持つ。少なくとも一つの導電性電極は、前記貫通ホール内に前記導電性パッドを貫通して前記導電性パッド上に延び、その内部に第２面から露出されたボイドを備える。
前記集積回路構造の一例によれば、前記ボイドは、前記第２面からテーパー状になったテーパードボイドである。さらに、前記テーパードボイドは、前記第２面から前記第１面へ行くほど減少するボイド幅を有する。
前記集積回路構造の他の例によれば、前記貫通ホールは、テーパード貫通ホールである。
前記集積回路構造のさらに他の例によれば、前記少なくとも一つの導電性電極上の少なくとも一つの導電性バンプをさらに備える。
前記技術的課題を達成するための本発明の一形態によるスタック構造が提供される。前述した前記集積回路構造と同じ構造を持ち、互いに積層した複数の集積回路構造が提供される。前記複数の集積回路構造は、互いに上下に隣接した下部の集積回路構造及び上部の集積回路構造を備え、前記下部の集積回路構造の前記少なくとも一つの導電性バンプは、前記上部の集積回路構造の前記ボイド内部に延びて、前記少なくとも一つの導電性電極と連結される。
前記本発明によるスタック構造の一例によれば、前記複数の集積回路構造下に、前記複数の集積回路構造のうち最下部の集積回路構造と連結された基板がさらに提供される。
前記本発明によるスタック構造の他の例によれば、前記基板上から前記最下部の集積回路構造の前記ボイド内部に延びて、前記少なくとも一つの導電性電極と連結された第２導電性バンプがさらに提供される。
前記他の技術的課題を達成するために、本発明の一形態による集積回路構造の製造方法が提供される。第１面上の少なくとも一つの導電性パッドを持つ集積回路基板内に貫通ホールを形成する工程として、前記貫通ホールは、前記導電性パッド及び集積回路基板を貫通するように形成する。前記貫通ホール内に前記導電性パッドを貫通して前記導電性パッド上に延び、その内部に前記第２面から露出されたボイドを備える少なくとも一つの導電性電極を形成する。
前記本発明による製造方法の一例によれば、前記少なくとも一つの導電性電極は、前記少なくとも一つの貫通ホール内に、前記ボイドを限定するように前記少なくとも一つの貫通ホールの入口を閉塞するように形成できる。
前記本発明による製造方法の他の例によれば、前記第２面から前記集積回路基板の一部を除去して、前記ボイド及び前記少なくとも一つの導電性電極を前記第２面から露出させる工程をさらに含むことができる。
前記他の技術的課題を達成するために、本発明の他の形態による集積回路構造の製造方法が提供される。第１面及び第２面を持つ集積回路基板の前記第１面上に、少なくとも一つの導電性パッドを形成する。前記少なくとも一つの導電性パッド及び前記集積回路基板を貫通し、その内部に前記第２面から露出されたボイドを備える少なくとも一つの導電性電極を形成する。前記第２面から前記ボイド内部を充填するように少なくとも一つの導電性フィラーを形成する。
前記他の技術的課題を達成するために、本発明の一形態によるスタック構造の製造方法が提供される。複数の集積回路構造を形成する。前記複数の集積回路構造を互いに積層する。前記複数の集積回路構造を連結する。前記複数の集積回路構造それぞれの形成工程は、第１面及び第２面を持つ集積回路基板の前記第１面上に少なくとも一つの導電性パッドを形成する工程と、前記少なくとも一つの導電性パッドを貫通して前記集積回路基板の内部に延び、その内部にボイドを備える少なくとも一つの導電性電極を形成する工程と、前記少なくとも一つの導電性電極の上面上に少なくとも一つの導電性バンプを形成する工程と、前記第２面から前記集積回路基板の一部を除去して、前記少なくとも一つの導電性電極及び前記ボイドを前記第２面から露出させる工程とを含むことができる。
前記本発明による製造方法の一例によれば、前記複数の集積回路構造の連結は、前記下部の集積回路構造の前記少なくとも一つの導電性バンプが、前記上部の集積回路構造の前記ボイド内部の一部に充填されるように行うことができる。
前記本発明による製造方法の他の例によれば、前記複数の集積回路構造の連結は、前記複数の集積回路構造上に荷重を加えて、前記少なくとも一つの導電性バンプを前記ボイド内部に塑性変形させて行い、そして／または、前記複数の集積回路構造を加熱して、前記少なくとも一つの導電性バンプが溶けて前記ボイド内部に充填されるように行うことができる。
本発明による集積回路構造は、ボイドの形成及びサイズに拘らず、スタック構造に容易に利用できる。スタック構造で、集積回路構造は、上部のボイド内部に下部の導電性バンプを延ばして、その連結信頼性を確保しつつ積層されうる。その結果、集積回路構造間の連結不良によるスタック構造の不良発生率が低減する。
本発明による集積回路構造の製造方法によれば、ボイドの残留を抑制する必要がないため、十分に速い速度で導電性電極を形成でき、導電性電極の形成のための工程マージンも大きくすることができる。また、ボイドの生成を抑制するために高コストの装置を利用する必要がないため、全体コストが低くなる。
本発明による集積回路構造の製造方法によれば、荷重を加えるか、または熱を加えることによって、導電性バンプを変形させて集積回路構造を経済的に連結できる。
本発明の一実施形態による集積回路構造を示す断面図である。 本発明の他の実施形態による集積回路構造を示す断面図である。 本発明の他の実施形態による集積回路構造を示す断面図である。 本発明の他の実施形態による集積回路構造を示す断面図である。 本発明の他の実施形態による集積回路構造を示す断面図である。 本発明の一実施形態によるスタック構造を示す断面図である。 本発明の他の実施形態によるスタック構造を示す断面図である。 本発明の他の実施形態によるスタック構造を示す断面図である。 本発明の他の実施形態によるスタック構造を示す断面図である。 本発明の実施形態によるカードを示す概略図である。 本発明の実施形態によるシステムを示す概略図である。 本発明の一実施形態による集積回路構造の製造方法を示す断面図である。 本発明の一実施形態による集積回路構造の製造方法を示す断面図である。 本発明の一実施形態による集積回路構造の製造方法を示す断面図である。 本発明の一実施形態による集積回路構造の製造方法を示す断面図である。 本発明の一実施形態による集積回路構造の製造方法を示す断面図である。 本発明の他の実施形態による集積回路構造の製造方法を示す断面図である。 本発明の他の実施形態による集積回路構造の製造方法を示す断面図である。 本発明の他の実施形態による集積回路構造の製造方法を示す断面図である。 本発明の他の実施形態による集積回路構造の製造方法を示す断面図である。 本発明の他の実施形態による集積回路構造の製造方法を示す断面図である。 本発明の一実施形態によるスタック構造の製造方法を示す断面図である。 本発明の一実施形態によるスタック構造の製造方法を示す断面図である。 本発明の一実施形態によるスタック構造の製造方法を示す断面図である。 本発明の一実施形態によるスタック構造の製造方法を示す断面図である。
以下、添付した図面を参照して、本発明による望ましい実施形態を例示して本発明を詳細に説明する。しかし、本発明は以下に開示される実施形態に限定されるものではなく、異なる多様な形態で具現され、単に本実施形態は本発明の開示を完全にし、当業者に発明の範疇を完全に知らせるものである。図面に記載した構成要素は、説明の便宜のためにそのサイズが誇張される。
図１は、本発明の一実施形態による集積回路構造１００ａを示す断面図である。
図１を参照すれば、集積回路基板１０５は、第１面１０６及び第２面１０７を備える。第１面１０６及び第２面１０７は互いに逆になり（対向しており）、例えば、集積回路基板１０５の前面及び背面になりうる。集積回路基板１０５は半導体ウェーハで構成でき、例えば、ＩＶ族物質またはＩＩＩ−Ｖ族化合物を含むことができる。集積回路基板１０５は、半導体ウェーハの背面を所定厚さにまで研磨して提供する。
集積回路基板１０５は、第１面１０６上に集積回路（図示せず）を備えることができる。集積回路は、メモリ素子及び／またはロジック素子を含むことができる。本発明の範囲は、これらの集積回路の種類に制限されるものではない。
層間絶縁層１１０は第１面１０６上に提供される。層間絶縁層１１０は、前述した集積回路を離隔させるか、またはこれらの集積回路と連結される配線ライン（図示せず）を離隔させる役割をする。したがって、図１では、層間絶縁層１１０は一つの層で図示されているが、色々な絶縁層の複数層構造を含むことができる。例えば、層間絶縁層１１０は、酸化層、窒化層、低誘電率層から選択された一つまたは二つ以上の積層構造を含むことができる。低誘電率層は、酸化層及び窒化層より低い誘電定数を持つ絶縁層を称することができる。
少なくとも一つの導電性パッド、例えば、複数の導電性パッド１２０は、層間絶縁層１１０上に提供されうる。導電性パッド１２０は、集積回路構造の入出力端子として利用される。導電性パッド１６０の数は例示的に図示され、集積回路構造の種類及び容量によって適切に選択されうる。
パッシベーション層１３０は、導電性パッド１２０を露出させるように層間絶縁層１１０上に提供される。パッシベーション層１３０は、外部の水分から集積回路を保護する役割をする。例えば、パッシベーション層１３０は、酸化層と窒化層との積層構造を含むことができるが、本発明の範囲がこれらの例に制限されるものではない。
少なくとも一つの導電性電極、例えば、複数の導電性電極１５０は、導電性パッド１２０、層間絶縁層１１０及び集積回路基板１０５を貫通するように延びる。導電性電極１５０は、その内部にボイド１６０ａを備えることができる。導電性電極１５０は、導電性パッド１２０の上面一部分を覆い、導電性パッド１２０下に延びて第２面１０７から露出される。導電性電極１５０は導電性パッド１２０の上面と連結されて、集積回路構造１００ａの信号を第２面１０７下に伝達する役割をする。
ボイド１６０ａは、第２面１０７から露出されるように導電性電極１５０の下部近くに配置されうる。したがって、導電性電極１５０は、第２面１０７から見る時に内部が陥没した形状を持つことができる。例えば、ボイド１６０ａは、第２面１０７から第１面１０６方向へ行くほどその幅が狭くなる。これらのボイド１６０ａの形態は後述するように、スタック構造で集積回路構造を連結するために有用に利用される。
ボイド１６０ａは、導電性電極１５０の上部が下部より速い速度で形成されるために生成され、したがって、ボイド１６０ａのサイズは、導電性電極１５０の形成条件によって制限がある。例えば、ボイド１６０ａの高さｈ２は、導電性電極１５０の高さｈ１の２／３以下でありうる。しかし、ボイド１６０ａの高さまたは形態は、導電性電極１５０の形成条件によって変わり、これらの例に制限されるものではない。
スペーサー絶縁層１４０は、導電性電極１５０と集積回路基板１０５との間に介在されうる。スペーサー絶縁層１４０は、集積回路基板１０５または層間絶縁層１１０内の集積回路と導電性電極１５０とが直接接触することを防ぐことができる。スペーサー絶縁層１４０は、導電性パッド１２０の側壁と導電性電極１５０の側壁との間にさらに延びることができる。
少なくとも一つの導電性バンプ、例えば、複数の導電性バンプ１７０は、導電性電極１５０の上面上に提供される。導電性バンプ１７０は、後述するようにスタック構造で集積回路構造を連結するために利用される。
後述するように、この実施形態による集積回路構造１００ａは、ボイド１６０ａのサイズに制約されず、スタック構造に容易に利用される。
図２は、本発明の他の実施形態による集積回路構造１００ｂを示す断面図である。この実施形態による集積回路構造１００ｂは、図１の集積回路構造１００ａで一部構成を変形したものに対応し、したがって、二つの実施形態で重複する説明は省略する。
図２を参照すれば、導電性電極１５０ｂは、第１面１０６から第２面１０７へ行くほどその幅が順次減少する形状を持つ。スペーサー絶縁層１４０ｂは、導電性電極１５０ｂの形態変化によって変形される。
ボイド１６０ｂの高さは、図１でボイド１６０ａの高さより小さい。すなわち、これらの構造で導電性電極１５０ｂの幅減少傾斜度が大きくなるほどボイド１６０ｂの高さが低くなる。しかし、ボイド１６０ｂの高さは、導電性電極１５０の幅減少傾斜度以外に他の要因によって変化されることもある。
図３は、本発明の他の実施形態による集積回路構造１００ｃを示す断面図である。この実施形態による集積回路構造１００ｃは、図１の集積回路構造１００ａで一部構成を変形したものに対応し、したがって、二つの実施形態で重複する説明は省略する。
図３を参照すれば、導電性電極１５０ｃは、第１面１０６から第２面１０７へ行くほどその幅が順次増加する形状を持つ。スペーサー絶縁層１４０ｃは、導電性電極１５０ｃの形態変化によって変形される。
ボイド１６０ｃの高さは、図１でボイド１６０ａの高さより大きい。すなわち、これらの構造で導電性電極１５０ｃの幅増加傾斜度が大きくなるほど、ボイド１６０ｃの高さが大きくなりうる。しかし、ボイド１６０ｃの高さは、導電性電極１５０ｃの幅減少傾斜度以外に他の要因によって変化されることもある。
図４は、本発明の他の実施形態による集積回路構造１００ｄを示す断面図である。この実施形態による集積回路構造１００ｄは、図１の集積回路構造１００ａで一部構成を変形したものに対応し、したがって、二つの実施形態で重複する説明は省略する。
図４を参照すれば、図１の導電性バンプ１７０が省略され、導電性フィラー１７５がボイド１６０ａの内部を充填している。導電性フィラー１７５は、ボイド１６０ａを実質的になくすための役割をする。選択的に、スタック構造で集積回路構造の連結をさらに強化するために、導電性バンプ１７０が導電性電極１５０上にさらに配置されることもある。導電性バンプ１７０と導電性フィラー１７５とは同じ物質であるか、または相異なる物質である。
図５は、本発明の他の実施形態による集積回路構造１００ｅを示す断面図である。この実施形態による集積回路構造１００ｅは、図１の集積回路構造１００ａで一部構成を変形したものであり、したがって、二つの実施形態で重複する説明は省略される。
図５を参照すれば、導電性電極１５０と導電性バンプ１７０とが上下に整列されない。この場合、導電性電極１５０と導電性バンプ１７０とは、再配線ライン１５８を利用して連結される。再配線ライン１５８は、導電性電極１５０から導電性バンプ１７０下に延びるようにパッシベーション層１３０上に提供される。導電性電極１５０と導電性バンプ１７０との配置によって、再配線ライン１５８は多様に変形される。
再配線ライン１５８は、後述するように集積回路構造１００ｅを他の集積回路構造上にまたは下に積層させる時、導電性電極１５０を上下に連結するために必要である。これにより、図９で後述するように、集積回路構造１００ｅは、同種の他の集積回路構造だけではなく、異種の他の集積回路構造とスタック構造を形成できる。また、集積回路構造１００ｅは、同じサイズの他の集積回路構造だけではなく、他のサイズの他の集積回路構造とスタック構造を形成できる。
図６は、本発明の一実施形態によるスタック構造２００を示す断面図である。
図６を参照すれば、集積回路構造１００ａが基板２１０上に積層される。基板２１０はその内部に回路配線を備えることができ、例えば、印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）でありうる。基板２１０と集積回路構造１００ａとの連結は、第２導電性バンプ１７３ａを利用できる。
例えば、第２導電性バンプ１７３ａは、基板２１０からボイド１６０ａの内部に延びて導電性電極１５０と連結されうる。これらの構造によれば、導電性電極１５０と第２導電性バンプ１７３ａとの連結信頼性を高めることができる。なぜなら、導電性電極１５０と第２導電性バンプ１７３ａとの接触面積が、ボイド１６０ａがない場合に比べて大きく広くなるためである。
例えば、第２導電性バンプ１７３ａは導電性電極１５０との接触面積を最大限広げるために、ボイド１６０ａの内部を実質的に満たすことができる。しかし、第２導電性バンプ１７３ａがボイド１６０ａ内部の一部分だけ満たしていれば、導電性電極１５０との連結信頼性を確保することもできる。
したがって、集積回路構造１００ａは、基板２１０との連結信頼性を確保しつつ基板２１０上に積層されうる。その結果、基板２１０と集積回路構造１００ａとの連結不良によるスタック構造２００の不良発生率が低減する。
一方、この実施形態の変形された例で、集積回路構造１００ａは、当業者によって図２ないし図５の集積回路構造１００ｂ、１００ｃ、１００ｄ、１００ｅのいずれか一つに容易に変形される。
図７は、本発明の他の実施形態によるスタック構造３００を示す断面図である。
図７を参照すれば、複数の集積回路構造１００ａ１、１００ａ２、１００ａ３が互いに積層されうる。集積回路構造１００ａ１、１００ａ２、１００ａ３は、図１の集積回路構造１００ａを参照できる。ただし、集積回路構造１００ａ２、１００ａ３で導電性バンプ１７０ａは、図１の集積回路構造１００ａでの導電性バンプ１７０と異なる形状を持つように変形されている。集積回路構造１００ａ１、１００ａ２、１００ａ３の数は例示的に図示され、スタック構造３００の容量によって適切に選択される。
集積回路構造１００ａ１、１００ａ２、１００ａ３は、導電性バンプ１７０ａを利用して上下に連結されうる。例えば、集積回路構造１００ａ２、１００ａ３の連結を見れば、上部の集積回路構造１００ａ３の導電性電極１５０は、下部の集積回路構造１００ａ２の導電性バンプ１７０ａと連結されうる。下部の集積回路構造１００ａ２の導電性バンプ１７０ａは、上部の集積回路構造１００ａ３のボイド１６０ａ内部を実質的に充填するように延びて、その上の導電性電極１５０と連結されうる。これらの説明は、集積回路構造１００ａ２、１００ａ１にも同様に適用できる。
しかし、集積回路構造１００ａ３は、これ以上上に連結されないため、導電性バンプ１７０の形態を変形させる必要がない。したがって、集積回路構造１００ａ３がスタック構造４００の最上部に位置する場合、導電性バンプ１７０は省略されてもよい。しかし、集積回路構造１００ａ３上に他の集積回路構造がさらに積層されるならば、導電性バンプ１７０は導電性バンプ１７０ａのように変形される。
したがって、スタック構造３００で、集積回路構造１００ａ１、１００ａ２、１００ａ３はボイド１６０ａを持っているにもかかわらず、その連結信頼性を確保しつつ積層されうる。もし、導電性バンプ１７０ａをボイド１６０ａの内部に延ばせなければ、導電性電極１５０の底部幅が狭いため、集積回路構造１００ａ１、１００ａ２、１００ａ３の間で導電性電極１５０を互いに信頼性のあるように連結させることが非常に困難になる。
図８は、本発明の他の実施形態によるスタック構造４００を示す断面図である。
図８を参照すれば、複数の集積回路構造１００ａ２、１００ａ３が基板４１０上に積層されうる。集積回路構造１００ａ２、１００ａ３は、図１の集積回路構造１００ａを参照できる。ただし、集積回路構造１００ａ２で導電性バンプ１７０ａは、図１の集積回路構造１００ａで導電性バンプ１７０と異なる形状を持つように変形されている。集積回路構造１００ａ２、１００ａ３の数は例示的に図示され、スタック構造４００の容量によって適切に選択される。
集積回路構造１００ａ２、１００ａ３は、図７で説明したように、導電性バンプ１７０ａを利用して上下に連結されうる。集積回路構造１００ａ３がスタック構造４００の最上部に位置する場合、導電性バンプ１７０は省略されてもよい。最下部の集積回路構造１００ａ２は、図６で説明したように、第２導電性バンプ１７３ａを利用して基板４１０と連結されうる。
基板４１０は回路配線を備えることができ、例えば、ＰＣＢでありうる。第２導電性バンプ１７３ａの反対側の基板４１０上には、複数の第３導電性バンプ４３０が取り付けられる。第３導電性バンプ４３０は、基板４１０内の回路配線を通じて第２導電性バンプ１７３ａと連結されて、集積回路構造１００ａ２、１００ａ３に連結されうる。
モールディング部材４２０は、集積回路構造１００ａ２、１００ａ３を覆うように基板４１０上に配置されうる。これらの構造のスタック構造４００は、半導体パッケージ、特にマルチスタックパッケージと呼ばれることもある。しかし、本発明の範囲はこれらの名称に制限されるものではない。
図９は、本発明の他の実施形態によるスタック構造３００ａを示す断面図である。
図９を参照すれば、複数の集積回路構造１００ｅ１、１００ｅ２、１００ｅ３が互いに積層される。集積回路構造１００ｅ１、１００ｅ２、１００ｅ３は、図１の集積回路構造１００ａまたは図５の集積回路構造１００ｅを参照できる。ただし、集積回路構造１００ｅ２、１００ｅ３で導電性バンプ１７０ａは、図１の集積回路構造１００ａまたは図５の集積回路構造１００ｅで、導電性バンプ１７０と異なる形状を持つように変形されている。集積回路構造１００ｅ１、１００ｅ２、１００ｅ３の数は例示的に図示され、スタック構造３００ａの容量によって適切に選択される。
集積回路構造１００ｅ１、１００ｅ２、１００ｅ３は、導電性バンプ１７０ａを利用して上下に連結されうる。集積回路構造１００ｅ１、１００ｅ２、１００ｅ３で導電性電極１５０は、互いに上下に整列されないこともある。しかし、再配線ライン１５８を利用して導電性バンプの位置をボイド１６０ａの位置と整列させることによって、集積回路構造１００ｅ１、１００ｅ２、１００ｅ３が互いに安定的に連結されうる。例えば、集積回路構造１００ｅ１、１００ｅ２、１００ｅ３は、互いに同種の製品であるか、または異種の製品でありうる。他の例として、集積回路構造１００ｅ１、１００ｅ２、１００ｅ３は、同じサイズまたは異なるサイズでありうる。
図１０は、本発明の一実施形態によるカード５００を示す概略図である。
図１０を参照すれば、制御器５１０とメモリ５２０とは、電気的な信号を交換するように配置される。例えば、制御器５１０の命令に従って、メモリ５２０と制御器５１０とはデータを交換できる。これにより、カード５００は、メモリ５２０にデータを保存するか、またはメモリ５２０からデータを外部に出力できる。メモリ５２０は、図１ないし図５の集積回路構造１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅのうち選択された少なくとも一つ、または図５ないし図９のスタック構造２００、３００、４００、３００ａのうち選択された少なくとも一つを備えるように構成される。
これらのカード５００は、多様な携帯用電子装置のメモリカード、例えば、マルチメディアカード（Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ；ＭＭＣ）または保安デジタル（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ Ｃａｒｄ；ＳＤ）カードに利用できる。
図１１は、本発明の一実施形態による電子システム６００を示すブロック図である。
図１１を参照すれば、プロセッサー６１０、入／出力装置６３０及びメモリ６２０は、バス６４０を利用して互いにデータ通信を行える。プロセッサー６１０はプログラムを実行し、システム６００を制御する役割を行える。入／出力装置６３０は、システム６００のデータを入力または出力するのに利用できる。システム６００は、入／出力装置６３０を利用して外部装置、例えば、パソコンまたはネットワークに連結されて、外部装置と互いにデータを交換できる。
メモリ６２０は、プロセッサー６１０の動作のためのコード及びデータを保存することができる。例えば、メモリ６２０は、図１ないし図５の集積回路構造１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅのうち選択された少なくとも一つ、または図５ないし図９のスタック構造２００、３００、４００、３００ａのうち選択された少なくとも一つを備えるように構成される。
例えば、これらのシステム６００は、電子装置または制御装置を構成できる。例えば、システム６００は多様な携帯用電子装置、例えば、携帯電話、ＭＰ３プレーヤー、ナビゲーション、固状ディスク（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｉｓｋ；ＳＳＤ）または家電製品に利用できる。
図１２ないし図１６は、本発明の一実施形態による集積回路構造の製造方法を示す断面図である。
図１２を参照すれば、集積回路基板１０５の第１面１０６上に絶縁層１１０を形成できる。集積回路基板１０５は、第１面１０６上に集積回路を備えることができ、絶縁層１１０は、これらの集積回路及び配線ラインを覆うように形成できる。
絶縁層１１０は、適切な蒸着方法、例えば、化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を利用して形成できる。絶縁層１１０は、集積回路のプロファイルによって平坦でなく形成できるため、蒸着工程後に平坦化されうる。平坦化は、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）法またはエッチバックを利用して行われうる。
次いで、絶縁層１１０上に導電性パッド１２０を形成できる。例えば、導電性パッド１２０は、適切な導電層、例えば、ポリシリコン、金属及び金属シリサイドの一つまたはこれらの積層構造を含んで形成される。
次いで、導電性パッド１２０を露出させるように、絶縁層１１０上にパッシベーション層１３０を形成できる。例えば、パッシベーション層１３０は、酸化層及び窒化層の積層構造を形成した後、これをパターニングして形成できる。これらのパターニングは、フォトリソグラフィー及びエッチング技術が利用できる。
次いで、導電性パッド１２０、絶縁層１１０及び集積回路基板１０５を連続的に除去して貫通ホール１３５を形成できる。これにより、貫通ホール１３５は、導電性パッド１２０及び層間絶縁層１１０を貫通して集積回路基板１０５の内部に所定深さほどリセスされる。以後の工程で集積回路基板１０５が第２面１０７から研磨されることを考慮して、この工程で貫通ホール１３５は、集積回路基板１０５を貫通しないように形成される。
例えば、貫通ホール１３５の形成は、レーザードリリング及び／またはドライエッチングを利用できる。レーザードリリングは焦点設定ができるので、フォトリソグラフィーを利用せずに、レーザーを貫通ホール１３５が形成される部分に選択的に照射することができる。一方、ドライエッチングは、フォトリソグラフィーにより形成されたエッチングマスク（図示せず）を必要とすることがある。
貫通ホール１３５の形状は、エッチング条件またはドリリング条件によって多様な形状を持つことができる。例えば、貫通ホール１３５は、図１に示したように、比較的均一な筒形状を持つこともできる。他の例で、貫通ホール１３５は、図２の導電性電極１５０ｂの形成のために、上から下へ行くほどその幅が段々狭くなる形状を持つこともできる。さらに他の例として、貫通ホール１３５は、図３の導電性電極１５０ｃの形成のために、上から下へ行くほどその幅が段々広くなる形状を持つこともできる。貫通ホール１３５は、パッシベーション層１３０の形成前に形成してもよい。
図１３を参照すれば、貫通ホール１３５内にスペーサー絶縁層１４０を形成する。スペーサー絶縁層１４０は適切な絶縁物、例えば酸化物、窒化物、ポリマーまたはパリレンを含むことができる。例えば、低温蒸着法、例えば、ＣＶＤ、ポリマー噴射、低温物理気相蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）方法を利用して絶縁層を形成した後、導電性パッド１２０上部の絶縁層を選択的に除去することによって、貫通ホール１３５内部表面上にスペーサー絶縁層１４０を形成する。
例えば、異方性エッチングを利用して導電性パッド１２０上部の絶縁層を除去する場合、スペーサー絶縁層１４０は、貫通ホール１３５の底部には残らず、貫通ホール１３５の内部側壁上のみに残留することもある。
次いで、スペーサー絶縁層１４０上に導電性電極１５０を形成する。例えば、メッキ方法を利用して導電性電極１５０を形成する場合、図１４に示したように、導電性電極１５０それぞれは、障壁金属１５２、シード金属１５４及び配線金属１５６を備えることができる。障壁金属１５２は、チタン（Ｔｉ）、タンタル（Ｔａ）、ＴｉＮ及びＴａＮから選択された一つまたは二つ以上の積層構造を含むことができる。シード金属１５４及び配線金属１５６は、銅（Ｃｕ）を含むことができる。
一方、蒸着方法を利用して導電性電極１５０を形成する場合に、シード金属１５４が省略され、障壁金属１５２上に配線金属１５６が直ちに形成される。例えば、この場合、導電性電極１５０は、アルミニウム（Ａｌ）またはタングステン（Ｗ）を含むことができる。しかし、これらの導電性電極１５０の物質は例として提供され、本発明の範囲を制限するものではない。
メッキ方法または蒸着方法において、蒸着条件によって、導電性電極１５０が貫通ホール１３５の内部を充填しきれず、ボイド１６０が貫通ホール１３５内に残留する。例えば、ＰＶＤ法または電気メッキ法を利用した場合、貫通ホール１３５の入口側での蒸着速度が底部でより速いため、貫通ホール１３５の底面近くで蒸着が十分に行われる前に入口が閉塞される恐れがある。
例えば、高い電流密度を利用した電気メッキ方式の場合に、導電性電極１５０の内部にボイド１６０が形成される。例えば、導電性電極１５０の直径が３５〜７５μｍである場合、単位面積当たり印加される電流密度は２.５Ｍａ／ｃｍ３以上でボイド１６０が形成されうる。また、導電性電極１５０の内部に人為的にボイド１６０を発生させるために、ＤＣ電流モードの電気メッキを利用することもできる。しかし、パルス電流モードまたはパルス逆モードの電気メッキを利用する場合にも、ボイド１６０が生成されうる。
これにより、ボイド１６０は貫通ホール１３５内に残留でき、その幅は第２面１０７から第１面１０６方向に順次減少する。特に、貫通ホール１３５の縦横比が大きくて、かつ蒸着速度が速い条件であるほど、貫通ホール１３５の底部近くで蒸着が行われ難いため、ボイド１６０がさらに大きく残留する。
一方、障壁金属１５２及び／またはシード層１５４は、段差被膜性（ｓｔｅｐ ｃｏｖｅｒａｇｅ）が十分に高い高コストの蒸着装置を利用するため、貫通ホール１３５の内部上に比較的均一に形成できる。しかし、これらの高コストの蒸着装置は非常に低い蒸着速度を持つため、配線金属１５６の蒸着に適用し難い。
したがって、この実施形態によれば、ボイド１６０の残留を抑制する必要がないため、十分に速い速度で導電性電極１５０を形成でき、導電性電極１５０の形成のための工程マージンも大きくすることができる。また、ボイド１６０の生成を抑制するために高コストの装置を利用する必要がないので、全体コストが低くなる。
図１５を参照すれば、導電性電極１５０の上面上に導電性バンプ１７０を形成できる。例えば、配線金属１５６が銅である場合、導電性バンプ１７０は銅上に湿潤特性の良いスズ系合金を含むことができる。さらに、導電性バンプ１７０は環境汚染を鑑みて、無鉛（Ｐｂ−ｆｒｅｅ）スズ系合金でありうる。導電性バンプ１７０のサイズは、ボイド１６０のサイズに比例して選択できる。
図１６を参照すれば、第２面１０７から集積回路基板１０５を所定厚さほど除去して、導電性電極１５０及びボイド１６０ａを第２面１０７から露出させることができる。例えば、導電性電極１５０の少なくとも１０％を除去すれば、ボイド１６０ａが第１面１０７から露出される。導電性電極１５０の大きさが減少すれば、これらの除去比率をさらに低減させることもできる。
集積回路基板１０５の除去は、ＣＭＰ、等方性エッチング及び異方性エッチングの一つまたは二つ以上を結合して行うことができる。例えば、ＣＭＰを利用してボイド１６０ａが露出されるまで、集積回路基板１０５を第２面１０７から研磨できる。他の例として、ＣＭＰを利用して除去される集積回路基板１０５の相当部分を除去し、次いで、等方性エッチング、例えば、ウェットエッチングで集積回路基板１０５を除去してボイド１６０ａを露出させることができる。
図１７ないし図１９は、本発明の他の実施形態による集積回路構造の製造方法を示す断面図である。この実施形態による製造方法は、図１２ないし図１６の製造方法での一部工程を変形させたものであり、したがって、重なる説明は省略される。
図１７を参照すれば、図１２とは異なって、導電性パッド１２０、絶縁層１１０及び集積回路基板１０５を貫通するホール１３７を形成する。すなわち、ホール１３７は、図１２で、貫通ホール１３５を第２面１０７まで延長させたものに対応する。
図１８を参照すれば、ホール１３７内にスペーサー絶縁層１４０を形成し、次いで、スペーサー絶縁層１４０上に導電性電極１５０を形成できる。ボイド１６０ａは、図１３とは異なって、第２面１０７から露出される。ただし、ホール１３７の縦横比が図１２の貫通ホール１３５の縦横比より大きくなって、ボイド１６０ａの高さが図１２の場合に比べて高くなる。
図１９を参照すれば、導電性電極１５０の上面上に導電性バンプ１７０を形成する。
図２０は、本発明の他の実施形態による集積回路構造の製造方法を示す断面図である。この実施形態による製造方法は、図１７ないし図１９の製造方法で一部工程を変形させたものであり、したがって、重なる説明は省略できる。図２０は、図１８に次いで提供できる。
図２０を参照すれば、ボイド１６０ａの内部を、導電性フィラー１７５を利用して充填することができる。例えば、導電性フィラー１７５は、導電性電極１５０のような物質で形成するか、または導電性バンプ１７０のような物質で形成することができる。他の例として、導電性フィラー１７５は、導電性電極１５０及び導電性バンプ１７０いずれとも異なる物質で形成することもある。
図２１は、本発明の他の実施形態による集積回路構造の製造方法を示す断面図である。図２１は、図２０による製造方法の変形された例に該当する。
図２１を参照すれば、導電性フィラー１７５は、第２面１０７上に突出部１８０をさらに備えることができる。突出部１８０は、集積回路構造の積層時に導電性フィラー１７５と導電性電極１７０との連結をさらに容易にするために付加できる。
図２２及び図２３は、本発明の一実施形態によるスタック構造の製造方法を示す断面図である。
図２３を参照すれば、集積回路構造１００ａ１、１００ａ２、１００ａ３を互いに順次積層できる。例えば、導電性バンプ１７０とボイド１６０ａとが垂直方向に整列されるように集積回路構造１００ａ１、１００ａ２、１００ａ３を積層できる。集積回路構造１００ａ１、１００ａ２、１００ａ３の数は例示的であって、スタック構造の容量によって適切に選択されうる。
図２２を参照すれば、集積回路構造１００ａ１、１００ａ２の導電性バンプ１７０ａを集積回路構造１００ａ２、１００ａ３のボイド１６０ａ内部に延ばして、導電性バンプ１７０ａと導電性電極１５０とを互いに連結させることができる。
例えば、集積回路構造１００ａ１、１００ａ２、１００ａ３の上下から荷重を加えて、導電性バンプ１７０ａを塑性変形させることができる。したがって、導電性バンプ１７０ａは硬度の高い物質よりは塑性加工性の高い材料、例えば、無鉛スズ系合金でありうる。荷重によって集積回路構造１００ａ１、１００ａ２、１００ａ３が圧着されることによって、集積回路構造１００ａ１、１００ａ２の導電性バンプ１７０ａが、その上の集積回路構造１００ａ２、１００ａ３のボイド１６０ａの内部に充填される。これにより、導電性バンプ１７０ａは、実質的にその上のボイド１６０ａの内部を充填しつつ、その上の導電性電極１５０の内部表面に圧着される。
他の例として、集積回路構造１００ａ１、１００ａ２、１００ａ３に熱を加えて、導電性バンプ１７０ａがその上のボイド１６０ａの内部の導電性電極１５０表面上に染み込むようにすることができる。例えば、導電性バンプ１７０ａがスズ系合金である場合、約２５０℃以上の温度を加えれば、導電性バンプ１７０ａは溶融されて、ボイド１６０ａの内部の導電性電極１５０表面上に染み込んで互いに接合を形成できる。この場合、導電性バンプ１７０ａは、その上のボイド１６０ａ内部を充填しきれなくとも、導電性電極１５０と安定して連結されうる。
さらに他の例として、集積回路構造１００ａ１、１００ａ２、１００ａ３に荷重を加えると同時に熱を加えることができる。この場合、導電性バンプ１７０ａがその上のボイド１６０ａの内部に物理的に移動すると同時に、熱的に溶融して導電性電極１５０と接着する。
一方、これらのスタック構造の製造方法は、図９のスタックモジュール３００ａの製造方法にも実質的に同様に適用できる。
図２４及び図２５は、本発明の他の実施形態によるスタック構造の製造方法を示す断面図である。
図２４を参照すれば、基板４１０上に集積回路構造１００ａ２、１００ａ３を積層できる。集積回路構造１００ａ２、１００ａ３の数は例示的であり、本発明の範囲を制限しない。例えば、集積回路構造１００ａ２、１００ａ３のうちいずれか一つのみ基板４１０上に積層されるか、または集積回路構造１００ａ２、１００ａ３上に他の集積回路構造（図示せず）がさらに積層されることもある。
基板４１０と下部の集積回路構造１００ａ２との間には、第２導電性バンプ１７３が介在されうる。第２導電性バンプ１７３は、下部の集積回路構造１００ａ２のボイド１６０ａと垂直に整列される。また、下部の集積回路構造１００ａ２の導電性バンプ１７０は、上部の集積回路構造１００ａ３のボイド１６０ａと垂直に整列される。
図２５を参照すれば、図２３で説明したものを参照して、集積回路構造１００ａ２、１００ａ３と基板４１０との間に荷重を加えるか、そして／または熱を加えることができる。これにより、下部の集積回路構造１００ａ２の導電性バンプ１７０ａは、上部の集積回路構造１００ａ３のボイド１６０ａの内部に延びて、その上の導電性電極１５０と連結されうる。第２導電性バンプ１７３ａは、基板４１０から下部の集積回路構造１００ａ２のボイド１６０ａの内部に延びて、その上の導電性電極１５０と連結されうる。
モールディング部材４２０は、集積回路構造１００ａ２、１００ａ３を覆うように基板４１０上に形成できる。第３導電性バンプ４３０は基板４１０の下部面、すなわち、集積回路構造１００ａ２、１００ａ３が積層された反対側上に取り付けられうる。
発明の特定実施形態についての以上の説明は、例示及び説明を目的として提供される。したがって、本発明は前記実施形態に限定されず、本発明の技術的思想の範囲内で当業者によって前記実施形態を組み合わせて実施するなど、色々な多くの修正及び変更ができるということは言うまでもない。
本発明は、集積回路構造またはそのスタック構造関連の技術分野に好適に用いられる。
１００ａ 集積回路構造、
１０５ 集積回路基板、
１０６ 第１面、
１０７ 第２面、
１１０ 層間絶縁層、
１２０ 導電性パッド、
１３０ パッシベーション層、
１４０ スペーサー絶縁層、
１５０ 導電性電極、
１６０ａ ボイド、
１７０ 導電性バンプ、
ｈ１ 導電性電極の高さ、
ｈ２ ボイドの高さ。

Claims (25)

  1. 第１面上の少なくとも一つの導電性パッドと、前記少なくとも一つの導電性パッド及び貫通ホールとを持つ集積回路基板と、
    前記貫通ホール内に前記導電性パッドを貫通して前記導電性パッド上に延び、その内部に前記集積回路基板の第１面に対向する第２面から露出されたボイドを備える少なくとも一つの導電性電極と、を備えることを特徴とする集積回路構造。
  2. 前記ボイドは、前記第２面からテーパー状になったテーパードボイドであることを特徴とする請求項１に記載の集積回路構造。
  3. 前記テーパードボイドは、前記第２面から前記第１面へ行くほど減少するボイド幅を有することを特徴とする請求項２に記載の集積回路構造。
  4. 前記貫通ホールは、テーパー状になったテーパード貫通ホールであることを特徴とする請求項１から３のいずれかに記載の集積回路構造。
  5. 前記少なくとも一つの導電性バンプは少なくとも一つの導電性電極上に設けられることを特徴とする請求項１から４のいずれかに記載の集積回路構造。
  6. 前記導電性パッドから遠ざかるように延びて前記導電性パッドに接触した、前記第１面上の再配線ラインと、
    前記導電性パッドからオフセット配置され、前記再配線ライン上に配置された導電性バンプと、をさらに備えることを特徴とする請求項１から５のいずれかに記載の集積回路構造。
  7. 互いに積層した複数の集積回路構造を備え、前記複数の集積回路構造それぞれは、
    第１面上の少なくとも一つの導電性パッドと、前記少なくとも一つの導電性パッド及び貫通ホールと、を持つ集積回路基板と、
    前記貫通ホール内に前記導電性パッドを貫通して前記導電性パッド上に延び、その内部に前記集積回路基板の第１面に対向する第２面から露出されたボイドを備える少なくとも一つの導電性電極と、
    前記少なくとも一つの導電性電極の上面上の少なくとも一つの導電性バンプと、を備え、
    前記複数の集積回路構造は、互いに上下に隣接した下部の集積回路構造及び上部の集積回路構造を備え、前記下部の集積回路構造の前記少なくとも一つの導電性バンプは、前記上部の集積回路構造の前記ボイド内部に延びて、前記少なくとも一つの導電性電極と連結されることを特徴とするスタック構造。
  8. 前記複数の集積回路構造の下に基板をさらに備え、
    前記基板は、前記複数の集積回路構造のうち最下部の集積回路構造と連結されることを特徴とする請求項７に記載のスタック構造。
  9. 前記基板の上から前記最下部の集積回路構造の前記ボイド内部に延びて、前記少なくとも一つの導電性電極と連結された第２導電性バンプをさらに備えることを特徴とする請求項８に記載のスタック構造。
  10. 前記基板の上に、前記複数の集積回路構造を覆うように配置されたモールディング部材をさらに備えることを特徴とする請求項８または９に記載のスタック構造。
  11. 第１面上の少なくとも一つの導電性パッドを持つ集積回路基板内に貫通ホールを形成する工程であって、前記貫通ホールは、前記導電性パッド及び集積回路基板を貫通するように形成する工程と、
    前記貫通ホール内に前記導電性パッドを貫通して前記導電性パッド上に延び、その内部に前記集積回路基板の第１面に対向する第２面から露出されたボイドを備える少なくとも一つの導電性電極を形成する工程と、
    を含むことを特徴とする集積回路構造の製造方法。
  12. 前記少なくとも一つの導電性電極の上面上に、少なくとも一つの導電性バンプを形成する工程をさらに含むことを特徴とする請求項１１に記載の集積回路構造の製造方法。
  13. 前記少なくとも一つの導電性電極は、前記少なくとも一つの貫通ホール内に前記ボイドを限定するように、前記少なくとも一つの貫通ホールの入口を閉塞するように形成することを特徴とする請求項１１または１２に記載の集積回路構造の製造方法。
  14. 前記少なくとも一つの導電性電極を形成する前に、前記少なくとも一つの貫通ホールの内部表面上に少なくとも一つのスペーサー絶縁層を形成する工程をさらに含むことを特徴とする請求項１１から１３のいずれかに記載の集積回路構造の製造方法。
  15. 前記第２面から前記集積回路基板の一部を除去して、前記ボイド及び前記少なくとも一つの導電性電極を前記第２面から露出させる工程をさらに含むことを特徴とする請求項１１から１４のいずれかに記載の集積回路構造の製造方法。
  16. 前記ボイドの幅は、前記第２面から前記第１面方向へ行くほど小さくなることを特徴とする請求項１５に記載の集積回路構造の製造方法。
  17. 複数の集積回路構造を形成する工程と、
    前記複数の集積回路構造を互いに積層する工程と、
    前記複数の集積回路構造を連結する工程と、を含み、
    前記複数の集積回路構造それぞれの形成工程は、
    第１面及び第２面を持つ集積回路基板の前記第１面上に少なくとも一つの導電性パッドを形成する工程と、
    前記少なくとも一つの導電性パッドを貫通して前記集積回路基板の内部に延び、その内部にボイドを備える少なくとも一つの導電性電極を形成する工程と、
    前記少なくとも一つの導電性電極の上面上に少なくとも一つの導電性バンプを形成する工程と、
    前記第２面から前記集積回路基板の一部を除去して、前記少なくとも一つの導電性電極及び前記ボイドを前記第２面から露出させる工程と、
    を含むことを特徴とすることを特徴とするスタック構造の製造方法。
  18. 前記複数の集積回路構造の積層は、前記複数の集積回路構造のうち互いに隣接した上部の集積回路構造及び下部の集積回路構造のうち、前記上部の集積回路構造のボイドが、前記下部の集積回路構造の前記少なくとも一つの導電性バンプと整列されるように行うことを特徴とする請求項１７に記載のスタック構造の製造方法。
  19. 前記複数の集積回路構造の連結は、前記下部の集積回路構造の前記少なくとも一つの導電性バンプが、前記上部の集積回路構造の前記ボイド内部の一部に充填されるように行うことを特徴とする請求項１８に記載のスタック構造の製造方法。
  20. 前記複数の集積回路構造の連結は、前記複数の集積回路構造上に荷重を加えて、前記少なくとも一つの導電性バンプを前記ボイド内部に塑性変形させて行うことを特徴とする請求項１９に記載のスタック構造の製造方法。
  21. 前記複数の集積回路構造の連結は、前記複数の集積回路構造を加熱して、前記少なくとも一つの導電性バンプが前記ボイド内部の前記少なくとも一つの導電性電極上で接着されるように行うことを特徴とする請求項１９に記載のスタック構造の製造方法。
  22. 前記複数の集積回路構造の連結は、前記複数の集積回路構造上に荷重を加えつつ前記複数の集積回路構造を加熱して行うことを特徴とする請求項１９に記載のスタック構造の製造方法。
  23. 前記複数の集積回路構造を基板上に積層する工程と、
    前記基板と前記複数の集積回路構造のうち、最下部の集積回路構造を連結する工程と、
    前記基板上に、前記複数の集積回路構造を覆うようにモールディング部材を形成する工程と、
    をさらに含むことを特徴とする請求項１７から２２のいずれかに記載のスタック構造の製造方法。
  24. 前記基板と前記最下部の集積回路構造との連結は、少なくとも一つの前記導電性電極と連結された少なくとも一つの第２導電性バンプを、前記基板から前記最下部の集積回路構造の前記ボイド内の一部に充填して行うことを特徴とする請求項２３に記載のスタック構造の製造方法。
  25. 第１面及び第２面を持つ集積回路基板の前記第１面上に少なくとも一つの導電性パッドを形成する工程と、
    前記少なくとも一つの導電性パッド及び前記集積回路基板を貫通し、その内部に前記第２面から露出されたボイドを備える、少なくとも一つの導電性電極を形成する工程と、
    前記第２面から前記ボイド内部を充填するように、少なくとも一つの導電性フィラーを形成する工程と、
    を含むことを特徴とする集積回路構造の製造方法。
JP2009187774A 2008-08-13 2009-08-13 集積回路構造、そのスタック構造及びこれらの製造方法 Pending JP2010045370A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080079444A KR20100020718A (ko) 2008-08-13 2008-08-13 반도체 칩, 그 스택 구조 및 이들의 제조 방법
US12/402,123 US20100038778A1 (en) 2008-08-13 2009-03-11 Integrated circuit structures and fabricating methods that use voids in through holes as joining interfaces

Publications (1)

Publication Number Publication Date
JP2010045370A true JP2010045370A (ja) 2010-02-25

Family

ID=41680741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009187774A Pending JP2010045370A (ja) 2008-08-13 2009-08-13 集積回路構造、そのスタック構造及びこれらの製造方法

Country Status (3)

Country Link
US (1) US20100038778A1 (ja)
JP (1) JP2010045370A (ja)
KR (1) KR20100020718A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084871A (ja) * 2010-09-15 2012-04-26 Elpida Memory Inc 半導体装置、およびその製造方法、ならびにデータ処理装置
JP2012119685A (ja) * 2010-11-29 2012-06-21 Samsung Electronics Co Ltd 半導体装置、その製造方法、および半導体装置を含む半導体パッケージ
JP2013030679A (ja) * 2011-07-29 2013-02-07 Shin Meiwa Ind Co Ltd 成膜装置および成膜方法
JP2013098514A (ja) * 2011-11-07 2013-05-20 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、電子機器
JP2015142113A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置および半導体装置の製造方法
JP2017028155A (ja) * 2015-07-24 2017-02-02 新光電気工業株式会社 半導体装置及びその製造方法
US10083893B2 (en) 2014-01-30 2018-09-25 Toshiba Memory Corporation Semiconductor device and semiconductor device manufacturing method

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863187B2 (en) * 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
CN101675516B (zh) 2007-03-05 2012-06-20 数字光学欧洲有限公司 具有通过过孔连接到前侧触头的后侧触头的芯片
KR101588723B1 (ko) 2007-07-31 2016-01-26 인벤사스 코포레이션 실리콘 쓰루 비아를 사용하는 반도체 패키지 공정
JP5308145B2 (ja) * 2008-12-19 2013-10-09 ルネサスエレクトロニクス株式会社 半導体装置
KR101066745B1 (ko) * 2009-07-06 2011-09-21 부산대학교 산학협력단 반도체 집적 회로 장치의 제조방법
EP2273545B1 (en) * 2009-07-08 2016-08-31 Imec Method for insertion bonding and kit of parts for use in said method
KR101109053B1 (ko) * 2010-03-29 2012-01-31 한국생산기술연구원 관통 비아홀이 형성된 웨이퍼 및 이에 대한 적층방법
KR101142337B1 (ko) * 2010-05-07 2012-05-17 에스케이하이닉스 주식회사 반도체 칩 및 그의 제조방법과 이를 이용한 스택 패키지
KR20110124993A (ko) * 2010-05-12 2011-11-18 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지 및 반도체 칩의 제조 방법
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8637968B2 (en) * 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US9077344B2 (en) * 2010-12-07 2015-07-07 Atmel Corporation Substrate for electrical component and method
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8901701B2 (en) * 2011-02-10 2014-12-02 Chia-Sheng Lin Chip package and fabrication method thereof
US9362134B2 (en) * 2011-02-10 2016-06-07 Xintec Inc. Chip package and fabrication method thereof
US10269863B2 (en) * 2012-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for via last through-vias
US20150097259A1 (en) * 2013-04-01 2015-04-09 Industrial Technology Research Institute Conductive via structure, package structure, and package of photosensitive device
CN104766847A (zh) * 2014-01-07 2015-07-08 财团法人工业技术研究院 导通孔结构、封装结构以及光感测元件封装
CN109904127B (zh) * 2015-06-16 2023-09-26 合肥矽迈微电子科技有限公司 封装结构及封装方法
US9761509B2 (en) * 2015-12-29 2017-09-12 United Microelectronics Corp. Semiconductor device with throgh-substrate via and method for fabrication the semiconductor device
JP2017168528A (ja) 2016-03-14 2017-09-21 東芝メモリ株式会社 半導体製造方法
US20190357364A1 (en) * 2018-05-17 2019-11-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component Carrier With Only Partially Filled Thermal Through-Hole
CN109390127B (zh) 2018-11-12 2024-01-30 矽力杰半导体技术(杭州)有限公司 可支撑式封装器件和封装组件
KR20220040138A (ko) 2020-09-23 2022-03-30 삼성전자주식회사 반도체 칩의 접속 구조물 및 그의 제조 방법, 및 접속 구조물을 포함하는 반도체 패키지 및 그의 제조 방법
KR20230021475A (ko) * 2021-08-05 2023-02-14 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7863187B2 (en) * 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084871A (ja) * 2010-09-15 2012-04-26 Elpida Memory Inc 半導体装置、およびその製造方法、ならびにデータ処理装置
JP2012119685A (ja) * 2010-11-29 2012-06-21 Samsung Electronics Co Ltd 半導体装置、その製造方法、および半導体装置を含む半導体パッケージ
US9343361B2 (en) 2010-11-29 2016-05-17 Samsung Electronics Co., Ltd. Semiconductor device, fabricating method thereof and semiconductor package including the semiconductor device
US9941196B2 (en) 2010-11-29 2018-04-10 Samsung Electronics Co., Ltd. Semiconductor device, fabricating method thereof and semiconductor package including the semiconductor device
JP2013030679A (ja) * 2011-07-29 2013-02-07 Shin Meiwa Ind Co Ltd 成膜装置および成膜方法
WO2013018258A1 (ja) * 2011-07-29 2013-02-07 新明和工業株式会社 成膜装置および成膜方法
JP2013098514A (ja) * 2011-11-07 2013-05-20 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、電子機器
JP2015142113A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置および半導体装置の製造方法
US10083893B2 (en) 2014-01-30 2018-09-25 Toshiba Memory Corporation Semiconductor device and semiconductor device manufacturing method
JP2017028155A (ja) * 2015-07-24 2017-02-02 新光電気工業株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20100038778A1 (en) 2010-02-18
KR20100020718A (ko) 2010-02-23

Similar Documents

Publication Publication Date Title
JP2010045370A (ja) 集積回路構造、そのスタック構造及びこれらの製造方法
KR101458958B1 (ko) 반도체 칩, 반도체 패키지 및 반도체 칩의 제조 방법
JP5888949B2 (ja) 半導体装置、その製造方法、および半導体装置を含む半導体パッケージ
CN107039380B (zh) 接合结构及其形成方法
US8492902B2 (en) Multi-layer TSV insulation and methods of fabricating the same
US8415804B2 (en) Semiconductor chip, method of fabricating the same, and stack module and memory card including the same
US8592310B2 (en) Methods of manufacturing a semiconductor device
US10529679B2 (en) 3D packages and methods for forming the same
KR101677507B1 (ko) 반도체 장치의 제조 방법
US8786058B2 (en) Semiconductor devices and methods of manufacturing the same
US8637350B2 (en) Method of manufacturing chip-stacked semiconductor package
US8586477B2 (en) Semiconductor apparatus, method of manufacturing the same, and method of manufacturing semiconductor package
JP5865881B2 (ja) 半導体装置及びその製造方法
KR20100045857A (ko) 반도체 칩, 스택 모듈, 메모리 카드 및 반도체 칩의 제조 방법
US20090026614A1 (en) System in package and method for fabricating the same
KR102411064B1 (ko) 관통전극을 갖는 반도체 소자 및 그의 제조방법
KR20100021856A (ko) 관통 전극을 갖는 반도체장치의 형성방법 및 관련된 장치
US20130009305A1 (en) Semiconductor device and method of manufacturing the same
KR102111474B1 (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
US20110097853A1 (en) Via forming method and method of manufacturing multi-chip package using the same
KR20120091867A (ko) ＣｏＣ 구조의 반도체 패키지 및 그 패키지 제조방법
US20130037946A1 (en) Semiconductor chip including bump having barrier layer, and manufacturing method thereof
US9059067B2 (en) Semiconductor device with interposer and method manufacturing same
US20140264848A1 (en) Semiconductor package and method for fabricating the same
KR20150019089A (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법