JP2010035003A - ジッターバッファ制御方法と通信装置 - Google Patents

ジッターバッファ制御方法と通信装置 Download PDF

Info

Publication number
JP2010035003A
JP2010035003A JP2008196672A JP2008196672A JP2010035003A JP 2010035003 A JP2010035003 A JP 2010035003A JP 2008196672 A JP2008196672 A JP 2008196672A JP 2008196672 A JP2008196672 A JP 2008196672A JP 2010035003 A JP2010035003 A JP 2010035003A
Authority
JP
Japan
Prior art keywords
packet
jitter
jitter buffer
transmission
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008196672A
Other languages
English (en)
Other versions
JP5083097B2 (ja
Inventor
Shuji Teramoto
修司 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008196672A priority Critical patent/JP5083097B2/ja
Priority to US12/509,625 priority patent/US8149884B2/en
Priority to EP20090166761 priority patent/EP2149999A1/en
Publication of JP2010035003A publication Critical patent/JP2010035003A/ja
Application granted granted Critical
Publication of JP5083097B2 publication Critical patent/JP5083097B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control
    • H04L47/28Flow control; Congestion control in relation to timing considerations
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Buffering arrangements
    • H04L49/9023Buffering arrangements for implementing a jitter-buffer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0661Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0664Clock or time synchronisation among packet nodes using timestamps unidirectional timestamps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Abstract

【課題】事前にそれぞれのネットワークで発生するジッターを測定しなくても、自動的にネットワーク内で発生するジッターの大きさを測定し、遅延が小さくなるようにダイナミックにバッファを制御するジッターバッファ制御方法と装置の提供。
【解決手段】送信ノード2からパケットネットワーク6を介して送信されたパケットを書き込み読み出すジッターバッファ部8と、該パケットの受信側での受信時のタイムスタンプ情報と、送信ノードで送信時に前記パケットに付されたタイムスタンプ情報と差分情報と、該パケットの前に受信されたパケットの差分情報との差をパケット間ジッターとして求め、送信間隔に対してパケット間ジッターを加えた値で除した値で基準周波数を乗じた周波数を送信周波数とするクロック補正部9と、クロック補正部からの周波数情報を受け、該周波数のクロックを生成するPLL部10と、を備え、スケジューラ部11は、PLL部からの周波数を送信周波数として用いてジッターバッファ部からパケットを送信する。
【選択図】図1

Description

本発明は、通信装置、システム、方法に関し、特に、ジッターバッファの制御に関する。
現在、モバイルキャリアはCapex(Capital Expenditure)/Opex(Operation Expenditure)を最小限に抑えるために、従来のTDM(Time Division Multiplex)ベースのネットワーク(2G)から、バックホールの効率化・集約化を推し進めたパケットベースのネットワーク(3G)の次世代バックホール(Back Haul)への移行の検討を開始している。バックホール費用の削減の鍵となるのは、これら別々のトラフィックを単一のネットワークでまとめて伝送することである。パケットネットワーク上でTDM回線を仮想的にエミュレートするPWE3(PWE3:Pseudo Wire Emulation Edge to Edge)は、この目的を達成でき、モバイルキャリアのバックホールの効率化を実現する技術として注目を集めている。
PWE3により、既存TDMネットワークとIPネットワークの統合が可能となり、ネットワークの経済化・柔軟化をもたらすことが期待できる。
なお、特許文献1には、受信パケット信号から受信パケット番号及び受信シーケンス番号、主信号データを抽出する抽出回路と、主信号データを書き込み読み出すジッターバッファと、受信シーケンス番号と基準時刻とによって受信パケットの受信時刻の変動を測定しその測定値の平均値を演算して得られる演算平均値に基づくタイミングにて当該ジッターバッファを制御するジッターバッファ制御部を備えた構成が開示されている。
特開2008−48140号公報
PWE3では、IPネットワーク上に構築されるTDM通信サービスの品質をいかに保持するかが技術的課題となる。その1つとして、IPネットワーク上で発生するジッターを吸収するジッターバッファが挙げられる。ジッターバッファを大きくすれば、大きなジッターを吸収できるが、その分、遅延が大きくなる。モバイルバックホールにおいてハンドオーバを実現するためには遅延を極力小さく抑える必要がある。また、音声品質的にも遅延は極力小さいほうが望ましい。
従来、それぞれのネットワークで発生するジッターを事前に測定し、そのジッターを吸収できるサイズのジッターバッファをスタティックに設定していた。
本発明の目的は、事前にそれぞれのネットワークで発生するジッターを測定しなくても、自動的にネットワーク内で発生するジッターの大きさを測定し、遅延が小さくなるようにダイナミックにバッファを制御するジッターバッファ制御方法と装置を提供することにある。
また、運用中にネットワークの変更等でジッターのパターンが変わった場合でも、自動的に遅延が小さくなるようにダイナミックにバッファを制御可能である。
本願で開示される発明は、上記課題を解決するため、概略以下の構成とされる。
本発明においては、受信したパケットのジッターの変動を検出し、前記ジッターの増大に対して、ジッターバッファでの遅延が小さくなるように、ジッターバッファを制御する。
本発明によれば、送信側からパケットネットワークに送信されたパケットを受信する通信装置は、受信したパケットを書き込んだ後に読み出すジッターバッファと、受信した複数のパケットに関して、前記パケットの受信時のタイムスタンプ情報と、前記送信側で前記パケットの送信時に前記パケットに付したタイムスタンプ情報との差分情報に基づき、パケット間ジッターを求め、前記パケット間ジッターにしたがって基準の周波数を変更し、変更された送信周波数に基づき、前記ジッターバッファからのパケットの送信を行うように制御する装置(方法、プログラム)が提供される。
本発明において、時間的に前後して受信した2つのパケットに関する前記差分情報の差に基づき、前記パケット間ジッターを求める。本発明において、前記ジッターバッファから読み出したパケットの送信間隔に前記パケット間ジッターを加えた値で、前記パケットの送信間隔を除した値を、前記基準の周波数に乗じた周波数を前記送信周波数とするようにしてもよい。
本発明の装置においては、クロック補正部と、周波数を可変させるクロック生成回路と、を備えている。クロック補正部は、前記パケットの受信側での受信時のタイムスタンプ情報と、前記送信部で送信時に前記パケットに付されたタイムスタンプ情報と差分情報と、前記パケットの前に受信されたパケットの差分情報との差をパケット間ジッターとして求め、前記送信間隔に対してパケット間ジッターを加えた値で除した値で基準周波数を乗じた周波数を送信周波数とする。前記クロック発生回路は、前記クロック補正部からの周波数情報を受け、該周波数のクロックを生成する。
本発明において、さらに、ジッターバッファからのパケットの送信をスケジュールするスケジューラと、受信したパケットを前記ジッターバッファに与えるとともに、前記パケットのタイムスタンプ情報、シーケンス番号をスケジューラ部に与えるパケット分岐部を備えている。前記ジッターバッファでは、パケットを入力順に蓄積し、リードポインタとライトポインタで定義される期間保持し、前記スケジューラでは、受信したタイムスタンプとシーケンス番号を、順次記録し、次に送信するパケットの前記ジッターバッファ内での格納位置を、前記ジッターバッファに通知する。
本発明において、前記スケジューラは、次のパケットのシーケンス番号が前のパケットのアドレスをNとして、Mのアドレスに格納されている場合、ジッターバッファの次のパケット位置に相当する値M−Nを求めジッターバッファに送信する。前記ジッターバッファでは、スケジューラより送信されたジッターバッファの次のパケット位置に相当する値M−Nを受信し、該当するパケットを前記周波数を利用して送信する。
本発明によれば、ネットワーク上で発生するジッターを吸収するジッターバッファにおいて、変動するジッターに対して、遅延が小さくなるようにダイナミックにバッファを制御できるようにしている。
本発明においては、送信側でパケットに付与されたタイムスタンプを利用し受信側で、パケットネットワーク、送受信側のクロックのずれを判定し、ジッターの補正を行う。ジッターバッファの読み出し速度を可変に制御する。受信側で受信したパケットはパケット分岐部でジッターバッファに送られ、タイムスタンプはクロック補正部とスケジューラに送られる。スケジューラにはタイムスタンプとシーケンス番号も供給される。ジッターバッファでは、パケットを入力順に蓄積し、リードポインタとライトポインタで定義される期間保持され、スケジューラで指示されるパケットが出力される。
本発明の1つの態様において、パケットネットワークによる遅延(a)と、送受信側のクロックのずれ(b)に対して、基本遅延時間A=a+bとし、パケット間のジッターを(c)で定義する。
本発明の1つの態様において、特に制限されないが、システム起動時等において、基本遅延期間の初期値A0を定義するようにしてもよい。あるいは、試験用パケットを一定期間送信し、クロック補正部にて、受信パケットのヘッダのタイムスタンプ(Ts0)と受信側のタイムスタンプ(Tr0)を用い、Tr0−Ts0=a+bなる演算を行い、これを基本遅延時間の初期値A0としてもよい。
本発明の1つの態様において、通信装置において、クロック補正部では、受信パケットのヘッダのタイムスタンプ(Ts(k))と受信側のタイムスタンプ(Tr(k))を用い、Tr(k)−Ts(k)=A(k)なる演算を所定期間複数回行い(k=0、1、2、・・)、c(k)=A(k)−A(k−1)を、クロック生成部(PLL部)とスケジューラ部に渡す。PLL部では、各パケットに対する送信周波数F(t)の場合、F(t+c)の周波数を発生し、ジッターバッファの送信部に供給する。スケジューラ部では、パケット分岐部から受信したタイムスタンプとシーケンス番号を順次テーブルに格納し、次に送信するパケットのジッターバッファ内の格納位置をジッターバッファに通知する。
本発明の1つの態様においては、予め定められた所定時間、前記ジッターバッファに蓄積されたパケット数を監視し、前記ジッターバッファへの書き込み位置を示すライトポインタと前記ジッターバッファからの読み出し位置を示すリードポインタ間の最小蓄積パケット数が1以上の場合、前記ライトポインタの位置が最短遅延の位置にないと判断し、遅延時間が最小となるように、ライトポインタをパケットの蓄積を減らす方向に補正を行い、最小蓄積パケット数が1未満の場合には、ライトポインタの位置が適正と判断しライトポインタの補正を行わない。前記ライトポインタの補正処理が必要と判断された場合、予め定められた所定時間での最小蓄積パケット数と最大蓄積パケット数を測定し、ジッター幅の計測を行い、前記ジッターバッファでの遅延が最小になるように、前記ライトポインタに対して補正を行う。
本発明の1つの態様においては、前記ライトポインタの補正後、前記パケットネットワークによるジッターが大きくなった場合、大きくなったジッターを吸収できるように、ライトポインタをジッターを吸収できる方向に補正し、その際、所定時間単位で、アンダーランがなくなるまで、繰り返しライトポインタの補正を行い、遅延を小さく保つ制御を行う。
パケットによっては、順番が異なるものもあるため、次のシーケンス番号を確認し、次のシーケンス番号のパケットが、前のパケットのアドレスをNとしてアドレスMに格納されている場合、ジッターバッファの次のパケット位置に相当するM−Nを求め、ジッターバッファの送信部に与える。ジッターバッファでは、スケジューラ部より送信された、ジッターバッファの次のパケット位置に相当するM−Nを受けとり、該当するパケットをクロック生成部(PLL部)からの周波数を用いてパケット送信する。
本発明によれば、パケットの送信周波数を動的に可変させ、パケットのジッター遅延(パケットネットワークによるジッタ遅延)を自動補正する。以下実施例に即して説明する。
図1は、本発明の一実施例の構成を示す図である。図1には、パケットネットワーク上でTDM(Time Division Multiplex)回線を仮想的にエミュレートするPWE3(PWE3:Pseudo Wire Emulation Edge to Edge)が示されている。図1に示すように、PWE3は、PBX(Private Branch eXchange)−a1と、送信ノード2と、パケットネットワーク6と、受信ノード13(請求範囲の通信装置に対応する)と、PBX−b12を備えている。
送信ノード2は、パケッタイズ処理部3と、タイムスタンプ付加部4と、L2ヘッダ付加部5とを備えている。
受信ノード13は、L2ヘッダ終端部7と、パケット分岐部14と、ジッターバッファ部8と、クロック補正部9と、PLL(Phase Locked Loop:位相同期ループ)部10と、スケジューラ部11と、を備える。
パケッタイズ処理部3は、PBX−a1から送信されたTDMデータを一定のデータサイズ毎にパケット化する。
タイムスタンプ付加部4は、送信ノード2と受信ノード13を同期させるために、RTP(Real Time Transport Protocol)ヘッダにタイムスタンプ(time stamp)を付加する。
送信ノード2で付与されたタイムスタンプを利用し受信ノード13で、パケットネットワーク6ならびに送受信側のクロックのずれを判定しクロック補正を行う。
L2ヘッダ付加部5は、パケットネットワーク6を導通するために、イーサ・フレーム・フォーマット(Ether frame format)に従ったL2ヘッダ(L2 header)を付加する。
L2ヘッダ終端部7は、パケットネットワーク6から送信されるEther frameを終端し、L2ヘッダを削除する。
受信したパケットは、パケット分岐部14でジッターバッファ部8に送信され、同時に読み取られたタイムスタンプは、クロック補正部9と、スケジューラ部11に送信される。スケジューラ部11には、シーケンス番号も、タイムスタンプと同時に送信される。
ジッターバッファ部8では、パケットを入力順に蓄積し、リードポインタとライトポインタで定義される期間(バッファ蓄積期間)保持され、スケジューラ部11から指示されるパケットを検索して出力する。ここでは、パケットネットワーク6内のルーター若しくはスイッチで、規定データ長よりも長いパケット(long packet)による待ち合わせ等で発生するジッターを吸収する。
クロック補正部9は、タイムスタンプ(time stamp)情報から抽出された値から、パケットネットワーク6で発生した遅延、及び、送受信間でのクロックのずれを判定し、PLL部10に対して補正をかける。具体的には、本実施例では、基本遅延時間Aに基づく制御を行う。
基本遅延時間Aは、
パケットネットワーク6による遅延をaで表し、
送信受信ノード2、13間のクロックのずれをbで表した場合に、
A=a+b
で定義し、パケット間のジッターをcで定義する。
システム起動時においては、初期値の基本遅延期間A0をあらかじめ定義する。あるいは、試験用のパケットを一定期間送信し、クロック補正部9で、パケットネットワーク6による遅延をa、送受信間のクロックのずれをbとし、受信したパケットのRTPヘッダのタイムスタンプ(=Ts)と受信側のタイムスタンプ(=Tr)を利用し、
a0+b=Tr0−Ts0
なる演算を行う。
Tr0−Ts0をA0として、初期値の遅延期間とする。
次のパケットの遅延時間をA1とした場合、
A1=a1+2b=Tr1−Ts1
として、遅延時間A1が求められる。
このときのパケット間のジッター(=c1)は、
A1−A0
なる演算をすることで、
c1=A1−A0
=(Tr1−Ts1)−(Tr0−Ts0)
が求められる。
同様の手順で次のパケット間ジッターは、
c2=A2−A1
=(Tr2−Ts2)−(Tr1−Ts1)
と求められる。
パケット1:A0=a0+b=Tr0−Ts0
パケット2:A1=a1+2b=Tr1−Ts1
パケット3:A2=a2+3b=Tr2−Ts2
c1=A1−A0=(Tr1−Ts1)−(Tr0−Ts0)
c2=A2−A1=(Tr2−Ts2)−(Tr1−Ts1)
PLL部10は、送信ノード2と同期がとれるように、クロック補正部9からの制御にしたがってクロックを出力する。
各パケットに対応する送信周波数を基準値F(t)[Hz]とした場合、F(t+c)[Hz]なる周波数を発生し、ジッターバッファ部8に送信する。
スケジューラ部11では、受信したタイムスタンプとシーケンス番号を、順次、テーブル(不図示)に記録し、次に送信するパケットのジッターバッファ部8内での格納位置を、ジッターバッファ部8に通知する。
パケットによっては順番が異なっているものもあるため、次のシーケンス番号を確認し、例えば、次のパケットのシーケンス番号が前のパケットのアドレスをNとして、Mのアドレスに格納されている場合、ジッターバッファ部8の次のパケット位置に相当する値、M−Nなる演算をして、ジッターバッファ部8の送信部(不図示)に送信する。
ジッターバッファ部8では、スケジューラ部11より送信されたジッターバッファ部8の次のパケット位置に相当する値M−Nを受信し、該当するパケットを、PLL部10から受信した周波数を利用して送信する。
図2は、本実施例におけるジッターバッファ部8の動作を説明する図である。図2(A)は、リードポインタの位置から20msの位置にライトポインタがあった場合のジッターバッファ、図2(B)はパケットのジッター分布(パケットのディレイの分布(単位ms))の例を示す図である。図2(C)は、リードポインタの位置から8msの位置にライトポインタがあった場合のジッターバッファ、図2(D)はパケットのジッター分布の例を示す図である。
ジッターバッファが±20msの40msで、1パケットが8フレーム多重の場合、1フレーム125usであるので、1パケット1msとなる。
ライトポインタの位置を大きくすれば、ジッターバッファで、大きなジッターを吸収できるが、その分、遅延が大きくなる。例えば、図2(A)に示すように、リードポインタの位置から20msの位置にライトポインタがあった場合、20msのジッターを救済できるが、そこに蓄積されたパケットは、20ms後に出力されるため、ジッターバッファで20msの遅延が発生する。
同じジッターでもライトポインタの位置がリードポインタに近い位置にあれば、遅延を抑えることができる。
例えば、図2(C)に示すように、リードポインタの位置から8msの位置にライトポインタがあった場合、そこに蓄積されたパケットは、8ms後に出力されるため、ジッターバッファでの遅延を8msに抑えられる。但し、最大で8msのジッターまでしか吸収できない。
図3に、ダイナミックにジッターバッファのライトポインタを制御する時の一連のフローチャートを示す。図4(A)、(B)に、ライトポイントの位置が適正の場合のジッターバッファとパケットの分布、図4(C)、(D)に、ライトポイントの位置が不適正の場合のジッターバッファとパケットの分布を示す。また図5(A)、(B)に、初期化時のジッターバッファとパケットの分布、図5(C)にライトポインタ補正時のジッターバッファ、図5(D)、(E)に、ライトポインタ補正前後のジッター分布を示す。さらに、図6(A)に、アンダーラン発生時のジッターバッファ、図6(B)、(C)、(D)、(E)に、ライトポインタ補正時のジッター分布を示す。図6(F)に、ジッターが小さくなった場合のジッターバッファ、図6(G)、図6(H)のライトポインタ補正前後のジッター分布の関係を示す。
PWE3上に、コネクションを設定する際、ジッターバッファの初期化を行う(ステップS101)。初期化時のライトポインタはジッターバッファ部8のセンターに配置される。図5(A)の場合、ライトポインタの前後に20msのバッファがあり、リードポインタは先頭に位置する。
その後、ある一定時間、キュー(ジッターバッファ)に蓄積されたパケット数を監視し(ステップS102)、最小蓄積パケット数が1以上の場合は、ライトポインタの位置が不適正(最短遅延の位置にない)と判断し、遅延時間が最小になるようにライトポインタを、reduce方向(パケットの蓄積を減らす方向)に補正を行う(ステップS103、図5(C)、(D)、(E))。図4(A)に示すように、最小蓄積パケット数が1未満の場合には、ライトポインタの位置が適正と判断し、補正を行わない。
ジッターバッファでの遅延が最も小さくなる条件は、最も遅延が大きいパケットのライトポインタがリードポインタに最も近い位置であることである。したがって、最小蓄積パケット数が1以上のとき、最も遅延が大きいパケットのライトポインタがリードポインタに近くないと判断し、補正をかける。
ライトポインタの補正処理が必要と判断された場合、ある一定時間での最小蓄積パケット数と最大蓄積パケット数を測定し、ジッター幅の計測を行う。
具体的に説明すると、ジッターバッファが±20msの40msの長さで、1パケットが8フレーム多重の場合、1フレーム125usであることから、1パケット1msとなる。
最小蓄積パケット数が12で、最大蓄積パケット数が29と測定された場合、ジッター幅としては、
29−12=17
に最後尾のパケット自身の長さ(1ms)を引いて16msと判定される(図5(D)参照)。
ジッターバッファでのポインタの分布が、最小の遅延になるように、ライトポインタに対して12msの補正が実行される。ここで、図5(C)に示されているライトポインタは、ジッター分布で最もパケット数が多い遅延値での例を示している。
ライトポインタ補正前の遅延が20msであったのに対し、ライトポインタ補正後の遅延は8msとなる(補正後ライトポインタは、リードポインタの位置から8ms後に位置する)。
ライトポインタの補正後、ネットワークの変動により、ジッターが大きくなった場合、アンダーランが発生する(図3のステップS104)。大きくなったジッターを吸収できるように、ライトポインタをextend(拡大)方向(はみ出したジッターを吸収できる方向)に補正を行う(ステップS105、図6(A)参照)。
この時のライトポインタの補正値に関して、補正値が大きすぎると、ジッターバッファでの遅延が大きくなってしまうので、小さいステップ(例えば1ms単位)でライトポインタの補正を行い、アンダーランがなくなるまで繰り返し補正を行うことで、遅延を小さくすることが可能となる(図6(B)〜(E))。
さらに、ネットワークの変動により、ジッターが小さくなった場合(図6(F)参照)、所定時間、ジッターバッファのキューレングスを監視し、最小蓄積パケット数が1以上の場合には(図4(C)、(D))、ライトポインタの位置が不適正(最短遅延の位置にない)と判断し、reduce(減少)方向(ジッターバッファでのポインタの分布が最小の遅延になる方向)に補正が実行される(図6(F)、(G)、(H))。
このように、ジッターバッファを監視し、ライトポインタのreduceとextend処理を実行することで、常に遅延が最小になるように保つことができる。
次に図8を用いて、本実施例における各パケットに対応する送信周波数の決定方法について説明する。
例として、パケットの送信間隔が1.0msで、ジッターバッファでのライトポインタをリードポインタから1msのところにおき、パケットネットワークでジッターが1.0msと2.0ms発生した場合をあげる。
図7に比較例として示すように、読み出し速度が一定の場合、パケットネットワークで発生するジッターを吸収するには、ジッターを吸収できるだけの容量を持つバッファを準備する必要があった。
これに対して、図8に示すように、本実施例によれば、読み出し速度を動的に変動させることで、バッファ容量を小さく保つことが可能となる。
図7の読み出しスピードが一定の場合、
(1)t=0msでp#1が到着する(ジッターバッファにおいてp#0の後にライトされる)(図7(B))。
(2)t=1msでp#0は、ジッターバッファからすべてが出力される(p#1がジッターバッファの先頭)(図7(C))。
(3)t=2msでp#2(ジッター=1ms)が到着しジッターバッファの先頭にライトされる(図7(D))。
(4)t=3msでp#3が到着せず(ジッター=2ms)、読みだすデータがないのでアンダーランが発生する(図7(E))。t=3msでは、p#2はジッターバッファから読み出され、ジッターバッファは空となる。
(5)t=4msでp#3が到着し、ジッターバッファの先頭にライトされる(図7(F))。
一方、本実施例にしたがって、読み出しスピードを可変とした場合、図8に示すように、t=2msの時に、送信側のタイムスタンプ(Ts)と、受信側のタイムスタンプ(Tr)からパケット間のジッター(c)が求められ、送信周波数Fは、以下の式で求められる。
F(t+c)=F(t)x{送信間隔/(送信間隔+パケット間ジッター)}
このように、データの読みだしスピード(ジッターバッファの読み出し速度)を動的に変更させて、ジッターバッファのアンダーランを防ぐことができる。
(1)t=0msでp#1が到着する(ジッターバッファにおいてp#0の後にライトされる)(図8(B))。
(2)t=1msでp#0はジッターバッファから出力され、p#1がジッターバッファの先頭となる(図8(C))。
(3)t=2msでパケットp#2(ジッター=1ms)が到着し、ジッターバッファの先頭にライトされる(図8(D))。
(4)p#3とp#2のパケット間のジッターが求められ、ジッターバッファの読み出しスピードを可変させ、t=3msではp#2はジッターバッファから一部が読みだされず、ジッターバッファに存在する(図8(E))。
(5)t=4msで、p#2は完全に読み出され、p#3がジッターバッファの先頭にライトされる(図8(F))。
従来、それぞれのネットワークで発生するジッターを事前に測定し、ジッター量に合わせた固定長のバッファサイズを複数準備し、設定していたのに対し、本実施例によれば、事前にそれぞれのネットワークで発生するジッターを測定しなくても、自動的にネットワーク内で発生するジッターの大きさを測定し、遅延が小さくなるようにダイナミックにバッファを制御することができる。
また、運用中にネットワークの変更等でジッターのパターンが変わった場合でも、自動的に遅延が小さくなるようにダイナミックにバッファを制御することができる柔軟性も有する。
前述したように、従来、読み出し速度が一定の場合、パケットネットワークで発生するジッターを吸収するには吸収したいジッター幅以上の容量のバッファを準備する必要があるが、本実施例においては、パケットネットワークでの該当パケットのジッター遅延を補正することのできるパケットの送信周波数を動的に発生させることにより、バッファ容量を小さく保つことができる。
図9は、本発明の他の実施例を説明する図である。ジッター分布が正規分布ではなく、非対称なパターンにおいて、そのジッター幅に近いジッターバッファを設定しても、遅延が大きい結果となってしまっていた。
本実施例のアルゴリズムを用いることで、非対称に関わらず、どのようなジッターパターンでも遅延を最小にすることが可能である。なお、本実施例において、図1のクロック補正部9等の処理は、受信ノードを構成するコンピュータ上で実行されるプログラムによりその機能を実現してもよいことは勿論である。
なお、上記特許文献1は、ネットワークや伝送路のジッタ特性を解析することで、最適なジッターバッファの動作ポイントを決定することを可能としているが、ジッターバッファ容量(JB)はマニュアルで設定する必要がある。これに対して、本実施例によれば、ダイナミックにジッターバッファを制御することができる。また運用状態に入ってしまうと、パケットロス等が発生しないかぎり、動作ポイントの変更は行われない。ジッタ補正の演算として平均値をとっており、本実施例と相違している。
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示(請求の範囲を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
本発明の一実施例の構成を説明する図である。 本発明の一実施例のジッターバッファの詳細動作を説明する図である 本発明の一実施例の動作を説明するフローチャートである。 (A)、(B)はライトポインタの位置が適正の場合のジッターバッファとジッター分布の関係、(C)、(D)は、イトポインタの位置が不適正の場合のジッターバッファとジッター分布の関係を示す図である。 (A)、(B)は初期化時のジッターバッファとジッター分布の関係、(C)、(D)、(E)はライトポインタ補正時のジッターバッファとライトポインタ補正前後のジッター分布の関係を示す図である。 (A)、(B)〜(E)はアンダーラン発生時のジッターバッファと、補正時のジッター分布の関係、(F)、(G)、(I)はジッターが小さくなった場合のジッターバッファ、ライトポインタ補正前後のジッター分布の関係を示す図である。 (A)、(B)乃至(F)は比較例(読み出しスピード一定の場合)のパケットの読み出しを説明する図である。 (A)、(B)乃至(F)本実施例(読み出しスピード可変の場合)のパケットの読み出しを説明する図である。 本発明の別の実施例を説明する図である。
符号の説明
1 PBX−a
2 送信ノード
3 パケッタイズ処理部
4 タイムスタンプ付加部
5 L2ヘッダ付加部
6 パケットネットワーク
7 L2ヘッダ終端部
8 ジッターバッファ部
9 クロック補正部
10 PLL部
11 スケジューラ部
12 PBX−b
13 受信ノード
14 パケット分岐部

Claims (21)

  1. 送信側からパケットネットワークに送信されたパケットを受信する通信装置が、
    受信したパケットを書き込んだ後に読み出すジッターバッファと、
    受信した複数のパケットに関して、前記パケットの受信時のタイムスタンプ情報と、前記送信側で前記パケットの送信時に前記パケットに付したタイムスタンプ情報との差分情報に基づき、パケット間ジッターを求め、
    前記パケット間ジッターにしたがって基準の周波数を変更し、変更された送信周波数に基づき、前記ジッターバッファからのパケットの送信を行うように制御する制御手段を備えた、ことを特徴とする通信装置。
  2. 前記制御手段は、時間的に前後して受信した2つのパケットに関する前記差分情報の差に基づき、前記パケット間ジッターを求める、ことを特徴とする請求項1記載の通信装置。
  3. 前記制御手段は、前記ジッターバッファから読み出したパケットの送信間隔に前記パケット間ジッターを加えた値で、前記パケットの送信間隔を除した値を、前記基準の周波数に乗じた周波数を前記送信周波数とする、ことを特徴とする請求項1又は2記載の通信装置。
  4. 前記制御手段が、
    クロック補正部と、
    周波数を可変させるクロック生成回路と、
    を備え、
    前記クロック補正部は、受信した1つのパケットに関して、前記パケットの受信時のタイムスタンプ情報と、前記送信側で送信時に前記パケットに付したタイムスタンプ情報との差分情報と、前記1つのパケットの前に受信したパケットに関して、前記パケットの受信時のタイムスタンプ情報と、前記送信側で送信時に前記パケットに付したタイムスタンプ情報との差分情報との差に基づき、前記パケット間ジッターを求め、
    前記ジッターバッファから読み出したパケットの送信間隔に、前記パケット間ジッターを加えた値で、前記パケットの送信間隔を除した値を、前記基準の周波数に乗じた周波数を前記送信周波数とし、
    前記クロック発生回路は、前記クロック補正部から送信周波数情報を受け、該周波数のクロックを生成し、
    前記クロック発生回路からの周波数を用いて、前記ジッターバッファから前記パケットが送信される、ことを特徴とする請求項1乃至3のいずれか1項に記載の通信装置。
  5. 予め定められた所定時間、前記ジッターバッファに蓄積されたパケット数を監視し、前記ジッターバッファへの書き込み位置を示すライトポインタと前記ジッターバッファからの読み出し位置を示すリードポインタ間の最小蓄積パケット数が1以上の場合、
    前記ライトポインタの位置が最短遅延の位置にないと判断し、遅延時間が最小となるように、ライトポインタをパケットの蓄積を減らす方向に補正を行い、
    最小蓄積パケット数が1未満の場合には、ライトポインタの位置が適正と判断しライトポインタの補正を行わず、
    前記ライトポインタの補正処理が必要と判断された場合、予め定められた所定時間での最小蓄積パケット数と最大蓄積パケット数を測定し、ジッター幅の計測を行い、前記ジッターバッファでの遅延が最小になるように、前記ライトポインタに対して補正を行う、ことを特徴とする請求項1乃至4のいずれか1項に記載の通信装置。
  6. 前記ライトポインタの補正後、前記パケットネットワークによるジッターが大きくなった場合、大きくなったジッターを吸収できるように、ライトポインタをジッターを吸収できる方向に補正し、その際、所定時間単位で、アンダーランがなくなるまで、繰り返しライトポインタの補正を行い、遅延を小さく保つ制御を行う、ことを特徴とする請求項5記載の通信装置。
  7. 前記ジッターバッファからのパケットの送信をスケジュールするスケジューラと、
    前記パケットネットワークより受信したパケットを前記ジッターバッファに与えるとともに、前記パケットのタイムスタンプ情報、シーケンス番号をスケジューラ部に与えるパケット分岐部を備え、
    前記ジッターバッファでは、前記パケット分岐部からのパケットを入力順に蓄積し、リードポインタとライトポインタで規定される期間保持し、
    前記スケジューラでは、タイムスタンプ情報とシーケンス番号を、順次記録し、次に送信するパケットの前記ジッターバッファ内での格納位置を、前記ジッターバッファに通知する請求項1乃至6のいずれか1項に記載の通信装置。
  8. 前記スケジューラは、次のパケットのシーケンス番号が前のパケットのアドレスをNとして、Mのアドレスに格納されている場合、ジッターバッファの次のパケット位置に相当する値M−Nを求めジッターバッファに送信し、
    前記ジッターバッファでは、スケジューラより送信されたジッターバッファの次のパケット位置に相当する値M−Nを受信し、該当するパケットを前記周波数を利用して送信する請求項7記載の通信装置。
  9. 前記パケットをTDM(Time Divison Multiplex)インタフェースを介してPBX(Private Branch eXchange)に送信する請求項1乃至8のいずれか1項に記載の通信装置。
  10. 請求項1乃至9のいずれか1項に記載の通信装置と、
    パケットのヘッダにタイムスタンプを付加して前記パケットネットワークに送信する通信装置と、を備えたシステム。
  11. 受信したパケットのジッターの変動を検出し、前記ジッターの増大に対して、ジッターバッファでの遅延が小さくなるように、ジッターバッファを制御する、ことを特徴とするジッターバッファ制御方法。
  12. 送信側からパケットネットワークに送信されたパケットを受信しジッターバッファに一時的に書き込み、
    受信した複数のパケットに関して、前記パケットの受信時のタイムスタンプ情報と、前記送信側で前記パケットの送信時に前記パケットに付したタイムスタンプ情報との差分情報に基づき、パケット間ジッターを求め、
    前記パケット間ジッターにしたがって基準の周波数を変更し、変更された送信周波数に基づき、前記ジッターバッファからのパケットの送信を行うように制御する、ことを特徴とする請求項11記載のジッターバッファ制御方法。
  13. 時間的に前後して受信した2つのパケットに関する前記差分情報の差に基づき、前記パケット間ジッターを求める、ことを特徴とする請求項12記載のジッターバッファ制御方法。
  14. 前記ジッターバッファから読み出したパケットの送信間隔に前記パケット間ジッターを加えた値で、前記パケットの送信間隔を除した値を、前記基準の周波数に乗じた周波数を前記送信周波数とする、ことを特徴とする請求項12又は13記載のジッターバッファ制御方法。
  15. 前記パケットのタイムスタンプ情報、シーケンス番号をジッターバッファからのパケットの送信をスケジュールするスケジューラに与え、
    前記ジッターバッファでは、パケットを入力順に蓄積し、リードポインタとライトポインタで定義される期間保持し、
    前記スケジューラでは、受信したタイムスタンプとシーケンス番号を、順次記録し、次に送信するパケットの前記ジッターバッファ内での格納位置を、前記ジッターバッファに通知する請求項11乃至14のいずれか1項に記載のジッターバッファ制御方法。
  16. 予め定められた所定時間、前記ジッターバッファに蓄積されたパケット数を監視し、前記ジッターバッファへの書き込み位置を示すライトポインタと前記ジッターバッファからの読み出し位置を示すリードポインタ間の最小蓄積パケット数が1以上の場合、
    前記ライトポインタの位置が最短遅延の位置にないと判断し、遅延時間が最小となるように、ライトポインタをパケットの蓄積を減らす方向に補正を行い、
    最小蓄積パケット数が1未満の場合には、ライトポインタの位置が適正と判断しライトポインタの補正を行わず、
    前記ライトポインタの補正処理が必要と判断された場合、予め定められた所定時間での最小蓄積パケット数と最大蓄積パケット数を測定し、ジッター幅の計測を行い、前記ジッターバッファでの遅延が最小になるように、前記ライトポインタに対して補正を行う、ことを特徴とする請求項15記載のジッターバッファ制御方法。
  17. 前記ライトポインタの補正後、前記パケットネットワークによるジッターが大きくなった場合、大きくなったジッターを吸収できるように、前記ジッターバッファのライトポインタをジッターを吸収できる方向に補正し、その際、所定の時間単位でアンダーランがなくなるまで繰り返しライトポインタの補正を行い、遅延を小さく保つ制御を行う、ことを特徴とする請求項15又は16記載のジッターバッファ制御方法。
  18. 前記スケジューラでは、次のパケットのシーケンス番号が前のパケットのアドレスをNとして、Mのアドレスに格納されている場合、ジッターバッファの次のパケット位置に相当する値M−Nを求めジッターバッファに送信し、
    前記ジッターバッファでは、スケジューラより送信されたジッターバッファの次のパケット位置に相当する値M−Nを受信し、該当するパケットを前記周波数を利用して送信する請求項15乃至17のいずれか1項に記載のジッターバッファ制御方法。
  19. 送信側からパケットネットワークに送信されたパケットを受信する通信装置を構成するコンピュータに、
    受信した複数のパケットに関して、前記パケットの受信時のタイムスタンプ情報と、前記送信側で前記パケットの送信時に前記パケットに付したタイムスタンプ情報との差分情報に基づき、パケット間ジッターを求め、
    前記パケット間ジッターにしたがって基準の周波数を変更し、変更された送信周波数に基づき、前記ジッターバッファからのパケットの送信を行うように制御する処理を実行させるプログラム。
  20. 時間的に前後して受信した2つのパケットに関する前記差分情報の差に基づき、前記パケット間ジッターを求める、処理を実行させる請求項19記載のプログラム。
  21. 前記ジッターバッファから読み出したパケットの送信間隔に前記パケット間ジッターを加えた値で、前記パケットの送信間隔を除した値を、前記基準の周波数に乗じた周波数を前記送信周波数とする、処理を実行させる請求項19又は20記載のプログラム。
JP2008196672A 2008-07-30 2008-07-30 ジッターバッファ制御方法と通信装置 Expired - Fee Related JP5083097B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008196672A JP5083097B2 (ja) 2008-07-30 2008-07-30 ジッターバッファ制御方法と通信装置
US12/509,625 US8149884B2 (en) 2008-07-30 2009-07-27 Jitter buffer control method and communication apparatus
EP20090166761 EP2149999A1 (en) 2008-07-30 2009-07-29 Jitter buffer control method and communication apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008196672A JP5083097B2 (ja) 2008-07-30 2008-07-30 ジッターバッファ制御方法と通信装置

Publications (2)

Publication Number Publication Date
JP2010035003A true JP2010035003A (ja) 2010-02-12
JP5083097B2 JP5083097B2 (ja) 2012-11-28

Family

ID=41139006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008196672A Expired - Fee Related JP5083097B2 (ja) 2008-07-30 2008-07-30 ジッターバッファ制御方法と通信装置

Country Status (3)

Country Link
US (1) US8149884B2 (ja)
EP (1) EP2149999A1 (ja)
JP (1) JP5083097B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012141014A1 (ja) * 2011-04-11 2012-10-18 ソニー株式会社 表示制御装置、表示制御方法、及びプログラム
WO2014141681A1 (ja) * 2013-03-13 2014-09-18 日本電気株式会社 通信装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7894489B2 (en) * 2005-06-10 2011-02-22 Symmetricom, Inc. Adaptive play-out buffers and adaptive clock operation in packet networks
WO2010089886A1 (ja) * 2009-02-06 2010-08-12 富士通株式会社 パケットバッファ装置及びパケット廃棄方法
US9531646B1 (en) * 2009-12-07 2016-12-27 Altera Corporation Multi-protocol configurable transceiver including configurable deskew in an integrated circuit
KR20110090596A (ko) * 2010-02-04 2011-08-10 삼성전자주식회사 지터 보정 방법 및 장치
TWI393422B (zh) * 2010-04-27 2013-04-11 Hon Hai Prec Ind Co Ltd 用戶終端設備及其動態調整抖動緩衝區大小的方法
US9210058B2 (en) * 2012-09-14 2015-12-08 Google Inc. Systems and methods for assessing jitter buffers
PT3011564T (pt) 2013-06-21 2018-05-08 Fraunhofer Ges Forschung Escalonador de tempo, descodificador de áudio, método e programa de computador utilizando um controlo de qualidade
AU2014283320B2 (en) 2013-06-21 2016-09-15 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Jitter buffer control, audio decoder, method and computer program
CN105099795A (zh) 2014-04-15 2015-11-25 杜比实验室特许公司 抖动缓冲器水平估计
CN105099949A (zh) 2014-04-16 2015-11-25 杜比实验室特许公司 基于对延迟抖动和对话动态的监视的抖动缓冲器控制
US9893826B2 (en) * 2015-01-28 2018-02-13 Alcatel-Lucent Usa Inc. Method for retaining clock traceability over an asynchronous interface
CN106576100B (zh) * 2015-03-26 2019-08-16 华为技术有限公司 Tcp网络代理配置方法和装置
CN115714742A (zh) * 2018-05-11 2023-02-24 华为技术有限公司 一种报文发送的方法、网络节点和***

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037620A (ja) * 2001-07-25 2003-02-07 Matsushita Electric Ind Co Ltd データ通信方法、データ通信装置及びデータ通信システム
JP2004222150A (ja) * 2003-01-17 2004-08-05 Kyocera Corp Ip電話端末およびそのデータ変換方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6360271B1 (en) * 1999-02-02 2002-03-19 3Com Corporation System for dynamic jitter buffer management based on synchronized clocks
US6327274B1 (en) * 1998-09-15 2001-12-04 Nokia Telecommunications, Inc. Method for estimating relative skew between clocks in packet networks
US6512761B1 (en) * 1999-02-02 2003-01-28 3Com Corporation System for adjusting billing for real-time media transmissions based on delay
US6865187B1 (en) * 1999-06-30 2005-03-08 Cisco Technology, Inc. Method and apparatus using transition state protocol signaling for fax transport manner capability exchange
US7801953B1 (en) * 2001-02-12 2010-09-21 Nortel Networks Limited Push-to-talk wireless telecommunications system utilizing an voice-over-IP network
US7191355B1 (en) * 2002-02-19 2007-03-13 Nortel Networks Limited Clock synchronization backup mechanism for circuit emulation service
US7496086B2 (en) * 2002-04-30 2009-02-24 Alcatel-Lucent Usa Inc. Techniques for jitter buffer delay management
US7526000B2 (en) * 2002-07-19 2009-04-28 Koninklijke Philips Electronics N.V. Jitter compensation method for systems having wall clocks
GB2392588A (en) 2002-08-24 2004-03-03 Zarlink Semiconductor Ltd Adaptive TDM clock recovery using timestamps
KR20060130090A (ko) * 2004-01-07 2006-12-18 코닌클리케 필립스 일렉트로닉스 엔.브이. 데이터 전송 시스템에서 지터 도입
WO2005089158A2 (en) * 2004-03-16 2005-09-29 Snowshore Networks, Inc. Jitter buffer management
GB2423674A (en) * 2005-02-25 2006-08-30 Hewlett Packard Development Co Writing to transponder devices
KR100849222B1 (ko) * 2006-04-10 2008-07-31 삼성전자주식회사 직렬 전송 방식에 사용되는 전송주파수 제어 방법, 이를기록한 기록매체 및 장치
JP4706593B2 (ja) 2006-08-15 2011-06-22 沖電気工業株式会社 パケット信号受信装置
JP4926745B2 (ja) 2007-02-15 2012-05-09 日立建機株式会社 作業車両の変速制御システム
FI120284B (fi) * 2007-07-20 2009-08-31 Tellabs Oy Huojuntapuskurin täyttöasteen säätö
US7936790B2 (en) * 2007-08-30 2011-05-03 Silicon Image, Inc. Synchronizing related data streams in interconnection networks

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037620A (ja) * 2001-07-25 2003-02-07 Matsushita Electric Ind Co Ltd データ通信方法、データ通信装置及びデータ通信システム
JP2004222150A (ja) * 2003-01-17 2004-08-05 Kyocera Corp Ip電話端末およびそのデータ変換方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012141014A1 (ja) * 2011-04-11 2012-10-18 ソニー株式会社 表示制御装置、表示制御方法、及びプログラム
WO2014141681A1 (ja) * 2013-03-13 2014-09-18 日本電気株式会社 通信装置
JP6024820B2 (ja) * 2013-03-13 2016-11-16 日本電気株式会社 通信装置

Also Published As

Publication number Publication date
EP2149999A1 (en) 2010-02-03
US20100027567A1 (en) 2010-02-04
JP5083097B2 (ja) 2012-11-28
US8149884B2 (en) 2012-04-03

Similar Documents

Publication Publication Date Title
JP5083097B2 (ja) ジッターバッファ制御方法と通信装置
EP1985084B1 (en) System and method for packet timing of circuit emulation services over networks
US7830796B2 (en) Method and apparatus for traffic shaping
EP1608112B1 (en) Differential delay compensation and measurement in bonded systems
JP5978861B2 (ja) 通信装置及び通信方法
CN109787703B (zh) 一种时间戳的修正方法、时钟同步方法及***
US20090180478A1 (en) Ethernet switching method and ethernet switch
JP2009135821A (ja) 負荷試験システム、負荷試験装置および負荷試験方法
US8345680B2 (en) Handling out-of-sequence packets in a circuit emulation service
EP3905620A1 (en) Message scheduling method, scheduler, network device and network system
JP2009253842A (ja) クロック同期システム
US7321557B1 (en) Dynamic latency assignment methodology for bandwidth optimization of packet flows
JP5163463B2 (ja) 帯域計測プログラム、方法及び装置
CN108282416B (zh) 一种基于数据帧的调度方法和装置
EP2630752B1 (en) Layer one path delay compensation
JP6171595B2 (ja) パケット中継装置及びパケット送信装置
CN102571561A (zh) 一种pwe3装置及其在抖动缓存读写数据的方法
US7512077B2 (en) Compensation for independent clocks in relayed communication over packet-based networks
EP3729752B1 (en) Data communication
JP2011114380A (ja) 通信システム、送信装置、受信装置、通信装置、伝送路品質推定方法およびプログラム
KR101196823B1 (ko) 일정 비트율 트래픽의 클럭 복원 방법 및 장치
US7088738B1 (en) Dynamic fragmentation of information
Baldi et al. Pipeline forwarding of packets based on a low-accuracy network-distributed common time reference
WO2023228291A1 (ja) 通信システム、制御装置、通信方法、及びプログラム
US20230388252A1 (en) Providing high assurance of end-to-end cpri circuit in a high jitter packet based fronthaul network

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees