JP2010034580A - 成膜装置及び成膜方法 - Google Patents

成膜装置及び成膜方法 Download PDF

Info

Publication number
JP2010034580A
JP2010034580A JP2009252329A JP2009252329A JP2010034580A JP 2010034580 A JP2010034580 A JP 2010034580A JP 2009252329 A JP2009252329 A JP 2009252329A JP 2009252329 A JP2009252329 A JP 2009252329A JP 2010034580 A JP2010034580 A JP 2010034580A
Authority
JP
Japan
Prior art keywords
reaction vessel
gas
film
temperature
silicon germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009252329A
Other languages
English (en)
Other versions
JP5240159B2 (ja
Inventor
Masatake Kurokawa
昌毅 黒川
Norifumi Kimura
法史 木村
Takehiko Fujita
武彦 藤田
Sumikazu Furusawa
純和 古澤
Katsuhiko Komori
克彦 小森
Kazuhide Hasebe
一秀 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009252329A priority Critical patent/JP5240159B2/ja
Publication of JP2010034580A publication Critical patent/JP2010034580A/ja
Application granted granted Critical
Publication of JP5240159B2 publication Critical patent/JP5240159B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 ドーパントの活性化率の高いシリコンゲルマニウム膜を成膜するにあたり、シリコンゲルマニウム膜のマイグレーションを抑えること。
【解決手段】 反応容器内に処理ガスを供給すると共に処理雰囲気の温度を所定の温度に設定して基板上にシリコンゲルマニウム膜を成膜する工程（Ｐ４）と、次いで反応容器内に水素ガスを供給してシリコンゲルマニウム膜をアニールする工程（Ｐ５）と、その後、反応容器内を真空排気し続いてパージガスによりパージする工程を１回行うかまたは複数回繰り返す工程（Ｐ６）と、しかる後に基板を反応容器内から搬出する工程（Ｐ７）と、を含む。
【選択図】 図５

Description

本発明は、反応容器内に処理ガスを供給して基板上にシリコンゲルマニウム膜を成膜する技術及びアモルファスシリコン膜を成膜する技術に関する。
従来、トランジスタのゲート電極には例えばポリシリコンが使用されてきたが、ゲート絶縁膜の薄膜化に伴いゲート電極にバイアス電圧を印加した際のゲートの空乏化などがデバイスの特性を悪化させる要因の一つとなっていた。この問題を解決するためにシリコンに変えてドーパントの活性化率の高いシリコンゲルマニウムを適用することが検討されている。このようなシリコンゲルマニウムを半導体ウエハ（以下ウエハという）の表面に成膜させる手法として、縦型熱処理装置を用い、モノシラン（ＳｉＨ４）ガスとモノゲルマンガスとを用いてＣＶＤにより成膜することが知られている（例えば特許文献１）。
ゲート絶縁膜をシリコン酸化膜により形成した場合、シリコンゲルマニウム膜をシリコン酸化膜の表面に成膜しようとすると、初期時に成膜が起こらず、しばらくしてからゲルマニウムの付着ポイントを基点として、一気にシリコンゲルマニウム膜が堆積し、このため膜厚の均一性を確保することが困難であることから、シリコン酸化膜の上に薄く例えば５ｎｍ〜１０ｎｍの膜厚のアモルファスシリコンあるいはポリシリコンからなるシード層を成膜した後、このシード層の上にシリコンゲルマニウム膜を成膜するようにしている。
またシリコンゲルマニウム膜を成膜した後は、当該シリコンゲルマニウム膜にリンあるいはボロンなどの不純物元素をドープし、更にその表面に例えばスパッタリングによりコバルトを成膜した後、熱処理してシリサイド化する（シリコン金属化合物を生成する）が、シリコンゲルマニウム膜に直接コバルトを成膜するとシリサイド膜中にゲルマニウムが入り込んでトランジスタの特性を悪化させることから、シリコンゲルマニウム膜の表面にポリシリコン膜あるいはアモルファスシリコン膜からなるキャップ層を成膜し、このキャップ層にコバルトを成膜するようにしている。
一方シリコンゲルマニウム膜の処理温度は５００℃前後であり、キャップ層の処理温度は６００℃付近であることから、キャップ層を形成する場合には、シリコンゲルマニウム膜を成膜した後、処理雰囲気の温度をキャップ層の処理温度まで昇温させる必要がある。しかしながらゲルマニウムが熱的に不安定であることから、図１０にイメージを示すように、シリコンゲルマニウム膜１３のマイグレーション（原子が動いて膜に凹凸ができる現象）が起こり、表面が荒れてしまうし、またシリコンゲルマニウム膜の膜厚が薄くなると、その裏面側がシード層１２と一体になって波を打ち、ゲート絶縁膜であるシリコン酸化膜１１とシード層１２との間にボイド１４が発生してしまう。このためリーク電流が大きくなり、トランジスタの特性を悪化させてしまうことから、歩留まりが低下する。
またシリコンゲルマニウム膜をゲート電極として用いるにあたり、キャップ層を用いない構造も検討されている。一方反応容器内にて成膜処理を終えた後、反応容器内の処理ガスを不活性ガスで置換する手法としてサイクルパージと呼ばれる手法が行われている。このサイクルパージは、反応容器内を真空排気した後、不活性ガスを導入するサイクルを複数回行う工程である。シリコンゲルマニウム膜を基板上に成膜した後、このような工程を行うと、反応容器内を真空ポンプで引き切って（圧力調整バルブを全開にして）かなり低い圧力にしたときに、シリコンゲルマニウム膜にマイグレーションが起こり、同様の問題が生じる懸念がある。更にまた電極膜としてアモルファスシリコン膜が使用される場合があるが、アモルファスシリコン膜を成膜した後、サイクルパージを行うと、やはりアモルファスシリコン膜にマイグレーションが起こり、リーク電流が大きくなる懸念がある。
特開２００３−７７８４５号公報 図１及び１７段落
本発明はこのような事情の下になされたものであり、その目的はシリコンゲルマニウム膜を成膜するにあたり、マイグレーションを抑え、半導体装置の電気的特性を改善することのできる成膜装置および成膜方法を提供することにある。他の目的は、アモルファスシリコン膜を成膜するにあたり、マイグレーションを抑え、半導体装置の電気的特性を改善することのできる成膜方法を提供することにある。
本発明の成膜方法は、反応容器内に処理ガスを供給すると共に処理雰囲気の温度を所定の温度に設定して基板上にシリコンゲルマニウム膜を成膜する工程と、
次いで反応容器内に水素ガスを供給して前記シリコンゲルマニウム膜をアニールする工程と、
その後、反応容器内を真空排気し続いてパージガスによりパージする工程を１回行うかまたは複数回繰り返す工程と、
しかる後に基板を反応容器内から搬出する工程と、を含むことを特徴とする。
この場合、水素ガスによりシリコンゲルマニウム膜をアニールする工程は、反応容器内を降温しながら行うこと好ましい。この発明でいう真空排気とは、処理ガスを反応容器内から排気するために例えば圧力調整バルブを全開にして引き切りの状態にする場合である。シリコンゲルマニウム膜を水素ガスによりアニールする工程は、反応容器内を降温しながら行うことが好ましいが、シリコンゲルマニウム膜を成膜したときの温度で行ってもよい。
この発明に係る成膜方法を実施する装置は、反応容器内にて基板上にシリコンゲルマニウム膜を成膜する成膜装置において、
反応容器内の基板を加熱するための加熱手段と、
シラン系のガスを反応容器内に供給するための第１のガス供給部と、
ゲルマン系のガスを反応容器内に供給するための第２のガス供給部と、
水素ガスを反応容器内に供給するための第３のガス供給部と、
パージガスを反応容器内に供給するための第４のガス供給部と、
反応容器内の圧力を調整する圧力調整部と、
シラン系のガス及びゲルマン系のガスを反応容器内に供給すると共に処理雰囲気を所定の温度に加熱して基板上にシリコンゲルマニウム膜を成膜し、次いで水素ガスを反応容器内に供給し、その後反応容器内を真空排気し続いて反応容器内をパージガスによりパージする工程を１回または複数回繰り返すように、前記加熱手段、前記各ガス供給部及び圧力調整部を制御する制御部と、を備えたことを特徴とする。
更に他の発明に係る成膜方法は、反応容器内に処理ガスを供給すると共に処理雰囲気の温度を所定の温度に設定して基板上にアモルファスシリコン膜を成膜する工程と、
次いで反応容器内を降温しながら反応容器内に水素ガスを供給して前記アモルファスシリコン膜をアニールする工程と、
その後、反応容器内を真空排気し続いて反応容器内をパージガスによりパージする工程を１回行うかまたは複数回繰り返す工程と、
しかる後に基板を反応容器内から搬出する工程と、を含むことを特徴とする。
他の発明は、本発明の成膜方法を実施するために用いられるプログラムを格納したことを特徴とする記憶媒体である。前記プログラムは、例えば反応容器内の基板を加熱するための加熱手段と、シラン系のガスを反応容器内に供給するための第１のガス供給部と、ゲルマン系のガスを反応容器内に供給するための第２のガス供給部と、水素ガスを反応容器内に供給するための第３のガス供給部と、パージガスを反応容器内に供給するための第４のガス供給部と、反応容器内の圧力を調整する圧力調整部と、を備えた装置であれば、シラン系のガス及びゲルマン系のガスを反応容器内に供給すると共に処理雰囲気を所定の温度に加熱して基板上にシリコンゲルマニウム膜を成膜するステップと、次いで水素ガスを反応容器内に供給するステップと、その後反応容器内を真空排気し続いて反応容器内をパージガスによりパージする工程を１回または複数回繰り返すステップと、を実行するように前記加熱手段、前記各ガス供給部及び圧力調整部を制御するためのプログラムである。また記憶媒体としては、フレキシブルディスク、コンパクトディスク、マグネットオプティカルディスク（いわゆるＭＯ）などを挙げることができる。
本発明によれば、シリコンゲルマニウム膜を成膜した後、当該シリコンゲルマニウム膜を水素ガスによりアニールしてから真空排気、パージガスによるパージを行っているため、真空排気時におけるシリコンゲルマニウム膜のマイグレーションが抑えられ、膜の表面の荒れが低減する。更に他の発明によれば、反応容器内を降温しながらアモルファスシリコン膜を水素ガスによりアニールしてから真空排気、パージガスによるパージを行っているため、真空排気時におけるアモルファスシリコン膜のマイグレーションが抑えられ、膜の表面の荒れが低減する。
［第１の実施の形態］
本発明の実施の形態について図面に基づき説明する。図１は本発明の実施の形態を示す成膜装置の略縦断面図であり、２は例えば石英により縦型の円筒状に形成された反応容器である。この反応容器２の下端は、炉口として開口され、その開口部２１の周縁部にはフランジ２２が一体形成されている。反応容器２の下方には、前記フランジ２２の下面に当接して開口部２１を気密に閉塞する例えば石英製の蓋体３が図示しないボートエレベータにより上下方向に開閉可能に設けられている。蓋体３の中央部には、回転軸３１が貫通して設けられ、その上端部には、基板保持具であるウエハボート４が搭載されている。
このウエハボート４は、３本以上例えば４本の支柱４１を備えており、複数枚例えば１２５枚の被処理体である半導体ウエハ（以下ウエハという）Ｗを棚状に保持できるように前記支柱４１に溝（スロット）が形成されている。ただし１２５枚のウエハＷの保持領域のうち上下両端部については複数枚のダミーウエハが保持され、その間の領域に製品ウエハが保持されることになる。前記回転軸３１の下部には、当該回転軸３１を回転させる駆動部をなすモータ３２が設けられており、従ってウエハボート４はモータ３２により回転することになる。また蓋体３の上には前記回転軸３１を囲むように保温ユニット３３が設けられている。
前記反応容器２の下部のフランジ２２には、反応容器２内のウエハＷにガスを供給するためのＬ字型のインジェクタ５１、８１、９１が挿入して設けられている。インジェクタ５１の基端側には、ガス供給路であるガス供給管５２が接続されている。このガス供給管５２の基端側は２系統に分かれており、その一方には上流側からシラン系のガス例えばモノシラン（ＳｉＨ４）ガスの供給源６１、バルブ６２、流量調節部であるマスフローコントローラ６３及びバルブ６４がこの順に設けられると共に、他方には上流側からゲルマン系のガス例えばモノゲルマン（ＧｅＨ４）ガスの供給源７１、バルブ７２、流量調節部であるマスフローコントローラ７３及びバルブ７４がこの順に設けられている。前記バルブ６２、マスフローコントローラ６３、バルブ６４、ガス供給管５２及びインジェクタ５１は、モノシランガスを反応容器２内に供給するための第１のガス供給部を構成しており、前記バルブ７２、マスフローコントローラ７３、バルブ７４、ガス供給管５２及びインジェクタ５１は、モノゲルマンガスを反応容器２内に供給するための第２のガス供給部を構成している。この例では、第１のガス供給部及び第２のガス供給部は、ガス供給管５２及びインジェクタ５１を共用している。
また前記インジェクタ８１の基端側には、ガス供給路であるガス供給管８２が接続されており、このガス供給管８２の基端側には、上流側から水素（Ｈ２）ガスの供給源８３、バルブ８４、マスフローコントローラ８５及びバルブ８６がこの順に設けられている。前記バルブ８４、マスフローコントローラ８５及びバルブ８６、ガス供給管８２及びインジェクタ８１は、水素ガスを反応容器２内に供給するための第３のガス供給部を構成している。
更にまた前記インジェクタ９１の基端側には、ガス供給路であるガス供給管９２が接続されている。またこのガス供給管９２の基端側には、上流側から窒素ガスの供給源９３、バルブ９４、マスフローコントローラ９５及びバルブ９６がこの順に設けられている。前記バルブ９４、マスフローコントローラ９５及びバルブ９６、ガス供給管９２及びインジェクタ９１は、例えばパージガスとして窒素ガスを反応容器２内に供給するための第４のガス供給部を構成している。
また反応容器２の上方には、反応容器２内を排気するための排気口２３が形成されている。この排気口２３には、反応容器２内を所望の真空度に減圧排気可能な真空ポンプ２５及び圧力調整部２４を備えた排気管２６が接続されている。反応容器２の周囲には、反応容器２内を加熱するための加熱手段であるヒータ３４を備えた加熱炉３５が設けられている。ヒータとしては、コンタミネーションがなく昇降温特性が優れたカーボンワイヤーなどを用いることが好ましい。
更にこの成膜装置には、コンピュータからなる制御部２０が備えられている。この制御部２０は、処理プログラムを起動し、図示しないメモリ内のプロセスレシピの記載事項を読み出して、そのレシピに基づいて処理条件を制御する機能を有し、ヒータ３４、圧力調整部２５及び各ガス供給部のガス供給機器（バルブ、マスフローコントローラなど）を夫々制御するための制御信号を出力する。前記処理プログラム及びプロセスレシピ（プロセスレシピ入力用の画面データを含む）を含むソフトウエアは、記憶媒体、例えばフレキシブルディスク、コンパクトディスク、マグネットオプティカルディスク（いわゆるＭＯ）などに格納され、制御部２０にインストールされる。
次に上述の成膜装置１を用いて実施する成膜方法の一例について図２〜図３を用いて説明する。図２は温度プロファイル、工程及び供給する処理ガスを対応させた説明図である。先ず基板であるウエハＷ、例えば図３の（ａ）に示すＮ型或いはＰ型のシリコン膜１０１の表面に絶縁膜であるシリコン酸化膜（ＳｉＯ２）１０２が成膜されたウエハＷを所定枚数ウエハボート４に棚状に載置して、図示しないボートエレベータを上昇させることにより反応容器２内に搬入する（Ｓ１）。ウエハボート４が搬入されて、フランジ２２の下端開口部が蓋体３により塞がれた後、例えば４７０〜５５０℃のプロセス温度に安定させる（Ｓ２）。
そして反応容器２内がプロセス温度に安定した後、モノシランガスの供給源６１からモノシランガスをインジェクタ５１の先端供給口から反応容器内２に所定の流量で供給すると共に圧力調整部２４により所定の圧力（真空度）に反応容器２内を維持して図３の（ｂ）に示すように、シリコン酸化膜１０２の表面にシリコン（Ｓｉ）からなるシード層１０３を例えば５ｎｍから１０ｎｍ程度の膜厚で成膜する（Ｓ３）。続いてモノシランガスの供給を継続させたまま、モノゲルマンガスの供給源７１からモノゲルマンガスを流出させ、モノシランガスとモノゲルマンガスとの混合ガスをインジェクタ５１の先端供給口から反応容器２内に供給する。このときモノシランガスの流量及びモノゲルマンガスの流量は例えば夫々１０００ｓｃｃｍ及び１０００ｓｃｃｍに調節される。反応容器２内では、モノシランガスとモノゲルマンガスとが熱分解して反応し、図３の（ｃ）に示すように、シリコンゲルマニウム膜１０４がシード層１０３の上に成膜される（Ｓ４）。
しかる後、バルブ７４を閉じてモノゲルマンガスの供給だけを止め、モノシランガスを例えば５００ｓｃｃｍで反応容器２内に供給しながら反応容器２内の圧力を例えば１０Ｐａに維持すると共に、ヒータ３４を制御して反応容器２内の温度を第２の温度である例えば５３０〜６２０℃まで昇温させる（Ｓ５）。この例では、シリコンゲルマニウム膜の成膜温度は第１の温度に相当する。この昇温工程においてはモノシランガスが反応容器２内に供給されていることから、図３の（ｄ）に示すように、シリコンゲルマニウム膜１０４の表面に例えば膜厚が５〜１０ｎｍ程度のシリコンからなるコーティング層１０５が形成される。
その後、バルブ６４を閉じてモノシランガスの供給を止め、反応容器２内の温度を安定させる（Ｓ６）。なおモノシランガスは、この温度安定の過程において供給し続けてもよい。続いて水素ガスの供給源８２から水素ガスをインジェクタ８１の先端供給口から反応容器内２に例えば１００〜１０００ｓｃｃｍの流量で供給しながら反応容器２内を所定の減圧雰囲気に維持し、コーティング層１０５の表面をアニールする（Ｓ７）。このように水素ガスによりコーティング層１０５の表面をアニールする理由は、反応容器２内の温度を安定させるとともに、コーディング層１０５のマイグレーションを防止するためである。
続いて再びモノシランガスの供給源６１からモノシランガスを所定の流量で反応容器２内に供給しながら反応容器２内を所定の減圧雰囲気に維持し、図３の（ｅ）に示すように、コーティング層１０５の上に所定量の厚さで例えばポリシリコンからなるキャップ層１０６を成膜する（Ｓ８）。しかる後、反応容器２内の温度を例えば再び第１の温度である５３０℃まで下降させながら、インジェクタ９２から窒素ガスにより反応容器２内をパージして常圧に復帰させ、ウエハボート４を搬出する（Ｓ９、Ｓ１０）。そして搬出されたウエハＷは、その後にリン（Ｐ）或いはボロン（Ｂ）などの不純物元素が例えばイオン注入によりポリシリコンを通してシリコンゲルマニウム膜１０４まで打ち込まれて、ゲート電極が形成される。こうした一連のプロセスは、制御部２０内の既述のソフトウエアに基づいて各部がコントロールされて実行される。
上述実施の形態によれば、シリコンゲルマニウム膜１０４を成膜した後、例えばポリシリコンからなるキャップ層１０６の成膜温度まで昇温するときに、モノシランガスを反応容器２内に供給しているため、図４にイメージを示すように熱的に不安定なゲルマニウムが温度の上昇と共に動き回ろうとして膜がマイグレーションを起こそうとするが、モノシランの堆積物がシリコンゲルマニウム膜１０４の表面を押さえつけている格好になるため、膜の動きが抑えられる。このため後述の実験例からも分かるようにボイドの発生が抑えられると共に表面の荒れも低減され、この結果ゲート電極のリーク電流が少なくなるので、歩留まりが向上する。このことは言い換えれば、半導体装置であるトランジスタについて良好な電気的特性が得られることになる。
またコーティング層１０５を形成するためにモノシランガスを流すタイミングについては、例えば昇温開始時から少し昇温するまではモノシランガスを流さないといったシーケンスについても本発明の範囲に含まれるが、第２の温度に上がりきる前の昇温過程において流す必要がある。またモノシランガスの供給を止めるタイミングについては、既述のように第２の温度に上がりきった時であってもよいし、あるいはその後しばらくしてから供給を止めてもよいし、更にはまた昇温途中であってもよい。モノシランガスの供給開始及び停止のタイミングは、コーティング層１０５の膜厚が厚くなりすぎると、シリコンゲルマニウム膜１０２の上のキャップ層１０６の膜厚及び膜質の均一性が悪くなることから、これらの兼ね合いで決定されることになる。なおシラン系のガスとしてはモノシランガスに限らずジシラン（Ｓｉ２Ｈ６）ガス、ジクロロシラン（ＳｉＨ２Ｃｌ２）ガス、テトラクロロシラン（ＳｉＣｌ４）ガス、ヘキサクロロシラン（Ｓｉ２Ｃｌ６）ガス、ヘキサエチルアミノジシランガス、ヘキサメチルジシラザンガス、ジシリルアニンガス、トリシリルアミンガス、ビスターシャルブチルアミノシランガスなどであってもよい。
更にまた第１の温度から第２の温度に昇温するときの平均昇温速度は、後述の実験例からも分かるように、あまり遅いとキャップ層１０６の膜厚の面内均一性が悪くなることから、例えば３０℃／分以上であることが好ましい。
［第２の実施の形態］
第２の実施の形態は、シリコンゲルマニウム膜を成膜した後、キャップ層を成膜することなく、基板を反応容器２から搬出する場合を対象としており、例えばシリコンゲルマニウム膜をゲート電極として用いるにあたり、当該シリコンゲルマニウム膜の表面部をニッケルなどによりシリサイド化する場合に適用できる。この実施の形態に使用する装置は、図１と同じ装置が用いられる
図５は、この実施の形態に係る工程を示す図であり、処理雰囲気の温度プロファイルと各工程と処理ガスとを対応させた図である。この工程についてもシリコンゲルマニウム膜の成膜工程（Ｐ４）までは第１の実施の形態と同様である。即ち、表面にゲート絶縁膜であるシリコン酸化膜が成膜されたウエハＷをウエハボート４に載置して、反応容器２内に搬入し（Ｐ１）、反応容器２内の温度を安定化させ（Ｐ２）、シラン系のガスであるモノシランガスを供給してアモルファスシリコン膜からなるシード層を成膜し（Ｐ３）、次いでモノシランガス及びモノゲルマンガスを反応容器２内に供給してシリコンゲルマニウム膜を成膜する（Ｐ４）。
この後、反応容器２内の処理雰囲気の温度をシリコンゲルマニウム膜の成膜温度（プロセス温度）である例えば４７０〜５５０℃から４００℃まで降温すると共に、降温しながら水素ガスを反応容器２内に例えば流量１０００ｓｃｃｍで供給し、シリコンゲルマニウム膜をアニールする（Ｐ５）。このとき反応容器２内は例えば１０００Ｐａの減圧雰囲気に設定される。続いて圧力調整部２４のバルブを全開にして反応容器２内を引き切りの状態として水素ガスを真空排気し、次いでインジェクタ９１からパージガスである不活性ガス例えば窒素ガスを反応容器２内に供給してパージする。この真空排気及びパージを複数回繰り返してサイクルパージを行い（Ｐ６）、反応容器２内を窒素ガスで置換し、常圧に復帰した後ウエハボート４を搬出する（Ｐ７）。そして反応容器２内は次のウエハＷの処理のためにプロセス温度まで昇温（Ｐ８）されると共に、次のウエハＷを搭載したウエハボート４が反応容器２内に搬入される（Ｐ１）。こうした一連のプロセスは、制御部２０内の既述のソフトウエアに基づいて各部がコントロールされて実行される。
この実施の形態によれば、シリコンゲルマニウム膜を成膜した後、当該シリコンゲルマニウム膜を水素ガスによりアニールしてからサイクルパージを行っているため、後述の実験例からも明らかなように真空排気時におけるシリコンゲルマニウム膜のマイグレーションが抑えられ、膜の表面の荒れが低減する。その理由については、シリコンゲルマニウム膜の表面のシリコンあるいはゲルマニウムのダングリングボンドに水素が結合して終端し、表面が安定するからではないかと推測される。このため例えばシリコンゲルマニウム膜の上に配線層を形成して得られたＭＯＳＦＥＴにおいてリーク電流が低減でき、良好な特性が得られる。
そして反応容器２内を成膜温度から降温させ、その後サイクルパージを行っているため、シリコンゲルマニウム膜が真空の引き切りによる低い圧力雰囲気（高真空度雰囲気）に曝されるときの温度が低いので、より一層マイグレーションが起きにくい。この場合、反応容器２内の温度は例えば４００℃以下まで降温させることが好ましい。また反応容器２内の降温工程と水素ガスによるアニール工程とを同時に行っているので、高いスループットが得られる。
なお水素ガスによるアニールは、降温工程の一部、例えばシリコンゲルマニウム膜の成膜が終了した後、続いてアニールを行い、降温が完了する前に水素ガスの供給を止めてもよい。またシリコンゲルマニウム膜を成膜したときの温度で水素ガスによるアニールを行ってもよく、この場合にはサイクルパージは、アニール時の温度で行ってもよいし、降温させながら行ってもよい。
［第３の実施の形態］
この実施の形態はアモルファスシリコン膜を成膜した後、そのウエハを反応容器２から搬出する場合を対象としており、例えば容量素子としてアモルファスシリコン膜を用いる場合や、あるいはシリコンゲルマニウム膜を評価するために実験段階でアモルファスシリコン膜をシード層として形成した後、反応容器２の外にウエハを搬出する場合などに適用できる。この実施の形態に使用する装置は、図１と同じ装置が用いられるが、モノゲルマンガスの供給部は必ずしも必要ではない。
図６は、この実施の形態に係る工程を示す図であり、処理雰囲気の温度プロファイルと各工程と処理ガスとを対応させた図である。この工程においては、ウエハＷをウエハボート４に載置して、既にプロセス温度に設定されている反応容器２内に搬入し（Ｑ１）、反応容器２内の温度を例えば５３０℃のプロセス温度に安定化させ（Ｑ２）、シラン系のガスであるモノシランガスを所定の流量で供給すると共に反応容器２内を所定の圧力に設定してアモルファスシリコン膜を成膜する（Ｑ３）。
この後、反応容器２内の処理雰囲気の温度を例えば４００℃まで降温すると共に、降温しながら水素ガスを反応容器２内に例えば流量１０００ｓｃｃｍで供給し、アモルファスシリコン膜をアニールする（Ｑ４）。このとき反応容器２内は例えば１０００Ｐａの減圧雰囲気に設定される。続いて圧力調整部２４のバルブを全開にして反応容器２内を引き切りの状態として水素ガスを真空排気し、次いでインジェクタ９１からパージガスである不活性ガス例えば窒素ガスを反応容器２内に供給してパージする。この真空排気及びパージを複数回繰り返してサイクルパージサイクルパージを行い（Ｑ５）、反応容器２内を窒素ガスで置換し、常圧に復帰した後ウエハボート４を搬出する（Ｑ６）。そして反応容器２内は次のウエハＷの処理のためにプロセス温度まで昇温されると共に（Ｑ７）、次のウエハＷを搭載したウエハボート４が反応容器２内に搬入される（Ｑ１）。
この実施の形態によれば、アモルファスシリコン膜を成膜した後、降温させながら当該アモルファスシリコン膜を水素ガスによりアニールしてサイクルパージを行っているため、後述の実験例からも明らかなように真空排気時におけるアモルファスシリコン膜のマイグレーションが抑えられ、膜の表面の荒れが低減する。このため例えばアモルファスシリコン膜を前記シリコンゲルマニウム膜にキャップ層として使用した場合、あるいは容量素子に適用した場合においてリーク電流を低減することができ、半導体装置の電気的特性の向上に寄与する。そして降温しながらアニールを行っているので高いスループットが得られるし、また低い温度でサイクルパージを行っているので、前記マイグレーションをより一層抑えることができる。マイグレーションを抑えられる理由については、シリコンゲルマニウム膜の場合と同様であると推測される。この手法はアモルファスシリコン膜が例えば５０ｎｍ以下と薄い場合に特に効果がある。
上述の第２及び第３の実施の形態においては、反応容器２内をパージガスで置換するために、一旦圧力調整部２４のバルブを全開にして反応容器２内を引き切るステップとパージガスを供給するステップとを複数回繰り替えしているが、これらステップを１回だけ行う場合であっても本発明に含まれる。
ここで上述の方法により得られるシリコンゲルマニウム膜は、ポリシリコンゲルマニウム膜であってもよいが、アモルファスシリコンゲルマニウム膜であっても良い。また、シリコンゲルマニウム膜にイオン注入により不純物元素を打ち込んでゲート電極とする代わりに、上述の成膜装置に例えば１本のドープ用ガス供給管を設けてウエハボート４の下部側からドープ用のガス例えばホスフィンガスや三塩化ボロンを成膜時に供給して、リンあるいはボロンをシリコンゲルマニウム膜中にドープするようにしてもよい。なお本発明を実施する装置としては、バッチ式の成膜装置に限らず１枚ずつ処理する枚葉式の成膜装置であってもよい。
次いで、本発明の効果を確認するために行った実験について述べる。
（実施例１）
既述した成膜装置を用いて，予めウエハＷ上のＮ型シリコン膜の表面に絶縁膜であるシリコン酸化膜が成膜された基板の表面に、先ずアモルファスシリコン膜からなるシード層を１０ｎｍの膜厚で成膜し、次いでアモルファスのシリコンゲルマニウム膜を５０ｎｍの膜厚で成膜した。そして昇温過程及びその後の温度安定過程（５分）においてモノシランガスを反応容器内に供給し、シリコンゲルマニウム膜の表面をシリコンからなるコーティング層でコーティングし、図３に示したように水素ガスによりアニールした後、その上にポリシリコン膜を成膜した。コーティング層の厚さは１０ｎｍ以上である。
〔シリコンゲルマニウム膜のプロセス条件〕
・設定温度：４９０℃
・設定圧力：４０Ｐａ
・モノシランガスの設定流量：１０００ｓｃｃｍ
・モノゲルマンガスの設定流量：１０００ｓｃｃｍ
〔コーティング層のプロセス条件〕
・昇温速度：５℃／分、１０℃／分、３０℃／分の３通りに設定した。
・設定圧力：１０Ｐａ
・モノシランガスの設定流量：５００ｓｃｃｍ
・膜厚：１０ｎｍ以上
（比較例１）
シリコンゲルマニウム膜１０４の上にコーティング層１０５を形成しない他は実施例１と同様に成膜した。
〔結果及び考察〕
図７（ａ）、（ｂ）は、夫々実施例１及び比較例１における積層体の断面をＴＥＭ（透過型電子顕微鏡）により観察した結果である。実施例１においてはシリコンゲルマニウム膜１０４とシード層であるアモルファスシリコン膜１０３とシリコン酸化膜１０２とが互いに密着していてボイドは見られないが、比較例１においてはアモルファスシリコン膜１０３とシリコン酸化膜１０２との界面にボイド１０７が多数形成されている。従って昇温中にシリコンゲルマニウム膜１０４の表面にシリコンを堆積させる手法は、シリコンゲルマニウム膜１０４のマイグレーションを抑えるために有効な手法であることが分かる。
また図８は、昇温速度（平均昇温速度）を変えることによりキャップ層の膜厚とその面内均一性とがどのように変わるのかを調べた結果である。なお横軸の数字はウエハボートのスロット位置であり、番号の大きいものほど下部側に位置することになる。この結果から分かるように膜厚の面内均一性は昇温速度が速いほど良好であり、モノシランガスを流しながら昇温するときには３０℃／分以上の昇温速度に設定することが好ましい。
（実施例２）
既述した成膜装置を用いてウエハ表面に次のプロセス条件でシリコンゲルマニウム膜を成膜した。
・設定温度：４９０℃
・設定圧力：４０Ｐａ
・モノシランガスの流量：１０００ｓｃｃｍ
・モノゲルマンガスの流量：１０００ｓｃｃｍ
・目標膜厚：５０ｎｍ
次いで反応容器内の処理雰囲気の温度を４９０℃から４００℃まで降温し、降温しているときに水素ガスを１０００ｓｃｃｍの流量で反応容器内に供給しながら処理雰囲気の圧力を１０００Ｐａに設定した。降温速度は平均速度で１０℃／分である。その後、反応容器内を真空排気する工程と窒素ガスによりパージする工程とを３回繰り返すサイクルパージを行い、次いでウエハを反応容器から搬出した。
（比較例２）
シリコンゲルマニウム膜を成膜した後、降温せずにまた水素ガスによるアニールを行わずに成膜温度のままＮ２ガスでサイクルパージを行い、その後ウエハを反応容器から搬出した。
（表面の観察結果）
実施例２のようにして得られたシリコンゲルマニウム膜の表面と比較例２のようにして得られたシリコンゲルマニウム膜の表面とをＳＥＭ（走査型電子顕微鏡）により観察したところ、実施例２の場合は図９（ａ）に示すように表面が滑らかであった。これに対して比較例２の場合は図９（ｂ）に示すように表面に粒状の突起群が見られ、表面荒れの程度が大きいことが分かった。サイクルパージを行う温度について比較例２の方が高く、そのためシリコンゲルマニウム膜のマイグレーションの程度の差が両者の間でわずかに異なるかもしれないが、観察結果からすれば、水素ガスによるアニール処理を行ったことにより、表面モホロジーが大幅に改善されたと判断され、このため水素ガスによるアニール処理が、その後の真空排気時におけるシリコンゲルマニウム膜のマイグレージョンの抑制に大きな効果があることが理解できる。
（実施例３）
既述した成膜装置を用いてウエハ表面に次のプロセス条件でアモルファスシリコン膜を成膜し、次いで実施例２と同様の工程を行った。ただし反応容器内の温度は５３０℃から４００℃まで降温した。
・設定温度：５３０℃
・設定圧力：４０Ｐａ
・モノシランガスの流量：１０００ｓｃｃｍ
・目標膜厚：５ｎｍ
（比較例３）
アモルファスシリコン膜を成膜した後、降温せずに、また水素ガスによるアニールを行わずに成膜温度のままでサイクルパージを行い、その後ウエハを反応容器から搬出した。
（表面の観察結果）
実施例３のようにして得られたシリコンゲルマニウム膜の表面と比較例３のようにして得られたシリコンゲルマニウム膜の表面とをＳＥＭにより観察したところ、その差異は、実施例２及び比較例２の場合と同様であった。従って水素ガスによるアニール処理が、その後の真空排気時におけるアモルファスシリコン膜のマイグレージョンの抑制に大きな効果があることが理解できる。
本発明の実施の形態に係る成膜装置の一例を示す縦断面図及び配管図である。 本発明の実施の形態に係る成膜装置を用いて成膜する工程を示す説明図である。 本発明の実施の形態の方法により成膜される様子を示す説明図である。 シリコンゲルマニウム膜上にシリコンを堆積させて膜のマイグレーションを抑えている様子を示す説明図である。 本発明の他の実施の形態に係る成膜装置を用いて成膜する工程を示す説明図である。 本発明の他の実施の形態に係る成膜装置を用いて成膜する他の工程を示す説明図である。 本発明方法で成膜したシリコンゲルマニウム膜と比較例の方法で成膜したシリコンゲルマニウム膜とについて断面を示す断面図である。 ウエハ位置とシリコンゲルマニウムの膜厚及びその面内均一性との関係を示す特性図である。 シリコンゲルマニウム膜の表面状態を示す説明図である。 従来の成膜方法によりシリコンゲルマニウム膜がマイグレーションを起こしている様子を示す説明図である。
２ 反応容器
２０ 制御部
２１ 開口部
２２ フランジ
２３ 排気口
２４ 真空ポンプ
２５ 圧力調整部
３ 蓋体
３１ 回転軸
３２ モータ
４ ウエハボート
４１ 支柱
５１ インジェクタ
５２ ガス供給管
６１ ＳｉＨ４ガスの供給源
７１ ＧｅＨ４ガスの供給源
８１ インジェクタ
８２ ガス供給管
８３ Ｈ２ガスの供給源
９２ ガス供給管
９３ Ｎ２ガスの供給源

Claims (5)

  1. 反応容器内に処理ガスを供給すると共に処理雰囲気の温度を所定の温度に設定して基板上にシリコンゲルマニウム膜を成膜する工程と、
    次いで反応容器内に水素ガスを供給して前記シリコンゲルマニウム膜をアニールする工程と、
    その後、反応容器内を真空排気し続いてパージガスによりパージする工程を１回行うかまたは複数回繰り返す工程と、
    しかる後に基板を反応容器内から搬出する工程と、を含むことを特徴とする成膜方法。
  2. 水素ガスによりシリコンゲルマニウム膜をアニールする工程は、反応容器内を降温しながら行うことを特徴とする請求項１記載の成膜方法。
  3. 反応容器内に処理ガスを供給すると共に処理雰囲気の温度を所定の温度に設定して基板上にアモルファスシリコン膜を成膜する工程と、
    次いで反応容器内を降温しながら反応容器内に水素ガスを供給して前記アモルファスシリコン膜をアニールする工程と、
    その後、反応容器内を真空排気し続いて反応容器内をパージガスによりパージする工程を１回行うかまたは複数回繰り返す工程と、
    しかる後に基板を反応容器内から搬出する工程と、を含むことを特徴とする成膜方法。
  4. 反応容器内にて基板上にシリコンゲルマニウム膜を成膜する成膜装置において、
    反応容器内の基板を加熱するための加熱手段と、
    シラン系のガスを反応容器内に供給するための第１のガス供給部と、
    ゲルマン系のガスを反応容器内に供給するための第２のガス供給部と、
    水素ガスを反応容器内に供給するための第３のガス供給部と、
    パージガスを反応容器内に供給するための第４のガス供給部と、
    反応容器内の圧力を調整する圧力調整部と、
    シラン系のガス及びゲルマン系のガスを反応容器内に供給すると共に処理雰囲気を所定の温度に加熱して基板上にシリコンゲルマニウム膜を成膜し、次いで水素ガスを反応容器内に供給し、その後反応容器内を真空排気し続いて反応容器内をパージガスによりパージする工程を１回または複数回繰り返すように、前記加熱手段、前記各ガス供給部及び圧力調整部を制御する制御部と、を備えたことを特徴とする成膜装置。
  5. 請求項１ないし３のいずれか一つに記載した成膜方法を実施するために用いられるプログラムを格納したことを特徴とする記憶媒体。
JP2009252329A 2003-10-20 2009-11-02 成膜装置及び成膜方法 Expired - Fee Related JP5240159B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009252329A JP5240159B2 (ja) 2003-10-20 2009-11-02 成膜装置及び成膜方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003359633 2003-10-20
JP2003359633 2003-10-20
JP2009252329A JP5240159B2 (ja) 2003-10-20 2009-11-02 成膜装置及び成膜方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004297876A Division JP4655578B2 (ja) 2003-10-20 2004-10-12 成膜装置及び成膜方法

Publications (2)

Publication Number Publication Date
JP2010034580A true JP2010034580A (ja) 2010-02-12
JP5240159B2 JP5240159B2 (ja) 2013-07-17

Family

ID=34805265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009252329A Expired - Fee Related JP5240159B2 (ja) 2003-10-20 2009-11-02 成膜装置及び成膜方法

Country Status (4)

Country Link
US (1) US7273818B2 (ja)
JP (1) JP5240159B2 (ja)
KR (2) KR100891392B1 (ja)
TW (1) TW200529300A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109537A (ja) * 2010-10-29 2012-06-07 Tokyo Electron Ltd 成膜装置
JP2012147017A (ja) * 2010-04-27 2012-08-02 Tokyo Electron Ltd 成膜装置
US9607830B2 (en) 2014-08-12 2017-03-28 Tokyo Electron Limited Method of forming germanium film and apparatus therefor
JP2017164839A (ja) * 2016-03-15 2017-09-21 株式会社東芝 電子装置及び電子装置の製造方法
JP2017228686A (ja) * 2016-06-23 2017-12-28 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US10475665B2 (en) 2017-03-23 2019-11-12 Tokyo Electron Limited Heating method, film forming method, semiconductor device manufacturing method, and film forming apparatus
WO2020153155A1 (ja) * 2019-01-23 2020-07-30 東京エレクトロン株式会社 半導体製造システムの制御方法及び半導体製造システム

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP4258518B2 (ja) * 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP5067381B2 (ja) 2009-02-19 2012-11-07 東京エレクトロン株式会社 熱処理装置の運転方法
JP5514162B2 (ja) 2011-07-22 2014-06-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5854112B2 (ja) * 2011-09-30 2016-02-09 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
US9647090B2 (en) * 2014-12-30 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Surface passivation for germanium-based semiconductor structure
KR102326316B1 (ko) 2015-04-10 2021-11-16 삼성전자주식회사 반도체 소자의 제조 방법
KR102405665B1 (ko) * 2015-10-27 2022-06-08 에스케이하이닉스 주식회사 에피택시성장 방법 및 그를 이용한 반도체구조물 형성 방법
JP6777624B2 (ja) 2017-12-28 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US11791159B2 (en) * 2019-01-17 2023-10-17 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57160124A (en) * 1981-03-30 1982-10-02 Hitachi Ltd Manufacture of thin film material
JPS57181117A (en) * 1981-05-01 1982-11-08 Agency Of Ind Science & Technol Manufacture of amorhous semiconductor film
JPH0645257A (ja) * 1992-07-21 1994-02-18 Oki Electric Ind Co Ltd 半導体薄膜形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4345229C2 (de) * 1993-09-30 1998-04-09 Reinhard Dr Schwarz Verfahren zum Herstellen von lumineszenten Elementstrukturen und Elementstrukturen
JP2002093735A (ja) * 2000-09-13 2002-03-29 Sony Corp 半導体装置の製造方法
KR100402381B1 (ko) 2001-02-09 2003-10-17 삼성전자주식회사 게르마늄 함유 폴리실리콘 게이트를 가지는 씨모스형반도체 장치 및 그 형성방법
JP2003077845A (ja) 2001-09-05 2003-03-14 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
US6667525B2 (en) * 2002-03-04 2003-12-23 Samsung Electronics Co., Ltd. Semiconductor device having hetero grain stack gate
JP2004079912A (ja) * 2002-08-21 2004-03-11 Sharp Corp 半導体基板改質方法およびこの方法を用いた半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57160124A (en) * 1981-03-30 1982-10-02 Hitachi Ltd Manufacture of thin film material
JPS57181117A (en) * 1981-05-01 1982-11-08 Agency Of Ind Science & Technol Manufacture of amorhous semiconductor film
JPH0645257A (ja) * 1992-07-21 1994-02-18 Oki Electric Ind Co Ltd 半導体薄膜形成方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012147017A (ja) * 2010-04-27 2012-08-02 Tokyo Electron Ltd 成膜装置
JP2012147016A (ja) * 2010-04-27 2012-08-02 Tokyo Electron Ltd アモルファスシリコン膜の成膜方法および成膜装置
JP2012147018A (ja) * 2010-04-27 2012-08-02 Tokyo Electron Ltd 成膜装置
JP2012109537A (ja) * 2010-10-29 2012-06-07 Tokyo Electron Ltd 成膜装置
US9607830B2 (en) 2014-08-12 2017-03-28 Tokyo Electron Limited Method of forming germanium film and apparatus therefor
JP2017164839A (ja) * 2016-03-15 2017-09-21 株式会社東芝 電子装置及び電子装置の製造方法
JP2017228686A (ja) * 2016-06-23 2017-12-28 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
WO2017221563A1 (ja) * 2016-06-23 2017-12-28 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN109075028A (zh) * 2016-06-23 2018-12-21 信越半导体株式会社 贴合式soi晶圆的制造方法
CN109075028B (zh) * 2016-06-23 2023-08-15 信越半导体株式会社 贴合式soi晶圆的制造方法
US10475665B2 (en) 2017-03-23 2019-11-12 Tokyo Electron Limited Heating method, film forming method, semiconductor device manufacturing method, and film forming apparatus
WO2020153155A1 (ja) * 2019-01-23 2020-07-30 東京エレクトロン株式会社 半導体製造システムの制御方法及び半導体製造システム

Also Published As

Publication number Publication date
TW200529300A (en) 2005-09-01
JP5240159B2 (ja) 2013-07-17
KR20050037953A (ko) 2005-04-25
KR100891392B1 (ko) 2009-04-02
TWI336906B (ja) 2011-02-01
KR20080089327A (ko) 2008-10-06
KR100935039B1 (ko) 2009-12-30
US20050170617A1 (en) 2005-08-04
US7273818B2 (en) 2007-09-25

Similar Documents

Publication Publication Date Title
JP5240159B2 (ja) 成膜装置及び成膜方法
US9758865B2 (en) Silicon film forming method, thin film forming method and cross-sectional shape control method
US9777366B2 (en) Thin film forming method
KR101498960B1 (ko) 박막의 형성 방법 및 성막 장치
JP4595702B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP6554438B2 (ja) シリコン膜の形成方法および形成装置
KR102072270B1 (ko) 오목부 내의 결정 성장 방법 및 처리 장치
JP6606476B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP4655495B2 (ja) 成膜方法
US9388495B2 (en) Method of forming mask structure
US20240055259A1 (en) Method of manufacturing semiconductor device, non-transitory computer-readable recording medium and substrate processing apparatus
JP4655578B2 (ja) 成膜装置及び成膜方法
JP5854112B2 (ja) 薄膜の形成方法及び成膜装置
JP6322305B2 (ja) 薄膜の成膜方法
KR102401389B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2012186275A (ja) 基板処理装置及び半導体装置の製造方法
US20100203243A1 (en) Method for forming a polysilicon film
US10475665B2 (en) Heating method, film forming method, semiconductor device manufacturing method, and film forming apparatus
US20220375747A1 (en) Flowable CVD Film Defect Reduction
CN109891555B (zh) 低温外延层形成方法
JP2024095269A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2006120734A (ja) 成膜方法及び成膜装置並びに記憶媒体

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130318

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5240159

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees