JP2010027658A - プローブ試験方法と半導体ウェハ及びプローブカード - Google Patents

Abstract

【課題】安定して良好な電気的接触が可能な安定して良好な電気的接触が可能なプローブ試験方法と半導体ウェハ及びプローブカードを提供する。
【解決手段】半導体集積回路は、内部試験回路により電気的試験が行われる複数の第１パッドと、外部の試験装置により電気的試験が行われる複数の第２パッドとを有する。半導体ウェハは、半導体集積回路が碁盤目状に形成され、複数の第１パッドにそれぞれ対応するものに隣接して配置され、複数のダミーパッドを有する。プローブカードは、接触電極の針先荷重を接触面に対してＺ方向にかけるものであり、複数の第２パッドに対応した複数の第１プローブと複数のダミーパッドに対応した複数の第２プローブとを有する。プローブ試験において、プローブカードの上記複数の第１及び第２プローブを半導体集積回路の複数の第２パッドと複数のダミーパッドにそれぞれ接触させる。
【選択図】図１

Description

この発明は、プローブ試験方法と半導体ウェハ及びプローブカードに関し、平面上に形成された突起状プローブ接触電極の針先荷重を半導体電極面に対してＺ方向にかける方式のものに利用して有効な技術に関するものである。

ＬＳＩ試験には、半導体ウェハ上の半導体集積回路に行うプローブ試験がある。このプローブ試験に用いるプローブカードとしては、カンチレバー方式あるいはコブラ方式のように１ピンずつ荷重調整可能なものと、平面上にコンタクト用の突起状のプローブ接触電極を設け、かかる接触電極の針先荷重を半導体電極面に対してＺ方向にかける方式のものがある。このように平面上にコンタクト用の突起状のプローブ接触電極を設けたプローブカードの例として、特開２００６−１７３５０３号公報、特開２００７−００５４０５号公報、特開２００７−１２１１５２号公報等がある。また、被テストデバイス（半導体集積回路）のテスト用回路であるＢＩＳＴ（Built In Self Test) を用いたテスト方式として特開２００３−０１６７９９号公報がある。被テストデバイスであるＬＳＩの出力端子と入力端子を外部で接続し実動作速度でＩ／Ｏインターフェイスの動作試験を行う手法（ループ（Loop))に関して特開２００３−０２８９２８号公報がある。
特開２００６−１７３５０３号公報 特開２００７−００５４０５号公報 特開２００７−１２１１５２号公報 特開２００３−０１６７９９号公報 特開２００３−０２８９２８号公報

前記特許文献１〜３のようなプローブカードを用いた場合、プローブカード及びプローブカードをテスト装置に接続するケーブルを含む信号伝達経路での信号伝播能力の限界により高速入力回路や出力回路の実動作周波数でのテスト信号を用いた試験を行うことができない。そこで、このような高速入力回路や出力回路等については、前記特許文献４や５のようにＢＩＳＴ回路を設けることにより実動作状態での評価を行うことができる。

本願発明者においては、上記のようなＢＩＳＴ回路を有する半導体集積回路対するプローブ試験について検討を行った結果、以下の問題に直面した。図５には、本願発明者により検討されたプローブ試験方法の説明図が示されている。図５において、黒く塗りつぶしたボンディングパッドは、上記ＢＩＳＴ回路により試験が実施されるものである。それ以外はプローブの接触により電気的試験を行うボンディングパッドである。チップ２について説明すると、（Ａ）の方向から見たプローブカードのプローブ接触電極の配列のようにプローブの接触により電気的試験を行うボンディングパッドが配列されたものについては、全ボンディングパッドに対してプローブ接触電極を設け、（Ｂ）の方向から見たプローブカードのプローブ接触電極の配列のようにプローブの接触により電気的試験を行うボンディングパッドと、黒く塗りつぶしたようにＢＩＳＴ回路により試験が実施さるボンディングパッドとが混在するものでは、上記黒く塗りつぶしたボンディングパッドに対するプローブ接触電極を省略することを検討した。

平面上にプローブ接触電極を配列したプローブカードの場合、プローブカードをボンディングパッド面（半導体ウェハ表面）に対してＺ方向（垂直方向）に押し当てるとき、図５（Ａ）の配列では、８個のボンディングパッド分に対応した圧力に対して、８個のプローブ接触電極がそれぞれ分担した針先荷重を持ってボンディングパッドに接触する。これに対して、図５（Ｂ）の配列では、前記同様に８個分の針先荷重を２個のプローブ接触電極が受け持つことになってしまう。この結果、１つのプローブ接触電極には前記（Ａ）配列のプローブ接触電極の４倍もの針先荷重が加わり、図６のようにプローブカード側では圧力吸収層（スプリング又はプランジャ）に過剰荷重の応力凹が生じ、針先磨耗が大きくなることもあって接触不良が生じ易く、かかる接触不良は良品チップを不良として判断しまうので製品歩留りを悪くする。したがって、プローブカードの寿命が短いものになってしまう。

そこで、黒く塗りつぶしたボンディングパッドに対してもテスト装置には接続されない、いわばダミーとしてプローブ接触電極を設けて針先荷重の均等化を図ることを考えた。しかしながら、図７に示したように、ダミーのプローブ接触電極を設けた場合には、ボンディングパッドの下層に入力回路（ＭＯＳ）等の回路素子が存在する場合、かかる回路素子の特性に影響を及ぼす。半導体集積回路のボンディングパッドに対するプローブによる接触は、プローブカードと半導体ウェハとのアライメント調整不備や不調等により半導体ウェハの全ての半導体集積回路について、１回限りで終了することは殆どなく、通常は複数回（例えば８回程度も行われることもある。）行われる。このようなプローブカードと半導体ウェハとの接触際に、ダミープローブの針先荷重により回路素子（ＭＯＳ）にダメージを与える。特に、上記ＢＩＳＴ回路により試験が実施されるような回路は、入力回路等のように高速動作を行うものであるので、その素子特性の変動が本来の回路機能を損なう可能性が高い。つまり、プローブカードとしては、試験対象である回路性能に良くも悪くも影響を与えてしまうのは望ましいことではない。

この発明の目的は、安定して良好な電気的接触が可能なプローブ試験方法と半導体ウェハ及びプローブカードを提供することにある。ここの発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される１つの実施例は、以下の通りである。半導体ウェハ上に形成され、所望の回路機能を持つ半導体集積回路に対して電気的接触を行う突起状のプローブ接触電極が平面上に有するプローブカードを用いる。上記半導体集積回路は、内部試験回路により電気的試験が行われる複数の第１ボンディングパッドと、外部の試験装置により電気的試験が行われる複数の第２ボンディングパッドとを有する。上記半導体ウェハは、上記半導体集積回路が碁盤目状に形成され、上記半導体集積回路の複数の第１ボンディングパッドにそれぞれ対応するものに隣接して配置され、上記半導体集積回路とは電気的に接続されない複数のダミーボンディングパッドを有する。上記プローブカードは、上記接触電極の針先荷重を接触面に対してＺ方向にかけるものであり、上記複数の第２ボンディングパッドに対応した複数の第１プローブと上記複数のダミーボンディングパッドに対応した複数の第２プローブとを有する。プローブ試験において、上記プローブカードの上記複数の第１及び第２プローブを半導体集積回路の上記複数の第２ボンディングパッドと複数のダミーボンディングパッドにそれぞれ対応させて接触させる。

プローブ接触電極の針先荷重の均等化及び内部試験回路により電気的試験が行われるボンディングパッドへの非接触により安定した良好な電気的接触が可能となる。

図１には、この発明に係るプローブ試験方法の一実施例の説明図が示されている。同図においては、半導体ウェハは、に形成された約６個の半導体チップが代表として例示的に示されている。プローブカードは、上記半導体ウェハに形成された１つの半導体集積回路装置（チップ）の２つの辺に沿って形成された８個分のボンディングパッドに対応した一部分の概略断面図が示されている。

この実施例の半導体ウェハにおいて、各チップの周辺部形成されたボンディングパッドのうち、黒く塗りつぶしたものが前記同様にＢＩＳＴ回路により試験が実施され、それ以外のものがプローブでの接触により電気的試験が行われる。複数のチップの間には、各チップを分割するスクライブラインが設けられる。この実施例の半導体ウェハは、チップ２を例にして説明すると、（Ａ）の方向から見た８個のボンディングパッドは、全てプローブでの接触により電気的試験を行うボンディングパッドが配列される。（Ｂ）の方向から見た８個のボンディングパッドは、プローブでの接触により電気的試験を行う２個のボンディングパッドと、黒く塗りつぶした６個のボンディングパッドのようにＢＩＳＴ回路により試験が実施さるものが混在する。この実施例では、特に制限されないが、このように黒く塗りつぶしたボンディングパッドには、それに隣接したスクライブライン上に、いわばダミーとしてのボンディングパッドが形成される。

この実施例のプローブカードは、上記（Ａ）の方向から見たボンディングパッドに対応したプローブカード（Ａ）は、８個の全ボンディングパッドに対してプローブ接触電極が設けられる。上記（Ｂ）の方向から見たボンディングパッドに対応したプローブカード（Ｂ）は、８個のボンディングパッドのうち上記プローブの接触により電気的試験を行う２個のボンディングパッドに対して２つのプローブ接触電極が設けられ、上記黒く塗りつぶした６個のボンディングパッドに対するプローブ接触電極が省略される。これら６個のボンディングパッドに代わって、同図に細い点線で示したように、上記スクライブライン上に形成されたダミーとしての６個のボンディングパッドに対して６個のプローブ接触電極が設けられる。

プローブカードは、その全体は省略されているが、前記特許文献１ないし３のようなものを用いることができる。プローブカードは、プローバのＸ／Ｙテスージに搭載されて、半導体ウェハの表面と平行なＸ／Ｙ方向に移動され、Ｚ方向にアップ／ダウンさせられる。上記Ｘ／Ｙ方向の移動により、半導体チップの電極と、上記プローブ接触電極との位置合わせ（アライメント）が実施される。プローブカードのＺ方向のアップ／ダウンにより、半導体ウェハ上の半導体チップの前記電極との接触／非接触とされる。プローブカードは、所望の針先荷重を架けるために、Ｚ方向に対するスプリング（プランジャ）機構や圧力吸収層等が設けられている。

この実施例のように、平面上にプローブ接触電極を配列したプローブカードの場合、プローブカードをボンディングパッド面に対してＺ方向に押し当てるとき、図１（Ａ）の配列では、８個のボンディングパッド分に対応した圧力に対して、８個のプローブ接触電極がそれぞれ分担した針先荷重を持ってボンディングパッドに接触する。図１（Ｂ）の配列でも、前記同様に８個分の針先荷重を２個＋ダミーの６個の合計８個のプローブ接触電極が受け持つことになり、上記図１（Ａ）と均等にできる。これにより、プローブ接触電極の針先荷重の均等化により針先磨耗も均等化となるので長時間にわたって安定した良好な電気的接触が可能となる。そして、上記ＢＩＳＴ回路により試験が実施されるような回路に対しては、針先荷重によるダメージを防止できるので、試験対象である回路性能への影響を防止できるので高い品質でのプローブ試験を実施することが可能となる。

図２には、この発明に係るプローブ試験方法の他の一実施例の説明図が示されている。同図においては、半導体ウェハに形成された約６個の半導体チップが代表として例示的に示されている。プローブカードは、上記半導体ウェハに形成された１つの半導体集積回路装置（チップ）の１つの辺に沿って形成された２個分のボンディングパッドに対応した一部分の概略断面図が示されている。

この実施例では、半導体ウェハのスクライブライン上にはダミーボンディングパッドが省略される。同図に拡大図で示したように、例示的に示された２個のボンディングパッドは、半導体チップ１に対応したボンディングパッドＰＡＤ１と、半導体チップ２に対応したボンディングパッドＰＡＤ２が示されている。かかる２つのボンディングパッドＰＡＤ１，ＰＡＤ２の間には、スクライブラインが存在する。プローブ試験が実施される半導体チップ２において、プローブの接触により電気的試験を行うボンディングパッドＰＡＤ２に対してプローブ２が設けられる。黒く塗りつぶしたようにＢＩＳＴ回路により試験が実施さるボンディングパッドには、前記同様にプローブが省略されて、代わってスクライブライン上にダミーとしてのプローブ１が設けられる。薄膜配線は、上記プローブ（接触電極）２と電気的に接続されて、テスタ側に信号を導く配線である。このことは、前記図１の実施例でも同様である。

プローブ１は、パッシベーション膜により、パッドＰＡＤ２の接触面よりも高くなっているので、この段差分だけプローブ２の針先荷重を弱くするように作用してしまうが、前記図５のようにプローブ２の針先荷重が、４倍も大きくなるのに比べてプローブカード全体としてのプローブ針先荷重の均等化の改善を図ることができる。そして、上記ＢＩＳＴ回路により試験が実施されるような回路に対しては、針先荷重によるダメージを防止できるの。

図３には、この発明に係るプローブ試験方法の他の一実施例の説明図が示されている。この実施例は、図２の変形例であり、パッシベーション膜とパッドＰＡＤ２の接触面の段差を解消すべく、プローブ１の突起部分の高さが小さくされる。これにより、半導体集ウェハのスクライブライン上には格別なダミーボンディングパッドを設けることなく、前記図１の実施例と同様にプローブ接触電極の針先荷重の均等化により針先磨耗も均等化となるので長時間にわたって安定した良好な電気的接触が可能となる。そして、上記ＢＩＳＴ回路により試験が実施されるような回路に対しては、針先荷重によるダメージを防止できるので、試験対象である回路性能への影響を防止できるので高い品質でのプローブ試験を実施することが可能となる。

図４には、この発明に係るプローブ試験方法の更に他の一実施例の説明図が示されている。この実施例は、図２の変形例であり、パッシベーション膜とパッドＰＡＤ２の接触面の段差を解消すべく、ダミーとしてのプローブ１を隣接する半導体チップ１のボンディングパッドＰＡＤ１に対応して設ける。これにより、半導体集ウェハのスクライブライン上には格別なダミーボンディングパッドを設けることなく、しかも前記図３のようにプローブの針先高さを、ダミープローブについて逐一変えることなく、前記図１の実施例と同様にプローブ接触電極の針先荷重の均等化により針先磨耗も均等化となるので長時間にわたって安定した良好な電気的接触が可能となる。そして、上記ＢＩＳＴ回路により試験が実施されるような回路に対しては、針先荷重によるダメージを防止できるので、試験対象である回路性能への影響を防止できるので高い品質でのプローブ試験を実施することが可能となる。上記ダミーボンディングパッドとして代用する隣接チップのパッドＰＡＤ１は、かかる隣接チップにおいてＢＩＳＴ回路により試験が実施さるボンディングパッドを使用しないようにする必要がある。

以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。プローブカードの全体構成は、前記特許文献１〜３に記載されるようなもの他、平面にコンタクト用の突起を設けてプローブ接触電極とするものであれば何であってもよい。ＢＩＳＴ回路により試験が実施されるボンディングパッドは、半導体集積回路の４つの辺に分散して配置されるものであってもよい。ボンディングパッドは、ＬＯＣ構造の半導体集積回路装置に搭載される半導体チップのようにチップ中央部分に配置されるものであってもよい。この場合には、ダミーボンディングパッドを設ける場所として前記図１等のようにスクライブライン（エリア）を利用できないから、ボンディングパッドに隣接して配置される配線チャネル等のように素子が形成されない半導体チップの表面部分にダミーボンディングパッドを設ければよい。

この発明は、平面上に形成された突起状プローブ接触電極の針先荷重を半導体電極面に対してＺ方向にかけるプローブ試験方法と半導体ウェハ及びプローブカードに広く利用することができる。

この発明に係るプローブ試験方法の一実施例の説明図である。 この発明に係るプローブ試験方法の他の一実施例の説明図である。 この発明に係るプローブ試験方法の他の一実施例の説明図である。 この発明に係るプローブ試験方法の更に他の一実施例の説明図である。 本願発明者により検討されたプローブ試験方法の説明図である。 図５のプローブ試験方法でのプローブカード側で生じる問題の説明図である。 他のプローブ試験方法での半導体ウェハ側で生じる問題の説明図である。

符号の説明

ＰＡＤ，ＰＡＤ１，２…ボンディングパッド、

Claims (5)

1. 半導体ウェハ上に形成され、所望の回路機能を持つ半導体集積回路に対して電気的接触を行う突起状の接触電極が平面上に設けられたプローブカードを用いるプローブ試験方法であって、
   上記半導体集積回路は、内部試験回路により電気的試験が行われる複数の第１ボンディングパッドと、外部の試験装置により電気的試験が行われる複数の第２ボンディングパッドとを有し、
   上記半導体ウェハは、上記半導体集積回路が碁盤目状に形成され、上記半導体集積回路の複数の第１ボンディングパッドにそれぞれ対応するものに隣接して配置され、上記半導体集積回路とは電気的に接続されない複数のダミーボンディングパッドを有し、
   上記プローブカードは、上記接触電極の針先荷重を接触面に対してＺ方向にかけるものであり、上記複数の第２ボンディングパッドに対応した複数の第１プローブと上記複数のダミーボンディングパッドに対応した複数の第２プローブとを有し、
   試験を行う半導体集積回路に対応して、上記プローブカードの上記複数の第１及び第２プローブを上記複数の第２ボンディングパッドと複数のダミーボンディングパッドにそれぞれ接触させるプローブ試験方法。
2. 請求項１において、
   上記複数のダミーボンディングパッドは、上記半導体集積回路を分離するスクライブライン上に配置されるプローブ試験方法。
3. 請求項２において、
   上記複数の第１ボンディングパッドの下層には、それぞれ半導体素子が形成されるものであるプローブ試験方法。
4. 複数の半導体集積回路と、
   上記複数の半導体集積回路にそれぞれ対応して形成されたダミーボンディングパッドとを有し、
   上記半導体集積回路は、内部試験回路により電気的試験が行われる複数の第１ボンディングパッドと、外部の試験装置により電気的試験が行われる複数の第２ボンディングパッドとを有し、上記複数の第２ボンディングパッドの下層には、それぞれ半導体素子が形成され、
   上記ダミーボンディングパッドは、上記半導体集積回路を分離するスクライブライン上に配置される半導体ウェハ。
5. プローブの接触電極の針先荷重を接触面に対してＺ方向にかける複数の第１及び第２プローブを有し、
   上記複数の第１プローブは、内部試験回路により電気的試験が行われ、その下層に半導体素子を有する複数の第１ボンディングパッドに対しては配置されず、外部の試験装置により電気的試験が行われる複数の第２ボンディングパッドに対して配置され、
   上記複数の第２プローブは、上記複数の第１ボンディングパッドのそれぞれに隣接して配置された複数のダミーボンディングパッドに対して配置されるプローブカード。

Images