KR101458119B1 - 프로브 카드 - Google Patents
프로브 카드 Download PDFInfo
- Publication number
- KR101458119B1 KR101458119B1 KR1020130047907A KR20130047907A KR101458119B1 KR 101458119 B1 KR101458119 B1 KR 101458119B1 KR 1020130047907 A KR1020130047907 A KR 1020130047907A KR 20130047907 A KR20130047907 A KR 20130047907A KR 101458119 B1 KR101458119 B1 KR 101458119B1
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- wafer
- matrix
- pads
- bump
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
본 발명은 테스트 대상인 웨이퍼 패드와 접촉하는 매트릭스 배열의 범프, 상기 매트릭스를 이루는 각 범프와 전기적으로 접속되는 연결패드를 포함하는 분리형 컨택터; 상기 분리형 컨택터의 연결패드와 전기적으로 접촉되는 컨택핀이 고정된 인터포져; 및 상기 인터포져에 고정된 컨택핀과 전기적으로 접촉되는 메인 피씨비를 포함하는 프로브 카드를 제공한다.
Description
본 발명은 미세피치 매트릭스 패드의 시스템 엘에스아이를 위한 고성능 프로브카드에 관한 것으로, 보다 상세하게는 미세피치의 매트릭스 패드를 갖는 시스템 엘에스아이를 웨이퍼 수준에서 테스트를 수행할 수 있도록 하면서, 테스트 대상인 디바이스를 달리하더라도 프로브 카드 전체를 교체할 필요가 없이 컨택터만을 교체할 수 있도록 하여 부품비용을 절감할 수 있는 미세피치 매트릭스 패드의 시스템 엘에스아이를 위한 고성능 프로브 카드에 관한 것이다.
시스템 반도체 IC는 패키지하여 완성품 상태에서 검사하기 전에 웨이퍼(Wafer) 레벨에서 특성을 검사하는 단계가 필요하다. 그러나 최근에 이르러 이러한 검사를 위해 테스트 시스템이 프로브 해야 하는 웨이퍼상의 패드 나열이 기존 프로브 카드(Probe Card) 기술로는 대응이 불가한 미세피치(Fine Pitch)를 갖는 패드(Pad) 형태가 등장하고 있다.
즉, 시스템 IC나 TSV IC에 있어서 웨이퍼 테스트를 위하여 프로브 해야 하는 패드의 나열이 기존의 일렬, 혹은 수열로부터 매트릭스(Matrix) 형의 구조로 바뀌어 가고 있으며, 피치 또한 40um 로 작아지고 있다. 이러한 추세는 현재의 웨이퍼 프로브 테스트 기술 수준으로는 해결하기 어려운 문제로 다가오고 있다.
또, 메모리 테스트용 프로브 카드에서는 패드의 배열이 연속되는 반복패턴으로 이루어져 한번에 얼마나 많은 다이(DIE)를 컨택트(Contact)할 수 있는 지가 관건이었으나, Advanced SoC와 TSV(Through Silicon Via)에서는 비반복적인 미세 피치 패드의 프로빙이 요구되므로 차세대 프로브 카드의 개발이 절실한 상태이다.
일반적으로 이들 프로브 카드의 구성은 메인 PCB와 인터포져(Interposer), 및 컨택터(Contactor)로 이루어져 있다. 이러한 일체형의 프로브 카드는 테스트 하고자 하는 디바이스가 바뀔 때마다 통채로 바꾸어야 한다. 그러나 시스템 반도체 IC의 수요가 종래의 PC 용 위주에서 스마트폰과 태블렛 PC 용도로 확산되고, 그 주기가 ~3년에서 1년 이내로 급속히 줄어듬에 따라 잦은 프로브 카드의 교체는 테스트 비용 증가의 원인이 된다.
본 발명은 상기한 바와 같은 종래기술이 가지는 문제를 해결하기 위해 안출된 것으로, 그 목적은 미세피치의 매트릭스 패드를 갖는 시스템 엘에스아이를 웨이퍼 수준에서 테스트를 수행할 수 있도록 하면서, 테스트 대상인 디바이스를 달리하더라도 프로브 카드 전체를 교체할 필요가 없이 컨택터만을 교체할 수 있도록 하여 부품비용을 절감할 수 있는 미세피치 매트릭스 패드의 시스템 엘에스아이를 위한 고성능 프로브 카드를 제공함에 있다.
상기한 바와 같은 본 발명의 기술적 과제는 다음과 같은 수단에 의해 달성되어진다.
(1) 테스트 대상인 웨이퍼 패드와 접촉하는 매트릭스 배열의 범프, 상기 매트릭스를 이루는 각 범프와 전기적으로 접속되는 연결패드를 포함하는 분리형 컨택터; 상기 분리형 컨택터의 연결패드와 전기적으로 접촉되는 컨택핀이 고정된 인터포져; 및 상기 인터포져에 고정된 컨택핀과 전기적으로 접촉되는 메인 피씨비를 포함하는 프로브 카드.
(2) 제 1항에 있어서, 상기 분리형 컨택터의 연결패드는
웨이퍼 일면에 형성되며 테스트 대상인 웨이퍼 패드와 접촉하는 매트릭스 배열의 범프; 상기 각 범프와 전기적으로 접속되고 상기 범프의 외곽에 일렬로 배치되는 제1연결패드; 및 상기 제1연결패드를 이루는 각 패드의 피치보다 큰 피치를 갖고 상기 제1연결패드의 외곽에 일렬로 배치되는 제2연결패드를 포함하는 프로브 카드.
(3) 제 1항에 있어서,
상기 패드 매트릭스를 이루는 각 범프와 이와 대응되는 제1연결패드의 전기적인 접속은 비아, 금속라인, 비아의 순으로 이루어진 것을 특징으로 하는 프로브카드.
(4) 제 1항에 있어서,
상기 인터포져에 고정된 컨택핀은 상부단자 및 하부단자가 슬라이딩 가능하게 결합되고, 상기 양단자의 사이에 스프링이 매개되어 탄성력을 제공하는 형태의 것임을 특징으로 하는 프로브카드.
(5) 제 1항에 있어서,
상기 범프는 MEMS 공정을 이용하여 형성한 것으로, 절연 탄성패드 상에 나선형 도전체가 형성된 것을 특징으로 하는 프로브 카드.
(6) 제 1항에 있어서,
범프와 연결패드의 배선에 있어서 파워라인은 프로세스 웨이퍼 상부에 직접 배선된 것을 특징으로 하는 프로브 카드.
(7) 제 1항에 있어서,
범프와 연결패드의 배선에 있어서 고속라인은 양측에 그라운드 라인을 배치한 코플래너 웨이브 가이드(Co-Planar Waveguide) 구조를 이룬 것을 특징으로 하는 프로브 카드.
상기와 같은 본 발명에 따르면, 미세피치의 매트릭스 패드를 갖는 시스템 엘에스아이를 웨이퍼 수준에서 테스트를 수행할 수 있도록 하면서, 테스트 대상인 디바이스를 달리하더라도 프로브 카드 전체를 교체할 필요가 없이 컨택터만을 교체할 수 있도록 하여 부품비용을 절감할 수 있는 미세피치 매트릭스 패드의 시스템 엘에스아이를 위한 고성능 프로브 카드를 제공할 수 있다.
도 1은 본 발명 실시예에 따른 프로브 카드의 구성도.
도 2는 본 발명 실시예에 따른 매트릭스상의 범프 구성도.
도 3은 32×32 개의 패드 매트릭스를 가진 시스템 IC의 구성도.
도 4는 본 발명 실시예에 따른 제1연결패드를 갖는 프로세스 웨이퍼의 레이아웃.
도 5 및 도 6은 본 발명 실시예에 따른 프로세스 웨이퍼의 일면에 형성된 범프로부터 가장자리 변의 제1연결패드에 이르는 배선의 레이아웃.
도 7은 본 발명 실시예에 따른 컨택터의 제1연결패드와 제2연결패드의 레이아웃.
도 8은 본 발명 실시예에 따른 프로세스 웨이퍼 이면의 제1접촉패드를 PCB 기판 위의 제2접촉패드에 와이어본딩된 상태의 구성도.
도 9는 본 발명 실시예에 따른 컨택핀의 구성도.
도 10은 본 발명 실시예에 따른 고속의 입출력 및 높은 전류가 흐르는 파워라인이 요구되는 경우의 레이아웃.
도 2는 본 발명 실시예에 따른 매트릭스상의 범프 구성도.
도 3은 32×32 개의 패드 매트릭스를 가진 시스템 IC의 구성도.
도 4는 본 발명 실시예에 따른 제1연결패드를 갖는 프로세스 웨이퍼의 레이아웃.
도 5 및 도 6은 본 발명 실시예에 따른 프로세스 웨이퍼의 일면에 형성된 범프로부터 가장자리 변의 제1연결패드에 이르는 배선의 레이아웃.
도 7은 본 발명 실시예에 따른 컨택터의 제1연결패드와 제2연결패드의 레이아웃.
도 8은 본 발명 실시예에 따른 프로세스 웨이퍼 이면의 제1접촉패드를 PCB 기판 위의 제2접촉패드에 와이어본딩된 상태의 구성도.
도 9는 본 발명 실시예에 따른 컨택핀의 구성도.
도 10은 본 발명 실시예에 따른 고속의 입출력 및 높은 전류가 흐르는 파워라인이 요구되는 경우의 레이아웃.
본 발명은 테스트 대상인 웨이퍼 패드와 접촉하는 매트릭스 배열의 범프, 상기 매트릭스를 이루는 각 범프와 전기적으로 접속되는 연결패드를 포함하는 분리형 컨택터; 상기 분리형 컨택터의 연결패드와 전기적으로 접촉되는 컨택핀이 고정된 인터포져; 및 상기 인터포져에 고정된 컨택핀과 전기적으로 접촉되는 메인 피씨비를 포함하는 프로브 카드를 제공한다.
이하 본 발명의 내용을 도면을 참조하여 보다 구체적으로 설명하면 다음과 같다.
본 발명에 따른 프로브 카드의 구성은 도 1에서와 같이 컨택터(Contactor)(100), 인터포져(Interposer)(200), 및 메인 PCB(Main PCB)(300)로 이루어져 있다.
컨택터(100)는 테스트 대상인 웨이퍼 패드와 직접 전기적으로 접속되며, 본 발명에서는 인터포져 및 메인 PCB로 이루어지는 범용 프로브 카드와는 분리되어질 수 있다. 따라서, 테스트 대상인 웨이퍼(400) 패드가 패턴을 달리하거나 피치가 상이한 경우 범용 프로브 카드로부터 컨택터(100)만을 분리하여 교체하는 것으로 충분하다.
상기 컨택터(100)는 그 하부에 상기 웨이퍼 패드와 1차적으로 접촉하게 되는 범프(10)가 프로세스 웨이퍼(20)의 일면에 형성된다. 범프(10)는 테스트 대상 웨이퍼(400) 패드의 매트릭스 패턴과 동일하도록 구성된다.
본 발명의 바람직한 실시예에서 상기 범프(10)는 MEMS(미세전자기계시스템, Micro Electro Mechanical System) 기술을 이용하여 형성하는 것이 가능하다. 즉, 테스트 대상인 웨이퍼(400)의 패드와 동일한 피치를 갖도록 컨택터(100)를 이루는 프로세스 웨이퍼(20) 일면에 매트릭스 상의 배열의 범프(10)를 반도체 미세공정을 이용하여 형성하게 된다.
이때, 상기 매트릭스 상의 범프(10)는 도 2에서와 같이, 바람직하게는 전도성 고무와 같은 탄성체를 이용하여 웨이퍼 상에 형성하거나, 절연성 고무와 같은 탄성체로 범프를 형성하고, 그 위에 전기가 도통될 수 있는 금속패드(11)가 형성된다. 상기 금속패드(11)는 도시한 바와 같이 범프(10)의 중심에서 외주연으로 동심원 형상으로 2~4개 형성되어 일측 혹은 4방향으로 연결되도록 구성되거나, 범프(10) 전체를 감싸며 형성되어 일측 혹은 4방향으로 연결될 수도 있고, 범프(10)의 중심에서 나선형으로 형성되어도 무방하다.
또, 컨택터(100)에는 패드 매트릭스를 이루는 각 범프(10)와 전기적으로 접속되는 연결패드가 형성된다.
연결패드는 바람직하게는 컨택터(100)를 이루는 프로세스 웨이퍼(20)의 일면에 상기 범프(10)와 전기적으로 접속하고, 프로세스 웨이퍼(20)의 타면에 인터포져(200)에 고정된 컨택핀(210)과 전기적으로 연결되어진다.
이를 위해 상기 컨택터(100)는 후술하는 도 8에 도시한 바와 같이 프로세스 웨이퍼(20)의 일면, 즉 범퍼(10)로 이루어진 매트릭스가 형성된 면에 제1연결패드(30)를 패드 매트릭스 외곽을 둘러싸도록 형성하고, 상기 제1연결패드(30)와 전기적인 접속을 이루는 제2연결패드(40)를 상기 제1연결패드(30)의 외곽을 둘러싸도록 형성한다. 이때, 바람직하게는 상기 패드 매트릭스와 제1연결패드(30)의 피치는 양자 동일하게 구현할 수도 있으며, 상기 제2연결패드(40)는 상기 제1연결패드(30)간 피치보다는 넓게 확장되는 방식으로 배치된다.
본 발명의 실시예를 들어 설명하면, 패드 매트릭스의 범프(10)간 피치가 40㎛인 경우를 고려할 때, 제1연결패드(30)를 이루는 각 패드간 피치도 40㎛로 하는 것으로 충분하다. 이때, 제1연결패드(30)는 패드 매트릭스를 4개 분면으로 분할하는 것으로 가정할 때, 각 분면에 속하는 범프의 개수 만큼의 연결패드를 일렬로 하여 전체적으로 4각형의 형상이 되도록 외곽에 형성한다.
이하, 본 발명의 내용을 바람직한 실시예를 참조하여 보다 구체적으로 설명하고자 하나, 이는 본 발명의 이해를 돕기 위해 제시되는 것일 뿐 본 발명의 권리범위는 이들 실시예에 한정되는 것은 아니다.
본 발명의 바람직한 실시예로서 도 3에 도시한 바와 같이, 32×32 개의 패드 매트릭스를 가진 시스템 IC를 예를 들어 설명한다.
시스템 IC의 경우 실제로는 바둑판 형태의 정방형 나열 보다는 다이아몬드형의 육각 나열 등이 있고, 부분적으로 비 규칙적인 나열을 가지지만, 본 발명 실시예에서는 이해의 편의상 정방형 배열을 예로 하여 설명한다.
도 3의 실시예에서는 웨이퍼 패드의 크기는 20×20㎛, 간극은 20㎛인 것을 상정하였다. 이러한 패드 매트릭스의 구성은 TSV 디바이스에서 많이 이용되며, 이를 프로브하기 위한 컨택터 또한 프로세스 웨이퍼(20)를 이용한다.
본 발명에서는 정방형 나열의 40㎛ 피치를 갖는 패드 매트릭스를 확장하기 위해서 프로세스 웨이퍼(20)가 사용되며, 이의 레이아웃은 도 4에 나타낸 바와 같다.
도 4에서와 같이 전체 1,024개의 패드를 삼각형 영상의 4개 분면으로 나누어, 각 분면에서 256개의 제1연결패드(30)를 해당 변에 일렬로 재배열시킨다.
본 발명 실시예에서 컨택터(100)를 이루는 상기 프로세스 웨이퍼(20)의 일면에 형성된 범프(10)로부터 가장자리 변의 제1연결패드(30)에 이르는 레이아웃은 도 5에서와 같으며, 이때, 제1연결패드(30)간 피치는 40㎛로 할 수 있다.
상기 프로세스 웨이퍼(20) 상의 범프(10)로부터 제1연결패드(30)에 이르기까지의 배선은 CMOS 공정에서 보편화되어있는 이중 다마신(Dual-Damascene) 공정을 이용할 수 있다. 즉, 비아(Via)를 통해 배선을 프로세스 웨이퍼(20) 상의 유전층(Dielectric Layer)(21) 속으로 묻으면 표면의 패드 매트릭스를 피해 갈 수 있다. 도 5에서 배선내의 검은 점은 다른 패드의 비아를 피해가기 위한 라우팅(Routing)을 의미한다.
테스트 대상인 웨이퍼 상의 패드를 프로브할 프로세스 웨이퍼(20) 상의 범프(10)에 선폭 0.5㎛의 짧은 배선을 구성하고, 끝 부분에 역시 직경 0.5㎛의 비아홀(Via Hole)을 만들어 프로세스 웨이퍼(20)의 유전체층(21) 내에서 가장자리까지 배선이 연결되도록 한다. 이와 같이 함으로써 패드 매트릭스 내의 각 범프(10) 들이 인접한 20㎛ 사이즈의 패드 밑으로 통과하고, 0.5㎛에 불과한 다른 비아들만을 피해 가면 되므로 라우팅이 용이해진다.
이러한 구조에서 중앙의 패드 매트릭스에서 가장자리에 형성된 일렬형 제1연결패드(30)의 배치는 도 8을 통해 설명되어질 수 있다.
상기 도 6에서와 같이, 1/4 분면내에서 외곽 일렬형으로 배열 (Re-routing) 되어야할 제1연결패드(30)의 갯수는 256개이며 중앙의 패드 매트릭스에서 통과 통로는 465개이므로 충분히 라우팅이 가능해진다.
본 발명의 실시예에서는 상기 일렬로 나열된 제1연결패드(30)를 확장하기 위해 제2연결패드(40)를 형성한다. 제2 연결패드 역시 일렬로 정사각형을 이루도록 상기 제1연결패드(30)의 외곽에 배열된다. 본 발명의 실시예에서는 상기 제2연결패드(40)는 도 7에 도시한 바와 같이, 쓰루 실리콘 비아(Through Silicon Via) 공정을 위해 100㎛ X 100㎛ 사이즈로 확장되어진다.
상기와 같이 본 발명의 바람직한 실시예에서 프로세스 웨이퍼(20)는 1) 중앙의 패드 매트릭스에서 일렬 형태의 제1연결패드(30)로 정렬되기까지 비아-금속라인(매몰)-비아 (비아의 구경 0.5㎛, 선폭 0.5㎛), 2) 40㎛ 피치의 일렬 형태의 제1연결패드(30)로부터 100㎛ 피치의 제2연결패드(40)(100X100㎛ 패드까지 표면을 따라 이어지는 경로)까지 이르는 경로, 및 3) TSV를 통하여 웨이퍼 이면의 제1접촉패드(50)로 이어지는 경로를 포함하되, 프로세스 웨이퍼(20) 이면에는 제2연결패드(40)와 동일하게 100X100㎛의 제1접촉패드(50)가 나열된다.
본 발명에 따른 분리형 컨택터(100)는 도 8에 도시한 바와 같이, 상기 프로세스 웨이퍼(20) 이면의 제1접촉패드(50)를 PCB 기판(51) 위의 400㎛의 제2접촉패드(60)에 와이어본딩 함으로써 완성된다.
이후 상기 분리형 컨택터(100)는 인터포져(200)와 메인 PCB(300)로 구성된 범용 프로브 카드에 연결할 수 있다.
인터포져(200)는 컨택핀(210) 및 이를 지지하는 베이스(220)을 포함한다. 컨택핀(210)은 바람직하게는 도 9에서와 같이 메인 PCB(300)와 전기적으로 접속되는 상부단자(211) 및 컨택터의 제2접촉패드(60)과 전기적으로 접속을 이루는 하부단자(212)가 슬라이딩 가능하게 결합되고, 상기 양단자의 사이에 스프링(213)이 매개되어 하부단자(212)가 테스트 대상인 웨이퍼에 결합시 완충력을 제공하고, 테스트가 종료시에는 다시 원상태로 복귀할 수 있도록 복원력을 제공하고, 동시에 전기적인 접촉점을 최소화하여 고속의 신호라도 잡음이나 신호의 로스없이 전달할 수 있는 효과를 제공하여 테스트의 안정성 내지 신뢰성을 높일 수 있다.
본 발명의 바람직한 실시예로서, 프로브 카드가 고속의 입출력 혹은 높은 전류가 흐르는 파워라인이 요구되는 경우에는 도 10에 나타낸 바와 같이 설계할 수 있다. 즉, 그라운드(GND)나 저속 시그널의 경우 비아를 통하여 유전체층에 매몰된 배선으로 확장하지만, 높은 전류가 필요한 파워라인이나 Gbps급 이상의 고속라인은 좁은 매몰 배선으로 처리하기 어렵다.
따라서 도 9에서와 같이 파워라인(70)은 프로세스 웨이퍼(20) 상부에 직접 배선하고, 고속라인(80)은 양측에 그라운드 라인(81)을 인접 배치하는 코플래너 웨이브 가이드(Co-Planar Waveguide) 구조를 이룬다.
상기와 같이 본 발명에 따른 프로브 카드의 구성에 의하면, 미세피치의 매트릭스 패드를 갖는 시스템 엘에스아이를 웨이퍼 수준에서 테스트를 수행할 수 있도록 하면서, 테스트 대상인 디바이스를 달리하더라도 프로브 카드 전체를 교체할 필요가 없이 컨택터만을 교체할 수 있도록 하여 부품비용을 절감할 수 있으면서, 안정성과 신뢰성이 높은 테스트를 수행할 수 있다.
상기와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 범퍼
11: 금속패드
20: 프로세스 웨이퍼
21: 유전층
30: 제1연결패드
40: 제2연결패드
50: 제1접촉패드
60: 제2접촉패드
70: 파워라인
80: 고속라인
81: 그라운드 라인
100: 컨택터
200: 인터포져
210: 컨택핀
211: 상부단자
212: 하부단자
213: 스프링
220: 베이스
300: 메인PCB
400: 테스트 대상 웨이퍼
11: 금속패드
20: 프로세스 웨이퍼
21: 유전층
30: 제1연결패드
40: 제2연결패드
50: 제1접촉패드
60: 제2접촉패드
70: 파워라인
80: 고속라인
81: 그라운드 라인
100: 컨택터
200: 인터포져
210: 컨택핀
211: 상부단자
212: 하부단자
213: 스프링
220: 베이스
300: 메인PCB
400: 테스트 대상 웨이퍼
Claims (7)
- 테스트 대상인 웨이퍼 패드와 접촉하는 매트릭스 배열의 범프, 상기 매트릭스를 이루는 각 범프와 전기적으로 접속되는 연결패드를 포함하는 분리형 컨택터; 상기 분리형 컨택터의 연결패드와 전기적으로 접촉되는 컨택핀이 고정된 인터포져; 및 상기 인터포져에 고정된 컨택핀과 전기적으로 접촉되는 메인 피씨비를 포함하되,
상기 분리형 컨택터의 연결패드는
웨이퍼 일면에 형성되며 테스트 대상인 웨이퍼 패드와 접촉하는 매트릭스 배열의 범프; 상기 각 범프와 전기적으로 접속되고 상기 범프의 외곽에 일렬로 배치되는 제1연결패드; 및 상기 제1연결패드를 이루는 각 패드의 피치보다 큰 피치를 갖고 상기 제1연결패드의 외곽에 일렬로 배치되는 제2연결패드를 포함하는 것을 특징으로 하는 프로브 카드. - 삭제
- 제 1항에 있어서,
상기 패드 매트릭스를 이루는 각 범프와 이와 대응되는 제1연결패드의 전기적인 접속은 비아, 금속라인, 비아의 순으로 이루어진 것을 특징으로 하는 프로브카드. - 제 1항에 있어서,
상기 인터포져에 고정된 컨택핀은 상부단자 및 하부단자가 슬라이딩 가능하게 결합되고, 상기 양단자의 사이에 스프링이 매개되어 탄성력을 제공하는 형태의 것임을 특징으로 하는 프로브카드. - 제 1항에 있어서,
상기 범프는 MEMS 공정을 이용하여 형성한 것으로, 절연 탄성패드 상에 나선형 도전체가 형성된 것을 특징으로 하는 프로브 카드.
- 삭제
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130047907A KR101458119B1 (ko) | 2013-04-30 | 2013-04-30 | 프로브 카드 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130047907A KR101458119B1 (ko) | 2013-04-30 | 2013-04-30 | 프로브 카드 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101458119B1 true KR101458119B1 (ko) | 2014-11-05 |
Family
ID=52289344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130047907A KR101458119B1 (ko) | 2013-04-30 | 2013-04-30 | 프로브 카드 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101458119B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190127393A (ko) * | 2018-05-04 | 2019-11-13 | 주식회사 헬릭스 | 전기 연결 장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008536109A (ja) * | 2005-03-21 | 2008-09-04 | パイコム コーポレイション | プローブカード及びその製造方法 |
KR20080082670A (ko) * | 2005-12-05 | 2008-09-11 | 니혼 하츠쵸 가부시키가이샤 | 프로브 카드 |
KR101045671B1 (ko) * | 2008-02-05 | 2011-07-01 | 윌테크놀러지(주) | 공간 변환기를 포함하는 프로브 카드 |
KR20120021217A (ko) * | 2010-08-30 | 2012-03-08 | 가부시키가이샤 아드반테스트 | 시험용 개편기판, 프로브 및 반도체 웨이퍼 시험장치 |
-
2013
- 2013-04-30 KR KR1020130047907A patent/KR101458119B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008536109A (ja) * | 2005-03-21 | 2008-09-04 | パイコム コーポレイション | プローブカード及びその製造方法 |
KR20080082670A (ko) * | 2005-12-05 | 2008-09-11 | 니혼 하츠쵸 가부시키가이샤 | 프로브 카드 |
KR101045671B1 (ko) * | 2008-02-05 | 2011-07-01 | 윌테크놀러지(주) | 공간 변환기를 포함하는 프로브 카드 |
KR20120021217A (ko) * | 2010-08-30 | 2012-03-08 | 가부시키가이샤 아드반테스트 | 시험용 개편기판, 프로브 및 반도체 웨이퍼 시험장치 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190127393A (ko) * | 2018-05-04 | 2019-11-13 | 주식회사 헬릭스 | 전기 연결 장치 |
KR102108475B1 (ko) * | 2018-05-04 | 2020-05-08 | 주식회사 헬릭스 | 전기 연결 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11229109B2 (en) | Three dimensional integrated circuit electrostatic discharge protection and prevention test interface | |
JP5826926B2 (ja) | 電気的に結合された複数の半導体ダイをウェハのスクライブライン内に位置する検査アクセスインタフェースと接触させる方法、装置、及びシステム | |
Smith et al. | Evaluation of TSV and micro-bump probing for wide I/O testing | |
US20130299221A1 (en) | Space transformer for probe card and method of manufacturing the same | |
KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
US8310253B1 (en) | Hybrid probe card | |
US20140091827A1 (en) | Probe card for circuit-testing | |
TWI620936B (zh) | 積體電路之測試探針卡 | |
CN103887193B (zh) | 用于三维集成电路测试的装置 | |
EP2183603B1 (en) | Multi-site probe | |
KR100522070B1 (ko) | 반도체 제품 다이 테스트용 테스트 다이를 포함하는테스트 장치 및 반도체 제품 다이 테스트 방법 | |
CN110531125B (zh) | 空间转换器、探针卡及其制造方法 | |
KR101345308B1 (ko) | 프로브카드 | |
KR101458119B1 (ko) | 프로브 카드 | |
TW201821808A (zh) | 積體電路之測試探針卡 | |
KR101509198B1 (ko) | 프로브 카드용 분리형 컨택터 | |
KR100674938B1 (ko) | 멀티칩 테스트용 프로브 카드 | |
US20060038576A1 (en) | Sort interface unit having probe capacitors | |
TW201321758A (zh) | 探針卡 | |
US20030234660A1 (en) | Direct landing technology for wafer probe | |
JP2001332592A (ja) | プローブ組立体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20171030 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20181029 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20191021 Year of fee payment: 6 |