JP2010025918A - 電圧検出装置および線間電圧検出装置 - Google Patents

Abstract

【課題】高耐圧の電子部品の使用を回避して高い電圧の検出対象体の電圧を検出可能とする。
【解決手段】検出対象体４に生じている交流電圧Ｖ１を検出する電圧検出装置１であって、検出対象体４に対向して配設される検出電極２２と、非反転入力端子が基準電圧（電圧信号Ｖ４の電圧）に規定されると共に、交流電圧Ｖ１および基準電圧の間の交流の電位差Ｖｄｉに応じた電流値で検出対象体４との間で検出電極２２を介して流れる電流信号Ｉを検出電圧信号Ｖ２に変換して出力する電流電圧変換回路２３と、検出電圧信号Ｖ２を積分して電位差Ｖｄｉに応じて振幅が変化する積分信号Ｖ３を出力する積分回路２４と、積分回路２４の後段に配設されて、入力した積分信号Ｖ３を電気的に絶縁して出力するフォトカプラ２６と、電位差Ｖｄｉが減少するように積分信号Ｖ３に基づく信号を増幅して電圧信号Ｖ４を生成する電圧生成回路３４とを備えている。
【選択図】図１

Description

本発明は、検出対象体の電圧を検出する電圧検出装置、およびこの電圧検出装置を備えた線間電圧検出装置に関するものである。

この種の電圧検出装置として、特公平７−５８２９７号公報に開示された非接触型電圧測定装置（以下、「電圧検出装置」ともいう）が知られている。この電圧検出装置は、検出対象体（試料）の電位の変化を非接触で読み取る非接触電位測定装置であって、先端が尖った金属針、この金属針を通してフィールドエミッション電流またはトンネル電流を検出してこの電流が一定になるように金属針に電圧を印加するフィードバック回路、および金属針の電圧を読み出す回路を備えている。この電圧検出装置では、金属針を検出対象体に近接させて保持すると、フィードバック回路によりフィールドエミッション電流またはトンネル電流が一定となるように金属針への印加電圧が制御される。したがって、このときの金属針の電圧は、検出対象体の電圧に追従するので、金属針の電圧を読み取ることにより検出対象体の電圧の変化を読み取ることが可能となっている。

特公平７−５８２９７号公報（第２頁、第１図）

ところが、上記の電圧検出装置には、以下のような問題点がある。すなわち、この電圧検出装置では、検出対象体（試料）の電圧に追従して電圧が変化する金属針が、電流電圧変換器の入力端子に直接接続されている。このため、この電圧検出装置には、電圧の高い検出対象体に対して使用可能とするためには、高耐圧の演算増幅器、つまり高耐圧の電子部品を使用して電流電圧変換器を構成しなければならず、装置コストが上昇するという問題点が存在している。

本発明は、上記の問題を解決すべくなされたものであり、高耐圧の電子部品の使用を回避しつつ、高い電圧の検出対象体についてもその電圧を検出し得る（非接触型）電圧検出装置を提供することを主目的とする。

上記目的を達成すべく請求項１記載の電圧検出装置は、検出対象体に生じている検出対象交流電圧を検出する電圧検出装置であって、前記検出対象体に対向して配設される検出電極と、第１の入力端子が基準電圧に規定されると共に、第２の入力端子が前記検出電極に直接または間接に接続されて、当該検出電極と当該第２の入力端子に接続された帰還回路とを含む経路において前記検出対象交流電圧と当該基準電圧との間の交流の電位差に応じた電流値で流れる検出電流を検出電圧信号に変換して出力する演算増幅器を有する電流電圧変換回路と、前記検出電圧信号を積分して前記電位差に応じて振幅が変化する積分信号を出力する積分回路と、前記積分回路の前段または後段に配設されて、前記検出電圧信号および前記積分信号のうちの一方を入力すると共に電気的に絶縁して出力する絶縁回路と、前記電位差が減少するように前記積分信号に基づく信号を増幅して前記基準電圧を生成する電圧生成回路とを備えている。

また、請求項２記載の電圧検出装置は、検出対象体に生じている検出対象交流電圧を検出する電圧検出装置であって、前記検出対象体に対向して配設される検出電極と、前記検出電極と基準電圧の部位との間に配設されると共に前記検出対象交流電圧と当該基準電圧との間の交流の電位差に応じた電流値で流れる検出電流を電圧信号に変換する検出部、および当該電圧信号をインピーダンス変換して検出電圧信号として出力する増幅器を有する電流電圧変換回路と、前記検出電圧信号を積分して前記電位差に応じて振幅が変化する積分信号を出力する積分回路と、前記積分回路の前段または後段に配設されて、前記検出電圧信号および前記積分信号のうちの一方を入力すると共に電気的に絶縁して出力する絶縁回路と、前記電位差が減少するように前記積分信号に基づく信号を増幅して前記基準電圧を生成する電圧生成回路とを備えている。

また、請求項３記載の電圧検出装置は、検出対象体に生じている検出対象交流電圧を検出する電圧検出装置であって、前記検出対象体に対向して配設される検出電極と、第１の入力端子が基準電圧に規定されると共に、第２の入力端子が前記検出電極に直接または間接に接続されて、当該検出電極と当該第２の入力端子に接続された帰還回路とを含む経路において前記検出対象交流電圧と当該基準電圧との間の交流の電位差に応じた電流値で流れる検出電流を積分することにより、当該電位差に応じて振幅が変化する積分信号を出力する演算増幅器を有する積分回路と、前記積分信号を入力すると共に電気的に絶縁して出力する絶縁回路と、前記電位差が減少するように前記積分信号に基づく信号を増幅して前記基準電圧を生成する電圧生成回路とを備えている。

また、請求項４記載の電圧検出装置は、請求項１から３のいずれかに記載の電圧検出装置において、前記絶縁回路は、光絶縁素子および／またはトランスを備えて構成されている。

また、請求項５記載の電圧検出装置は、請求項１から３のいずれかに記載の電圧検出装置において、前記絶縁回路は、デジタルアイソレータを備えて構成されている。

また、請求項６記載の電圧検出装置は、請求項１から５のいずれかに記載の電圧検出装置において、前記基準電圧に規定されたガード電極を備え、前記検出電極の後段の回路から前記絶縁回路の一次側回路までの間が当該ガード電極によって覆われている。

また、請求項７記載の電圧検出装置は、請求項６記載の電圧検出装置において、前記ガード電極に開口部が形成され、前記検出電極は、前記ガード電極内における前記開口部を臨む位置に、当該開口部から突出しない状態で配置されている。

また、請求項８記載の電圧検出装置は、請求項１から７のいずれかに記載の電圧検出装置において、前記検出電極における前記検出対象体と対向する表面全体を覆う絶縁物を備えている。

また、請求項９記載の線間電圧検出装置は、前記検出対象体としての対応する複数の電路に前記検出電極が対向可能に構成されて当該各電路に生じている交流電圧を前記検出対象交流電圧としてそれぞれ検出可能な複数の請求項１から８のいずれかに記載の電圧検出装置と、前記複数の電圧検出装置のうちの一対の電圧検出装置によって検出された２つの前記電路の前記交流電圧の差分電圧を算出して当該２つの電路間の線間電圧を求める算出部とを備えている。

請求項１記載の電圧検出装置では、検出電極を検出対象体に対向させて配置した状態において、電流電圧変換回路が、検出対象体と検出電極との間に形成されている静電容量および検出電極を介して、検出電極と第２の入力端子に接続された帰還回路とを含む経路において検出対象交流電圧と基準電圧との電位差に応じた電流値で流れる検出電流を検出電圧信号に変換し、積分回路が、この検出電圧信号（具体的には、検出電圧信号と基準電圧との電位差に基づいて流れる電流）を積分して、検出電極の電圧と検出対象体の交流電圧との電位差に応じて振幅が変化する積分信号を生成し、積分回路の前段または後段に配設された絶縁回路が、検出電圧信号および積分信号のうちの一方を入力すると共に電気的に絶縁して出力し、電圧生成回路が、検出対象交流電圧および基準電圧の電位差が減少するように積分信号に基づく信号を増幅していて基準電圧を生成する。

したがって、この電圧検出装置によれば、静電容量の容量値が一般的に極めて小さいために、検出対象体と検出電極との間のインピーダンスを十分に大きな値（数ＭΩ）とすることができる結果、電流電圧変換回路の入力インピーダンスを相対的に小さな値にできることから、電流電圧変換回路に過電圧が印加されにくく、電流電圧変換回路に入力耐圧の低い安価な電子部品（例えば演算増幅器）を使用したとしても、検出対象交流電圧および基準電圧の電位差によって電流電圧変換回路が破壊される可能性を大幅に低減することができる。また、ダイオードなどによる保護回路を追加することにより、このような破壊を確実に回避することができる。

また、請求項２記載の電圧検出装置によれば、上記の電圧検出装置と同様に電流電圧変換回路の入力インピーダンスを相対的に小さな値にできるため、過電圧が印加されにくく、検出対象交流電圧および基準電圧の電位差によって電流電圧変換回路が破壊される可能性を大幅に低減することができる。

また、請求項３記載の電圧検出装置によれば、上記の電圧検出装置と同様に電流電圧変換回路の入力インピーダンスを相対的に小さな値にできるため、過電圧が印加されにくく、検出対象交流電圧および基準電圧の電位差によって積分回路が破壊される可能性を大幅に低減することができる。

また、請求項４記載の電圧検出装置によれば、絶縁回路を光絶縁素子および／またはトランスを使用して構成したことにより、電流電圧変換回路と、その後段の回路とを任意の部位で簡易に電気的に絶縁する（分離する）ことができる。また、光絶縁素子を使用した場合には、広い周波数範囲に亘って周波数特性が良好なため、広い周波数範囲に亘る検出対象体の交流電圧を精度良く検出することができる。また、トランスを絶縁回路として使用した場合には、一般的にトランスは光絶縁素子よりも高い周波数域で良好な周波数特性を有しているため、交流電圧の周波数が高い周波数に限定されているときには、トランスを使用することで、交流電圧を精度良く検出することができる。また、光絶縁素子およびトランスを並列に接続して絶縁回路を構成した場合には、低周波数域側では光絶縁素子が主として作動し、高周波数域側ではトランスが主として作動することにより、絶縁回路の周波数特性を広帯域化することができる結果、一層広い周波数範囲に亘る検出対象体の交流電圧を精度良く検出することができる。

また、請求項５記載の電圧検出装置によれば、絶縁回路をデジタルアイソレータを使用して構成したことにより、電気的に絶縁された信号を伝送する伝送路の温度や経時変化などの影響を受けることなく高精度でこの信号を電圧生成回路に伝達することができるため、検出対象交流電圧の検出精度を一層向上させることができる。

また、請求項６記載の電圧検出装置によれば、検出電極の後段の回路から絶縁回路の一次側回路までの間をガード電極内に収容して、これらをガード電極で覆う構成としたことにより、外部からの電界の影響をこれら回路が受けにくくすることができる結果、検出対象交流電圧の検出精度を向上させることができる。

また、請求項７記載の電圧検出装置によれば、ガード電極内であって、ガード電極に形成された開口部を臨む位置に、開口部から突出しない状態（非突出状態）で検出電極を配置したことにより、外部の電界の影響を検出電極が受けにくくすることができる結果、検出対象交流電圧の検出精度を一層向上させることができる。

また、請求項８記載の電圧検出装置によれば、検出電極における検出対象体と対向する表面全体を絶縁物で覆う構成としたことにより、検出対象体と検出電極との短絡を確実に防止することができる。

また、請求項９記載の線間電圧検出装置によれば、上記の電圧検出装置を使用したことにより、各電圧検出装置における電流電圧変換回路に入力耐圧の低い安価な電子部品（例えば演算増幅器）を使用したとしても、検出対象交流電圧および基準電圧の電位差による電流電圧変換回路の破壊を回避することができるため、装置コストの低減を図りつつ、線間電圧を検出することができる。

電圧検出装置１の構成図である。 フローティング回路部２の斜視図である。 フローティング回路部２の構造を説明するための図２におけるＷ−Ｗ線の断面概念図である。 電流電圧変換部ＣＶの他の構成を示す回路図である。 電流電圧変換部ＣＶの他の構成を示す回路図である。 電流電圧変換部ＣＶの他の構成を示す回路図である。 他の電圧検出装置１Ａの構成図である。 他の電圧検出装置１Ｂの構成図である。 電圧検出装置１を使用した線間電圧検出装置５１のブロック図である。

以下、添付図面を参照して、電圧検出装置および線間電圧検出装置の実施の形態について説明する。

最初に、電圧検出装置１について、図面を参照して説明する。

電圧検出装置１は、非接触型の電圧検出装置であって、図１に示すように、フローティング回路部２および本体回路部３を備え、検出対象体（測定対象体）４に生じている交流電圧Ｖ１（検出対象交流電圧）を非接触で検出（測定）可能に構成されている。

フローティング回路部２は、図１，２，３に示すように、ガード電極２１、検出電極２２、電流電圧変換部ＣＶ、駆動回路２５および絶縁回路２６を備えている。電流電圧変換部ＣＶは、本例では一例として電流電圧変換回路２３および積分回路２４を備えている。絶縁回路２６は、本例では一例としてフォトカプラ（以下、「フォトカプラ２６」ともいう）で構成されている。ガード電極２１は、導電性材料（例えば金属材料）を用いて、フローティング回路部２における基準電圧部として構成されて、一例としてその内部に、検出電極２２の後段の回路から絶縁回路２６までの回路、つまり、電流電圧変換回路２３、積分回路２４、駆動回路２５およびフォトカプラ２６が収容されている。これにより、電流電圧変換回路２３からフォトカプラ２６までがガード電極２１に覆われた構成となっている。なお、ガード電極２１で覆うべき部位は、検出電極２２の後段の回路（検出電極２２に接続される回路。本例では電流電圧変換回路２３）からフォトカプラ２６の一次側回路（後述する発光ダイオード）まででよい。このため、フォトカプラ２６の二次側回路（後述するフォトトランジスタ）については、ガード電極２１で覆われない構成とすることもできる。一例として、樹脂材料で一次側回路と二次側回路とが１つのパッケージに封止されて構成されたフォトカプラ２６のような光絶縁素子の場合には、パッケージにおける一次側回路が含まれる部位（パッケージの発光ダイオード側の半分）がガード電極２１の内部に位置し、二次側回路が含まれる部位（パッケージのフォトトランジスタ側の半分）がガード電極２１の外部に突出（露出）するように、ガード電極２１に対してフォトカプラ２６を配置する。また、ガード電極２１には開口部（孔）２１ａが形成されると共に、本例では、さらに、図２，３に示すように、ガード電極２１全体が絶縁層（絶縁物の一例）２１ｂで覆われている。検出電極２２は、例えば、平板状に形成されて、ガード電極２１内における開口部２１ａを臨む位置に、開口部２１ａからガード電極２１の外側に突出しない状態（つまり、検出電極２２の表面をガード電極２１の表面から凹ませた非突出状態）で配設されている。このようにガード電極２１全体が絶縁層２１ｂで覆われ、かつ検出電極２２が開口部２１ａを臨む位置に配置されている構成のため、絶縁層２１ｂが検出電極２２における検出対象体４と対向する表面全体を覆う構成となっている。

電流電圧変換回路２３は、一例として、図１に示すように、非反転入力端子（第１の入力端子）が抵抗２３ａを介してガード電極２１に接続されると共に、反転入力端子（第２の入力端子）が検出電極２２に接続され、かつ抵抗２３ｂが帰還回路として反転入力端子と出力端子との間に接続された第１演算増幅器２３ｃを備えて構成されている。この電流電圧変換回路２３は、第１演算増幅器２３ｃが後述する正電圧Ｖｆ＋および負電圧Ｖｆ−の供給を受けて作動して、検出対象体４の交流電圧Ｖ１とガード電極２１の電圧（基準電圧）との電位差（交流の電位差。つまり、交流電圧Ｖ１の交流成分と基準電圧の交流成分との電位差）Ｖｄｉに起因して、この電位差Ｖｄｉに応じた電流値で検出対象体４と検出電極２２との間（具体的には、検出電極２２と抵抗２３ｂとを含む経路）に流れる検出電流（以下、電流信号ともいう）Ｉを検出電圧信号Ｖ２に変換して出力する。この場合、検出電圧信号Ｖ２は、その振幅が電流信号Ｉの振幅に比例して変化する。

積分回路２４は、一例として、非反転入力端子が抵抗２４ａを介してガード電極２１に接続されると共に、反転入力端子が入力抵抗２４ｂを介して第１演算増幅器２３ｃの出力端子に接続され、かつコンデンサ２４ｃが帰還回路として反転入力端子と出力端子との間に接続された第２演算増幅器２４ｄを備えて構成されている。この積分回路２４は、第２演算増幅器２４ｄが正電圧Ｖｆ＋および負電圧Ｖｆ−の供給を受けて作動して、検出電圧信号Ｖ２を積分することにより、検出対象体４の交流電圧Ｖ１とガード電極２１の電圧（基準電圧）との電位差Ｖｄｉに比例して電圧値が変化する積分信号Ｖ３を生成して出力する。なお、積分回路２４は、上記構成に代えて、ローパスフィルタで構成することもできる。

駆動回路２５は、フォトカプラ２６と共に積分回路２４の後段、つまり積分回路２４と電圧生成回路３４との間に配置されている。また、駆動回路２５は、一例としてベース端子が入力抵抗２５ａを介して第２演算増幅器２４ｄの出力端子に接続され、コレクタ端子がフォトカプラ２６に接続され、かつエミッタ端子が負電圧Ｖｆ−に接続されたトランジスタ（本例では一例としてＮＰＮ型のバイポーラトランジスタ）２５ｂで構成されている。フォトカプラ２６は、絶縁回路の一例である光絶縁素子に含まれるものであって、その一次側回路としての発光ダイオードは、カソード端子がトランジスタ２５ｂのコレクタ端子に接続され、アノード端子が正電圧Ｖｆ＋に接続されている。また、フォトカプラ２６の二次側回路としてのフォトトランジスタは、配線Ｗ１を介して本体回路部３と接続されている。この構成により、フォトカプラ２６が駆動回路２５で駆動されてリニア領域で作動することにより、積分信号Ｖ３の電圧値に応じて（ほぼ比例して）フォトカプラ２６におけるフォトトランジスタの抵抗値が変化する。したがって、このフォトカプラ２６が、後述する本体回路部３の抵抗３３と相俟って、積分回路２４から入力したアナログ信号である積分信号Ｖ３を、この積分信号Ｖ３と電気的に絶縁された新たなアナログ信号である積分信号Ｖ３ａに変換する。また、フォトカプラ２６に代えて、同じ光絶縁素子である光ＭＯＳ−ＦＥＴを使用することもできる。この場合、光ＭＯＳ−ＦＥＴは、その一次側回路としての発光ダイオードが上記したフォトカプラ２６の発光ダイオードと同様にしてトランジスタ２５ｂ等に接続され、その二次側回路としてのＦＥＴ対が配線Ｗ１を介して本体回路部３と接続される。

本体回路部３は、図１に示すように、一例として、主電源回路３１、ＤＣ／ＤＣコンバータ（以下、単に「コンバータ」ともいう）３２、電流電圧変換用の抵抗３３、電圧生成回路３４および電圧計３５を備えている。主電源回路３１は、例えば、バッテリーを備えて構成されて、本体回路部３の各構成要素３２，３４を作動させるための正電圧Ｖｄｄおよび負電圧Ｖｓｓ（グランドＧ１の電位を基準として生成される絶対値が同じで、互いの極性の異なる直流電圧）をそのバッテリーの直流電圧から生成して出力する。コンバータ３２は、一例として互いに電気的に絶縁された一次巻線および二次巻線を有する絶縁型のトランスと、このトランスの一次巻線を駆動する駆動回路と、トランスの二次巻線に誘起される交流電圧を整流平滑する直流変換部（いずれも図示せず）とを備えて、一次側に対して二次側が電気的に絶縁された絶縁型電源として構成されている。このコンバータ３２では、入力した正電圧Ｖｄｄおよび負電圧Ｖｓｓに基づいて駆動回路が作動して、正電圧Ｖｄｄが印加された状態にあるトランスの一次巻線を駆動して二次巻線に交流電圧を誘起させる。また、直流変換部が、この交流電圧を整流して平滑する。これにより、内部基準電位（内部グランド）を基準として、上記電圧（正電圧Ｖｆ＋および負電圧Ｖｆ−）がフローティング状態（グランドＧ１、正電圧Ｖｄｄおよび負電圧Ｖｓｓと電気的に分離された状態）で生成される。このようにして生成された正電圧Ｖｆ＋および負電圧Ｖｆ−は、上記の内部グランドがガード電極２１に電気的に接続された状態で、フローティング回路部２に供給される。なお、正電圧Ｖｆ＋および負電圧Ｖｆ−は、絶対値がほぼ同一で、極性が互いに異なる直流電圧として生成される。

抵抗３３は、一端が正電圧Ｖｄｄに接続されると共に、他端がフォトカプラ２６におけるフォトトランジスタのコレクタ端子に接続されている。これにより、抵抗３３とフォトトランジスタとが正電圧Ｖｄｄと負電圧Ｖｓｓとの間に直列に接続された状態となる。このため、フォトトランジスタの抵抗値が積分信号Ｖ３の電圧値に応じて変化したときには、正電圧Ｖｄｄおよび負電圧Ｖｓｓの電位差（Ｖｄｄ−Ｖｓｓ）が抵抗３３の抵抗値とフォトトランジスタの抵抗値とで分圧されることにより、上記した積分信号Ｖ３ａがフォトトランジスタのコレクタ端子に発生する。

電圧生成回路３４は、積分信号Ｖ３ａを入力して増幅することにより、電圧信号Ｖ４（つまり基準電圧）を生成して、ガード電極２１に印加する。この場合、電圧生成回路３４は、フローティング回路部２のガード電極２１、検出電極２２、電流電圧変換回路２３、積分回路２４、駆動回路２５およびフォトカプラ２６と共にフィードバックループを形成して、電位差Ｖｄｉを減少させるように積分信号Ｖ３ａを増幅する増幅動作を行うことにより、電圧信号Ｖ４を生成する。本例では、一例として、電圧生成回路３４は、交流増幅回路３４ａ、位相補償回路３４ｂおよび昇圧回路３４ｃを備えて構成されている。ここで、交流増幅回路３４ａは、積分信号Ｖ３ａを入力して増幅することにより、電圧信号Ｖ４ａを生成する。この場合、交流増幅回路３４ａは、積分信号Ｖ３ａの電圧値についての絶対値の増加・減少に対応して、電圧値の絶対値が変化する電圧信号Ｖ４ａを増幅動作によって生成する。位相補償回路３４ｂは、フィードバック制御動作の安定化（発振防止）を図るため、電圧信号Ｖ４ａを入力してその位相を調整して電圧信号Ｖ４ｂとして出力する。昇圧回路３４ｃは、一例として昇圧トランスを用いて構成されて、電圧信号Ｖ４ｂを所定の倍率で昇圧することにより（極性は変えずに絶対を増加させることにより）、電圧信号Ｖ４を生成してガード電極２１に印加する。電圧計３５は、この電圧信号Ｖ４の実効値を検出（測定）して出力する（一例として自らの表示部（不図示）に表示させる）。

次いで、電圧検出装置１による検出対象体４の交流電圧Ｖ１についての検出動作（測定動作）について説明する。

まず、検出電極２２が非接触の状態で検出対象体４に対向するように、フローティング回路部２（または電圧検出装置１全体）を検出対象体４の近傍に位置させる。これにより、図１に示すように、検出電極２２と検出対象体４との間に静電容量Ｃ０が形成された状態となる。この場合、静電容量Ｃ０の容量値は、検出電極２２と検出対象体４の距離に反比例して変化するが、フローティング回路部２を一旦配設した後は、温度などの環境が一定の条件下においては一定の（変動しない）値となる。また、静電容量Ｃ０の容量値が一般的に極めて小さい（例えば数ｐＦ〜数十ｐＦ程度）ため、交流電圧Ｖ１の周波数が数百Ｈｚ程度であったとしても、検出対象体４と検出電極２２との間のインピーダンスが十分に大きな値（数ＭΩ）となる。このため、この電圧検出装置１では、検出対象体４の交流電圧Ｖ１とガード電極２１の電圧（電圧信号Ｖ４の電圧）とが大きく異なる場合（電位差Ｖｄｉが大きい場合）においても、電流電圧変換回路２３を構成する第１演算増幅器２３ｃに入力耐圧の低い安価な製品を使用することができ、この構成においても、電位差Ｖｄｉによる第１演算増幅器２３ｃの破壊が回避されている。

次いで、電圧検出装置１の起動状態において、検出対象体４の交流電圧Ｖ１と、ガード電極２１の電圧（基準電圧。電圧信号Ｖ４の電圧）との電位差Ｖｄｉが増加しているとき（例えば、交流電圧Ｖ１の上昇に起因して電位差Ｖｄｉが増加しているとき）には、検出対象体４から検出電極２２を介して電流電圧変換回路２３に流れ込む（流入する）電流信号Ｉの電流量が増加する。この場合、電流電圧変換回路２３は、出力している検出電圧信号Ｖ２の電圧値を低下させる。積分回路２４では、この検出電圧信号Ｖ２の低下に起因して、第２演算増幅器２４ｄの出力端子からコンデンサ２４ｃを介して反転入力端子に向けて流れる電流が増加する。このため、積分回路２４は、積分信号Ｖ３の電圧を上昇させる。また、この積分信号Ｖ３の電圧上昇に伴い、駆動回路２５のトランジスタ２５ｂが深いオン状態に移行する。これにより、フォトカプラ２６では、その発光ダイオードに流れる電流が増加し、フォトトランジスタの抵抗が減少する。したがって、抵抗３３の抵抗値とフォトトランジスタの抵抗値とで電位差（Ｖｄｄ−Ｖｓｓ）が分圧されて生成される積分信号Ｖ３ａは、その電圧値が低下する。電圧生成回路３４は、この積分信号Ｖ３ａに基づいて、生成している電圧信号Ｖ４の電圧値を上昇させる。この電圧検出装置１では、このようにしてフィードバックループを構成する電流電圧変換回路２３、積分回路２４、駆動回路２５、フォトカプラ２６および本体回路部３が、検出対象体４の交流電圧Ｖ１の上昇を検出して、電圧信号Ｖ４の電圧値を上昇させるフィードバック制御動作を実行することにより、ガード電極２１の電圧（電圧信号Ｖ４の電圧）を交流電圧Ｖ１に追従させる。

また、交流電圧Ｖ１の低下に起因して電位差Ｖｄｉが増加したときには、検出電極２２を介して電流電圧変換回路２３から検出対象体４に流れ出る（流出する）電流信号Ｉの電流量が増加する。この際には、フィードバックループを構成する電流電圧変換回路２３等が上記のフィードバック制御動作とは逆の動作を実行して、電圧信号Ｖ４の電圧を低下させることにより、ガード電極２１の電圧（電圧信号Ｖ４の電圧）を交流電圧Ｖ１に追従させる。このようにして、電圧検出装置１では、ガード電極２１の電圧（電圧信号Ｖ４の電圧）を交流電圧Ｖ１に追従させるフィードバック制御動作が短時間に実行されて、ガード電極２１の電圧（第１演算増幅器２３ｃのバーチャルショートにより、検出電極２２の電圧でもある）が交流電圧Ｖ１に一致させられる。電圧計３５は、電圧信号Ｖ４の実効値（基準電圧。ガード電極２１の電圧）をリアルタイムで計測（検出）して表示する。したがって、この電圧計３５に表示される数値を観測することにより、検出対象体４の交流電圧Ｖ１が検出（測定）される。

このように、この電圧検出装置１では、検出電極２２を検出対象体４に対向させて配置した状態において、検出対象体４と検出電極２２との間に形成されている静電容量Ｃ０および検出電極２２を介して、交流電圧Ｖ１および電圧信号Ｖ４（基準電圧）の交流の電位差に応じた電流値で検出対象体４と電流電圧変換回路２３との間で流れる電流信号Ｉを電流電圧変換回路２３で検出電圧信号Ｖ２に変換し、この検出電圧信号Ｖ２（具体的には、検出電圧信号Ｖ２と基準電圧との電位差に基づいて流れる電流）を積分回路２４で積分して、検出電極２２の電圧（ガード電極２１の電圧）と検出対象体４の交流電圧Ｖ１との電位差Ｖｄｉに応じて振幅が変化する積分信号Ｖ３を生成し、この積分信号Ｖ３をフォトカプラ２６を用いて電気的に絶縁された積分信号Ｖ３ａに変換し、この積分信号Ｖ３ａに基づいて電圧生成回路３４が電圧信号Ｖ４を生成してガード電極２１に印加する。

したがって、この電圧検出装置１によれば、静電容量Ｃ０の容量値が一般的に極めて小さい（例えば数ｐＦ〜数十ｐＦ程度）ために、検出対象体４と検出電極２２との間のインピーダンスを十分に大きな値（数ＭΩ）とすることができる結果、電流電圧変換回路２３の入力インピーダンスを相対的に小さな値にできることから、電流電圧変換回路２３に過電圧が印加されにくく、電流電圧変換部ＣＶの電流電圧変換回路２３に入力耐圧の低い安価な製品を使用したとしても、具体的には電流電圧変換回路２３を構成する第１演算増幅器２３ｃに入力耐圧の低い安価な製品を使用したとしても、電位差Ｖｄｉによる第１演算増幅器２３ｃの破壊を回避することができる。

また、この電圧検出装置１によれば、絶縁回路としてフォトカプラ２６を使用したことにより、電流電圧変換回路２３と、その後段の回路とを任意の部位で簡易に電気的に絶縁する（分離する）ことができる。また、広い周波数範囲に亘ってフォトカプラ２６の周波数特性が良好なため、広い周波数範囲に亘る検出対象体４の交流電圧Ｖ１を精度良く検出（測定）することができる。なお、フォトカプラ２６等の光絶縁素子に代えてトランス（例えばパルストランス）を用いて絶縁回路を構成することもできるし、フォトカプラ２６とトランスとを並列に接続して絶縁回路を構成することもできる。この構成においては、トランスの一次巻線が絶縁回路の一次側回路として機能し、二次巻線が二次側回路として機能する。この場合、前者の構成では、一般的にトランスがフォトカプラ２６よりも高い周波数域で良好な周波数特性を有しているため、交流電圧Ｖ１の周波数が高い周波数に限定されているときには、トランスを使用することで、交流電圧Ｖ１を精度良く検出（測定）することができる。また、後者の構成では、低周波数域側ではフォトカプラ２６が主として作動し、高周波数域側ではトランスが主として作動することにより、絶縁回路の周波数特性を広帯域化することができる結果、一層広い周波数範囲に亘る検出対象体４の交流電圧Ｖ１を精度良く検出（測定）することができる。

また、この電圧検出装置１によれば、少なくとも検出電極２２の後段の回路から絶縁回路（フォトカプラ２６）の一次側回路までの間の回路、本例では電流電圧変換回路２３、積分回路２４、駆動回路２５およびフォトカプラ２６をガード電極２１内に収容して、これらをガード電極２１で覆う構成としたことにより、外部からの電界の影響をこれら回路が受けにくくすることができる結果、交流電圧Ｖ１の検出精度（測定精度）を向上させることができる。

また、この電圧検出装置１によれば、ガード電極２１内であって、ガード電極２１に形成された開口部２１ａを臨む位置に、開口部２１ａから突出しない状態（非突出状態）で検出電極２２を配置したことにより、外部の電界の影響を検出電極２２が受けにくくすることができる結果、交流電圧Ｖ１の検出精度（測定精度）を一層向上させることができる。

また、この電圧検出装置１によれば、検出電極２２における検出対象体４と対向する表面全体を絶縁物としての絶縁層２１ｂで覆う構成としたことにより、検出対象体４と検出電極２２との短絡を確実に防止することができる。

なお、本発明は、上記の構成に限定されない。上記の電圧検出装置１では、ガード電極２１内であって、ガード電極２１に形成された開口部２１ａを臨む位置に、開口部２１ａから突出しない状態（ガード電極２１の表面から凹ませた状態）で検出電極２２を配置する構成を採用したが、外部からの電界の影響が少ない場合には、検出電極２２を開口部２１ａ内にガード電極２１とほぼ面一の状態または一部が突出する状態で取り付ける構成や、検出電極２２をガード電極２１の外表面に開口部２１ａを覆うようにして取り付ける構成を採用することもできる。なお、いずれの構成においても、検出電極２２とガード電極２１とを電気的に絶縁するのは勿論である。また、ガード電極２１全体を絶縁層２１ｂで覆う構成について上記したが、検出対象体４との接触の可能性の高い検出電極２２だけを絶縁層２１ｂで覆い、他の部位を覆わない構成を採用することもできる。

また、主電源回路３１が外部から交流電圧の供給を受けて正電圧Ｖｄｄおよび負電圧Ｖｓｓを生成する構成の場合には、コンバータ３２は、正電圧Ｖｄｄおよび負電圧Ｖｓｓの供給を受けて正電圧Ｖｆ＋および負電圧Ｖｆ−を生成する構成（ＤＣからＤＣを生成する構成）に代えて、主電源回路３１と同様に外部から交流電圧の供給を受けて正電圧Ｖｆ＋および負電圧Ｖｆ−を生成する構成とすることもできる。なお、この構成（ＡＣからＤＣを生成する構成）においても、コンバータ３２は、上記した例と同様にトランスを使用することにより、一次側に対して二次側が電気的に絶縁された絶縁型電源として構成する。

また、例えば、フォトカプラ２６をその駆動回路２５と共に積分回路２４の後段に配置して、積分信号Ｖ３をこの積分信号Ｖ３と電気的に絶縁された積分信号Ｖ３ａに変換する構成を採用した例について上記したが、フォトカプラ２６をその駆動回路２５と共に積分回路２４の前段、すなわち、電流電圧変換回路２３と積分回路２４との間に配置して、検出電圧信号Ｖ２をこの検出電圧信号Ｖ２と電気的に絶縁された新たな検出電圧信号に変換して積分回路２４に出力する構成を採用することもできる。また、本体回路部３と電圧生成回路３４との間に、駆動回路２５、フォトカプラ２６、および積分回路２４以外の回路を適宜追加する構成を採用することもできるが、この構成を採用したときには、絶縁回路（光絶縁素子やトランス）は、電流電圧変換回路２３と電圧生成回路３４との間に存在するいずれかの回路において生成された信号を入力し、この入力した信号を電気的に絶縁しつつ出力するように、この信号の経路に介装される。また、前述したようにガード電極２１で覆うべき部位は、検出電極２２の後段の回路（本例では電流電圧変換回路２３）からフォトカプラ２６の一次側回路、つまり絶縁回路の一次側回路までの回路となる。このため、絶縁回路の位置を上記のように変更した場合には、絶縁回路の配置に応じてガード電極２１で覆うべき回路が変わることになる。例えば、絶縁回路であるフォトカプラ２６をその駆動回路２５と共に積分回路２４の前段に配置する構成では、電流電圧変換回路２３、駆動回路２５およびフォトカプラ２６の一次側回路をガード電極２１で覆う構成とする。また、電圧信号Ｖ４の実効値を電圧計３５で検出（測定）して出力する構成と共に、またはこの構成に代えて、例えば電圧信号Ｖ４をサンプリングして、その波形を表示部に表示させるＤＳＰ（デジタル信号処理部）を備える構成を採用することもできる。

また、電流電圧変換部ＣＶは上記の構成に代えて、図４や図５に示す構成を採用して実現することもできる。具体的には、図４に示す電流電圧変換部ＣＶでは、電流電圧変換回路２３は、ボルテージフォロアに構成された第１演算増幅器２３ｃ、および第１演算増幅器２３ｃの非反転入力端子とガード電極２１（基準電圧部）との間に配置された抵抗２３ｄで構成されている。これにより、この抵抗２３ｄで電流信号Ｉを電圧Ｖ５に変換することができ、この電圧Ｖ５（抵抗２３ｄの両端間に発生する電圧）をバッファ（倍率が１倍の増幅器）として機能する第１演算増幅器２３ｃ（増幅器）が検出電圧信号Ｖ２として出力する。また、図５に示す電流電圧変換部ＣＶでは、電流電圧変換回路２３は、第１演算増幅器２３ｃ、第１演算増幅器２３ｃの非反転入力端子とガード電極２１（基準電圧部）との間に配置された抵抗２３ｄ、第１演算増幅器２３ｃの反転入力端子とガード電極２１との間に配置された抵抗２３ｅ、および第１演算増幅器２３ｃの出力端子と反転入力端子との間に帰還回路として配置された抵抗２３ｂで構成されている。これにより、抵抗２３ｄで電流信号Ｉを電圧Ｖ５に変換することができ、この電圧Ｖ５（抵抗２３ｄの両端間に発生する電圧）を非反転増幅器として機能する第１演算増幅器２３ｃ（増幅器）が検出電圧信号Ｖ２として出力する。したがって、図４，５に示す構成の電流電圧変換部ＣＶを採用した電圧検出装置１においても、図１に示す構成の電流電圧変換部ＣＶを採用した電圧検出装置１と同様の作用効果を奏することができる。

また、電流電圧変換回路２３と積分回路２４とで電流電圧変換部ＣＶを構成する例について上記したが、図６に示すように、電流電圧変換部ＣＶを１つの積分回路２７で構成することもできる。積分回路２７は、電流電圧変換回路の機能と積分回路の機能とを有し，一例として、図１に示す電流電圧変換回路２３の構成を基本構成として、その抵抗２３ｂにコンデンサ２７ａを並列接続して構成されている。この場合、コンデンサ２７ａは、一例として０．０１μＦ程度のコンデンサで構成され、抵抗２３ｂは、例えば１ＭΩ程度の高い抵抗値の抵抗で構成されている。このため、この積分回路２７では、主としてコンデンサ２７ａに電流信号Ｉが流れることにより、電流電圧変換動作と同時に積分動作が行われて、検出対象体４の交流電圧Ｖ１とガード電極２１の電圧（基準電圧）との電位差Ｖｄｉに比例して電圧値が変化する積分信号Ｖ３が生成される。したがって、図６に示す構成の電流電圧変換部ＣＶを採用した電圧検出装置１においても、図１に示す構成の電流電圧変換部ＣＶを採用した電圧検出装置１と同様の作用効果を奏することができる。なお、この積分回路２７では、コンデンサ２７ａのみでは直流付近での帰還量が著しく低下してゲインが極端に大きくなり、バイアス電流によるオフセットで第１演算増幅器２３ｃが飽和する虞があるため、抵抗２３ｂはダイナミックレンジの低下を抑制するものとして機能している。また、第１演算増幅器２３ｃの非反転入力端子とガード電極２１とを抵抗２３ａを介して接続しているが、直接接続する構成を採用することもできる。

また、フローティング回路部２において生成されたアナログ信号である積分信号Ｖ３を、積分信号Ｖ３と電気的に絶縁されたアナログ信号である積分信号Ｖ３ａとして本体回路部３に出力する構成を採用した電圧検出装置１について上記したが、積分信号Ｖ３をデジタル信号に変換して本体回路部３に出力する構成を採用することもできる。以下、図７，８を参照して、この構成を採用した電圧検出装置１Ａ，１Ｂについて説明する。なお、上記した電圧検出装置１と同一の構成については同一の符号を付して重複する説明を省略する。

最初に、電圧検出装置１Ａについて説明する。電圧検出装置１Ａは、図７に示すように、フローティング回路部２Ａおよび本体回路部３Ａを備え、検出対象体４に生じている交流電圧Ｖ１を非接触で検出可能（測定可能）に構成されている。フローティング回路部２Ａは、同図に示すように、ガード電極２１、検出電極２２、電流電圧変換部ＣＶ、バッファアンプ２８、Ａ／Ｄ変換回路２９および絶縁回路２６Ａを備えている。電流電圧変換部ＣＶは、図１、図４、図５および図６に示されているいずれの回路で構成してもよいが、本例では一例として図６に示す積分回路２７を採用して構成されている。バッファアンプ２８は、高入力インピーダンス、かつ低出力インピーダンスのアンプで構成されて、積分回路２７から出力される積分信号Ｖ３を入力して低インピーダンスで出力する。Ａ／Ｄ変換回路２９は、Ａ／Ｄコンバータで構成されて、積分信号Ｖ３を所定のサンプリング周期（交流電圧Ｖ１の周期に対して十分に短い周期）でサンプリングして、積分信号Ｖ３の電圧波形を示すデジタルデータＤ１に変換して出力する。絶縁回路２６Ａは、デジタルアイソレータ（以下、「デジタルアイソレータ２６Ａ」ともいう）を使用して構成されている。デジタルアイソレータ２６Ａは、デジタル信号を入出力間で電気的に絶縁して伝達するデバイスであって、例えば、フォトトランジスタやフォトカプラといった光絶縁式アイソレータを用いて構成されたものや、磁気結合式アイソレータを用いて構成されたものが存在する。本例では、デジタルアイソレータ２６Ａは、Ａ／Ｄ変換回路２９から出力されるデジタルデータＤ１を電気的に絶縁されたデジタルデータＤ１ａに変換して、配線Ｗ１を介して本体回路部３Ａに出力する。

本体回路部３Ａは、図７に示すように、一例として、主電源回路３１、ＤＣ／ＤＣコンバータ３２、電圧生成回路３４Ａおよび電圧計３５を備えている。電圧生成回路３４Ａは、処理部３４ｄ、Ｄ／Ａ変換回路３４ｅおよび昇圧回路３４ｃを備えている。処理部３４ｄは、ＣＰＵやＤＳＰ（デジタル信号処理部）で構成されて、上記した電圧検出装置１の交流増幅回路３４ａおよび位相補償回路３４ｂにおいて実施されていた増幅処理および位相の調整処理などを、入力したデジタルデータＤ１ａに対してデジタル処理にて実行して、新たなデジタルデータＤ２として出力する。Ｄ／Ａ変換回路３４ｅは、このデジタルデータＤ２を入力してアナログ信号に変換することにより、位相補償回路３４ｂで生成していた電圧信号Ｖ４ｂと同じ信号を生成して出力する。昇圧回路３４ｃは、この電圧信号Ｖ４ｂを所定の倍率で昇圧することにより、電圧信号Ｖ４を生成してガード電極２１に印加する。

したがって、この電圧検出装置１Ａによっても、電圧検出装置１と同様にして、容量値の一般的に極めて小さい静電容量Ｃ０を介して検出対象体４の交流電圧Ｖ１を検出（測定）することができるため、電流電圧変換部ＣＶの電流電圧変換回路２３を構成する第１演算増幅器２３ｃに入力耐圧の低い安価な製品を使用したとしても、電位差Ｖｄｉによる第１演算増幅器２３ｃの破壊を回避することができる。また、この電圧検出装置１Ａでは、絶縁回路としてデジタルアイソレータ２６Ａを使用して、積分回路２７から出力される積分信号Ｖ３をデジタルデータＤ１に変換すると共に、このデジタルデータＤ１を電気的に絶縁してデジタルデータＤ１ａとして本体回路部３Ａに出力するため、アナログ信号として積分信号Ｖ３を出力する構成と比較して、積分信号Ｖ３についての情報（電圧波形）を伝送路（配線Ｗ１）の温度や経時変化などの影響を受けることなく高精度で本体回路部３Ａに伝達することができる結果、交流電圧Ｖ１の検出精度（測定精度）を向上させることができる。

なお、図示はしないが、電圧生成回路を、Ｄ／Ａ変換回路３４ｅ、および電圧検出装置１の電圧生成回路３４の構成要素（交流増幅回路３４ａ、位相補償回路３４ｂおよび昇圧回路３４ｃ）で構成して、Ｄ／Ａ変換回路３４ｅがデジタルデータＤ１ａを直接入力すると共にアナログ信号に変換し、このアナログ信号に対して、交流増幅回路３４ａ、位相補償回路３４ｂおよび昇圧回路３４ｃが電圧検出装置１と同様に動作して、電圧信号Ｖ４を生成する構成を採用することもできる。

次に、電圧検出装置１Ｂについて説明する。なお、電圧検出装置１，１Ａと同一の構成については同一の符号を付して重複する説明を省略する。

電圧検出装置１Ｂは、図８に示すように、フローティング回路部２Ｂおよび本体回路部３Ｂを備え、検出対象体４に生じている交流電圧Ｖ１を非接触で検出可能（測定可能）に構成されている。フローティング回路部２Ｂは、同図に示すように、ガード電極２１、検出電極２２、電流電圧変換部ＣＶ、バッファアンプ２８、ＰＷＭ信号生成回路２９Ａおよび絶縁回路２６Ａ（デジタルアイソレータ２６Ａ）を備えている。電流電圧変換部ＣＶは、電圧検出装置１Ａと同様にして、一例として図６に示す積分回路２７を採用して構成されている。バッファアンプ２８は、積分信号Ｖ３を入力して低インピーダンスで出力する。ＰＷＭ信号生成回路２９Ａは、入力した積分信号Ｖ３をパルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）することにより、積分信号Ｖ３の電圧値に応じてパルス幅が変化するパルス信号（二値化信号。ＨｉｇｈレベルおよびＬｏｗレベルが所定の電圧値に規定された信号）Ｓｐを生成して出力する。ＰＷＭ信号生成回路２９Ａは、本例では一例として、一定の周期の三角波を生成する三角波生成回路、およびこの三角波と入力した積分信号Ｖ３とを比較してパルス信号Ｓｐを生成するコンパレータ（いずれも図示せず）を備えて構成されている。本例では一例として、ＰＷＭ信号生成回路２９Ａは、積分信号Ｖ３の電圧値が上昇したときにはパルス幅が減少し、積分信号Ｖ３の電圧値が低下したときにはパルス幅が増加するパルス信号Ｓｐを三角波と同一周期で生成する。デジタルアイソレータ２６Ａは、このパルス信号Ｓｐを電気的に絶縁されたパルス信号Ｓｐａに変換して、配線Ｗ１を介して本体回路部３Ｂに出力する。

本体回路部３Ｂは、図８に示すように、一例として、主電源回路３１、ＤＣ／ＤＣコンバータ３２、電圧生成回路３４Ｂ、および電圧計３５を備えている。電圧生成回路３４Ｂは、本例では一例として、同図に示すように、パルス信号Ｓｐａによってオン・オフ制御されるスイッチング素子を備えて構成された駆動回路３４ｆ、一次巻線および二次巻線を有すると共に一次巻線が駆動回路３４ｆによって駆動される昇圧トランス３４ｇ、およびこの昇圧トランス３４ｇの二次巻線に誘起される交流電圧を整流平滑することで電圧信号Ｖ４を生成する直流変換回路３４ｈを備え、昇圧回路として構成されている。この構成により、電圧生成回路３４Ｂは、パルス信号Ｓｐａのパルス幅が減少したときにはスイッチング素子のオン期間が短く制御されることで、電圧信号Ｖ４を低下させ、パルス信号Ｓｐａのパルス幅が増加したときにはスイッチング素子のオン期間が長く制御されることで、電圧信号Ｖ４を上昇させる。また、電圧生成回路３４Ｂは、この電圧信号Ｖ４をガード電極２１に印加する。

したがって、この電圧検出装置１Ｂによっても、電圧検出装置１，１Ａと同様にして、容量値の一般的に極めて小さい静電容量Ｃ０を介して検出対象体４の交流電圧Ｖ１を検出（測定）することができるため、電流電圧変換部ＣＶの積分回路２７を構成する第１演算増幅器２３ｃに入力耐圧の低い安価な製品を使用したとしても、電位差Ｖｄｉによる第１演算増幅器２３ｃの破壊を回避することができる。また、この電圧検出装置１Ｂでは、電圧検出装置１Ａと同様にして、絶縁回路としてデジタルアイソレータ２６Ａを使用して、積分回路２７から出力される積分信号Ｖ３を二値化信号であるパルス信号Ｓｐに変換すると共に、このパルス信号Ｓｐを電気的に絶縁してパルス信号Ｓｐａとして本体回路部３Ｂに出力するため、アナログ信号として積分信号Ｖ３を出力する構成と比較して、積分信号Ｖ３についての情報（電圧波形）を伝送路（配線Ｗ１）の温度や経時変化などの影響を受けることなく高精度で本体回路部３Ｂに伝達することができる結果、交流電圧Ｖ１の検出精度（測定精度）を向上させることができる。

次に、上記した電圧検出装置１、電圧検出装置１Ａまたは電圧検出装置１Ｂを複数利用した線間電圧検出装置５１について説明する。なお、線間電圧検出装置５１は、電圧検出装置１のみ、または電圧検出装置１Ａのみ、または電圧検出装置１Ｂのみで構成することもできるし、電圧検出装置１、電圧検出装置１Ａおよび電圧検出装置１Ｂから選択された２種類の装置、さらに全種類の装置を混ぜて構成することもできるが、以下では、一例として電圧検出装置１のみで構成する例を挙げて説明する。

最初に、線間電圧検出装置５１について、図面を参照して説明する。なお、以下では、三相（Ｒ相、Ｓ相およびＴ相）三線式の交流電路（以下、「電路」ともいう）Ｒ，Ｓ，Ｔの線間電圧を検出（測定）する例について説明する。

線間電圧検出装置５１は、一例として、図９に示すように、電路Ｒ，Ｓ，Ｔの数と同数（３つ）の電圧検出装置１（以下、各電路Ｒ，Ｓ，Ｔに対応させて電圧検出装置１ｒ，１ｓ，１ｔ（以下、特に区別しないときには「電圧検出装置１」ともいう）、算出部５２、および表示部５３を備え、電路Ｒ，Ｓ間の線間電圧Ｖｒｓ、電路Ｓ，Ｔ間の線間電圧Ｖｓｔ、および電路Ｒ，Ｔ間の線間電圧Ｖｒｔを非接触で検出可能（測定可能）に構成されている。

各電圧検出装置１は、図９に示すように、上記したフローティング回路部２および本体回路部３をそれぞれ備えて同一に構成されて、各電路Ｒ，Ｓ，Ｔを検出対象体としてこれらの交流電圧Ｖｒ，Ｖｓ，Ｖｔ（検出対象交流電圧）に自らの電圧信号Ｖ４をフィードバック制御動作を実行して一致させる。また、本例の各電圧検出装置１ｒ，１ｓ，１ｔでは、電圧計３５が、検出（測定）した電圧信号Ｖ４の波形を示す電圧データＤｖａ，Ｄｖｂ，Ｄｖｃを出力する。以下、電圧データＤｖａ，Ｄｖｂ，Ｄｖｃについては、特に区別しないときには「電圧データＤｖ」ともいう。

算出部５２は、ＣＰＵおよびメモリ（いずれも図示せず）を備えた算出回路で構成されて、各電圧検出装置１から出力された電圧データＤｖに基づいて、線間電圧を求める（算出）する線間電圧算出処理を実行する。また、算出部５２は、線間電圧算出処理の結果を表示部５３に表示させる。表示部５３は、本例では、液晶ディスプレイなどのモニタ装置で構成されている。なお、プリンタなどの印字装置で構成することもできる。また、各本体回路部３は、後述するように互いのグランドＧ１同士が接続される。また、算出部５２および表示部５３は、３つの本体回路部３のうちのいずれか１つの本体回路部３に含まれている主電源回路３１から正電圧Ｖｄｄおよび負電圧Ｖｓｓの供給を受けて作動する。この構成により、各フローティング回路部２、各本体回路部３、算出部５２および表示部５３は、大地からフローティングされた状態となっている。

次いで、線間電圧検出装置５１の検出動作（測定動作）について説明する。

まず、検出（測定）に際して、図９に示すように、電圧検出装置１ｒで電路Ｒの交流電圧Ｖｒを検出（測定）するため、そのフローティング回路部２を電路Ｒに近づけると共に、その検出電極２２を対応する電路Ｒに対向させる。同様にして、他の電圧検出装置１ｓ，１ｔについても、電路Ｓ，Ｔの交流電圧Ｖｓ，Ｖｔを検出（測定）するため、各フローティング回路部２の検出電極２２を対応する電路Ｓ，Ｔにそれぞれ対向させる。これにより、各検出電極２２と各電路Ｒ，Ｓ，Ｔとの間に静電容量Ｃ０（図１参照）がそれぞれ形成された状態となる。この場合、各静電容量Ｃ０の容量値は、各検出電極２２と電路Ｒ，Ｓ，Ｔの芯線の距離に反比例して変化するが、フローティング回路部２を配設し終えた後は、湿度などの環境条件が一定のもとでは一定となる（変動しない）。また、静電容量Ｃ０の容量値が一般的に極めて小さい（例えば数ｐＦ〜数十ｐＦ程度）ために、電路Ｒ，Ｓ，Ｔと各検出電極２２との間のインピーダンスが十分に大きな値（数ＭΩ）となる。これにより、線間電圧検出装置５１においても、各電路Ｒ，Ｓ，Ｔと、対応する各検出電極２２との間の電位差Ｖｄｉが大きい場合であっても、電路Ｒ，Ｓ，Ｔの交流電圧Ｖｒ，Ｖｓ，Ｖｔによって、各電圧検出装置１の第１演算増幅器２３ｃが破壊される事態が防止されている。また、各電圧検出装置１のグランドＧ１同士を接続（短絡）することにより、各電圧検出装置１のグランドＧ１の電位を共通化する。

次いで、線間電圧検出装置５１の起動状態において、電圧検出装置１ｒでは、フィードバックループを構成する電流電圧変換回路２３、積分回路２４、駆動回路２５、フォトカプラ２６および本体回路部３が、電路Ｒの交流電圧Ｖｒの変化に対応させて、電圧信号Ｖ４の電圧値を変化させるフィードバック制御動作を実行することにより、ガード電極２１の電圧（電圧信号Ｖ４の電圧および検出電極２２の電圧でもある）を交流電圧Ｖｒに追従させる。また、他の電圧検出装置１ｓ，１ｔでも、フィードバックループを構成する電流電圧変換回路２３、積分回路２４、駆動回路２５、フォトカプラ２６および本体回路部３が、電路Ｓ，Ｔの交流電圧Ｖｓ，Ｖｔの変化に対応させて、電圧信号Ｖ４の電圧値を変化させるフィードバック制御動作を実行することにより、それぞれのガード電極２１の電圧（電圧信号Ｖ４の電圧および検出電極２２の電圧でもある）を交流電圧Ｖｓ，Ｖｔに追従させる。また、各電圧検出装置１の電圧計３５は、検出（測定）した電圧信号Ｖ４の電圧、すなわち各電路Ｒ，Ｓ，Ｔの交流電圧Ｖｒ，Ｖｓ，Ｖｔの波形を示す電圧データＤｖａ，Ｄｖｂ，Ｄｖｃを連続して出力する。

算出部５２は、各電圧検出装置１から出力された各電圧データＤｖａ，Ｄｖｂ，Ｄｖｃを入力してメモリに記憶する。次いで、算出部５２は、線間電圧算出処理を実行する。具体的には、算出部５２は、各電圧データＤｖａ，Ｄｖｂの差分電圧を算出することにより、各電路Ｒ，Ｓ間の線間電圧Ｖｒｓを求める（算出する）。また、算出部５２は、同様にして、各電圧データＤｖｂ，Ｄｖｃの差分電圧を算出することにより、各電路Ｓ，Ｔ間の線間電圧Ｖｓｔを求め（算出し）、各電圧データＤｖａ，Ｄｖｃの差分電圧を算出することにより、各電路Ｒ，Ｔ間の線間電圧Ｖｒｔを求める（検出する）。この場合、前述したように、各電圧検出装置１は共通化されたグランドＧ１を基準として各電路Ｒ，Ｓ，Ｔの交流電圧Ｖｒ，Ｖｓ，Ｖｔを検出（測定）するため、基準電位がどのような電位であったとしても、各交流電圧Ｖｒ，Ｖｓ，Ｖｔの差分電圧を算出することにより、各線間電圧Ｖｒｓ，Ｖｓｔ，Ｖｒｔが正確に求められる（算出）される。また、算出部５２は、算出した線間電圧Ｖｒｓ，Ｖｓｔ，Ｖｒｔを表示部５３に表示させる。

このように、この線間電圧検出装置５１によれば、電圧検出装置１を使用したことにより、各電圧検出装置１における電流電圧変換回路２３を構成する第１演算増幅器２３ｃに入力耐圧の低い安価な製品を使用したとしても、電位差Ｖｄｉによる第１演算増幅器２３ｃの破壊を回避することができるため、装置コストの低減を図りつつ、線間電圧Ｖｒｓ，Ｖｓｔ，Ｖｒｔを検出（測定）することができる。

なお、本発明は、上記の構成に限定されない。例えば、主電源回路３１およびコンバータ３２をそれぞれ備えた同一構成の電圧検出装置１を複数使用した例について上記したが、複数の電圧検出装置１のうちの１つに主電源回路３１およびコンバータ３２を配置し、この電圧検出装置１から残りの電圧検出装置１に対して正電圧Ｖｄｄ、負電圧Ｖｓｓ、正電圧Ｖｆ＋および負電圧Ｖｆ−を供給する構成を採用することもできる。

１，１Ａ，１Ｂ，１ｒ，１ｓ，１ｔ 電圧検出装置
２，２Ａ，２Ｂ フローティング回路部
３，３Ａ，３Ｂ 本体回路部
４ 検出対象体
２１ ガード電極
２１ａ 開口部
２１ｂ 絶縁層
２２ 検出電極
２３ 電流電圧変換回路
２３ｃ 第１演算増幅器
２３ｄ 抵抗
２４ 積分回路
２６ フォトカプラ
２６Ａ デジタルアイソレータ
３４，３４Ａ，３４Ｂ 電圧生成回路
５１ 線間電圧検出装置
５２ 算出部
ＣＶ 電流電圧変換部
Ｉ 電流信号
Ｒ，Ｓ，Ｔ 電路
Ｖ１，Ｖｒ，Ｖｓ，Ｖｔ 交流電圧
Ｖ２ 検出電圧信号
Ｖ３，Ｖ３ａ 積分信号
Ｖｄｉ 電位差
Ｖｒｓ，Ｖｒｔ，Ｖｓｔ 線間電圧

Claims (9)

1. 検出対象体に生じている検出対象交流電圧を検出する電圧検出装置であって、
   前記検出対象体に対向して配設される検出電極と、
   第１の入力端子が基準電圧に規定されると共に、第２の入力端子が前記検出電極に直接または間接に接続されて、当該検出電極と当該第２の入力端子に接続された帰還回路とを含む経路において前記検出対象交流電圧と当該基準電圧との間の交流の電位差に応じた電流値で流れる検出電流を検出電圧信号に変換して出力する演算増幅器を有する電流電圧変換回路と、
   前記検出電圧信号を積分して前記電位差に応じて振幅が変化する積分信号を出力する積分回路と、
   前記積分回路の前段または後段に配設されて、前記検出電圧信号および前記積分信号のうちの一方を入力すると共に電気的に絶縁して出力する絶縁回路と、
   前記電位差が減少するように前記積分信号に基づく信号を増幅して前記基準電圧を生成する電圧生成回路とを備えている電圧検出装置。
2. 検出対象体に生じている検出対象交流電圧を検出する電圧検出装置であって、
   前記検出対象体に対向して配設される検出電極と、
   前記検出電極と基準電圧の部位との間に配設されると共に前記検出対象交流電圧と当該基準電圧との間の交流の電位差に応じた電流値で流れる検出電流を電圧信号に変換する検出部、および当該電圧信号をインピーダンス変換して検出電圧信号として出力する増幅器を有する電流電圧変換回路と、
   前記検出電圧信号を積分して前記電位差に応じて振幅が変化する積分信号を出力する積分回路と、
   前記積分回路の前段または後段に配設されて、前記検出電圧信号および前記積分信号のうちの一方を入力すると共に電気的に絶縁して出力する絶縁回路と、
   前記電位差が減少するように前記積分信号に基づく信号を増幅して前記基準電圧を生成する電圧生成回路とを備えている電圧検出装置。
3. 検出対象体に生じている検出対象交流電圧を検出する電圧検出装置であって、
   前記検出対象体に対向して配設される検出電極と、
   第１の入力端子が基準電圧に規定されると共に、第２の入力端子が前記検出電極に直接または間接に接続されて、当該検出電極と当該第２の入力端子に接続された帰還回路とを含む経路において前記検出対象交流電圧と当該基準電圧との間の交流の電位差に応じた電流値で流れる検出電流を積分することにより、当該電位差に応じて振幅が変化する積分信号を出力する演算増幅器を有する積分回路と、
   前記積分信号を入力すると共に電気的に絶縁して出力する絶縁回路と、
   前記電位差が減少するように前記積分信号に基づく信号を増幅して前記基準電圧を生成する電圧生成回路とを備えている電圧検出装置。
4. 前記絶縁回路は、光絶縁素子および／またはトランスを備えて構成されている請求項１から３のいずれかに記載の電圧検出装置。
5. 前記絶縁回路は、デジタルアイソレータを備えて構成されている請求項１から３のいずれかに記載の電圧検出装置。
6. 前記基準電圧に規定されたガード電極を備え、前記検出電極の後段の回路から前記絶縁回路の一次側回路までの間が当該ガード電極によって覆われている請求項１から５のいずれかに記載の電圧検出装置。
7. 前記ガード電極に開口部が形成され、
   前記検出電極は、前記ガード電極内における前記開口部を臨む位置に、当該開口部から突出しない状態で配置されている請求項６記載の電圧検出装置。
8. 前記検出電極における前記検出対象体と対向する表面全体を覆う絶縁物を備えている請求項１から７のいずれかに記載の電圧検出装置。
9. 前記検出対象体としての対応する複数の電路に前記検出電極が対向可能に構成されて当該各電路に生じている交流電圧を前記検出対象交流電圧としてそれぞれ検出可能な複数の請求項１から８のいずれかに記載の電圧検出装置と、
   前記複数の電圧検出装置のうちの一対の電圧検出装置によって検出された２つの前記電路の前記交流電圧の差分電圧を算出して当該２つの電路間の線間電圧を求める算出部とを備えている線間電圧検出装置。

Images