JP2010019900A - プラズマディスプレイパネルの駆動方法 - Google Patents
プラズマディスプレイパネルの駆動方法 Download PDFInfo
- Publication number
- JP2010019900A JP2010019900A JP2008177898A JP2008177898A JP2010019900A JP 2010019900 A JP2010019900 A JP 2010019900A JP 2008177898 A JP2008177898 A JP 2008177898A JP 2008177898 A JP2008177898 A JP 2008177898A JP 2010019900 A JP2010019900 A JP 2010019900A
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- pulse
- subfield
- sustain
- row electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Gas-Filled Discharge Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】暗コントラストを向上させることが可能なプラズマディスプレイパネルの駆動方法を提供することを目的とする。
【解決手段】表示ラインを担う複数の行電極対と複数の列電極との各交叉部に放電セルが形成されているプラズマディスプレイパネルを以下の如く駆動する。すなわち、映像信号における単位表示期間内の先頭サブフィールド及びこの先頭サブフィールドに後続する後続サブフィールド各々のアドレス行程では、放電セル各々を選択的に点灯モードの状態に設定する書込アドレスを実行する。この際、先頭サブフィールドのアドレス行程では、行電極対各々の一方の行電極に順次、走査パルスを印加すると共に、走査パルスと同一極性のピーク電位を有するベースパルスを行電極対各々の他方の行電極に夫々印加することにより、放電セルを選択的に点灯モードの状態に設定する為の書込アドレス放電を生起させる。
【選択図】 図8
【解決手段】表示ラインを担う複数の行電極対と複数の列電極との各交叉部に放電セルが形成されているプラズマディスプレイパネルを以下の如く駆動する。すなわち、映像信号における単位表示期間内の先頭サブフィールド及びこの先頭サブフィールドに後続する後続サブフィールド各々のアドレス行程では、放電セル各々を選択的に点灯モードの状態に設定する書込アドレスを実行する。この際、先頭サブフィールドのアドレス行程では、行電極対各々の一方の行電極に順次、走査パルスを印加すると共に、走査パルスと同一極性のピーク電位を有するベースパルスを行電極対各々の他方の行電極に夫々印加することにより、放電セルを選択的に点灯モードの状態に設定する為の書込アドレス放電を生起させる。
【選択図】 図8
Description
プラズマディスプレイパネルの駆動方法に関する。
現在、薄型表示装置として、AC型(交流放電型)のプラズマディスプレイパネル(以下、PDPと称する)が製品化されてきている。PDP内には、2枚の基板、すなわち前面透明基板及び背面基板が所定間隙を介して対向配置されている。表示面としての上記前面透明基板の内面(背面基板と対向する面)には、互いに対をなして夫々画面左右方向に伸長する行電極対の複数が形成されている。更に、かかる前面透明基板の内面には、行電極対の各々を被覆する誘電体層が形成されている。一方、背面基板側には、行電極対と交叉するように画面上下方向に伸長する列電極の複数が形成されている。上記表示面側から見た場合、行電極対と列電極との交叉部に、画素に対応した放電セルが形成されている。
このようなPDPに対して、入力映像信号に対応した中間調の表示輝度を得るべく、サブフィールド法を用いた階調駆動を実施する。
サブフィールド法に基づく階調駆動では、発光を実施すべき回数(又は期間)が夫々に割り当てられている複数のサブフィールド各々にて、1フィールド分の映像信号に対する表示駆動を実施する。各サブフィールドでは、アドレス行程と、サスティン行程とを順次実行する。アドレス行程では、入力映像信号に応じて、選択的に各放電セル内の行電極及び列電極間で選択放電を生起させて所定量の壁電荷を形成(又は消去)させる。サスティン行程では、所定量の壁電荷が形成されている放電セルのみを繰り返し放電させてその放電に伴う発光状態を維持する。更に、少なくとも先頭のサブフィールドにおいて上記アドレス行程に先立ち、リセット行程を実行する。かかるリセット行程では、全ての放電セル内において、対を為す行電極間にリセット放電を生起させることにより全放電セル内に残留する壁電荷の量を初期化する。
ここで、上記リセット放電は比較的強い放電であり、且つ表示すべき画像の内容には何ら関与しないものである為、この放電に伴う発光が画像のコントラストを低下させてしまうという問題があった。この際、リセット放電を微弱化することにより、コントラストの低下を抑制させることができるが、弱いリセット放電を生起させる為に印加電圧を低くすると放電遅れが生じ、全ての放電セルに対して微弱化したリセット放電を安定して生起させることが困難になる。
そこで、電子線照射により励起されて波長200〜300nm内にピークを有するカソードルミネッセンス発光を行う酸化マグネシウム結晶体を、行電極対を被覆する誘電体層の表面に付着させることにより、放電遅れ時間を短縮させるようにしたPDP及びその駆動方法が提案された(例えば特許文献1参照)。かかるPDPによれば、微弱なリセット放電を安定して生起させることができるようになるので、画像のコントラスト、特に暗い画像を表示する際のいわゆる暗コントラストを向上させることが可能となる。
しかしながら、リセット放電を微弱化してもその放電に伴う発光が全ての放電セルから一斉に発せられることに変わりないので、暗コントラストを更に高めることは困難であった。
特開2008−70442号公報
本発明は、暗コントラストを高めることができるプラズマディスプレイパネルの駆動方法を提供することを目的とするものである。
請求項1記載によるプラズマディスプレイパネルの駆動方法は、第1基板と第2基板が対向配置され、前記第1基板に形成された複数の行電極対と前記第2基板に形成された複数の列電極との交叉部に放電セルが形成されており、この放電セルの前記第2基板上に、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体を含む二次電子放出材料と、蛍光体材料とを含む蛍光体層が形成されたプラズマディスプレイパネルを、映像信号の単位表示期間毎に複数のサブフィールドによって階調駆動するプラズマディスプレイパネルの駆動方法であって、前記単位表示期間内の先頭サブフィールドでは、前記放電セル各々を選択的に点灯モードの状態に設定する書込アドレス行程と、前記点灯モードの状態にある前記放電セルのみを放電発光させる放電発光行程と、を実行し、前記先頭サブフィールドの直後に設けられた後続サブフィールドでは、前記書込アドレス行程と、前記行電極対にサスティンパルスを印加することにより前記点灯モードの状態にある放電セルのみをサスティン放電せしめるサスティン行程と、を実行し、前記先頭サブフィールドの前記書込アドレス行程では、前記行電極対各々の一方の行電極に順次、走査パルスを印加すると共に、前記走査パルスのピーク電位と同一極性のピーク電位を有するベースパルスを前記行電極対各々の他方の行電極に夫々印加することにより、前記放電セルを選択的に前記点灯モードの状態に設定する為の放電を生起させる。
又、請求項11記載によるプラズマディスプレイパネルの駆動方法は、第1基板と第2基板が対向配置され、前記第1基板に形成された複数の行電極対と前記第2基板に形成された複数の列電極との交叉部に放電セルが形成されており、この放電セルの前記第2基板上に蛍光体材料を含む蛍光体層が形成されたプラズマディスプレイパネルを、映像信号の単位表示期間毎に複数のサブフィールドによって階調駆動するプラズマディスプレイパネルの駆動方法であって、前記単位表示期間内の先頭サブフィールド及び前記先頭サブフィールドの直後に設けられた後続サブフィールド各々では、前記放電セル各々を選択的に点灯モードの状態に設定する書込アドレス行程と、前記行電極対にサスティンパルスを印加することにより前記点灯モードの状態にある放電セルのみをサスティン放電せしめるサスティン行程と、を実行し、前記後続サブフィールドの前記書込アドレス行程では、前記行電極対各々の一方の行電極に順次、走査パルスを印加することにより、前記放電セルを選択的に前記点灯モードの状態に設定する為の放電を生起させ、前記先頭サブフィールドの前記書込アドレス行程では、前記行電極対各々の他方の行電極に順次、前記走査パルスのピーク電位と同一極性の補助走査パルスを印加し、前記補助走査パルスのピーク電位は、当該補助走査パルスの印加時に前記一方の行電極に加わる電位に対して前記同一極性側へ設定される。
又、請求項13記載によるプラズマディスプレイパネルの駆動方法は、第1基板と第2基板が対向配置され、前記第1基板に形成された複数の行電極対と前記第2基板に形成された複数の列電極との交叉部に放電セルが形成されており、この放電セルの前記第2基板上に、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体を含む二次電子放出材料と、蛍光体材料とを含む蛍光体層が形成されたプラズマディスプレイパネルを、映像信号の単位表示期間毎に複数のサブフィールドによって階調駆動するプラズマディスプレイパネルの駆動方法であって、前記単位表示期間内の先頭サブフィールド及び前記先頭サブフィールドの直後に設けられた後続サブフィールド各々では、前記放電セル各々を選択的に点灯モードの状態に設定する書込アドレス行程と、前記行電極対にサスティンパルスを印加することにより前記点灯モードの状態にある放電セルのみをサスティン放電せしめるサスティン行程と、を実行し、前記先頭サブフィールドの前記書込アドレス行程では、最初の前記走査パルスが印加される直前に、前記行電極対の一方の行電極に負極性の壁電荷調整パルスを印加しつつ、接地電位又は負極性の壁電荷調整パルスを前記他方の行電極に印加し、前記先頭サブフィールド及び前記後続サブフィールド各々の前記サスティン行程では、前記一方の行電極に前記サスティンパルスを印加しつつ前記他方の行電極を接地電位とすることにより前記点灯モードの状態にある放電セルのみを前記サスティン放電せしめた後、前記一方の行電極に負極性の壁電荷調整パルスを印加する。
表示ラインを担う複数の行電極対と複数の列電極との各交叉部に放電セルが形成されているプラズマディスプレイパネルを以下の如く駆動する。すなわち、映像信号における単位表示期間内の先頭サブフィールド及びこの先頭サブフィールドに後続する後続サブフィールド各々のアドレス行程では、放電セル各々を選択的に点灯モードの状態に設定する書込アドレスを実行する。ここで、上記後続サブフィールドのアドレス行程において点灯モードの状態に設定される放電セルに対しては、先頭サブフィールドのアドレス行程でも点灯モードの状態に設定することにより、これら先頭及び後続サブフィールド各々で連続してサスティン放電が生起されるようになる。よって、かかるサスティン放電に伴って各放電セル内には荷電粒子の供給が為されるようになるので、例えリセット放電による荷電粒子の供給がなされなくても、その後の放電を生起させることが可能となる。
更に、先頭サブフィールドのアドレス行程では、行電極対各々の一方の行電極に順次、走査パルスを印加すると共に、走査パルスと同一極性のピーク電位を有するベースパルスを行電極対各々の他方の行電極に夫々印加することにより、放電セルを選択的に点灯モードの状態に設定する為の書込アドレス放電を生起させる。かかる駆動によれば、書込アドレス放電に誘発されて放電セル内の行電極X及びY間で生起されてしまう誤放電を防止できるようになるので、次の後続サブフィールドのアドレス行程において書込アドレス放電が安定して生起されるようになる。
よって、本発明によれば、暗コントラストを向上させるべくリセット放電を排除するようにしても、誤放電を生起させることなくPDPを駆動することが可能となる。
図1は、本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
図1に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのPDP50、X電極ドライバ51、Y電極ドライバ53、アドレスドライバ55、及び駆動制御部56から構成される。
PDP50には、2次元表示画面の縦方向(垂直方向)に夫々伸張して配列された列電極D1〜Dm、横方向(水平方向)に夫々伸張して配列された行電極X1〜Xn及び行電極Y1〜Ynが形成されている。この際、互いに隣接するもの同士で対を為す行電極対(Y1,X1)、(Y2,X2)、(Y3,X3)、・・・、(Yn,Xn)が夫々、PDP50における第1表示ライン〜第n表示ラインを担う。各表示ラインと列電極D1〜Dm各々との各交叉部(図1中の一点鎖線にて囲まれた領域)には、画素を担う放電セルPCが形成されている。すなわち、図1に示すように、PDP50には、第1表示ラインに属する放電セルPC1,1〜PC1,m、第2表示ラインに属する放電セルPC2,1〜PC2,m、・・・・、第n表示ラインに属する放電セルPCn,1〜PCn,mの各々がマトリクス状に配列されているのである。
図2は、表示面側から眺めたPDP50の内部構造を模式的に示す正面図である。
尚、図2においては、夫々隣接する3つの列電極Dと、互いに隣接する2つの表示ラインとの各交叉部を抜粋して示すものである。又、図3は、図2のV−V線におけるPDP50の断面を示す図であり、図4は、図2のW−W線におけるPDP50の断面を示す図である。
図2に示すように、各行電極Xは、2次元表示画面の水平方向に伸張するバス電極Xbと、かかるバス電極Xb上の各放電セルPCに対応した位置に夫々接触して設けられたT字形状の透明電極Xaと、から構成される。各行電極Yは、2次元表示画面の水平方向に伸張するバス電極Ybと、かかるバス電極Yb上の各放電セルPCに対応した位置に夫々接触して設けられたT字形状の透明電極Yaと、から構成される。透明電極Xa及びYaは例えばITO等の透明導電膜からなり、バス電極Xb及びYbは例えば金属膜からなる。透明電極Xa及バス電極Xbからなる行電極X、並びに透明電極Ya及バス電極Ybからなる行電極Yは、図3に示す如く、その前面側がPDP50の表示面となる前面透明基板10の背面側に形成されている。この際、各行電極対(X、Y)における透明電極Xa及びYaは、互いに対となる相手の行電極側に伸張しており、その幅広部の頂辺同士が所定幅の放電ギャップgを介して互いに対向している。又、前面透明基板10の背面側には、行電極対(X、Y)とこの行電極対に隣接する行電極対(X、Y)との間に、2次元表示画面の水平方向に伸張する黒色または暗色の光吸収層(遮光層)11が形成されている。さらに、前面透明基板10の背面側には、行電極対(X,Y)を被覆するように誘電体層12が形成されている。この誘電体層12の背面側(行電極対が接触する面とは反対側の面)には、図3に示す如く、光吸収層11とこの光吸収層11に隣接するバス電極Xb及びYbとが形成されている領域に対応した部分に、嵩上げ誘電体層12Aが形成されている。
誘電体層12及び嵩上げ誘電体層12Aの表面上には、酸化マグネシウム層13が形成されている。
酸化マグネシウム層13は、電子線の照射によって励起されて波長200〜300nm内、特に230〜250nm内にピークを有するCL(カソードルミネッセンス)発光を行う二次電子放出材としての酸化マグネシウム結晶体(以下、CL発光MgO結晶体と称する)を含むものである。このCL発光MgO結晶体は、マグネシウムを加熱して発生するマグネシウム蒸気を気相酸化して得られるものであり、例えば立方体の結晶体が互いに嵌り込んだ多重結晶構造、あるいは立方体の単結晶構造を有する。CL発光MgO結晶体の平均粒径は、2000オングストローム以上(BET法による測定結果)である。 平均粒径が2000オングストローム以上の大きな粒径の気相法酸化マグネシウム単結晶体を形成しようとする場合には、マグネシウム蒸気を発生させる際の加熱温度を高くする必要がある。このため、マグネシウムと酸素が反応する火炎の長さが長くなり、この火炎と周囲との温度差が大きくなることによって、粒径の大きい気相法酸化マグネシウム単結晶体ほど、上述した如きCL発光のピーク波長(例えば、235nm付近、230〜250nm内)に対応したエネルギー準位を有するものが多く形成されることになる。また、一般的な気相酸化法に比べ、単位時間当たりに蒸発させるマグネシウムの量を増加させてマグネシウムと酸素との反応領域をより増大させ、より多くの酸素と反応することによって生成された気相法酸化マグネシウム単結晶体は、上述したCL発光のピーク波長に対応したエネルギー準位を有するものとなる。このようなCL発光MgO結晶体を、スプレー法や静電塗布法等によって、誘電体層12の表面に付着させることにより酸化マグネシウム層13が形成されている。尚、誘電体層12の表面に蒸着又はスパッタ法により薄膜酸化マグネシウム層を形成し、その上にCL発光MgO結晶体を付着させて酸化マグネシウム層13を形成するようにしても良い。
前面透明基板10と平行に配置された背面基板14上には、列電極Dの各々が、各行電極対(X,Y)における透明電極Xa及びYaに対向する位置において、各行電極対(X,Y)と直交する方向に伸張して形成されている。背面基板14上には、更に列電極Dを被覆する白色の列電極保護層15が形成されている。この列電極保護層15上には隔壁16が形成されている。隔壁16は、各行電極対(X,Y)のバス電極Xb及びYbに対応した位置において夫々2次元表示画面の横方向に伸張している横壁16Aと、互いに隣接する列電極D間の各中間位置において2次元表示画面の縦方向に伸張している縦壁16Bとによって梯子形状に形成されている。更に、図2に示す如き梯子形状の隔壁16がPDP50の各表示ライン毎に形成されている。互いに隣接する隔壁16の間には、図2に示す如き隙間SLが存在する。又、梯子状の隔壁16により、夫々独立した放電空間S、透明電極Xa及びYaを含む放電セルPCが区画されている。放電空間S内には、キセノンガスを含む放電ガスが封入されている。各放電セルPC内における横壁16Aの側面、縦壁16Bの側面、及び列電極保護層15の表面には、これらの面を全て覆うように蛍光体層17が形成されている。この蛍光体層17は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の3種類からなる。
蛍光体層17内には、例えば図5に示す如き形態にて、二次電子放出材としてのMgO結晶体(CL発光MgO結晶体を含む)が含まれている。この際、少なくとも蛍光体層17の表面上、すなわち放電空間Sと接する面上には、放電ガスと接触するようにMgO結晶体が蛍光体層17から露出している。
各放電セルPCの放電空間Sと隙間SLとの間は、図3に示す如く酸化マグネシウム層13が横壁16Aに当接されることによって互いに閉じられている。又、図4に示す如く、縦壁16Bは酸化マグネシウム層13に当接されていないので、その間に隙間rが存在する。すなわち、2次元表示画面の横方向において互いに隣接する放電セルPC各々の放電空間Sは、この隙間rを介して互いに連通しているのである。
以上の如く、PDP50においては、酸化マグネシウム層13及び蛍光体層17の双方に上述した如きCL発光MgO結晶体が含まれている。かかる構造によれば、放電セルPC各々内での放電確率が飛躍的に向上し、特に、列電極Dを陰極、行電極Yを正極とした電圧を掛けた際にこれら列電極D及び行電極Y間で生起される放電(以下、列側陰極放電と称する)が生起され易くなる。
駆動制御部56は、先ず、入力映像信号を各画素毎にその全ての輝度レベルを256階調にて表現する8ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施す。すなわち、先ず、誤差拡散処理では、上記画素データの上位6ビット分を表示データ、残りの下位2ビット分を誤差データとし、周辺画素各々に対応した画素データにおける誤差データを重み付け加算したものを、上記表示データに反映させることにより6ビットの誤差拡散処理画素データを得る。かかる誤差拡散処理によれば、原画素における下位2ビット分の輝度が周辺画素によって擬似的に表現され、それ故に8ビットよりも少ない6ビット分の表示データにて、上記8ビット分の画素データと同等の輝度階調表現が可能になる。次に、駆動制御部56は、この誤差拡散処理によって得られた6ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を1画素単位とし、この1画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算することによりディザ加算画素データを得る。かかるディザ係数の加算によれば、上記の如き画素単位で眺めた場合には、ディザ加算画素データの上位4ビット分だけでも8ビットに相当する輝度を表現することが可能となる。そこで、駆動制御部56は、上記ディザ加算画素データの上位4ビット分を、図6に示す如き、全輝度レベルを15階調にて表す4ビットの多階調化画素データPDSに変換する。そして、駆動制御部56は、多階調化画素データPDSを図6に示す如きデータ変換テーブルに従って14ビットの画素駆動データGDに変換する。駆動制御部56は、かかる画素駆動データGDにおける第1〜第14ビットを夫々サブフィールドSF1〜SF14(後述する)の各々に対応させ、そのサブフィールドSFに対応したビット桁を画素駆動データビットとして1表示ライン分(m個)ずつアドレスドライバ55に供給する。
更に、駆動制御部56は、図7に示す如き発光駆動シーケンスに従って上記構造を有するPDP50を駆動させるべき各種制御信号を、X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55からなるパネルドライバに供給する。
すなわち、駆動制御部56は、図7に示す如き1フィールド又は1フレーム表示期間(以下、単位表示期間と称する)内の先頭のサブフィールドSF1では、第1選択書込アドレス行程W1W及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。かかるサブフィールドSF1に後続するSF2では、第2選択書込アドレス行程W2W及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。又、サブフィールドSF2後続するSF3では、第3選択書込アドレス行程W3W及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。そして、サブフィールドSF3以降のSF4〜SF14各々では、選択消去アドレス行程WD及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。この際、単位表示期間内の最後尾のサブフィールドSF14に限り、駆動制御部56は、サスティン行程Iの実行後、消去行程Eに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。尚、これらサブフィールドSF1〜SF14各々のサスティン行程Iには、図7に示すように、夫々のSFの輝度重みに対応したサスティンパルス印加回数比が設定されている。
パネルドライバ、すなわち、X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55は、駆動制御部56から供給された各種制御信号に応じて、サブフィールドSF1〜SF14各々において、図8に示す如き各種駆動パルスをPDP50の列電極D、行電極X及びYに印加する。
尚、図8においては、図7に示されるサブフィールドSF1〜SF14の内のSF1〜SF4、並びに最後尾のサブフィールドSF14での動作のみを抜粋して示すものである。
サブフィールドSF1の第1選択書込アドレス行程W1Wでは、アドレスドライバ55が列電極D1〜Dmを接地電位(0ボルト)の状態に設定すると共に、X電極ドライバ51が行電極X1〜Xnを接地電位(0ボルト)の状態に設定する。更に、この間、Y電極ドライバ53は、時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、各放電セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、全放電セルPCが消灯モードの状態に設定されると共に、その放電セルPC内の壁電荷の量が、第1選択書込アドレス行程W1Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。図8に示す壁電荷調整パルスCPにおける負極性ピーク電位の絶対値VCPは、後述するサスティンパルスIPにおける正極性ピーク電位の絶対値VIP以下の電圧である。そして、上記壁電荷調整パルスCPの印加後、Y電極ドライバ53は、図8に示す如き負極性のピーク電位を有するベースパルスBP−を行電極Y1〜Ynに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。この間、X電極ドライバ51は、負極性のピーク電位を有するベースパルスBPa−を行電極X1〜Xnに印加する。更に、この間、アドレスドライバ55は、先ず、サブフィールドSF1に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに対してはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。ここで、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間に選択書込アドレス放電が生起される。尚、行電極Y及びXには共に負極性の電圧(BPa−、BP−)が印加されていることから、行電極Y及びX間で放電が生起されることはない。上記選択書込アドレス放電に応じて、放電セルPC内の行電極Y近傍には正極性の壁電荷、列電極D近傍には負極性の壁電荷が夫々形成され、この放電セルPCは点灯モードの状態に設定される。一方、上記書込走査パルスSPWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されない。よって、この放電セルPC内では壁電荷の形成が為されないので、行電極Y及び列電極D間、並びに行電極X及びY間のいずれにおいても放電が生じない状態、すなわち消灯モードの状態に設定される。
次に、サブフィールドSF1のサスティン行程Iでは、X電極ドライバ51及びアドレスドライバ55が夫々、行電極X1〜Xn及び列電極D1〜Dmを接地電位(0ボルト)の状態に設定すると共に、Y電極ドライバ53が、正極性のピーク電位を有するサスティンパルスIPLを1回だけ行電極Y1〜Yn各々に印加する。尚、サスティンパルスIPLの正極性ピーク電位は、サブフィールドSF2以降の各SFのサスティン行程Iにおいて印加するサスティンパルスIPの正極性ピーク電位以下、好ましくはピーク電位未満の電位である。上記サスティンパルスIPLの印加に応じて、点灯モードに設定されている放電セルPC内の行電極X及びY間においてサスティン放電が生起されると共に、その列電極D及び行電極Y間においても、PDP50の酸化マグネシウム層13及び蛍光体層17内に含まれるCL発光MgO結晶体の作用により列側陰極放電が生起される。この際、かかる1回分のサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、このサブフィールドSF1の輝度重みに対応した1回分の表示発光が為される。そして、サスティン放電及び列側陰極放電の終息後、放電セルPC内の行電極X近傍には正極性の壁電荷、行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が夫々形成される。すなわち、SF1のサスティン行程Iでは、1回、つまり奇数回のサスティンパルス印加回数を割り当てて、各サスティン行程I内での最終のサスティンパルスが行電極Y側に印加されるようにすることにより、このサスティン行程Iの終了直後、行電極X近傍には正極性、行電極Y近傍には負極性の壁電荷を夫々形成させるのである。一方、消灯モードに設定されている放電セルPC内の行電極X及びY間、列電極D及び行電極Y間では、サスティンパルスIPLの印加が為されても放電は生起されない。かかるサスティンパルスIPLの印加後、Y電極ドライバ53が、時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。更に、この間、X電極ドライバ51が、正極性のピーク電位を有するベースパルスBP+を行電極X1〜Xn各々に印加する。かかる壁電荷調整パルスCPの印加に応じて、各放電セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、全放電セルPCが消灯モードの状態に設定されると共に、その放電セルPC内の壁電荷の量が、次のSF2の第2選択書込アドレス行程W2Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
次に、サブフィールドSF2の第2選択書込アドレス行程W2Wでは、Y電極ドライバ53が、図8に示す如き負極性ピーク電位を有するベースパルスBP−を行電極Y1〜Ynに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。この間、X電極ドライバ51は、SF1のサスティン行程Iにおいて行電極X1〜Xnに印加したベースパルスBP+をこの第2選択書込アドレス行程W2Wにおいても引き続き行電極X1〜Xn各々に印加する。尚、上記ベースパルスBP−及びベースパルスBP+各々の電位は、書込走査パルスSPWの非印加期間中における行電極X及びY間の電圧が放電セルPCの放電開始電圧よりも低くなるような電位に設定されている。更に、第2選択書込アドレス行程W2Wでは、アドレスドライバ55が、先ず、サブフィールドSF2に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに対してはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この放電セルPC内の行電極X及びY間にも微弱な放電が生起される。つまり、書込走査パルスSPWが印加された後、行電極X及びY間にはベースパルスBP−及びベースパルスBP+に応じた電圧が印加されるが、この電圧は各放電セルPCの放電開始電圧よりも低い電圧に設定されている為、かかる電圧の印加だけでは放電セルPC内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスBP−及びベースパルスBP+に基づく電圧印加だけで行電極X及びY間に放電が生起されるのである。このような放電は、ベースパルスBP+が行電極Xに印加されない第1選択書込アドレス行程W1Wでは生起されない。かかる放電並びに上記選択書込アドレス放電により、この放電セルPCは、その行電極Y近傍に正極性の壁電荷、行電極X近傍に負極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスSPWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極X及びY間でも放電が生じることはない。よって、この放電セルPC内では壁電荷の形成が為されないので、消灯モードの状態に設定される。
次に、サブフィールドSF2のサスティン行程Iでは、X電極ドライバ51及びアドレスドライバ55が夫々、行電極X1〜Xn及び列電極D1〜Dmを接地電位(0ボルト)の状態に設定すると共に、Y電極ドライバ53が、正極性のピーク電位を有するサスティンパルスIPを1回だけ行電極Y1〜Yn各々に印加する。尚、図8に示すように、サスティンパルスIPの正極性ピーク電位(VIP)は、上記サブフィールドSF1のサスティン行程Iにおいて印加されたサスティンパルスIPLの正極性ピーク電位以上、好ましくはピーク電位より大なる電位であり、且つ上記壁電荷調整パルスCPの負極性ピーク電位の絶対値VCP以上である。かかるサスティンパルスIPの印加に応じて、点灯モードに設定されている放電セルPC内の行電極X及びY間においてサスティン放電が生起されると共に、その列電極D及び行電極Y間においても、PDP50の酸化マグネシウム層13及び蛍光体層17内に含まれるCL発光MgO結晶体の作用により列側陰極放電が生起される。この際、上述した如き1回分のサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、このサブフィールドSF2の輝度重みに対応した1回分の表示発光が為される。そして、サスティン放電及び列側陰極放電の終息後、放電セルPC内の行電極X近傍には正極性の壁電荷、行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が夫々形成される。すなわち、SF2のサスティン行程Iでは、1回、つまり奇数回のサスティンパルス印加回数を割り当てて、このサスティン行程I内での最終のサスティンパルスが行電極Y側に印加されるようにすることにより、サスティン行程Iの終了直後、行電極X近傍には正極性、行電極Y近傍には負極性の壁電荷を夫々形成させるのである。一方、消灯モードに設定されている放電セルPC内の行電極X及びY間、列電極D及び行電極Y間では、サスティンパルスIPの印加が為されても放電は生起されない。かかるサスティンパルスIPの印加後、Y電極ドライバ53は、時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。更に、この間、X電極ドライバ51が、正極性のピーク電位を有するベースパルスBP+を行電極X1〜Xn各々に印加する。かかる壁電荷調整パルスCPの印加に応じて、各放電セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、全放電セルPCが消灯モードの状態に設定されると共に、その放電セルPC内の壁電荷の量が、次のSF3の第3選択書込アドレス行程W3Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
次に、サブフィールドSF3の第3選択書込アドレス行程W3Wでは、Y電極ドライバ53が、図8に示す如き負極性ピーク電位を有するベースパルスBP−を行電極Y1〜Ynに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。この間、X電極ドライバ51は、SF2のサスティン行程Iにおいて行電極X1〜Xnに印加したベースパルスBP+をこの第3選択書込アドレス行程W3Wにおいても引き続き行電極X1〜Xn各々に印加する。尚、上記ベースパルスBP−及びベースパルスBP+各々の電位は、書込走査パルスSPWの非印加期間中における行電極X及びY間の電圧が放電セルPCの放電開始電圧よりも低くなるような電位に設定されている。更に、第3選択書込アドレス行程W3Wでは、アドレスドライバ55が、先ず、サブフィールドSF3に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに対してはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この放電セルPC内の行電極X及びY間にも微弱な放電が生起される。つまり、書込走査パルスSPWが印加された後、行電極X及びY間にはベースパルスBP−及びベースパルスBP+に応じた電圧が印加されるが、この電圧は各放電セルPCの放電開始電圧よりも低い電圧に設定されている為、かかる電圧の印加だけでは放電セルPC内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスBP−及びベースパルスBP+に基づく電圧印加だけで行電極X及びY間に放電が生起されるのである。このような放電は、ベースパルスBP+が行電極Xに印加されない第1選択書込アドレス行程W1Wでは生起されない。かかる放電並びに上記選択書込アドレス放電により、この放電セルPCは、その行電極Y近傍に正極性の壁電荷、行電極X近傍に負極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスSPWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極X及びY間でも放電が生じることはない。よって、この放電セルPC内では壁電荷の形成が為されないので、消灯モードの状態に設定される。
次に、サブフィールドSF3のサスティン行程Iでは、X電極ドライバ51及びアドレスドライバ55が夫々、行電極X1〜Xn及び列電極D1〜Dmを接地電位(0ボルト)の状態に設定すると共に、Y電極ドライバ53が、正極性のピーク電位を有するサスティンパルスIPを1回だけ行電極Y1〜Yn各々に印加する。尚、図8に示すように、サスティンパルスIPの正極性ピーク電位(VIP)は、上記サブフィールドSF1のサスティン行程Iにおいて印加されたサスティンパルスIPLの正極性ピーク電位、好ましくはピーク電位より大なる電位であり、且つ上記壁電荷調整パルスCPの負極性ピーク電位の絶対値VCP以上である。かかるサスティンパルスIPの印加に応じて、点灯モードに設定されている放電セルPC内の行電極X及びY間においてサスティン放電が生起されると共に、その列電極D及び行電極Y間においても、PDP50の酸化マグネシウム層13及び蛍光体層17内に含まれるCL発光MgO結晶体の作用により列側陰極放電が生起される。この際、上記の如き1回分のサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、このサブフィールドSF3の輝度重みに対応した1回分の表示発光が為される。そして、上記サスティン放電及び列側陰極放電の終息後、放電セルPC内の行電極X近傍には正極性の壁電荷、行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が夫々形成される。一方、消灯モードに設定されている放電セルPC内の行電極X及びY間、列電極D及び行電極Y間では、サスティンパルスIPの印加が為されても放電は生起されない。かかるサスティンパルスIPの印加後、Y電極ドライバ53は、時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、各放電セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、全放電セルPC内の壁電荷の量が、次のSF4の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。尚、この消去放電は、サブフィールドSF1及びSF2各々において壁電荷調整パルスCP及びベースパルスBP+に応じて生起された消去放電よりも弱い放電である。よって、その消去放電後も、各放電セルPCは直前までの状態、つまり点灯モードの状態にあった放電セルPCは点灯モード、消灯モードの状態にあった放電セルPCは消灯モードの状態を維持する。
次に、サブフィールドSF4〜SF14各々の選択消去アドレス行程WOでは、Y電極ドライバ53が、正極性のピーク電位を有するベースパルスBP+を行電極Y1〜Yn各々に印加しつつ、図8に示す如き負極性のピーク電位を有する消去走査パルスSPDを行電極Y1〜Yn各々に順次択一的に印加して行く。尚、ベースパルスBP+のピーク電位は、この選択消去アドレス行程WOの実行期間中に亘り、行電極X及びY間での誤った放電を防止し得る電位に設定されている。又、選択消去アドレス行程WOの実行期間中に亘り、X電極ドライバ51は、行電極X1〜Xn各々を接地電位(0ボルト)に設定する。又、この選択消去アドレス行程WDにおいて、アドレスドライバ55は、先ず、そのサブフィールドSFに対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードから消灯モードに遷移させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCの現状態を維持させるべき論理レベル0の画素駆動データビットが供給された場合にはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各消去走査パルスSPDの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記消去走査パルスSPDと同時に、高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この放電セルPCは、その行電極Y及びX各々の近傍に正極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスSPDと同時に、低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択消去アドレス放電は生起されない。よって、この放電セルPCは、その直前までの状態(点灯モード、消灯モード)を維持する。
次に、サブフィールドSF4〜SF14各々のサスティン行程Iでは、X電極ドライバ51及びY電極ドライバ53が、図8に示す如く、行電極X及びY交互に、そのサブフィールドの輝度重みに対応した回数(偶数回数)分だけ繰り返し、正極性のピーク電位を有するサスティンパルスIPを行電極X1〜Xn及びY1〜Yn各々に印加する。尚、サブフィールドSF4〜SF14各々のサスティン行程Iで印加されるサスティンパルスIPの回数は、例えば図7に示すように、夫々、
SF4:6
SF5:8
SF6:10
SF7:12
SF8:16
SF9:22
SF10:26
SF11:30
SF12:36
SF13:40
SF14:46
である。
SF4:6
SF5:8
SF6:10
SF7:12
SF8:16
SF9:22
SF10:26
SF11:30
SF12:36
SF13:40
SF14:46
である。
又、サスティンパルスIPの正極性ピーク電位(VIP)は、上記サブフィールドSF1のサスティン行程Iにおいて印加されたサスティンパルスIPLの正極性ピーク電位以上、好ましくはピーク電位より大なる電位であり、且つ上記壁電荷調整パルスCPの負極性ピーク電位の絶対値VCP以上である。かかるサスティンパルスIPが印加される度に、点灯モードに設定されている放電セルPC内の行電極X及びY間においてサスティン放電が生起される。この際、そのサブフィールドSFの輝度重みに対応した回数分だけ繰り返し生起されたサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、各サブフィールドの輝度重みに対応した輝度レベルを表す表示発光が為される。サブフィールドSF2〜SF14各々のサスティン行程Iにおいて最終に印加されるサスティンパルスIPに応じてサスティン放電が生起された放電セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には正極性の壁電荷が形成される。かかる最終サスティンパルスIPの印加後、Y電極ドライバ53は、図8に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、上記の如きサスティン放電の生起された放電セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、その放電セルPC内の壁電荷の量が、次の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
尚、この消去放電は、サブフィールドSF1及びSF2各々において壁電荷調整パルスCP及びベースパルスBP+に応じて生起された消去放電よりも弱い放電である。よって、その消去放電後も、各放電セルPCは直前までの状態、つまり点灯モードの状態にあった放電セルPCは点灯モード、消灯モードの状態にあった放電セルPCは消灯モードの状態を維持する。
尚、この消去放電は、サブフィールドSF1及びSF2各々において壁電荷調整パルスCP及びベースパルスBP+に応じて生起された消去放電よりも弱い放電である。よって、その消去放電後も、各放電セルPCは直前までの状態、つまり点灯モードの状態にあった放電セルPCは点灯モード、消灯モードの状態にあった放電セルPCは消灯モードの状態を維持する。
そして、最終のサブフィールドSF14のサスティン行程Iの終了後、Y電極ドライバ53は、負極性のピーク電位を有する消去パルスEPを全ての行電極Y1〜Ynに印加する。かかる消去パルスEPの印加に応じて、点灯モード状態にある放電セルPCのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった放電セルPCは消灯モードの状態に遷移する。
以上の如き駆動を、図6に示す如き画素駆動データGDに応じて実行することにより、各放電セルPC毎に、図6に示す如き15通りの発光駆動パターンの内の1が実施される。これにより、入力映像信号によって表される各放電セルPC毎の輝度レベルが15段階の階調(第1〜第15階調)で表現されるようになる。
すなわち、図6において、先ず、最低の輝度を表す第1階調では、1フィールド又は1フレームの単位表示期間内において放電が一切生起されない。これにより、第1階調では、輝度レベル0に対応した、いわゆる黒表示が表現される。
次に、かかる第1階調よりも1段階だけ高輝度を表す第2階調では、図6に示す如く、サブフィールドSF1〜SF14の内のSF1のみで放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCをSF1のサスティン行程Iにて1回分だけサスティン放電させる(二重丸にて示す)。これにより、第2階調では、SF1〜SF14の内のSF1のみで生起された1回分のサスティン放電に対応した輝度レベル「1」が表現される。
次に、かかる第2階調よりも1段階だけ高輝度を表す第3階調では、サブフィールドSF1〜SF14の内のSF1及びSF2のみで放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCをSF1及びSF2各々のサスティン行程Iで夫々1回分だけサスティン放電させる(二重丸で示す)。これにより、第3階調では、SF1〜SF14の内のSF1及びSF2で夫々生起された1回分のサスティン放電の合計数「2」に対応した輝度レベル「2」が表現される。
次に、かかる第3階調よりも1段階だけ高輝度を表す第4階調では、サブフィールドSF1〜SF14の内のSF1〜SF3各々で放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCをSF1〜SF3各々のサスティン行程Iで夫々1回分だけサスティン放電させる(二重丸にて示す)。更に、第4階調では、サブフィールドSF4において放電セルPCを点灯モードから消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。これにより、第4階調では、SF1〜SF14の内のSF1〜SF3で夫々生起された1回分のサスティン放電の合計数「3」に対応した輝度レベル「3」が表現される。
次に、かかる第4階調よりも1段階だけ高輝度を表す第5階調では、サブフィールドSF1〜SF14の内のSF1〜SF3各々で放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCをSF1〜SF3各々のサスティン行程Iで夫々1回分だけサスティン放電させる(二重丸にて示す)。更に、第5階調では、サブフィールドSF5において放電セルPCを点灯モードから消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。これにより、第4階調では、SF1〜SF14の内のSF1〜SF3で夫々生起された1回分のサスティン放電の合計数「3」に、SF4のサスティン行程Iで生起された6回分のサスティン放電(白丸にて示す)を合わせた総数「9」に対応した輝度レベル「9」が表現される。
同様に、第5階調よりも高輝度を表現する第6〜第14階調の各々では、サブフィールドSF1〜SF14の内のSF1〜SF3各々で放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCをSF1〜SF3各々のサスティン行程Iで夫々1回分だけサスティン放電させる(二重丸にて示す)。更に、これら第6〜第14階調各々では、サブフィールドSF6〜SF14各々の内で、その階調に対応した1のSFにおいて放電セルPCを点灯モードから消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。これにより、第6〜第14階調の各々では、SF1〜SF14の内のSF1〜SF3で夫々生起された1回分のサスティン放電の合計数「3」に、図6において白丸で示されるSF各々のサスティン行程Iで生起されたサスティン放電の回数を合わせた総数に対応した輝度レベルが表現される。
そして、最高輝度に対応した第15階調では、サブフィールドSF1〜SF14の内のSF1〜SF3各々で放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCをSF1〜SF3各々のサスティン行程Iで夫々1回分だけサスティン放電させる(二重丸にて示す)。この際、第15階調では、サブフィールドSF4以降のSFでは、選択消去アドレス放電を一切生起させない。よって、第15階調では、SF1〜SF14の内のSF1〜SF3で夫々生起された1回分のサスティン放電の合計数「3」に、SF4〜SF14各々のサスティン行程Iで生起されたサスティン放電の回数を合わせた総数「255」に対応した輝度レベル「255」が表現される。
すなわち、図6に示す如き15通りの発光駆動パターンにより、入力映像信号によって示される輝度レベル「0」〜「255」なる輝度範囲を15段階の第1〜第15階調にて表すことが可能となるのである。
ここで、図6〜図8に示す駆動では、多量の荷電粒子を全放電セルPC内に形成させる為の比較的強い放電、つまりリセット放電(又はプライミング放電)については、これを一切生起させていない。これは、各放電セルPC内の酸化マグネシウム層13及び蛍光体層17各々に、上述した如きCL発光MgO結晶体を含ませた構造を採用しているが故に可能となったものである。すなわち、CL発光MgO結晶体による初期電子及び二次電子の放出作用を利用することにより、リセット放電(又はプライミング放電)によって多量の荷電粒子を発生させなくとも、放電遅れを生じさせることなく各種放電を確実に生起させることが可能となったのである。
よって、最低輝度レベルを表す第1階調では、リセット放電(又はプライミング放電)を含む各種の視認可能な発光を伴う放電が一切生起されないので、漆黒の黒表示が表現される。従って、従来のプラズマディスプレイ装置に比して、更に画像の暗コントラストを高めた表示を行うことが可能となる。
尚、リセット放電を省略したことにより荷電粒子の量が少なくなるので、サブフィールドSF2及びSF3での選択書込アドレス放電が安定して生起されなくなる虞がある。そこで、図6に示すように、サブフィールドSF2で選択書込アドレス放電を生起させる(二重丸にて示す)場合には必ずSF1でも選択書込アドレス放電を生起させる(二重丸にて示す)ようにしている。すると、SF1での選択書込アドレス放電とサスティン放電とに伴い放電セルPC内には荷電粒子が発生するので、その荷電粒子の作用によりSF2での選択書込アドレス放電が安定的に確実に生起れるようになる。
要するに、酸化マグネシウム層13及び蛍光体層17各々にCL発光MgO結晶体を含ませた構造を採用したPDP50をリセット放電無しで駆動する場合に、SF2で選択書込アドレス放電を生起させる際には必ずSF1でも選択書込アドレス放電を生起させるのである。
又、図8に示す駆動では、サブフィールドSF1のサスティン行程Iにおいて印加するサスティンパルスIPLの正極性ピーク電位を、SF2以降のサスティン行程Iにおいて印加するサスティンパルスIPの正極性ピーク電位以下、好ましくはピーク電位未満の電位としている。すなわち、SF1のサスティン行程Iでは、サスティンパルスのピーク電位を低めにすることにより、第1選択書込アドレス行程W1W行程において選択書込アドレス放電の生起されなかった放電セルPC、つまり消灯モードに設定された放電セルPCにおいて誤って生起されてしまうサスティン放電を防止するのである。これにより、図6に示す第1階調を表現する駆動、つまり黒表示を表現すべき駆動を実施した場合において、確実に視認可能な発光を伴う放電を排除した黒輝度レベル0を表現することが可能となる。
又、図8に示す駆動では、サブフィールドSF1〜SF14各々で印加される壁電荷調整パルスCPの負極性ピーク電位の絶対値VCPを、SF2以降のサスティン行程Iで印加されるサスティンパルスIPの正極性ピーク電位の絶対値VIP以下の電位としている。すなわち、壁電荷調整パルスCPの負極性ピーク電位の絶対値VCPを低めに設定することにより、この壁電荷調整パルスCPに応じて生起される放電に伴う発光時の輝度レベルを視認性の無い輝度レベルにまで低下させるのである。これにより、特に、図6に示す第1階調を表現する駆動を実施した場合に、視認可能な発光を伴う放電を排除した黒輝度レベル0を表現することが可能になる。
尚、図8に示す駆動において、サブフィールドSF1の第1選択書込アドレス行程W1W行程では、書込走査パルスSPWの印加に応じて列電極D及び行電極Y間に生起される選択書込アドレス放電に誘発されて、行電極X及びY間で誤った放電が生起されてしまう虞がある。すると、行電極X近傍に形成される負極性の壁電荷、及び行電極Y近傍に形成される正極性の壁電荷の量が過剰となり、その後のSF2の第2選択書込アドレス行程W2W行程で正しい選択書込アドレス放電が生起しなくなる可能性が高くなる。
そこで、図8に示す駆動では、SF1の第1選択書込アドレス行程W1W行程において、行電極Y1〜Ynに負極性のベースパルスBP−が印加されている期間中に亘り、X電極ドライバ51が、上記ベースパルスBP−と同一極性(負極性)のベースパルスBPa−を全行電極X1〜Xnに印加するようにしている。これにより、選択書込アドレス放電に誘発されて行電極X及びY間で生起される誤った放電が抑制されるので、SF2の第2選択書込アドレス行程W2W行程において選択書込アドレス放電を安定的に生起させることが可能となる。
この際、選択書込アドレス行程(W1W)において負極性のベースパルス(BP−)を行電極Yに印加しつつ、このベースパルスと同一極性のベースパルス(BPa−)を行電極Xに印加することにより行電極X及びY間での誤放電を防止させる技術は、図6〜図8に示す駆動のみならず図9〜図11に示す駆動を実施する場合にも同様に適用可能である。
すなわち、かかる駆動を実施する場合、駆動制御部56は、先ず、入力映像信号を各画素毎にその全ての輝度レベルを256階調にて表現する8ビットの画素データに変換し、この画素データに対して前述した如き誤差拡散処理及びディザ処理からなる多階調化処理を施す。これにより、駆動制御部56は、入力映像信号によって表される各画素毎の輝度レベルを、その全輝度範囲を16段階(第1〜第16階調)にて表す、図9に示す如き4ビットの多階調化画素データPDSに変換する。そして、駆動制御部56は、多階調化画素データPDSを図9に示す如きデータ変換テーブルに従って14ビットの画素駆動データGDに変換する。駆動制御部56は、かかる画素駆動データGDにおける第1〜第14ビットを夫々サブフィールドSF1〜SF14の各々に対応させ、そのサブフィールドSFに対応したビット桁を画素駆動データビットとして1表示ライン分(m個)ずつアドレスドライバ55に供給する。
更に、駆動制御部56は、図10に示す如き発光駆動シーケンスに従ってPDP50を駆動させるべき各種制御信号を、X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55からなるパネルドライバに供給する。すなわち、駆動制御部56は、図10に示す如き1フィールド(1フレーム)表示期間内の先頭のサブフィールドSF1では、第1リセット行程R1、第1選択書込アドレス行程W1W及び微小発光行程LL各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。かかるサブフィールドSF1に後続するSF2では、第2リセット行程R2、第2選択書込アドレス行程W2W及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。又、サブフィールドSF3〜SF14各々では、選択消去アドレス行程WD及びサスティン行程I各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。尚、1フィールド表示期間内の最後尾のサブフィールドSF14に限り、サスティン行程Iの実行後、駆動制御部56は、消去行程Eに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。
パネルドライバ、すなわち、X電極ドライバ51、Y電極ドライバ53及びアドレスドライバ55は、駆動制御部56から供給された各種制御信号に応じて、図11に示す如き各種駆動パルスを生成してPDP50の列電極D、行電極X及びYに供給する。
尚、図11においては、図10に示されるサブフィールドSF1〜SF14の内のSF1〜SF3、並びに最後尾のサブフィールドSF14での動作のみを抜粋して示すものである。先ず、サブフィールドSF1の第1リセット行程R1の前半部では、Y電極ドライバ53が、後述するサスティンパルスIPに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスRP1Y1を全ての行電極Y1〜Ynに印加する。尚、リセットパルスRP1Y1のピーク電位は、サスティンパルスのピーク電位よりも高電位であり、且つ後述するリセットパルスRP2Y1のピーク電位よりも低電位である。又、この間、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定すると共に、X電極ドライバ51は、かかるリセットパルスRP1Y1と同一極性であり、且つ、上記リセットパルスRP1Y1の印加に伴う行電極X及びY間での面放電を防止し得るピーク電位を有するリセットパルスRP1Xを全ての行電極X1〜Xn各々に印加する。尚、行電極X及びY間で面放電が生じないのであれば、X電極ドライバ51は、リセットパルスRP1Xを印加する代わりに、全ての行電極X1〜Xnを接地電位(0ボルト)に設定するようにしても良い。ここで、第1リセット行程R1の前半部では、上述した如きリセットパルスRP1Y1の印加に応じて、全ての画素セルPC各々内の行電極Y及び列電極D間において微弱な第1リセット放電が生起される。すなわち、第1リセット行程R1の前半部では、行電極Yが陽極側、列電極Dが陰極側となるように両電極間に電圧を印加することにより、行電極Yから列電極Dに向けて電流が流れる列側陰極放電を上記第1リセット放電として生起させるのである。かかる第1リセット放電に応じて、全ての画素セルPC内の行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が形成される。
次に、サブフィールドSF1の第1リセット行程R1の後半部では、Y電極ドライバ53が、時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスRP1Y2を発生し、これを全ての行電極Y1〜Ynに印加する。尚、リセットパルスRP1Y2における負のピーク電位は、後述する負極性の書込走査パルスSPWのピーク電位よりも高い電位、つまり0ボルトに近い電位に設定されている。すなわち、リセットパルスRPY2のピーク電位を書込走査パルスSPWのピーク電位よりも低くしてしまうと、行電極Y及び列電極D間において強い放電が生起され、列電極D近傍に形成されていた壁電荷が大幅に消去されてしまい、第1選択書込アドレス行程W1Wでのアドレス放電が不安定となるからである。この間、X電極ドライバ51は、全ての行電極X1〜Xnを接地電位(0ボルト)に設定する。尚、リセットパルスRP1Y2のピーク電位は、上記第1リセット放電に応じて行電極X及びY各々の近傍に形成された壁電荷を考慮した上で、行電極X及びY間において確実に上記第2リセット放電を生起させることができる最低の電位である。ここで、第1リセット行程R1の後半部では、上述した如きリセットパルスRP1Y2の印加に応じて、全ての画素セルPC内の行電極X及びY間において第2リセット放電が生起される。第2リセット放電により、各画素セルPC内の行電極X及びY各々の近傍に形成されていた壁電荷が消去され、全ての画素セルPCが消灯モードに初期化される。更に、上記リセットパルスRP1Y2の印加に応じて、全ての画素セルPC内の行電極Y及び列電極D間においても微弱な放電が生起される。この微弱な放電により、列電極D近傍に形成されていた正極性の壁電荷の一部が消去され、後述する第1選択書込アドレス行程W1Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
次に、サブフィールドSF1の第1選択書込アドレス行程W1Wでは、Y電極ドライバ53が、図11に示す如き負極性のピーク電位を有するベースパルスBP−を行電極Y1〜Ynに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。この間、X電極ドライバ51は、負極性のピーク電位を有するベースパルスBPa−を行電極X1〜Xnに印加する。更に、この間、アドレスドライバ55は、先ず、サブフィールドSF1に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに対してはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。ここで、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間に選択書込アドレス放電が生起される。尚、行電極Y及びXには共に負極性の電圧(BPa−、BP−)が印加されていることから、行電極Y及びX間で放電が生起されることはない。上記選択書込アドレス放電に応じて、放電セルPC内の行電極Y近傍には正極性の壁電荷、列電極D近傍には負極性の壁電荷が夫々形成され、この放電セルPCは点灯モードの状態に設定される。一方、上記書込走査パルスSPWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されない。よって、この放電セルPC内では壁電荷の形成が為されないので、行電極Y及び列電極D間、並びに行電極X及びY間のいずれにおいても放電が生じない状態、すなわち消灯モードの状態に設定される。
次に、サブフィールドSF1の微小発光行程LLでは、Y電極ドライバ53が、図11に示す如き正極性の所定のピーク電位を有する微小発光パルスLPを行電極Y1〜Ynに同時に印加する。かかる微小発光パルスLPの印加に応じて、点灯モードに設定されている放電セルPC内の列電極D及び行電極Y間において放電(以下、微小発光放電と称する)が生起される。つまり、微小発光行程LLでは、放電セルPC内の行電極Y及び列電極D間では放電が生起されるものの、行電極X及びY間には放電が生起させることのない電位を行電極Yに印加することにより、点灯モードに設定されている放電セルPC内の列電極D及び行電極Y間のみで微小発光放電を生起させるのである。この際、微小発光パルスLPのピーク電位は、後述するサブフィールドSF2以降のサスティン行程Iにて印加するサスティンパルスIPのピーク電位よりも低い電位である。又、図11に示す如く、微小発光パルスLPにおける電位の立ち上がり区間での時間経過に伴う変化率は、リセットパルス(RP1Y1,RP2Y1)における立ち上がり区間での変化率よりも高い。つまり、微小発光パルスLPの前縁部における電位推移をリセットパルスの前縁部における電位推移よりも急峻にすることにより、第1リセット行程R1及び第2リセット行程R2で生起される第1リセット放電よりも強い放電を生起させるのである。ここで、かかる放電は、前述した如き列側陰極放電であり且つ、サスティンパルスIPよりもそのパルス電圧が低い微小発光パルスLPによって生起された放電である為、行電極X及びY間で生起されるサスティン放電(後述する)よりもその放電に伴う発光輝度が低い。すなわち、微小発光行程LLでは、第1リセット放電よりも高い輝度レベルの発光を伴う放電であるものの、サスティン放電よりもその放電に伴う輝度レベルが低い放電、つまり表示用に利用できる程度の微小な発光を伴う放電を微小発光放電として生起させるのである。この際、微小発光行程LLの直前において実施される第1選択書込アドレス行程W1Wでは、放電セルPC内の列電極D及び行電極Y間で選択書込アドレス放電が生起される。よって、サブフィールドSF1では、かかる選択書込アドレス放電に伴う発光と上記微小発光放電に伴う発光とによって、輝度レベル0よりも1段階だけ高輝度な階調に対応した輝度が表現されるのである。上記微小発光放電後、行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が夫々形成される。
次に、サブフィールドSF2の第2リセット行程R2の前半部では、Y電極ドライバ53が、後述するサスティンパルスに比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスRP2Y1を全ての行電極Y1〜Ynに印加する。尚、リセットパルスRP2Y1のピーク電位は、上記リセットパルスRP1Y1のピーク電位よりも高い。又、この間、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定し、X電極ドライバ51は、上記リセットパルスRP2Y1の印加に伴う行電極X及びY間での面放電を防止し得るピーク電位を有する正極性のリセットパルスRP2Xを全ての行電極X1〜Xn各々に印加する。尚、行電極X及びY間で面放電が生じないのであれば、X電極ドライバ51は、上記リセットパルスRP2Xを印加する代わりに、全ての行電極X1〜Xnを接地電位(0ボルト)に設定するようにしても良い。上記リセットパルスRP2Y1の印加に応じて、放電セルPC各々の内で上記微小発光行程LLにて列側陰極放電が生起されなかった放電セルPC内の行電極Y及び列電極D間において、かかる微小発光行程LLでの列側陰極放電よりも弱い第1リセット放電が生起される。すなわち、第2リセット行程R2の前半部では、行電極Yが陽極側、列電極Dが陰極側となるように両電極間に電圧を印加することにより、行電極Yから列電極Dに向けて電流が流れる列側陰極放電を上記第1リセット放電として生起させるのである。一方、上記微小発光行程LLにおいて既に微小発光放電が生起された放電セルPC内では、上記リセットパルスRP2Y1の印加が為されても放電は生起されない。従って、第2リセット行程R2の前半部の終了直後、全ての放電セルPC内の行電極Y近傍には負極性の壁電荷、列電極D近傍には正極性の壁電荷が形成された状態となる。
次に、サブフィールドSF2の第2リセット行程R2の後半部では、Y電極ドライバ53が、時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスRP2Y2を行電極Y1〜Ynに印加する。更に、第2リセット行程R2の後半部では、X電極ドライバ51が、正極性ピーク電位を有するベースパルスBP+を行電極X1〜Xn各々に印加する。この際、これら負極性のリセットパルスRP2Y2及び正極性のベースパルスBP+の印加に応じて、全ての放電セルPC内の行電極X及びY間において第2リセット放電が生起される。尚、リセットパルスRP2Y2及びベースパルスBP+各々のピーク電位は、上記第1リセット放電によって行電極X及びY各々の近傍に形成された壁電荷を考慮した上で、行電極X及びY間において確実に上記第2リセット放電を生起させることができる最低の電位である。又、リセットパルスRP2Y2における負のピーク電位は、負極性の書込走査パルスSPWのピーク電位よりも高い電位、つまり0ボルトに近い電位に設定されている。すなわち、リセットパルスRP2Y2のピーク電位を書込走査パルスSPWのピーク電位よりも低くしてしまうと、行電極Y及び列電極D間において強い放電が生起され、列電極D近傍に形成されていた壁電荷が大幅に消去されてしまい、第2選択書込アドレス行程W2Wでのアドレス放電が不安定となるからである。ここで、第2リセット行程R2の後半部において生起された第2リセット放電により、各放電セルPC内の行電極X及びY各々の近傍に形成されていた壁電荷が消去され、全ての放電セルPCが消灯モードに初期化される。更に、上記リセットパルスRP2Y2の印加に応じて、全ての放電セルPC内の行電極Y及び列電極D間においても微弱な放電が生起され、かかる放電により、列電極D近傍に形成されていた正極性の壁電荷の一部が消去され、第2選択書込アドレス行程W2Wにおいて正しく選択書込アドレス放電を生起させ得る量に調整される。
次に、サブフィールドSF2の第2選択書込アドレス行程W2Wでは、Y電極ドライバ53が、図11に示す如き負極性ピーク電位を有するベースパルスBP−を行電極Y1〜Ynに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。X電極ドライバ51は、第2リセット行程R2の後半部で行電極X1〜Xnに印加したベースパルスBP+をこの第2選択書込アドレス行程W2Wにおいても引き続き行電極X1〜Xn各々に印加する。尚、上記ベースパルスBP−及びベースパルスBP+各々の電位は、書込走査パルスSPWの非印加期間中における行電極X及びY間の電圧が放電セルPCの放電開始電圧よりも低くなるような電位に設定されている。更に、第2選択書込アドレス行程W2Wでは、アドレスドライバ55が、先ず、サブフィールドSF2に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードに設定させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCを消灯モードに設定させるべき論理レベル0の画素駆動データビットに対してはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各書込走査パルスSPWの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記書込走査パルスSPWと同時に、点灯モードに設定させるべき高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この放電セルPC内の行電極X及びY間にも微弱な放電が生起される。つまり、書込走査パルスSPWが印加された後、行電極X及びY間にはベースパルスBP−及びベースパルスBP+に応じた電圧が印加されるが、この電圧は各放電セルPCの放電開始電圧よりも低い電圧に設定されている為、かかる電圧の印加だけでは放電セルPC内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスBP−及びベースパルスBP+に基づく電圧印加だけで行電極X及びY間に放電が生起されるのである。このような放電は、ベースパルスBP+が行電極Xに印加されない第1選択書込アドレス行程W1Wでは生起されない。かかる放電並びに上記選択書込アドレス放電により、この放電セルPCは、その行電極Y近傍に正極性の壁電荷、行電極X近傍に負極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスSPWと同時に、消灯モードに設定させるべき低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極X及びY間でも放電が生じることはない。よって、この放電セルPCは、その直前までの状態、すなわち、第2リセット行程R2において初期化された消灯モードの状態を維持する。
次に、サブフィールドSF2のサスティン行程Iでは、Y電極ドライバ53が、正極性のピーク電位を有するサスティンパルスIPを1パルス分だけ発生しこれを行電極Y1〜Yn各々に同時に印加する。この間、X電極ドライバ51は、行電極X1〜Xnを接地電位(0ボルト)の状態に設定し、アドレスドライバ55は、列電極D1〜Dmを接地電位(0ボルト)の状態に設定する。上記サスティンパルスIPの印加に応じて、上述した如き点灯モードに設定されている放電セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、このサブフィールドSF2の輝度重みに対応した1回分の表示発光が為される。又、かかるサスティンパルスIPの印加に応じて、点灯モードに設定されている放電セルPC内の行電極Y及び列電極D間においても放電が生起される。かかる放電並びに上記サスティン放電により、放電セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には夫々正極性の壁電荷が形成される。そして、かかるサスティンパルスIPの印加後、Y電極ドライバ53は、図11に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、上記の如きサスティン放電の生起された放電セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルPC内の壁電荷の量が、次の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
次に、サブフィールドSF3〜SF14各々の選択消去アドレス行程WOでは、Y電極ドライバ53が、正極性ピーク電位を有するベースパルスBP+を行電極Y1〜Yn各々に印加しつつ、図11に示す如き負極性のピーク電位を有する消去走査パルスSPDを行電極Y1〜Yn各々に順次択一的に印加して行く。尚、ベースパルスBP+のピーク電位は、この選択消去アドレス行程WOの実行期間中に亘り、行電極X及びY間での誤った放電を防止し得る電位に設定されている。又、選択消去アドレス行程WOの実行期間中に亘り、X電極ドライバ51は、行電極X1〜Xn各々を接地電位(0ボルト)に設定する。又、この選択消去アドレス行程WDにおいて、アドレスドライバ55は、先ず、そのサブフィールドSFに対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスDPに変換する。例えば、アドレスドライバ55は、放電セルPCを点灯モードから消灯モードに遷移させるべき論理レベル1の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスDPに変換する。一方、放電セルPCの現状態を維持させるべき論理レベル0の画素駆動データビットが供給された場合にはこれを低電圧(0ボルト)の画素データパルスDPに変換する。そして、アドレスドライバ55は、かかる画素データパルスDPを1表示ライン分(m個)ずつ、各消去走査パルスSPDの印加タイミングに同期して列電極D1〜Dmに印加して行く。この際、上記消去走査パルスSPDと同時に、高電圧の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この放電セルPCは、その行電極Y及びX各々の近傍に正極性の壁電荷、列電極D近傍に負極性の壁電荷が夫々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスSPDと同時に、低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極Y間には上述した如き選択消去アドレス放電は生起されない。よって、この放電セルPCは、その直前までの状態(点灯モード、消灯モード)を維持する。
次に、サブフィールドSF3〜SF14各々のサスティン行程Iでは、X電極ドライバ51及びY電極ドライバ53が、図11に示す如く行電極X及びY交互に、そのサブフィールドの輝度重みに対応した回数(偶数回数)分だけ繰り返し、正極性のピーク電位を有するサスティンパルスIPを行電極X1〜Xn及びY1〜Yn各々に印加する。かかるサスティンパルスIPが印加される度に、点灯モードに設定されている放電セルPC内の行電極X及びY間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層17から照射される光が前面透明基板10を介して外部に照射されることにより、そのサブフィールドSFの輝度重みに対応した回数分の表示発光が為される。この際、サブフィールドSF2〜SF14各々のサスティン行程Iにおいて最終に印加されるサスティンパルスIPに応じてサスティン放電が生起された放電セルPC内の行電極Y近傍には負極性の壁電荷、行電極X及び列電極D各々の近傍には正極性の壁電荷が形成される。そして、かかる最終サスティンパルスIPの印加後、Y電極ドライバ53は、図11に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスCPを行電極Y1〜Ynに印加する。かかる壁電荷調整パルスCPの印加に応じて、上記の如きサスティン放電の生起された放電セルPC内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルPC内の壁電荷の量が、次の選択消去アドレス行程WDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
そして、最終のサブフィールドSF14のサスティン行程Iの終了後、Y電極ドライバ53は、負極性のピーク電位を有する消去パルスEPを全ての行電極Y1〜Ynに印加する。かかる消去パルスEPの印加に応じて、点灯モード状態にある放電セルPCのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった放電セルPCは消灯モードの状態に遷移する。
以上の如き駆動を、図9に示す如き画素駆動データGDに応じて実行することにより、各放電セルPC毎に、図9に示す如き16通りの発光駆動パターンの内の1が実施される。これにより、入力映像信号によって表される各放電セルPC毎の輝度レベルが16段階の階調(第1〜第16階調)で表現されるようになる。
先ず、最低の輝度を表す第1階調では、1フィールド又は1フレームの単位表示期間内において視認可能な発光を伴う放電は、リセット放電を除き一切生起されない。これにより、第1階調では輝度レベル0に対応した黒表示が表現される。
次に、第1階調よりも1段階だけ高輝度を表す第2階調では、図9に示す如く、サブフィールドSF1〜SF14の内のSF1のみで放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCを微小発光放電させる(□にて示す)。この際、これら選択書込アドレス放電及び微小発光放電に伴う発光時の輝度レベルは、1回分のサスティン放電に伴う発光時の輝度レベルよりも低い。よって、サスティン放電によって視覚される輝度レベルを「1」とした場合、第2階調では、輝度レベル「1」よりも低い輝度レベル「α」に対応した輝度が表現される。
次に、かかる第2階調よりも1段階だけ高輝度を表す第3階調では、サブフィールドSF1〜SF14の内のSF2のみで放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ(二重丸にて示す)、次のサブフィールドSF3で放電セルPCを消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。よって、第3階調では、サブフィールドSF1〜SF14の内のSF2のサスティン行程Iのみで1回分のサスティン放電に伴う発光が為され、輝度レベル「1」に対応した輝度が表現される。
次に、かかる第3階調よりも1段階だけ高輝度を表す第4階調では、先ず、サブフィールドSF1において、放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCを微小発光放電させる(□にて示す)。更に、かかる第4階調では、サブフィールドSF1〜SF14の内のSF2のみで放電セルPCを点灯モードに設定させる為の選択書込アドレス放電を生起させ(二重丸にて示す)、次のサブフィールドSF3で放電セルPCを消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。よって、第4階調では、サブフィールドSF1にて輝度レベル「α」の発光が為され、SF2にて輝度レベル「1」の発光を伴うサスティン放電が1回分だけ実施されるので、輝度レベル「α」+「1」に対応した輝度が表現される。
又、第5階調〜第16階調各々では、サブフィールドSF1において放電セルPCを点灯モードに設定させる選択書込アドレス放電を生起させ、この点灯モードに設定された放電セルPCを微小発光放電させる(□にて示す)。そして、その階調に対応した1のサブフィールドのみで放電セルPCを消灯モードに遷移させる為の選択消去アドレス放電を生起させる(黒丸にて示す)。よって、第5階調〜第16階調各々では、サブフィールドSF1にて上記微小発光放電が生起され、SF2にて1回分のサスティン放電を生起された後、その階調に対応した数だけ連続したサブフィールド各々(白丸にて示す)でそのサブフィールドに割り当てられている回数分だけサスティン放電が生起される。これにより、第5階調〜第16階調各々では、輝度レベル「α」+「1フィールド(又は1フレーム)表示期間内において生起されたサスティン放電の総数」に対応した輝度が視覚される。
このように、図9に示す駆動に従った16通りの発光駆動パターンにより、入力映像信号によって示される輝度レベル「0」〜「255」なる輝度範囲を16段階の第1〜第15階調にて表すことが可能となる。
又、図9〜図11に示される駆動では、最も輝度重みが小なるサブフィールドSF1において、表示画像に寄与する放電として、サスティン放電ではなく微小発光放電を生起させるようにしている。この際、微小発光放電は列電極D及び行電極Y間で生起される放電である為、行電極X及びY間で生起されるサスティン放電に比べて、その放電に伴う発光時の輝度レベルが低い。よって、かかる微小発光放電によって黒表示(輝度レベル0)よりも1段階だけ高輝度を表す(第2階調)場合には、サスティン放電によってこれを表す場合に比して輝度レベル0との輝度差が小となる。従って、低輝度画像を表現する際の階調表現能力が高まるのである。
この際、図9〜図11に示される駆動においても、図6〜図8に示す駆動を実施する場合と同様に、第1選択書込アドレス行程W1Wにおいて負極性のベースパルスBP−を行電極Yに印加している間に亘り、このベースパルスと同一極性のベースパルスBPa−を行電極Xに印加することにより行電極X及びY間での誤放電を防止している。
尚、図11に示す駆動では、第1リセット行程R1の前半部においてリセットパルス(RP1Y1、RP1X)を印加することにより全放電セルPC内でリセット放電を生起させるようにしているが、この間、リセットパルス(RP1Y1、RP1X)の印加を停止、つまり、全行電極X及びYを共に接地電位(0ボルト)に設定するようにしても良い。すなわち、第1リセット行程R1の前半部では、リセット放電を生起させないようにして暗コントラストの向上を図るのである。
ここで、図8に示す駆動では、SF1の第1選択書込アドレス行程W1Wにおいて全行電極Xに印加するベースパルスBPa−の負極性ピーク電位の絶対値が小さいと、行電極Y及び列電極D間で生起された選択書込アドレス放電に誘発されて、行電極X及びY間において誤って生起されてしまう誤放電を抑制させることが出来ない。一方、ベースパルスBPa−の負極性ピーク電位の絶対値を大きめに設定すると、書込走査パルスSPWが印加されてない放電セルPC内でも、高電圧の画素データパルスDPの印加に応じて、その行電極X及び列電極D間で誤った放電が生起されてしまう場合がある。この際、入力映像信号によって示される輝度レベルに対応した適切な階調での表示が為されなくなってしまう。更に、図6に示す如き第1階調に対応した発光駆動パターンで駆動される放電セルPCにおいても、上記の如き行電極X及び列電極D間での誤放電により画像全体が明るくなり、輝度レベル0の黒表示を実現できなくなる。すなわち、ベースパルスBPa−の負極性ピーク電位の絶対値の設定範囲、つまり電圧マージンの幅は比較的狭いものとなっている。
そこで、ベースパルスBPa−の負極性ピーク電位の絶対値をこの設定範囲の上限値よりも大きめに設定する場合には、図8に代わり図12に示す駆動パルス印加シーケンスを採用してPDP50を駆動する。
尚、図12に示される駆動パルス印加シーケンスでは、SF1の第1選択書込アドレス行程W1Wにおける壁電荷調整パルスCPの印加区間TKを除く他の部分での動作は、図8に示すものと同一である。よって、以下に、図12に示されるSF1の第1選択書込アドレス行程W1Wにおける区間TKでの動作のみ説明する。
すなわち、図12において、SF1の第1選択書込アドレス行程W1Wでの区間TKでは、X電極ドライバ51が、負極性ピーク電位を有するくさび状波形の誤放電防止パルスGPを行電極X1〜Xnに印加する。かかる誤放電防止パルスGPの印加により、書込アドレス動作の開始時点(行電極Y1に書込走査パルスSPWが印加される時点)の直前に、全行電極Xの近傍に残留する壁電荷の一部が消去される。これにより、ベースパルスBPa−における負極性ピーク電位の絶対値が大きめ(ただし、誤放電防止パルスGPの負極性ピーク電位の絶対値以下)に設定されていても、上記の如き行電極X及び列電極D間での誤放電が抑制される。つまり、ベースパルスBPa−における負極性ピーク電位の絶対値を大きめに設定することにより行電極X及びY間での誤放電を防止すると共に、行電極X及び列電極D間での誤放電が防止されるのである。これにより、第1選択書込アドレス行程W1Wにおいて確実に選択書込アドレス放電を生起させることが可能となる。
又、上記ベースパルスBPa−の負極性ピーク電位の絶対値を小さめに設定する場合には、図12に代わり図13に示す駆動パルス印加シーケンスを採用してPDP50を駆動する。尚、図13に示される駆動パルス印加シーケンスでは、SF1の第1選択書込アドレス行程W1Wにおいて書込走査パルスSPWが行電極Y1〜Ynに順次印加されている区間TWを除く他の部分での動作は、図12に示すものと同一である。よって、以下に、図13に示される区間TWでの動作のみ説明する。
すなわち、かかる第1選択書込アドレス行程W1Wの区間TWでは、Y電極ドライバ53は、図8及び図12の場合と同様に、負極性のピーク電位を有するベースパルスBP−を行電極Y1〜Ynに印加しつつ、負極性のピーク電位を有する書込走査パルスSPWを行電極Y1〜Yn各々に順次択一的に印加して行く。この際、アドレスドライバ55は、図8及び図12の場合と同様に、サブフィールドSF1に対応した画素駆動データビットに基づく画素データパルスDPを1表示ライン分(m個)ずつ順次、列電極D1〜Dmに印加して行く。この間、X電極ドライバ51は、図8及び図12に示されるベースパルスBPa−よりもその絶対値が小なる負極性のピーク電位を有するベースパルスBPb −を行電極X1〜Xnに印加しつつ、負極性のピーク電位を有する補助走査パルスSPXを、上記書込走査パルスSPW各々の印加タイミングに同期して行電極X1〜Xn各々に順次択一的に印加して行く。つまり、X電極ドライバ51及びY電極ドライバ53は、図13に示す如く、第1〜第n表示ライン各々に対応した行電極対(Y1,X1)、(Y2,X2)、(Y3,X3)、・・・、(Yn,Xn)を順次択一的に選択し、その選択した行電極対(Y,X)に対して同一タイミングにて、互いに同一極性の書込走査パルスSPW及び補助走査パルスSPXを印加するのである。
かかる駆動によれば、書込走査パルスSPWの印加に応じて列電極D及び行電極Y間で選択書込アドレス放電が生起されても、この間、行電極X及びY間の電圧は0若しくは0近傍の電圧となるので、行電極X及びY間で誤放電が生じることはない。つまり、ベースパルスBPa−における負極性ピーク電位の絶対値を小さめに設定することにより列電極D及び行電極X間での誤放電を防止すると共に、行電極X及びY間での誤放電が防止されるのである。これにより、第1選択書込アドレス行程W1Wにおいて確実に選択書込アドレス放電を生起させることが可能となる。
尚、図13に示される第1選択書込アドレス行程W1Wによると、書込走査パルスSPWのみならず補助走査パルスSPXの印加に応じて、行電極Y及び列電極D間で選択書込アドレス放電が生起されると共に行電極X及び列電極D間でも放電が生起されることになる。この行電極X及び列電極D間で生起された放電によると、その放電後、行電極Xには正極性の壁電荷が形成されるので、次のサブフィールドSF2の第2選択書込アドレス行程W2Wにおいて選択書込アドレス放電が安定して生起されるようになる。
ここで、図13に示す駆動を実施するにあたり、書込走査パルスSPW及び補助走査パルスSPX各々の負極性ピーク電位を互いに異ならせることにより、敢えて行電極X及びY間に放電を生起させて壁電荷の補充を図るようにしても良い。すなわち、図14に示すように、SF1の第1選択書込アドレス行程W1Wにおいて、書込走査パルスSPWの負極性ピーク電位の絶対値VWを、補助走査パルスSPXHの負極性ピーク電位の絶対値VXよりも小にする。これにより、書込走査パルスSPW及び補助走査パルスSPXHが同時に印加される放電セルPC内では、高電圧の画素データパルスDPに応じて、その行電極Y及び列電極D間において選択書込アドレス放電が生起されると共に、行電極X及びY間でも放電が生起される。この行電極X及びY間で生起された放電により、書込走査パルスSPW及び補助走査パルスSPXH各々の負極性ピーク電位を略同一とした場合に比べて、より多くの壁電荷が行電極X及びY各々の近傍に形成されるようになる。これにより、次のサブフィールドSF2の第2選択書込アドレス行程W2Wでの選択書込アドレス放電を更に安定して生起させることが可能となる。
更に、かかる駆動では、書込走査パルスSPW及び補助走査パルスSPXH各々の負極性ピーク電位を互いに異ならせるにあたり、書込走査パルスSPWの負極性ピーク電位の絶対値を補助走査パルスSPXHに比して低くしている。これにより、SF1の第1選択書込アドレス行程W1Wで生起される選択書込アドレス放電が弱まるので、図6に示す第2階調において表現される輝度が下がり、暗い画像中の輝度変化をより滑らかに表現することが可能となる。
又、サブフィールドSF1〜SF14の内の先頭のSF1の第1選択書込アドレス行程W1Wに限り、行電極X1〜Xn及びY1〜Ynの内の行電極X1〜Xnの方のみに走査パルスSPを印加することにより、放電セルPC内の行電極X及び列電極D間で選択書込アドレス放電を生起させるようにしても良い。
図15は、かかる点に鑑みて為された駆動パルス印加シーケンスの他の例である。
尚、図15に示される駆動パルス印加シーケンスでは、SF1の第1選択書込アドレス行程W1Wにおける区間TWを除く他の部分での動作は、図12に示すものと同一である。よって、以下に、図15に示されるSF1の第1選択書込アドレス行程W1Wにおける区間TWでの動作のみ説明する。
すなわち、図15において、SF1の第1選択書込アドレス行程W1Wでの区間TWでは、X電極ドライバ51が、負極性のピーク電位を有するベースパルスBP−を行電極X1〜Xnに印加しつつ、負極性のピーク電位を有する書込走査パルスSPWXを行電極X1〜Xn各々に順次択一的に印加して行く。この際、アドレスドライバ55は、図12の場合と同様に、サブフィールドSF1に対応した画素駆動データビットに基づく画素データパルスDPを1表示ライン分(m個)ずつ順次、列電極D1〜Dmに印加して行く。又、この区間TWに亘り、Y電極ドライバ53は、上述した如きベースパルスBP−を行電極Y1〜Yn各々に印加する。この際、上記書込走査パルスSPWXと同時に高電圧の画素データパルスDPが印加された放電セルPC内においては、その列電極D及び行電極X間に選択書込アドレス放電が生起されると共に、行電極X及びY間にも放電が生起される。これらの放電により、放電セルPC内の行電極Y及び列電極D各々近傍には負極性の壁電荷、行電極Xには正極性の壁電荷が夫々形成され、この放電セルPCは点灯モードの状態に設定される。一方、上記書込走査パルスSPWXと同時に、低電圧(0ボルト)の画素データパルスDPが印加された放電セルPC内の列電極D及び行電極X間には上述した如き選択書込アドレス放電は生起されない。よって、この放電セルPC内では壁電荷の形成が為されないので消灯モードの状態に設定される。
又、図15に示す駆動を実施するにあたり、SF1の第1選択書込アドレス行程W1Wにおいては、図16〜図18に示す如く、行電極Yに対して壁電荷調整パルスCPの印加を停止(接地電位固定)すると共に、区間TWに亘り全行電極Yに印加すべきベースパルスBPの電位を、全行電極Xに印加されるベースパルスBP−よりも高くしても良い。この際、図16に示す一例では、SF1の第1選択書込アドレス行程W1Wの区間TWに亘り、Y電極ドライバ53が、ベースパルスBP−よりも高電位な負極性ピーク電位を有するベースパルスBPc−を全行電極Yに印加する。又、図17に示す一例では、SF1の第1選択書込アドレス行程W1Wの区間TWに亘り、Y電極ドライバ53が、全行電極Yを接地電位(0ボルト)に設定する。又、図18に示す一例では、SF1の第1選択書込アドレス行程W1Wの区間TWに亘り、Y電極ドライバ53が、正極性ピーク電位を有するベースパルスBPY +を全行電極Yに印加する。
図15〜図18に示す駆動(SF1の第1選択書込アドレス行程W1Wの区間TW)を実施した場合においても、図14に示す駆動を実施した場合と同様に、高電圧の画素データパルスの印加に応じて放電セルPC内の行電極X及び列電極D間に選択書込アドレス放電が生起されると共に、行電極X及びY間にも放電が生起される。これらの放電により、放電セルPC内の行電極Y及び列電極D各々の近傍には負極性の壁電荷、行電極Xには正極性の壁電荷が夫々形成され、この放電セルPCは点灯モードの状態に設定される。この際、選択書込アドレス放電と共に行電極X及びY間でも放電が生起されることにより、選択書込アドレス放電のみが生起される駆動を実行した場合に比して、より多くの壁電荷が行電極X及びY各々の近傍に形成されるようになる。これにより、次のサブフィールドSF2の第2選択書込アドレス行程W2Wでの選択書込アドレス放電を安定して生起させることが可能となる。
50 PDP
51 X電極ドライバ
53 Y電極ドライバ
55 アドレスドライバ
56 駆動制御回路
51 X電極ドライバ
53 Y電極ドライバ
55 アドレスドライバ
56 駆動制御回路
Claims (13)
- 第1基板と第2基板が対向配置され、前記第1基板に形成された複数の行電極対と前記第2基板に形成された複数の列電極との交叉部に放電セルが形成されており、この放電セルの前記第2基板上に、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体を含む二次電子放出材料と、蛍光体材料とを含む蛍光体層が形成されたプラズマディスプレイパネルを、映像信号の単位表示期間毎に複数のサブフィールドによって階調駆動するプラズマディスプレイパネルの駆動方法であって、
前記単位表示期間内の先頭サブフィールドでは、前記放電セル各々を選択的に点灯モードの状態に設定する書込アドレス行程と、前記点灯モードの状態にある前記放電セルのみを放電発光させる放電発光行程と、を実行し、
前記先頭サブフィールドの直後に設けられた後続サブフィールドでは、前記書込アドレス行程と、前記行電極対にサスティンパルスを印加することにより前記点灯モードの状態にある放電セルのみをサスティン放電せしめるサスティン行程と、を実行し、
前記先頭サブフィールドの前記書込アドレス行程では、前記行電極対各々の一方の行電極に順次、走査パルスを印加すると共に、前記走査パルスのピーク電位と同一極性のピーク電位を有するベースパルスを前記行電極対各々の他方の行電極に夫々印加することにより、前記放電セルを選択的に前記点灯モードの状態に設定する為の放電を生起させることを特徴とするプラズマディスプレイパネルの駆動方法。 - 1つの前記単位表示期間内では、前記後続サブフィールドの前記書込アドレス行程において前記点灯モードの状態に設定される前記放電セルに対しては、前記先頭サブフィールドの前記書込アドレス行程でも前記点灯モードの状態に設定することを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
- 前記放電発光行程では、前記行電極対に前記サスティンパルスを印加することにより前記点灯モードの状態にある前記放電セルのみをサスティン放電発光させることを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
- 前記先頭サブフィールド及び前記後続サブフィールド各々の前記サスティン行程において印加される前記サスティンパルスの印加回数は共に奇数であることを特徴とする請求項3に記載のプラズマディスプレイパネルの駆動方法。
- 前記単位表示期間内の前記サブフィールド各々の内で、所定の1のサブフィールドより前方に配置されているサブフィールドでは前記書込アドレス行程を実行する一方、前記1のサブフィールド以降に配置されているサブフィールドでは前記放電セル各々を選択的に消灯モードの状態に設定する消去アドレス行程を実行することを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
- 前記先頭サブフィールドで印加される前記サスティンパルスのピーク電位は、前記後続サブフィールドで印加される前記サスティンパルスのピーク電位未満であることを特徴とする請求項3に記載のプラズマディスプレイパネルの駆動方法。
- 前記放電発光行程では、前記一方の行電極に対して最終の前記サスティンパルスが印加された直後に、
前記走査パルスのピーク電位と同一極性の電位であり、且つ当該電位の絶対値が前記後続サブフィールドで印加される前記サスティンパルスのピーク電位の絶対値以下となるピーク電位を有する壁電荷調整パルスを前記一方の行電極に印加することを特徴とする請求項3に記載のプラズマディスプレイパネルの駆動方法。 - 前記先頭サブフィールドの前記書込アドレス行程では、最初の前記走査パルスが印加される直前に、前記ベースパルスのピーク電位と同一極性の壁電荷調整パルスを前記他方の行電極に印加することを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
- 前記先頭サブフィールドの前記書込アドレス行程では、前記行電極対各々を順次択一的に走査対象とし、当該走査対象となった前記行電極対における一方の行電極に前記走査パルスを印加すると同時に、前記走査対象となった前記行電極対における他方の行電極に前記走査パルスのピーク電位と同一極性の補助走査パルスを印加することを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
- 前記補助走査パルスのピーク電位の絶対値は、前記走査パルスのピーク電位の絶対値よりも大きいことを特徴とする請求項9に記載のプラズマディスプレイパネルの駆動方法。
- 第1基板と第2基板が対向配置され、前記第1基板に形成された複数の行電極対と前記第2基板に形成された複数の列電極との交叉部に放電セルが形成されており、この放電セルの前記第2基板上に蛍光体材料を含む蛍光体層が形成されたプラズマディスプレイパネルを、映像信号の単位表示期間毎に複数のサブフィールドによって階調駆動するプラズマディスプレイパネルの駆動方法であって、
前記単位表示期間内の先頭サブフィールド及び前記先頭サブフィールドの直後に設けられた後続サブフィールド各々では、前記放電セル各々を選択的に点灯モードの状態に設定する書込アドレス行程と、前記行電極対にサスティンパルスを印加することにより前記点灯モードの状態にある放電セルのみをサスティン放電せしめるサスティン行程と、を実行し、
前記後続サブフィールドの前記書込アドレス行程では、前記行電極対各々の一方の行電極に順次、走査パルスを印加することにより、前記放電セルを選択的に前記点灯モードの状態に設定する為の放電を生起させ、
前記先頭サブフィールドの前記書込アドレス行程では、前記行電極対各々の他方の行電極に順次、前記走査パルスのピーク電位と同一極性の補助走査パルスを印加し、
前記補助走査パルスのピーク電位は、当該補助走査パルスの印加時に前記一方の行電極に加わる電位に対して前記同一極性側へ設定されることを特徴とするプラズマディスプレイパネルの駆動方法。 - 前記蛍光体層には、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体を含む二次電子放出材料を含むことを特徴とする請求項11に記載のプラズマディスプレイパネルの駆動方法。
- 第1基板と第2基板が対向配置され、前記第1基板に形成された複数の行電極対と前記第2基板に形成された複数の列電極との交叉部に放電セルが形成されており、この放電セルの前記第2基板上に、電子線によって励起されて波長域200〜300nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体を含む二次電子放出材料と、蛍光体材料とを含む蛍光体層が形成されたプラズマディスプレイパネルを、映像信号の単位表示期間毎に複数のサブフィールドによって階調駆動するプラズマディスプレイパネルの駆動方法であって、
前記単位表示期間内の先頭サブフィールド及び前記先頭サブフィールドの直後に設けられた後続サブフィールド各々では、前記放電セル各々を選択的に点灯モードの状態に設定する書込アドレス行程と、前記行電極対にサスティンパルスを印加することにより前記点灯モードの状態にある放電セルのみをサスティン放電せしめるサスティン行程と、を実行し、
前記先頭サブフィールドの前記書込アドレス行程では、最初の前記走査パルスが印加される直前に、前記行電極対の一方の行電極に負極性の壁電荷調整パルスを印加しつつ、接地電位又は負極性の壁電荷調整パルスを前記他方の行電極に印加し、
前記先頭サブフィールド及び前記後続サブフィールド各々の前記サスティン行程では、前記一方の行電極に前記サスティンパルスを印加しつつ前記他方の行電極を接地電位とすることにより前記点灯モードの状態にある放電セルのみを前記サスティン放電せしめた後、前記一方の行電極に負極性の壁電荷調整パルスを印加することを特徴とするプラズマディスプレイパネルの駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008177898A JP2010019900A (ja) | 2008-07-08 | 2008-07-08 | プラズマディスプレイパネルの駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008177898A JP2010019900A (ja) | 2008-07-08 | 2008-07-08 | プラズマディスプレイパネルの駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010019900A true JP2010019900A (ja) | 2010-01-28 |
Family
ID=41704903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008177898A Pending JP2010019900A (ja) | 2008-07-08 | 2008-07-08 | プラズマディスプレイパネルの駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010019900A (ja) |
-
2008
- 2008-07-08 JP JP2008177898A patent/JP2010019900A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4636857B2 (ja) | プラズマディスプレイ装置 | |
JP4801914B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP5134264B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP5355843B2 (ja) | プラズマディスプレイ装置 | |
JP2009008806A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP4928211B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008281928A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008070538A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008203458A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008107626A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2010019900A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2009210727A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2009025547A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008304893A (ja) | プラズマディスプレイパネルの駆動方法 | |
KR100949749B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
KR100956564B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
JP2008170780A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008070443A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008216759A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008203328A (ja) | プラズマディスプレイ装置 | |
JP2008070442A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008216878A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008203459A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008268443A (ja) | プラズマディスプレイパネルの駆動方法 | |
JP2008286988A (ja) | プラズマディスプレイパネルの駆動方法 |