JP2010016655A - 通信装置及び信号受信方法 - Google Patents

Abstract

【課題】簡易な構成でデータ信号を正常に復調することができる通信装置を提供することである。
【解決手段】一実施形態による通信装置は、受信信号を復調し、受信状態に応じた第１の復調信号を出力する受信部と、前記第１の復調信号の特徴的パターンを検出し、パターン検出信号を出力するパターン検出部と、前記パターン検出信号に応じて前記特徴的パターンの繰り返し周期を検出することにより、前記第１の復調信号が同相信号または直交信号のうち一方の信号若しくは前記一方の信号の反転信号であることを示す第１の信号検出信号を出力する周期検出部とを有する。
【選択図】図３

Description

本発明は、通信装置及び信号受信方法に関し、特に、受信信号を復調する際に、受信状態を監視して復調信号を制御する通信装置及び信号受信方法に関する。

光通信システムでは、周波数利用効率を向上させるため、例えば光差動４値位相シフトキーイング（ＤＱＰＳＫ：Differential quadrature Phase Shift Keying）変調方式を利用している。ＤＱＰＳＫ変調方式では、互いに隣接する２つのシンボル間の光の位相変化により情報を伝送する。４通りの位相変化０、π／２、π、３π／２が利用され、１シンボルあたり２ビットの情報が伝送される。ＤＱＰＳＫ光受信回路では、受信信号はπ／４遅延干渉計および−π／４遅延干渉計を通った後、フォトダイオードにより１シンボルあたり２ビットの電気的なデータ信号に変換される。この時、遅延干渉計の光位相差がそれぞれπ／４及び−π／４に正確に設定されていれば、２ビットのデータ信号を正常に復調することができる。

しかし、従来の干渉計制御方式を用いたとしても、複数通りの復調信号が出力される可能性があるため、このままではデータ信号を正常に復調することができないという問題がある。

そこで、干渉計からの出力可能性のあるすべてのフレームパターンについてフレーム検出を行い、正常な復調信号を選択することが提案されている。

図１は、従来のＤＱＰＳＫ光信号受信回路を示すブロック図である。図１に示した光受信モジュール１００は、ＤＱＰＳＫ光信号を受信し、それをＤＱＰＳＫ受信部（１０１乃至１３３）でデータ信号Ａ、Ｂに復調し、それをデマルチプレクサ１５０で逆多重してデータ信号Ｐとして出力するものである。ここで、干渉計から出力されるデータ信号Ａ、Ｂは、それぞれ直交信号Ｑ（以下、Ｑ信号とも呼ぶ）及び同相信号Ｉ（以下、Ｉ信号とも呼ぶ）であることが望ましい。しかし、図１の表「ＤＱＰＳＫ信号受信状態」に示したように、干渉計から出力されるデータ信号Ａ、Ｂは、干渉計の受信状態（復調状態）に応じて、必ずしもＱ信号及びＩ信号とはならず、相異なる複数通りの組み合わせのうちの１つとなる不確定性がある。二重丸印は所望の受信状態、丸印は出力可能性のある受信状態、×印は出力可能性のない受信状態を示す。

そのため、ＤＱＰＳＫ光受信モジュール１００が出力したデータ信号Ｐを、フレーム処理回路１７０で処理すれば正常なデータ信号を得ることができる。フレーム処理回路１７０は、フレームを処理するフレーム処理部１７１と、可能性のあるフレームパターンすべてに対してフレーム検出を行い、受信状態を検出するフレーム同期回路部１７２と、受信状態を識別する受信状態識別部１７３とを有する。
特開第２００７−２０１３８号公報 特開第２００６−２７０９０９号公報

しかし、図１に示した構成では、光受信モジュールとフレーム処理回路とを組み合わせなければデータ信号を正常に復調できないことや、フレーム処理回路のフレーム同期回路部の回路規模が大きくなることなどの問題がある。

本発明は、上記の問題の少なくとも１つを解決し、簡易な構成でデータ信号を正常に復調することができる通信装置を提供することを目的の１つとする。

一実施形態による通信装置は、受信信号を復調し、受信状態に応じて第１の復調信号を出力する受信部と、前記第１の復調信号の特徴的パターンを検出し、パターン検出信号を出力するパターン検出部と、前記パターン検出信号に応じて前記特徴的パターンの繰り返し周期を検出することにより、前記第１の復調信号が同相信号または直交信号のうち一方である第１の信号であることを示す第１の信号検出信号を出力する周期検出部とを有する。

他の実施形態による信号受信方法は、受信信号を復調し、受信状態に応じた第１の復調信号を出力する段階と、前記第１の復調信号の特徴的パターンを検出し、パターン検出信号を出力する段階と、前記パターン検出信号に応じて前記特徴的パターンの繰り返し周期を検出し、前記第１の復調信号が同相信号または直交信号のうち一方である第１の信号であることを示す第１の信号検出信号を出力する段階とを有する。

開示の通信装置は、簡易な構成でデータ信号を正常に復調することができる。

図面を参照して実施形態を詳細に説明する。図面においては、同一または対応する構成要素には同じ参照符号を付した。

以下、ＤＱＰＳＫ変調方式またはＤＰＳＫ変調方式を利用した実施形態を説明するが、本発明はこれらの変調方式には限定されず、その他のＰＳＫ変調方式にも適用することができることは当業者には明らかである。また、本発明はＰＳＫ変調方式には限定されず、その他の変調方式にも適用することができる。

図２は、一実施形態で利用するＯＴＵ３（Optical channel Transport Unit 3）信号の特徴的パターンを示す図である。ＯＴＵ３（４３．０２Ｇｂ／ｓ）信号は、ＩＴＵ−Ｔが２０００年に勧告した光伝送規格であるＯＴＮ（Optical Transport Network）で標準化された信号である。図２に示したＯＴＵ３フレーム２００は、ＦＡＳ（Frame Alignment Signal）領域２０１と、ペイロードを含むその他のスクランブルされた信号が入るフレーム領域２０２とを含む。ＦＡＳは４８ビットのフレーム同期信号であり、図２に示した信号パターンを有している。

ＤＱＰＳＫ変調方式では、２ビットを１シンボルとしてまとめて、直交信号Ｑ（以下、Ｑ信号とも呼ぶ）及び同相信号Ｉ（以下、Ｉ信号とも呼ぶ）として取り扱う。図２には、このＱ信号とＩ信号の信号パターンを示した。ここで、Ｉ信号の信号パターンには、参照符号２１０で示したように、「０」が１３ビット連続して現れる特徴的パターンがあることが分かる。また、Ｑ信号の信号パターンには、参照符号２１１で示したように、「０１１０」が３回繰り返して現れる特徴的パターンがあることが分かる。

一実施形態では、信号パターンＩにおける「０」が１３ビット連続して現れる特徴的パターン２１０を検出し、干渉計から同相信号Ｉが出力されているか判定する。また、信号パターンＱにおける「０１１０」が３回繰り返して現れる特徴的パターン２１１を利用して、信号Ｑが論理反転しているか判定する。他の実施形態では、ＦＡＳ領域２０１中の他の特徴的パターンを利用することができる。

なお、ここではＦＡＳ信号の信号パターンを２つの信号パターンに分けるにあたり、図２に示したように「１１０１ １１０１ １１０１ ０１１０ ０１１０ ０１１０」を直交信号Ｑの信号パターンと呼び、「１１１０ １１１０ １１１０ ００００ ００００ ００００」を同相信号Ｉの信号パターンと呼んだ。しかし、ＤＱＰＳＫ変調方式ではどちらをＩ相（in-phase）信号とし、どちらをＱ相（quadrature-phase）信号とするか明確には定義されていないので、この呼び方は任意的なものである。別の実施形態では、「１１０１ １１０１ １１０１ ０１１０ ０１１０ ０１１０」を同相信号Ｉの信号パターンと呼び、「１１１０ １１１０ １１１０ ００００ ００００ ００００」を直交信号Ｑの信号パターンと呼んでもよい。同様に、以下の実施形態の説明では、一方の信号を直交信号Ｑと呼び他方の信号を同相信号Ｉと呼ぶが、これは２つの信号を区別するために便宜的に定めたものに過ぎず、他の実施形態では前記「一方の信号」を同相信号Ｉと呼び前記「他方の信号」を直交信号Ｑと呼んでもよい。

図３は、一実施形態によるＤＱＰＳＫ光信号受信モジュールを示すブロック図である。図３に示したＤＱＰＳＫ光信号受信モジュール３００は、Ｉ信号とＱ信号とを含むＤＱＰＳＫ光信号を受信し、データ信号Ａとデータ信号Ｂとを出力するＤＱＰＳＫ受信部３０１を有する。

図３に示すように、光ＤＱＰＳＫ受信部３０１は、２つのブランチ（すなわち、Ａブランチ１０２、Ｂブランチ１０３）を備える。Ａブランチ１０２には、マッハツェンダ干渉計１０４、バランスド光検出器１１０、データ再生回路１１１、位相制御装置１１２が設けられている。同様に、Ｂブランチ１０３には、マッハツェンダ干渉計１０７、バランスド光検出器１１３、データ再生回路１１４、位相制御装置３１５が設けられている。各干渉計１０４／１０７の上側アームには、それぞれ、光遅延要素１０５／１０８が設けられている。遅延時間は、光ＤＱＰＳＫシステムにおける１シンボル時間である。光ＤＱＰＳＫシステムにおいては、１シンボル時間は、データのビットレートの逆数の２倍に相当する。各干渉計１０４／１０７の下側アームには、それぞれ、移相要素１０６／１０９が設けられている。Ａブランチに設けられている移相要素１０６の位相量（すなわち、移相量）は「π／４」である。Ｂブランチに設けられている移相要素１０９の位相量（すなわち、移相量）は「−π／４」である。これらの位相は、位相制御装置１１２／３１５による制御対象である。

Ａブランチにおいて、位相制御装置１１２が備える２つの入力端子の一方は、データ再生回路１１１の入力端子に接続され、位相制御装置１１２が備える２つの入力端子の他方は、データ再生回路１１４の出力端子に接続されている。位相制御装置１１２の出力端子は、干渉計１０４の移相要素１０６に接続されている。同様に、Ｂブランチにおいて、位相制御装置３１５が備える２つの入力端子の一方は、データ再生回路１１４の入力端子に接続され、位相制御装置３１５が備える２つの入力端子の他方は、データ再生回路１１１の出力端子に接続されている。位相制御装置３１５の出力端子は、干渉計１０７の移相要素１０９に接続されている。すなわち、Ａブランチにおける位相制御装置１１２への入力信号は、バランスド光検出器１１０から出力される信号１２４およびデータ再生回路１１４から出力される信号１２９である。また、Ｂブランチにおける位相制御装置３１５への入力信号は、バランスド光検出器１１３から出力される信号１２８およびデータ再生回路１１１から出力される信号１２５である。

なお、上記受信部における干渉計、バランスド光検出器、データ再生回路は、当業者によってよく知られているデバイスを使用することができる。

図３に示すように、Ａブランチにおいて、位相制御装置１１２は、位相モニタ部（この実施例においては、ミキサ１１６および平均化部１１７を含む）、およびその位相モニタ部の後段に接続される位相調整部１１９を備える。Ｂブランチにおいては、位相制御装置３１５は、直列的に接続された位相モニタ部（この実施例においては、ミキサ１２０および平均化部１２１を含む）、反転回路１２２、および位相調整部３２３を備える。反転回路１２２は、この実施例では、インバータ回路である。ミキサは、２つの入力信号を互いに掛合わせるために使用され、平均化部は、ミキサからの信号を平均化する。なお、ミキサおよび平均化部は、いずれもよく知られたデバイスである。ミキサは、例えば、アナログミキサ（例えば、Spectrum Microwave Corporationのミキサ）、或いはＡ／Ｄ変換器の後段においてデジタル信号プロセッサ（ＤＳＰ：Digital Signal Processor）で実行される乗算演算により実現される。すなわち、ミキサは、Ａ／Ｄ変換器およびその後段に接続されるＤＳＰで実現することができる。Ａ／Ｄ変換器は、例えば、Analog Device CorporationのＡ／Ｄ変換器を使用することができる。平均化部は、入力信号の高周波成分を除去すると共に平均化された情報を含む低周波成分を通過させるローパスフィルタ、或いは、ＤＳＰを利用した平均化演算によって実現することができる。

光ＤＱＰＳＫの変調信号（s(t)）１０１は、下式で表すことができる。
s(t) = A(t)exp(φ_n)exp(jωt)
ここで、「A(t)」は、１シンボルに相当するパルス波形を表す。「φ_n」は、ｎ番目のシンボルの位相を表す。「ω」は、光搬送波の角周波数を表す。「φ_n」は、π／４、３π／４、５π／４、７π／４、の４値のうちのいずれか１つを取り得る。

光ＤＱＰＳＫでは、情報は、互いに隣接するシンボル間の位相差により伝送される。そして、隣接するシンボル間の位相差は、０、π／２、π、３π／２のいずれか１つである。

光ＤＱＰＳＫ変調方式の理論によれば、Ａブランチにおいて、バランスド光検出器１１０から出力される信号１２４は、下式で表すことができる。
A²(t)cos(Δφ+π/4+δ_Ａ)
また、Ｂブランチにおいて、バランスド光検出器１１３から出力される信号１２８は、下式で表すことができる。
A²(t)cos(Δφ−π/4+δ_Ｂ)
ここで、「Δφ」は、互いに隣接する２つのシンボル間の位相差を表す。「δ_Ａ」は、Ａブランチにおける移相要素１０６の位相誤差を表し、「δ_Ｂ」は、Ｂブランチにおける移相要素１０９の位相誤差を表す。

データ再生回路１１１は、ゼロ閾値を用いた閾値判定によりＡブランチデータ（データ信号A）１２５を再生する。再生データ１２５は、「cos（Δφ＋π/4）＝−sin（Δφ−π/4）」である。同様に、Ｂブランチ再生データ（データ信号B）１２９は、「cos（Δφ−π/4）＝sin（Δφ＋π/4）」である。なお、これらの関係は公知である。

Ａブランチにおいて、ミキサ１１６には、信号１２４および信号１２９が入力される。よって、ミキサ１１６の出力１２６は、下式で表される。
A²(t)cos(Δφ+π/4
+δ_Ａ) cos(Δφ−π/4)
＝A²(t)cos(Δφ+π/4
+δ_Ａ) sin(Δφ+π/4)
＝A²(t)cos(Δφ+π/4)
sin(Δφ+π/4) cos(δ_Ａ)
−A²(t)sin²(Δφ+π/4)sin(δ_Ａ)
ここで、位相差Δφは、０、π／２、π、３π／２に均等に分布するので、上記の数式の第１項は、平均化部１１７により除去される。また、上記数式の第２項は、位相差Δφにかかわらず、平均化部１１７の前段において「−A²（t）sin（δ_Ａ）／２」である。したがって、「A²（t）」は、平均化部１１７により平均化されると、伝送される情報と関係のないある値を持った定数になる。よって、平均化部１１７から出力される信号１２７は「−sin（δ_Ａ）」に比例する。尚、位相誤差が小さければ、信号１２７は、「−δ_Ａ」に近似できる。

このように、位相モニタは、位相誤差の大きさだけでなく、位相誤差の符号も検出できる。また、位相誤差に対する誤差信号１２７の微分係数は一定なので、位相誤差がゼロであっても、位相モニタの感度も一定である。

Ｂブランチにおいて、ミキサ１２０には、信号１２５および信号１２８が入力される。よって、ミキサ１２０の出力１３０は、下式で表される。
A²(t)cos(Δφ−π/4 +δ_Ｂ) cos(Δφ+π/4)
＝−A²(t)cos(Δφ−π/4 +δ_Ｂ) sin(Δφ−π/4)
＝−A²(t)cos(Δφ−π/4) sin(Δφ−π/4) cos(δ_Ｂ)＋A²(t)sin²(Δφ−π/4)sin(δ_Ｂ)
ここで、位相差Δφは、０、π／２、π、３π／２に均等に分布するので、上記の数式の第１項は、平均化部１２１により除去される。また、上記数式の第２項は、位相差Δφにかかわらず、平均化部１２１の前段において「A²（t）sin（δ_Ｂ）／２」である。したがって、「A²（t）」は、平均化部１２１により平均化されると、伝送される情報と関係のないある値を持った定数になる。よって、平均化部１２１から出力される信号１３１は「sin（δ_Ｂ）」に比例する。尚、位相誤差が小さければ、信号１３１は、「δ_Ｂ」に近似できる。

このように、位相モニタは、位相誤差の大きさだけでなく、位相誤差の符号も検出できる。また、位相誤差に対する誤差信号１３１の微分係数は一定なので、位相誤差がゼロであっても、位相モニタの感度も一定である。

位相モニタ部の後段において、位相誤差信号１３１は、インバータ回路である反転回路１２２に与えられる。反転回路１２２を用いて位相誤差信号１３１を反転させることにより得られる位相調整信号１３３は、位相調整部３２３に入力される。一方、位相誤差信号１２７は、位相調整信号として直接的に位相調整部１１９に入力される。

位相調整部１１９／３２３は、位相調整信号が「正」であれば、対応するブランチの干渉計１０４／１０７の位相量（すなわち、移相要素１０６／１０９の移相量）を増加させ、位相調整信号が「負」であれば、対応するブランチの干渉計１０４／１０７の位相量を減少させる。位相調整部１１９／３２３は、位相調整信号がゼロであれば、動作しない（すなわち、移相要素１０６／１０９の移相量をそのまま保持する）。位相調整部１１９／３２３として当業者に知られている様々な位相調整器を使用することができる。例えば、カナダのITF Optical Technologies CorporationのＤＰＳＫ復調器は、干渉計の温度を調整することによって位相差の調整を実現する位相調整器を備えるマッハツェンダ干渉計を提供している。

上記ＤＱＰＳＫ受信部３０１において、Ａブランチの移相要素１０６の位相が「π／４＋δ_Ａ」であったものとする。すなわち、移相要素１０６の位相が正の位相誤差δ_Ａを有しているものとする。この場合、位相モニタ部から出力される信号１２７は「−δ_Ａ（＜０）」である。そうすると、位相調整信号１２７は「負」なので、位相調整部１１９は、移相要素１０６の位相量を減らす。この結果、位相は、目標値である「π／４」に近づくことになる。一方、移相要素１０６の位相が負の位相誤差を有しているものとすると、位相モニタ部から出力される信号１２７は「正」であり、位相調整部１１９は、移相要素１０６の位相量を増加させる。これにより、位相は、目標値である「π／４」に近づく。なお、位相誤差がゼロであれば、位相モニタ部からの出力もゼロである。よって、この場合、位相調整部は動作せず、移相要素１０６の位相はそのまま保持される。

同様に、Ｂブランチの移相要素１０９の位相が「−π／４＋δ_Ｂ」であったものとする。すなわち、移相要素１０９の位相が正の位相誤差δ_Ｂを有しているものとする。この場合、位相モニタ部から出力される信号１３１は「δ_Ｂ（＞０）」である。そして、反転回路１２２から出力される位相調整信号１３３は「−δ_Ｂ（＜０）」である。そうすると、位相調整信号１３３は「負」なので、位相調整部３２３は、移相要素１０９の位相量を減らす。これにより、位相は、目標値である「−π／４」に近づくことになる。一方、移相要素１０９の位相が負の位相誤差を有しているものとすると、位相モニタ部から出力される信号１３１は「負」であり、反転回路１２２により得られる位相調整信号１３３は「正」であるので、位相調整部３２３は、移相要素１０９の位相量を増加させる。これにより、位相は、目標値である「−π／４」に近づく。なお、位相誤差がゼロであれば、位相モニタ部からの出力もゼロである。よって、この場合、位相調整部は動作せず、移相要素１０９の位相はそのまま保持される。

しかし、ＤＱＰＳＫ光信号が光伝送路を介して伝送される過程において、光ファイバの波長分散や非線形効果の影響により信号波形の劣化が生じることがある。また、遅延干渉計１０６、１０９は互いに独立しており、経年変化や温度変化等により、最適動作点が変化した場合には、所望の論理関係のＩ信号、Ｑ信号が得られないことが生じる。したがって、ＤＱＰＳＫ受信部３０１が受信信号を復調して出力するデータ信号Ａ、Ｂには、図１を参照して説明したように、ＤＱＰＳＫ受信部３０１の受信状態（復調状態）によって、不確定性が生じる可能性がある。この不確定性を解消するため、ＤＱＰＳＫ光受信モジュール３００は、さらに、ＤＱＰＳＫ受信部３０１が出力したデータ信号Ａ、Ｂの入力を受けて、データ信号Ｂの特徴的パターンを検出して、そのパターンがＤＱＰＳＫ光信号のフレーム周期で繰り返されているか判定して、その判定結果に応じてデータ信号ＢがＩ信号であることを示すＩ検出信号を出力する復調信号モニタ＆制御回路３０２を有する。

図４も参照して、復調信号モニタ＆制御回路３０２の動作を説明する。図４は、一実施形態による復調信号モニタ及び制御回路を示すブロック図である。図４に示した復調信号モニタ＆制御回路３０２は、１３ビット０連検出回路４０１、繰り返し周期検出回路４０２、Ｑ信号論理検出回路４０３、反転回路４０４を有する。

１３ビット０連検出回路４０１は、ＤＱＰＳＫ受信部３０１から入力されたデータ信号Ｂを受け、図２を参照して説明したＩ信号の信号パターンにおいて１３ビット連続して「０」が現れる特徴的パターン２１０を検出する。１３ビット０連検出回路４０１は、この特徴的パターン２１０（図２参照）を検出すると、特徴的パターンを検出したことを示すパターン検出信号を繰り返し周期検出回路４０２に出力する。パターン検出信号は、例えば、特徴的パターンの出現に同期したパルス信号である。

繰り返し周期検出回路４０２は、パターン検出信号を受け取ると、そのパターン検出信号の周期がＤＱＰＳＫ光信号のフレーム周期と一致しているか判定する。パターン検出信号の周期がＤＱＰＳＫ光信号のフレーム周期と一致するということは、データ信号Ｂとして同相信号Ｉが得られたことを意味している。この判定を行うことにより、図２に示したスクランブルされた信号２０２の中に偶然に特徴的パターンが現れても、それを同相信号Ｉと間違う可能性を無くす、または小さくすることができる。繰り返し周期検出回路４０２は、パターン検出信号の周期がＤＱＰＳＫ光信号のフレーム周期と一致したこと、すなわち同相信号Ｉを検出したことを示すＩ検出信号を一方の出力から出力する。繰り返し周期検出回路４０２が出力したＩ検出信号は、ＤＱＰＳＫ受信部３０１のＩブランチ１０３の位相制御装置３１５に送られる。一方、繰り返し周期検出回路４０２は、同相信号Ｉを検出すると、同相信号Ｉを検出したことを示す信号（Ｉ検出信号であってもよい）を、他方の出力からＱ信号論理検出回路４０３に送る。

データ信号Ｂとして同相信号Ｉが検出されたということは、ＤＱＰＳＫ受信部３０１から直交信号Ｑまたはその論理反転した信号がデータ信号Ａとして出力されていることを意味する。そこで、Ｑ信号論理検出回路４０３は、繰り返し周期検出回路４０２から同相信号Ｉを検出したことを示す信号を一方の入力に受け取ると、他方の入力に入力されたデータ信号Ａを調べ、データ信号Ａとして直交信号Ｑが得られているか、すなわち論理判定していないかどうか判定する。この判定は、データ信号Ａに図２を参照して説明した直交信号Ｑの信号パターン２１１が現れるか検出することにより行える。データ信号Ａに直交信号Ｑの信号パターン２１１（図２参照）が現れていれば、データ信号Ａとして直交信号Ｑが得られていることが分かる。Ｑ信号論理検出回路４０３は、データ信号Ａとして直交信号Ｑが得られていれば、データ信号Ａとして直交信号Ｑが得られたことを示すＱ検出信号を反転回路４０４に送る。Ｑ検出信号を受けた反転回路４０４は、データ信号Ａをそのまま通過させて出力する。

一方、データ信号Ａに直交信号Ｑの信号パターン２１１（図２参照）が現れていないということは、データ信号Ａとして直交信号Ｑが論理反転した信号が得られていることを意味する。Ｑ信号論理検出回路４０３は、反転回路４０４にＱ検出信号を出力しない。反転回路４０４は、Ｑ信号論理検出回路４０３からＱ検出信号の入力がないと、データ信号Ａを反転した信号、すなわち直交信号Ｑを出力する。

図３に戻り、ＤＱＰＳＫ光受信モジュール３００は、デマルチプレクサ（ＤＭＵＸ：Demultiplexer）１５０を含む。このデマルチプレクサ１５０は、復調信号モニタ＆制御回路３０２からのデータ信号Ａ（すなわち直交信号Ｑ）とデータ信号Ｂ（すなわち同相信号Ｉ）の入力を受け、１６ビットパラレルのデータ信号Ｐに逆多重して出力する。

このように、ＤＱＰＳＫ受信部３０１の干渉計制御ループが安定し、復調信号モニタ＆制御回路３０２からＩ検出信号３０３が出力された場合、復調信号モニタ＆制御回路３０２からは直交信号Ｑ（Ｑ信号）と同相信号Ｉ（Ｉ信号）が出力され、結果的にデマルチプレクサ３５０から正しいデータ信号Ｐが出力される。

上記の実施形態では、同相信号Ｉの特徴的パターンとして、図２を参照して説明した同相信号Ｉにおける１３ビット連続で「０」が現れる特徴的パターン２１０を検出した。他の実施形態では、この特徴的パターン以外の特徴的パターンを検出してもよい。その例は図８、図１０を参照して説明する。

上記の実施形態では、同相信号Ｉの特徴的パターンを検出したが、他の実施形態では、直交信号Ｑの特徴的パターンを検出してもよい。さらに他の実施形態では、同相信号Ｉの反転信号の特徴的パターンを検出してもよい。この場合、図４の復調信号モニタ＆制御回路３０２に、データ信号Ｂを論理反転して同相信号Ｉを出力する反転回路（図示せず）を設ければよい。さらに他の実施形態では、直交信号Ｑの反転信号の特徴的パターンを検出してもよい。この場合、図４の復調信号モニタ＆制御回路３０２に、データ信号Ｂを論理反転して直交信号Ｑを出力する反転回路（図示せず）を設ければよい。

一方、ＤＱＰＳＫ受信部３０１からデータ信号Ｂとして同相信号Ｉが出力されない場合は、ＤＱＰＳＫ受信部３０１は、干渉計１０７の移相要素１０９の位相をπ／２だけずらす。このステップは、干渉計制御ループが安定し、復調信号モニタ＆制御回路３０２からＩ検出信号３０３が出力されるまで続けられる。かかる構成により、ＤＱＰＳＫ受信部３０１の受信状態（復調状態）によらずに、ＤＱＰＳＫ光受信モジュール３００からは正しいデータ信号Ｐを出力することができる。すなわち、復調信号モニタ＆制御回路３０２という簡易な構成を追加するだけでＤＱＰＳＫ光受信モジュール３００から正しいデータ信号Ｐを出力することができる。なお、このステップは図６、図７を参照してより詳しく説明する。

図５は、図３のＤＱＰＳＫ信号受信モジュールの変形例を示すブロック図である。図５に示したＤＱＰＳＫ光受信モジュール５００は、図３に示したＤＱＰＳＫ光受信モジュール３００と同様の構成である。ただし、Ａブランチ１０２において、ミキサ１１６への入力信号である信号１２４、１２９をそれぞれフィルタリングするためのローパスフィルタ１５１、１５２を設け、Ｂブランチ１０３において、ミキサ１２０への入力信号である信号１２８、１２５をそれぞれフィルタリングするためのローパスフィルタ１５３、１５４を設けている。このようにローパスフィルタを設けることにより、ミキサ１１６、１２０が対応すべき周波数帯域を低くして、ミキサ１１６、１２０として比較的ローコストのものを使用することができるようになる。なお、ローパスフィルタを設ける位置は、その機能を発揮できる範囲で広く解釈されるべきであり、当該ブランチのデータ再生回路の直前および他方のブランチのデータ再生回路の直後に限定する必要はない。その他の構成は図３に示したＤＱＰＳＫ信号受信モジュール３００と同じなので、説明は省略する。

図５に示した変形例であっても、ＤＱＰＳＫ受信部５０１の干渉計制御ループが安定し、復調信号モニタ＆制御回路３０２からＩ検出信号３０３が出力された場合、復調信号モニタ＆制御回路３０２からは直交信号Ｑと同相信号Ｉが出力され、結果的にデマルチプレクサ１５０から正しいデータ信号Ｐが出力される。

図６は、図３に示したＤＱＰＳＫ受信部３０１、または図５に示したＤＱＰＳＫ受信部５０１の具体的な実施例の構成を示す図である。図６に示したＤＱＰＳＫ受信部６０１において、入力されるＤＱＰＳＫ信号は、分岐され、Ａブランチに設けられている遅延干渉計１１ａ、およびＢブランチに設けられている遅延干渉計１１ｂに導かれる。遅延干渉計１１ａ、１１ｂは、それぞれ、干渉計１０４、１０７に相当する。すなわち、遅延干渉計１１ａは、光遅延要素１０５および移相要素１０６を備え、遅延干渉計１１ｂは、光遅延要素１０８および移相要素１０９を備えている。なお、移相要素１０６、１０９の移相量は、この実施例では、温度変化を利用して調整される。この場合、たとえば、移相要素１０６、１０９の温度が上昇すると、その移相量が大きくなる。他の実施形態では、移相要素１０６、１０９の移相量は、例えば、電圧変化等を利用して調整されてもよい。受光回路（Twin−PD）１２ａ、１２ｂは、それぞれ、バランスド光検出器１１０、１１３に相当し、遅延干渉計１１ａ、１１ｂの出力光に対応する電流信号を生成する。トランスインピーダンスアンプ（ＴＩＡ）１３ａ、１３ｂは、それぞれ、受光回路１２ａ、１２ｂにより生成される電流信号を電圧信号に変換する。なお、ＴＩＡ１３ａ、１３ｂの出力信号は、図３及び図５に示す信号１２４、１２８に相当する。

ＴＩＡ１３ａの出力信号は、ローパスフィルタ１４ａを介してミキサ１５ａに入力されると共に、リミッタアンプ（ＬＩＡ）１６ａを介して識別回路１７ａへ送られる。また、ＴＩＡ１３ｂの出力信号は、ローパスフィルタ１４ｂを介してミキサ１５ｂに入力されると共に、リミッタアンプ（ＬＩＡ）１６ｂを介して識別回路１７ｂへ送られる。ここで、ミキサ１５ａ、１５ｂは、それぞれ、ミキサ１１６、１２０に相当する。また、ローパスフィルタ１４ａ、１４ｂのカットオフ周波数は、例えば、１００ＭＨｚ程度である。

識別回路１７ａ、１７ｂは、データ再生回路１１１、１１４に相当し、例えば、それぞれ、１または複数のＤフリップフロップ回路により構成される。また、識別回路１７ａ、１７ｂは、それぞれ、受信信号から再生したクロックを利用して、ＬＩＡ１６ａ、１６ｂの出力信号の論理判定を行う。そして、識別回路１７ａから出力されるデータ信号Ａおよび識別回路１７ｂから出力されるデータ信号Ｂに基づいて送信データが再生される。

識別回路１７ａの出力信号（データ信号Ａ）は、ローパスフィルタ２０ｂを介してミキサ１５ｂに与えられる。同様に、識別回路１７ｂの出力信号（データ信号Ｂ）は、ローパスフィルタ２０ａを介してミキサ１５ａに与えられる。なお、識別回路１７ａ、１７ｂの出力信号は、それぞれ、信号１２５、１２９に相当する。また、ローパスフィルタ２０ａ、２０ｂのカットオフ周波数は、例えば、１００ＭＨｚ程度である。

ミキサ１５ａは、ローパスフィルタ１４ａの出力信号およびローパスフィルタ２０ａの出力信号を互いに掛合わせる。同様に、ミキサ１５ｂは、ローパスフィルタ１４ｂの出力信号およびローパスフィルタ２０ｂの出力信号を互いに掛合わせる。ミキサ１５ａ、１５ｂの出力信号は、それぞれ、ローパスフィルタ２１ａ、２１ｂにより高周波成分が除去された後、Ａ／Ｄ変換器２２ａ、２２ｂによりデジタルデータに変換される。ここで、ローパスフィルタ２１ａ、２１ｂは、平均化回路１１７、１２１に相当し、これらのカットオフ周波数は、例えば、１００Ｈｚ程度である。

このように、ミキサ１５ａは、Ａブランチの識別回路１７ａの前段から得られる信号とＢブランチの識別回路１７ｂの後段から得られる信号とを掛合わせる。同様に、ミキサ１５ｂは、Ｂブランチの識別回路１７ｂの前段から得られる信号とＡブランチの識別回路１７ａの後段から得られる信号とを掛合わせる。

マイクロコントローラ２３ａは、Ａ／Ｄ変換器２２ａから出力されるデジタル信号に対して所定の演算を実行し、Ａブランチのための位相調整信号を生成する。同様に、マイクロコントローラ２３ｂは、Ａ／Ｄ変換器２２ｂから出力されるデジタル信号に対して所定の演算を実行し、Ｂブランチのための位相調整信号を生成する。ここで、マイクロコントローラ２３ａ、２３ｂは、１つのプロセッサにより実現されてもよい。なお、反転回路１２２の機能は、マイクロコントローラ２３ｂの演算により提供される。

マイクロコントローラ２３ａ、２３ｂにより生成される位相調整信号は、それぞれ、Ｄ／Ａ変換器２４ａ、２４ｂによりアナログ信号に変換されてヒーター２５ａ、２５ｂに与えられる。すなわち、ヒーター２５ａ、２５ｂは、マイクロコントローラ２３ａ、２３ｂにより制御される。この結果、Ａブランチの遅延干渉計１１ａの移相要素およびＢブランチの遅延干渉計１１ｂの移相要素の温度が個々に調整される。ここで、遅延干渉計１１ａ、１１ｂの移相要素の移相量は、温度に依存する。したがって、遅延干渉計１１ａ、１１ｂの移相要素の移相量は、マイクロコントローラ２３ａ、２３ｂが生成する位相調整信号により調整されることになる。

温度検出器２６は、遅延干渉計１１ａ、１１ｂの周辺の温度を検出する。温度制御回路２７は、温度検出器２６による検出結果を参照し、遅延干渉計１１ａ、１１ｂの周辺の温度を所定値に保持するための温度制御信号を生成する。ペルチェ素子２８は、温度制御信号に従って、遅延干渉計１１ａ、１１ｂの周辺の温度を所定の温度に保持する。なお、ヒーター２５ａ、２５ｂのみで遅延干渉計１１ａ、１１ｂの移相要素の移相量を目標値に調整可能な場合には、温度検出器２６、温度制御回路２７、ペルチェ素子２８は設けなくてもよい。

上記構成のＤＱＰＳＫ受信部６００において、マイクロコントローラ２３ａは、ローパスフィルタ２１ａから出力されるＡアームモニタ信号がゼロになるようにヒーター２５ａを制御する。同様に、マイクロコントローラ２３ｂは、ローパスフィルタ２１ｂから出力されるＢアームモニタ信号がゼロになるようにヒーター２５ｂを制御する。ここで、遅延干渉計１１ａの移相要素の位相誤差を「δ_A」とすると、図３を参照しながら説明したように、Ａアームモニタ信号は「−sin（δ_A）」に比例する。また、遅延干渉計１１ｂの移相要素の位相誤差を「δ_B」とすると、Ｂアームモニタ信号は「sin（δ_B）」に比例する。なお、遅延干渉計１１ａの移相要素の移相量が目標値（例えば、π／４）に保持されているときにローパスフィルタ２１ａから出力されるＡアームモニタ信号がゼロになること、及び、遅延干渉計１１ｂの移相要素の移相量が目標値（例えば、−π／４）に保持されているときにローパスフィルタ２１ｂから出力されるＢアームモニタ信号がゼロになることについては、図３を参照しながら説明した通りである。

次に、図７のフローチャートも参照して、一実施形態による遅延干渉計制御方法を説明する。この遅延干渉計制御方法では、図６を参照して説明した位相制御に加えて、データ信号Ｂとして同相信号Ｉが得られていなければ、遅延干渉計（Ｂ）の移相量をπ／２ずつ変化させることにより、データ信号Ｂとして同相信号Ｉが得られる遅延干渉計（Ｂ）１１ｂの位相を探す。ここで留意しておくことは、遅延干渉計（Ｂ）の移相量をπ／２ずつ変化させれば、図６に示したＤＱＰＳＫ受信部６００の構成により、遅延干渉計（Ａ）の移相量もそれに合わせてπ／２ずつ変化することである。

最初に、マイクロコントローラ２３ｂは、ステップＳ７１において、Ｂアームモニタ信号の変化幅を検出し、その変化幅を所定の閾値Ｖｔｈと比較する。これにより、マイクロコントローラ２３ｂは、干渉計制御ループが安定したか判定する。Ｂアームモニタ信号の変化幅が所定の閾値Ｖｔｈより大きければ、ステップＳ７９に進む。一方、Ｂアームモニタ信号の変化幅が所定の閾値Ｖｔｈ以下であれば、ステップＳ７３に進む。

マイクロコントローラ２３ｂは、ステップＳ７３において、復調信号モニタ＆制御回路３０２（図３、５参照）がＩ検出信号３０３（図３、５参照）を出力しているか判定する。Ｉ検出信号が出力されていれば、ＤＱＰＳＫ受信部３０１、５０１（図３、５参照）からデータ信号Ｂとして同相信号Ｉが出力されていることになるので、ステップＳ７９に進む。一方、Ｉ検出信号が出力されていなければ、データ信号Ｂとして同相信号Ｉ以外の信号（例えば、直交信号Ｑ）が出力されていることになるので、ステップＳ７５に進む。

マイクロコントローラ２３ｂは、ステップＳ７５において、遅延干渉計（Ｂ）１１ｂの位相がπ／２だけ変化するように、ＤＡＣ２４ｂの出力電圧を介してヒーター２５ｂの温度を制御する。ＤＱＰＳＫ受信部６００から出力されるデータ信号Ｂは、遅延干渉計（Ｂ）１１ｂの位相を変化させることにより、例えば直交信号Ｑから同相信号Ｉに変化することになる。

マイクロコントローラ２３ｂは、ステップＳ７７において、遅延干渉計（Ｂ）１１ｂの温度が安定するまで待つ。

次に、マイクロコントローラ２３ｂは、ステップＳ７９において、Ｂアームモニタ信号の正負を判定し、Ｂアームモニタ信号が０以下であればステップＳ８１に進み、ＤＡＣ２４ｂの出力電圧を上げてから、ステップＳ７１に戻る。一方、Ｂアームモニタ信号が０より大きければステップＳ８３に進み、ＤＡＣ２４ｂの出力電圧を下げてから、ステップＳ７１に戻る。これにより、Ｂアームモニタ信号が０近傍で安定することになる。

ステップＳ７５において遅延干渉計（Ｂ）１１ｂの位相をπ／２だけ変化させることにより、データ信号Ｂが同相信号Ｉ以外の信号に変化した場合、上記のステップＳ７１からＳ８３までが繰り返され、最終的にはデータ信号Ｂを同相信号Ｉにすることができる。

図２を参照して、ＯＴＵ３信号で利用できる特徴的パターンの一例を説明した。図８は、他の実施形態で利用できるＯＴＵ３信号の信号パターンを示す図である。

図８（１）において、（ａ）は図２に示した信号パターンＱである。（ｂ）は（ａ）を４ビット遅延させた信号パターンであり、（ｃ）は（ａ）と（ｂ）の排他的論理和（ＥＸＯＲ）の信号パターンである。この場合、（ｃ）に８ビット連続した０（８ビット０連パターン８１０、８１１）が２回現れ、２回の８ビット０連パターン８１０、８１１の間に、（ａ）に「０１１０」という信号パターン（「０１１０」信号パターン）８１２が現れている。復調信号モニタ＆制御回路により、この８ビット０連パターン８１０、８１１と、その間の「０１１０」信号パターン８１２を特徴的パターンとして検出することにより、例えばデータ信号Ｂが直交信号Ｑであることを判定できる。この判定結果を利用してＤＱＰＳＫ信号を正しく復調できることは、上記の実施形態を理解した当業者には容易であろう。

図８（２）において、（ａ）は図２に示した信号パターンＱの反転信号である。（ｂ）は（ａ）を４ビット遅延させた信号パターンであり、（ｃ）は（ａ）と（ｂ）の排他的論理和（ＥＸＯＲ）の信号パターンである。この場合、（ｃ）に８ビット連続した０（８ビット０連パターン８２０、８２１）が２回現れ、２回の８ビット０連パターン８２０、８２１の間に、（ａ）に「１００１」という信号パターン（「１００１」信号パターン）８２２が現れている。復調信号モニタ＆制御回路により、この８ビット０連パターン８２０、８２１と、その間の「１００１」信号パターン８２２を特徴的パターンとして検出することにより、例えばデータ信号Ｂが直交信号Ｑの反転信号であることを判定できる。この判定結果を利用してＤＱＰＳＫ信号を正しく復調できることは、上記の実施形態を理解した当業者には容易であろう。

図８（３）において、（ａ）は図２に示した信号パターンＩである。（ｂ）は（ａ）を４ビット遅延させた信号パターンであり、（ｃ）は（ａ）と（ｂ）の排他的論理和（ＥＸＯＲ）の信号パターンである。この場合、（ｃ）に８ビット連続した０（８ビット０連パターン８３０、８３１）が２回現れ、２回の８ビット０連パターン８３０、８３１の間に、（ａ）に「００００」という信号パターン（「００００」信号パターン）８３２が現れている。復調信号モニタ＆制御回路により、この８ビット０連パターン８３０、８３１と、その間の「００００」信号パターン８３２を特徴的パターンとして検出することにより、データ信号Ｂが同相信号Ｉであることを判定できる。この場合の、復調信号モニタ＆制御回路は、図９を参照して説明する。

図８（４）において、（ａ）は図２に示した信号パターンＩの反転信号である。（ｂ）は（ａ）を４ビット遅延させた信号パターンであり、（ｃ）は（ａ）と（ｂ）の排他的論理和（ＥＸＯＲ）の信号パターンである。この場合、（ｃ）に８ビット連続した０（８ビット０連パターン８４０、８４１）が２回現れ、２回の８ビット０連パターン８４０、８４１の間に、（ａ）に「１１１１」という信号パターン（「１１１１」信号パターン）８４２が現れている。復調信号モニタ＆制御回路により、この８ビット０連パターン８４０、８４１と、その間の「１１１１」信号パターン８４２を特徴的パターンとして検出することにより、データ信号Ｂが同相信号Ｉの反転信号であることを判定できる。この判定結果を利用してＤＱＰＳＫ信号を正しく復調できることは、上記の実施形態を理解した当業者には容易であろう。

図９は、他の実施形態による復調信号モニタ及び制御回路を示すブロック図である。この復調信号モニタ＆制御回路９０２は、図５に示した復調信号モニタ＆制御回路３０２に対応するものであり、図８（３）を参照して説明した特徴的パターンに基づき同相信号Ｉを検出するものである。

図９に示した復調信号モニタ＆制御回路９０２は、４ビット遅延回路９０１と、排他的論理和（ＥＸＯＲ）回路９０２と、８ビット０連検出回路９０３と、繰返し周期検出回路９０４と、Ｉ信号検出回路９０５と、Ｑ信号論理検出回路９０６と、反転回路９０７とを有している。また、図８（３）との対応を示すため、図８（３）の各信号（ａ）、（ｂ）、（ｃ）が得られる点をそれぞれ示した。データ信号Ｂが同相信号Ｉ（図８（３）の（ａ））であるとき、４ビット遅延回路９０１はデータ信号Ｂである同相信号Ｉの入力を受け、４ビット遅延した信号（図８（３）の（ｂ））を出力する。ＥＸＯＲ回路９０２の一方の入力にはデータ信号Ｂである同相信号Ｉが入力され、他方の入力には４ビット遅延回路９０１で４ビット遅延した信号が入力され、それらの排他的論理和信号が出力される（図８（３）の（ｃ））。この排他的論理和信号は８ビット０連検出回路９０３に入力され、排他的論理和信号中の８ビット０連パターン（図８（３）の８３０と８３１）が検出され、８ビット０連パターンが検出されたことを示すパターン検出信号が出力される。このパターン検出信号は繰り返し周期検出回路９０４に入力される。繰り返し周期検出回路９０４において、パターン検出信号の繰り返し周期が検出され、繰り返し周期を示す繰り返し信号が出力される。Ｉ信号検出回路９０５の一方の入力にはこの繰り返し信号が入力され、他方の入力にはデータ信号Ｂが入力されている。Ｉ信号検出回路９０５は、繰り返し信号に基づき、８ビット０連パターン（図８（３）の８３０と８３１）の間に、データ信号Ｂに「００００」信号パターン（図８（３）の８３２）があるか判定する。「００００」信号パターンがあれば、データ信号Ｂは同相信号Ｉであることが分かり、Ｉ信号検出回路９０５はデータ信号Ｂとして同相信号Ｉを検出したことを示すＩ検出信号を一方の出力から出力する。出力されたＩ検出信号はＤＱＰＳＫ受信部３０１の位相制御部３１５に入力される。

一方、Ｉ信号検出回路９０５は、「００００」信号パターンを検出すると、「００００」信号パターンを検出したことを示す信号（Ｉ検出信号であってもよい）を他方の出力からＱ信号論理検出回路９０６に送る。

データ信号Ｂとして同相信号Ｉが検出されたということは、ＤＱＰＳＫ受信部３０１からデータ信号Ａとして直交信号Ｑまたはその論理反転した信号が出力されていることを意味する。Ｑ信号論理検出回路９０６は、一方の入力にＩ信号検出回路９０５から「００００」信号パターンを検出したことを示す信号を受け取ると、他方の入力のデータ信号Ａを調べ、データ信号Ａとして直交信号Ｑが得られているか判定する。この判定は、データ信号Ａに図２を参照して説明した直交信号Ｑの信号パターン２１１が現れるか検出することにより行える。データ信号Ａに直交信号Ｑの信号パターン２１１（図２参照）が現れていれば、データ信号Ａとして直交信号Ｑが得られていることが分かる。Ｑ信号論理検出回路９０６は、データ信号Ａとして直交信号Ｑが得られていれば、Ｑ検出信号を反転回路９０７に送る。Ｑ検出信号を受けた反転回路９０７は、データ信号Ａをそのまま通過させて出力する。

一方、データ信号Ａに直交信号Ｑの信号パターン２１１（図２参照）が現れていないということは、データ信号Ａとして直交信号Ｑが論理反転した信号が得られていることを意味する。Ｑ信号論理検出回路９０６は、反転回路９０７にＱ検出信号を出力しない。反転回路９０７は、Ｑ信号論理検出回路９０６からＱ検出信号の入力がないと、データ信号Ａを反転した信号、すなわち直交信号Ｑを出力する。

上記の実施形態では、ＯＴＵ３信号に現れる特徴的パターンを利用した。他の実施形態では、ＯＴＵ３信号以外の信号に現れる特徴的パターンを利用することもできる。図１０は、他の実施形態で利用するＯＴＵ３信号以外の信号の特徴的パターンを示す図である。図１０に示したＳＴＭ−２５６／ＯＣ−７６８（３９．８Ｇｂ／ｓ）信号のフレームフォーマット１０００は、フレーム長が４，９７６，６４０ビットであり、フレーミングバイト１００１と、ペイロードを含むその他のスクランブルされた信号が入るフレーム領域１００２とを含む。フレーミングバイトは１０２４ビットのフレーム同期信号であり、図１０に示した信号パターンを有している。

ＤＱＰＳＫ変調方式では、２ビットを１シンボルとしてまとめて、直交信号Ｑ及び同相信号Ｉとして取り扱う。図１０には、このＱ信号とＩ信号の信号パターンを示した。ここで、Ｉ信号の信号パターンには、参照符号１０１０で示したように、「０」が２５７ビット連続して現れる特徴的パターンがあることが分かる。また、Ｑ信号の信号パターンには、参照符号１０１１で示したように、「０１１０・・・０１１０」という特徴的パターンがあることが分かる。そこで、０が２５７ビット連続する特徴的パターン１０１０の一部をＩ信号検出に利用することができる。この場合、利用する特徴的パターンの長さは、検出精度を上げるため１０ビット以上であることが望ましい。また、特徴的パターン１０１１の一部を、信号Ｑが論理反転していないか検出するパターンとして利用する。

図１１は、図３のＤＱＰＳＫ光信号受信モジュールの他の変形例を示すブロック図である。図１１に示したＤＱＰＳＫ光受信モジュール１１００は、図３に示したＤＱＰＳＫ光受信モジュール３００において、ＤＱＰＳＫ受信部３０１と、復調信号モニタ＆制御回路３０２との間に信号切替回路１１１０を設け、信号切替回路１１１０を信号切替制御回路１１２０が制御する構成になっている。また、復調信号モニタ＆制御回路３０２が出力したＩ検出信号は、ＤＱＰＳＫ受信部３０１の位相制御部１１５ではなく、信号切替制御回路１１２０に入力されている。

信号切替回路１１１０は、選択回路１１１１と、選択回路１１１２と、反転回路１１１３とを有する。選択回路１１１１の第１の入力には、ＤＱＰＳＫ受信部３０１のデータ信号Ａが入力され、選択回路１１１１の第２の入力にはＤＱＰＳＫ受信部３０１のデータ信号Ｂが入力されている。選択回路１１１１の第３の入力には、信号切替制御回路１１２０の選択回路制御信号１１２１が入力されている。また、選択回路１１１１の出力は、復調信号モニタ＆制御回路３０２の第１の入力に直接接続されている。

一方、選択回路１１１２の第１の入力には、ＤＱＰＳＫ受信部３０１のデータ信号Ａが入力され、選択回路１１１２の第２の入力にはＤＱＰＳＫ受信部３０１のデータ信号Ｂが入力されている。選択回路１１１２の第３の入力には、信号切替制御回路１１２０の制御信号が入力されている。また、選択回路１１１２の出力は、反転回路１１１３の第１の入力に接続されている。反転回路１１１３の第２の入力には信号切替制御回路１１２０の反転回路制御信号１１２２が接続されている。反転回路１１１３の出力は、復調信号モニタ＆制御回路３０２の第２の入力に接続されている。

すなわち、ＤＱＰＳＫ受信部３０１が出力したデータ信号Ａとデータ信号Ｂとは、選択回路１１１１と選択回路１１１２により、一方（例えば、データ信号Ｂ）が復調信号モニタ＆制御回路３０２の第１の入力に送られ、他方（例えば、データ信号Ａ）が復調信号モニタ＆制御回路３０２の第２の入力に、反転回路１１１３を介して送られる。すなわち、選択回路１１１１と選択回路１１１２は、データ信号Ａとデータ信号Ｂの経路を切り替える切替回路として動作する。

復調信号モニタ＆制御回路３０２は、図４を参照して説明したものと基本的に同一の構成である。図４を参照して説明したように、復調信号モニタ＆制御回路３０２は、第２の入力に送られた信号（この場合、データ信号Ａ）の特徴的パターンを検出して、その繰り返し周期を判定して、それが同相信号Ｉであると判定すると、Ｉ検出信号を出力する。このＩ検出信号は信号切替制御回路１１２０に入力される。信号切替制御回路１１２０は、復調信号モニタ＆制御回路３０２からＩ検出信号が送られている間は、信号切替回路１１１０の設定を変更しない。

しかし、信号切替制御回路１１２０は、復調信号モニタ＆制御回路３０２からＩ検出信号が送られないと、例えば、所定の時間だけ待ってから、信号切替回路１１１０に選択回路制御信号１１２１及び／または反転回路制御信号１１２２を出力して、信号切替回路１１１０の設定を順次切り替える。

例えば、時刻ｔ１において、ＤＱＰＳＫ受信部３０１の受信状態（復調状態）に応じて、データ信号Ａが直交信号Ｑであり、データ信号Ｂが同相信号Ｉの反転信号であると仮定する。選択回路１１１１がデータ信号Ｂすなわち同相信号Ｉの反転信号を出力し、復調信号モニタ＆制御回路３０２の第１の入力に送っていると仮定する。また、選択回路１１１２がデータ信号Ａすなわち直交信号Ｑを出力し、反転信号が入力された直交信号Ｑを反転し、直交信号Ｑの反転信号を復調信号モニタ＆制御回路３０２の第２の入力に送っていると仮定する。このとき、選択回路１１１１の出力、選択回路１１１２の出力、復調信号モニタ＆制御回路３０２の第１の入力、復調信号モニタ＆制御回路３０２の第２の入力は表１に示したようになる。

信号切替制御回路１１２０は、復調信号モニタ＆制御回路３０２からＩ検出信号が出力されないので、時刻ｔ２において、反転回路１１１３に反転回路制御信号を送り、反転回路１１１３を非反転に設定する。信号切替制御回路１１２０は、復調信号モニタ＆制御回路３０２からＩ検出信号が出力されないので、時刻ｔ３において、反転回路１１１３の非反転の設定はそのままにするとともに、選択回路１１１１、１１１２に選択回路制御信号を送り、選択回路１１１１がデータ信号Ａすなわち直交信号Ｑを出力し、選択回路１１１２がデータ信号Ｂすなわち同相信号Ｉの反転信号を出力するように設定する。信号切替制御回路１１２０は、復調信号モニタ＆制御回路３０２からＩ検出信号が出力されないので、時刻ｔ４において、反転回路１１１３に反転回路制御信号を送り、反転回路１１１３を再度反転に設定する。すると、復調信号モニタ＆制御回路３０２の第２の入力には同相信号Ｉが入力されるので、図４を参照して説明したように、復調信号モニタ＆制御回路３０２は、第２の入力に入力された同相信号Ｉを検出して、Ｉ検出信号を出力する。この場合、復調信号モニタ＆制御回路３０２の第１の入力には直交信号Ｑが入力されているので、図４を参照して説明したように、復調信号モニタ＆制御回路３０２の反転回路４０４はこの直交信号Ｑをそのまま反転せずに出力する。これにより、復調信号モニタ＆制御回路３０２の第１の出力と第２の出力からは、それぞれ直交信号Ｑと同相信号Ｉが出力される。

このように、ＤＱＰＳＫ受信部３０１と復調信号モニタ＆制御回路３０２の間に信号切替回路１１１０と信号切替制御回路１１２０とを設け、ＤＱＰＳＫ受信部３０１が出力した電気信号を電気的に切り替えることにより、Ｉ検出信号をＤＱＰＳＫ受信部３０１の位相制御部３１５に送り温度変化により位相を変化させるよりも短い時間で、直交信号Ｑと同相信号Ｉを出力できるようになる。

図１２は、図１１のＤＱＰＳＫ光信号受信モジュールの変形例を示すブロック図である。図１２には、図１１の信号切替回路１１１０と復調信号モニタ＆制御回路３０２とに対応する信号切替制御回路１２１０と復調信号モニタ＆制御回路１２０２が示されている。信号切替制御回路１２２０は図１１の信号切替制御回路１１２０と基本的に同じものである。図１１では復調信号モニタ＆制御回路３０２に設けられていた反転回路（図１１には図示せず；図４の反転回路４０４）が、図１２では信号切替回路１２１０に設けられ、Ｑ信号論理検出回路４０３が出力するＱ検出信号が信号切替回路１２１０の反転回路１２０４に接続されている点が異なる。このように、ＤＱＰＳＫ受信部３０１と復調信号モニタ＆制御回路３０２の間に信号切替回路１２１０と信号切替制御回路１１２０とを設け、ＤＱＰＳＫ受信部３０１が出力したデータ信号を電気的に切り替えることにより、Ｉ検出信号をＤＱＰＳＫ受信部３０１の位相制御部３１５に送り温度変化により位相を変化させるよりも短い時間で、直交信号Ｑと同相信号Ｉを出力できるようになる。

ここまではＤＱＰＳＫ変調方式を利用した実施形態を説明した。しかし、他の実施形態ではＤＰＳＫ変調方式における出力信号の不確定性を解消するために、受信信号の特徴的パターンを利用することもできる。図１３は、一実施形態によるＤＰＳＫ光信号受信モジュールを示すブロック図である。図１３に示したＤＰＳＫ光受信モジュール１３００において、ＤＰＳＫ光信号１３０１は、ＤＰＳＫ光受信回路１３１０に入力され、シリアルのデータ信号１３１１に復調される。ＤＰＳＫ光受信回路１３１０が出力した復調信号１３１１は、１：２デマルチプレクサ１３２０に入力され、逆多重され、データ信号１３２１、１３２２として出力される。

ここで、ＤＰＳＫ光信号１３０１はＯＴＵ３信号のフレームフォーマットを有するものと仮定する。このＤＰＳＫ光信号１３０１を復調した復調信号１３１１を１：２デマルチプレクサ１３２０で逆多重しているので、その１：２デマルチプレクサ１３２０から出力されるデータ信号１３２１、１３２２のいずれか一方は、図２を参照して説明した信号パターンＩと同様に、特徴的パターン２１０を含んでいることになる。ただし、ＤＰＳＫ光受信回路１３１０で復調された復調信号１３１１は、位相πの不確定性を有しており、データ信号１３２１、１３２２も論理反転している不確定性を有することに留意すべきである。

ＤＰＳＫ光受信モジュール１３００は、さらに、信号切替回路１３３０と、復調信号モニタ＆制御回路１３４０と、信号切替制御回路１３５０とを含む。１：２デマルチプレクサ１３２０から出力されたデータ信号１３２１、１３２２は、信号切替回路１３３０で必要に応じて選択（切替）、遅延、反転されて、データ信号１３３６、１３３７として出力される。信号切替回路１３３０の動作は後で詳しく説明する。

信号切替回路１３３０が出力したデータ信号１３３７は、復調信号モニタ＆制御回路１３４０の１３ビット０連検出回路１３４１に入力される。この１３ビット０連検出回路１３４１は、図４に示した１３ビット０連検出回路４０１に相当するものであり、データ信号１３３７中の１３ビット連続で０が現れる特徴的パターン（図２の２１０に相当）を検出して、その特徴的パターンを検出したことを示すパターン検出信号１３４３を繰り返し周期検出回路１３４２に出力する。繰り返し周期検出回路１３４２は、図４を参照して説明した繰り返し周期検出回路４０２に相当するものであり、信号１３４３の繰り返し周期がＤＰＳＫ光信号１３０１のフレーム周期と一致しているかどうか検出する。信号１３４３の繰り返し周期がＤＰＳＫ光信号１３０１のフレーム周期と一致しているということは、ＤＰＳＫ光受信回路１３１０の受信状態がどうであろうとも、信号切替回路１３３０によりデータ信号１３２１、１３２２が適切に選択（切替）、遅延、反転され、データ信号１３３７が正しいデータ信号であることを示している。繰り返し周期検出回路１３４２は、データ信号１３３７中の特徴的パターンを検出したことを示すＩ検出信号を信号切替制御回路１３５０に出力する。信号切替制御回路１３５０は、繰り返し周期検出回路１３４２からＩ検出信号を受け取ると、信号切替回路１３３０は適切なので、信号切替回路１３３０の設定をそのまま維持する。

信号切替回路１３３０は、選択回路１３３１、１３３４、遅延回路１３３２、反転回路１３３３、１３３５を含む。選択回路１３３１、１３３４は、選択回路制御信号１３５１に応じて、データ信号１３２１、１３２２をそれぞれ出力１３３６、１３３７として出力するか、それとは逆に出力１３３７、１３３６として出力するように選択的に切り替える。遅延回路１３３２は、選択回路制御信号１３５１に応じて、信号１３２２が選択回路１３３１から出力された時に、その出力を遅延させ、信号１３２１との順序を調整する。反転回路１３３３、１３３５は、信号切替制御回路１３５０からの反転回路制御信号１３５２に応じて、遅延回路１３３２及び選択回路１３３４の出力を反転させて、それぞれ信号１３３６、１３３７として出力する。

信号切替制御回路１３５０は、復調信号モニタ＆制御回路１３４０の繰り返し周期検出回路１３４２からＩ検出信号が送られないと、例えば、所定の時間だけ待ってから、信号切替回路１３３０に選択回路制御信号１３５１及び／または反転回路制御信号１３５２を出力して、信号切替回路１３３０の設定を順次切り替える。

例えば、ＤＰＳＫ受信部１３１０の受信状態（復調状態）に応じて、復調信号が反転信号であると仮定する。また、１：２デマルチプレクサ１３２０の出力１３２１には図２を参照して説明した信号パターンＩ（の反転パターン）が出力され、出力１３２２には図２を参照して説明した信号パターンＱ（の反転パターン）が出力されていると仮定する。また、時刻ｔ１において、信号切替回路１３３０はその設定に応じて、信号１３３６、１３３７として信号パターンＩ（の反転パターン）、信号パターンＱ（の反転パターン）を出力しているとする。信号１３３６と信号１３３７は表２に示したようになる。

信号切替制御回路１３５０は、復調信号モニタ＆制御回路１３４０からＩ検出信号が出力されないので、時刻ｔ２において、反転回路１３３３、１３３５に反転回路制御信号１３５２を送り、反転回路１３３３、１３３５を反転に設定する。この時の信号１３３６、１３３７は表２に示したようになる。信号切替制御回路１３５０は、復調信号モニタ＆制御回路１３４０からＩ検出信号が出力されないので、時刻ｔ３において、反転回路１１１３の反転の設定はそのままにするとともに、選択回路１１３３１、１３３２、遅延回路１３３２に選択回路制御信号１３５１を送り、選択回路１３３１、１３３４の設定を切り替える。この時の信号１３３６、１３３７は表２に示したようになる。すると、信号１３３７として信号パターンＩが出力されるので、復調信号モニタ＆制御回路１３４０は、この信号パターンＩの特徴的パターン（図２の２１０）を検出して、Ｉ検出信号を出力する。これにより、復調信号モニタ＆制御回路１３４０からは正しい復調信号が出力される。この復調信号はデマルチプレクサ１３６０によりさらに逆多重されて出力される。

このように、ＤＰＳＫ光受信回路１３１０の不確定性を、比較的規模が小さい回路により解消することができる。

図１４は、一実施形態によるＤＱＰＳＫ対応トランスポンダを示すブロック図である。図１４に示したＤＱＰＳＫ対応トランスポンダ１４００は、４０ギガビットレートのトランスポンダの構成例である。図１４において、破線より左側はクライアント（ユーザ）側、破線より右側は波長分割多重（ＷＤＭ：Wavelength Division Multiplexing）伝送のネットワーク側である。

トランスポンダ１４００において、クライアント（ユーザ）側からのデータ信号が光ファイバを通して４０ギガビットレートの光受信器（４０Ｇ ＯＲ ＶＳＲ）１４０１で受信される。該光受信器（４０Ｇ ＯＲ ＶＳＲ）１４０１からは、電気信号に変換されたデータ信号が２．５ギガビットレートで１６個のパラレルデータ信号として出力される。

光受信器１４０１からの出力信号は、フレーマＬＳＩ１４０２により、例えば、ＳＯＮＥＴ／ＳＤＨ（Synchronous Optical NETwork/Synchronous Digital Hierarchy）またはＯＴＮ（ＩＴＵ−ＴＧ．７０９勧告の光伝送ネットワークのインタフェース）等の多重フレームにフレーム化され、その際にオーバヘッドが付加されるため、フレーマＬＳＩ１４０２から２．７ギガビットレートの１６個のパラレルデータ信号として出力される。

フレーマＬＳＩ１４０２からの２．７ギガビットレートの１６個のパラレルデータ信号は、シリアライザ（ＳＥＲ）１４０３により、約２１．５ギガビットレートの２個のパラレルデータ信号Ｉ_ｋ、Ｑ_ｋに変換される。

シリアライザ（ＳＥＲ）１４０３の出力信号Ｉ_ｋ、Ｑ_ｋは、前述したプリコーダ１４０４に入力され、プリコーダ１４０４からは、所定の論理演算によるデータ信号ρ_ｋ、η_ｋが出力される。該出力信号ρ_ｋ、η_ｋは、差動４値位相偏移変調光送信器（４０Ｇ ＯＳ ＤＱＰＳＫ）１４０５に入力され、該差動４値位相偏移変調光送信器１４０５から約４３ギガビットレートの信号光がネットワーク側に送出される。

一方、ネットワーク側から光ファイバを通して入力される約４３ギガビットレートの信号光は、差動４値位相偏移復調光受信器（４０Ｇ ＯＲ ＤＱＰＳＫ）１４０６で受信され、該差動４値位相偏移復調光受信器１４０６から出力される約２１．５ギガビットレートの受信データ信号Ｂ、Ａは、デシリアライザ（ＤＥＳ）１４０７により約２．７ギガビットレートの１６個のパラレルデータ信号に変換され、デシリアライザ（ＤＥＳ）１４０７の出力信号は、フレーマＬＳＩ１４０２により、ＳＯＮＥＴ／ＳＤＨ又はＯＴＮ等の多重フレームから各チャネルのデータ信号として出力され、その約２．５ギガビットレートの１６個のパラレルデータ信号は、光送信器（４０Ｇ ＳＲ ＶＳＲ）１４０８により、約４０ギガビットレートのシリアルデータの光信号として光ファイバを介してクライアント側に送出される。

ここで、差動４値位相変位復調光受信器（４０Ｇ ＯＲ ＤＱＰＳＫ）１４０６とデシリアライザ（ＤＥＳ）１４０７が、例えば、図３を参照して説明した一実施形態によるＤＱＰＳＫ光受信モジュール３００に相当する。

このように、一実施形態による光受信モジュールでは、フレーム信号のフレーム処理を行うことなく、より簡易な回路で受信状態の検出を実現することができる。また、回路を簡易化することにより小型・低消費電力化を図り、光受信モジュール内への組み込みを可能とし、外部にフレーム処理回路を必要としない光受信モジュールを実現できる。

以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。

なお、以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
受信信号を復調し、受信状態に応じた第１の復調信号を出力する受信部と、
前記第１の復調信号の特徴的パターンを検出し、パターン検出信号を出力するパターン検出部と、
前記パターン検出信号に応じて前記特徴的パターンの繰り返し周期を検出することにより、前記第１の復調信号が同相信号または直交信号のうち一方の信号若しくは前記一方の信号の反転信号であることを示す第１の信号検出信号を出力する周期検出部とを有する通信装置。
（付記２）
前記受信部は、前記第１の信号検出信号の有無に基づき前記受信状態を制御する、付記１に記載の通信装置。
（付記３）
前記受信部は、前記受信状態に応じた第２の復調信号をさらに出力し、
前記通信装置は、前記第２の復調信号の信号論理を検出し、前記第２の復調信号が前記同相信号または直交信号のうち他方の信号若しくは前記他方の信号の反転信号であることを示す第２の信号検出信号を出力する論理検出部をさらに有する、付記１または２に記載の通信装置。
（付記４）
前記第２の信号検出信号に応じて前記第２の復調信号を反転する第２信号反転部をさらに有する、付記３に記載の通信装置。
（付記５）
前記パターン検出部は、
前記第１の復調信号を遅延させる遅延部と、
前記第１の復調信号と、前記遅延部が遅延させた前記第１の復調信号とを論理演算して論理演算信号を出力する論理演算部とを有し、
前記パターン検出部は前記論理演算信号の特徴的パターンを検出して前記パターン検出信号を出力する、付記１乃至４に記載の通信装置。
（付記６）
前記周期検出部は、
前記パターン検出信号に応じて前記特徴的パターンの繰り返し周期を検出し、その検出に応じて前記第１の復調信号の所定パターンを検出し、第１の信号検出信号を出力する、付記５に記載の通信装置。
（付記７）
前記受信部は、前記受信状態に応じた第２の復調信号をさらに出力し、
前記通信装置は、前記第１の信号検出信号の有無に基づき前記第１の復調信号と前記第２の復調信号とを切り替える、前記受信部と前記パターン検出部との間に接続された切替部をさらに有する、付記１に記載の通信装置。
（付記８）
前記切替部が切り替えた前記第１の復調信号及び／または前記第２の復調信号を論理反転する反転部をさらに有する、付記７に記載の通信装置。
（付記９）
前記第１の復調信号と前記第２の復調信号とを逆多重するデマルチプレクサを有する、付記３または７に記載の通信装置。
（付記１０）
送信信号を送信する送信部をさらに有する、付記１乃至９いずれか一項に記載の通信装置。
（付記１１）
前記受信信号はＤＱＰＳＫ信号である、付記１に記載の通信装置。
（付記１２）
前記第１の信号を論理反転する第１信号反転部をさらに有する、付記１に記載の通信装置。
（付記１３）
前記特徴的パターンは前記復調信号の制御領域の所定の信号パターンである、付記１に記載の通信装置。
（付記１４）
前記受信信号は、ＯＴＵ３信号またはＳＴＭ−２５６／ＯＣ−７６８信号である、付記１に記載の通信装置。
（付記１５）
前記受信信号はＤＰＳＫ信号であり、
前記受信部はＤＰＳＫ受信部と１：２デマルチプレクサとを有する、付記７に記載の通信装置。
（付記１６）
付記１乃至１５いずれか一項に記載の通信装置を有するトランスポンダ。
（付記１７）
受信信号を復調し、受信状態に応じた第１の復調信号を出力する段階と、
前記第１の復調信号の特徴的パターンを検出し、パターン検出信号を出力する段階と、
前記パターン検出信号に応じて前記特徴的パターンの繰り返し周期を検出し、前記第１の復調信号が同相信号または直交信号のうち一方の信号若しくは前記一方の信号の反転信号であることを示す第１の信号検出信号を出力する段階とを有する信号受信方法。
（付記１８）
前記第１の信号検出信号の有無に基づき前記受信状態を制御する段階をさらに有する、付記１７に記載の信号受信方法。
（付記１９）
前記受信信号を復調し、前記受信状態に応じた第２の復調信号を出力する段階と、
前記第１の信号検出信号に応じて、前記第１の復調信号と前記第２の復調信号を選択する段階とをさらに有する、付記１７に記載の信号受信方法。

従来のＤＱＰＳＫ光信号受信回路を示すブロック図である。 一実施形態で利用するＯＴＵ３信号の信号パターンを示す図である。 一実施形態によるＤＱＰＳＫ光信号受信モジュールを示すブロック図である。 一実施形態による復調信号モニタ及び制御回路を示すブロック図である。 図３のＤＱＰＳＫ信号受信モジュールの変形例を示すブロック図である。 ＤＱＰＳＫ受信部の実施例を示すブロック図である。 一実施形態による遅延干渉計制御方法を示すフローチャートである。 他の実施形態で利用するＯＴＵ３信号の信号パターンを示す図である。 他の実施形態による復調信号モニタ及び制御回路を示すブロック図である。 さらに他の実施形態で利用するＯＴＵ３信号以外の信号の信号パターンを示す図である。 図３のＤＱＰＳＫ光信号受信モジュールの他の変形例を示すブロック図である。 図１１のＤＱＰＳＫ光信号受信モジュールの変形例を示すブロック図である。 一実施形態によるＤＰＳＫ光信号受信モジュールを示すブロック図である。 一実施形態によるＤＱＰＳＫ対応トランスポンダを示すブロック図である。

符号の説明

３００ ＤＱＰＳＫ光受信モジュール
３０１、５０１、６０１ ＤＱＰＳＫ受信部
３０２、９０２ 復調信号モニタ＆制御回路
３０３ Ｉ検出信号
４０１ １３ビット０連検出回路
４０２ 繰り返し周期検出回路
４０３ Ｑ信号論理検出回路
４０４ 反転回路
９０１ ４ビット遅延回路
９０２ 排他的論理和
９０３ ８ビット０連検出回路
９０４ 繰り返し周期検出回路
９０５ Ｉ信号検出回路
９０６ Ｑ信号論理検出回路
９０７ 反転回路
１１１０ 信号切替回路
１１１１、１１１２ 選択回路
１１１３ 反転回路
１１２０ 信号切替制御回路
１２０２ 復調信号モニタ＆制御回路
１２０４ 反転回路
１２１０ 信号切替回路
１３００ ＤＰＳＫ光信号受信モジュール
１３１０ ＤＰＳＫ光受信回路
１３２０ １：２デマルチプレクサ
１３３０ 信号切替回路
１３３１、１３３４ 選択回路
１３３２ 遅延回路
１３３３、１３３５ 反転回路
１３４０ 復調信号モニタ＆制御回路
１３４１ １３ビット０連検出回路
１３４２ 繰り返し周期検出回路
１３５０ 信号切替制御回路
１３６０ デマルチプレクサ
１４００ ＤＱＰＳＫ対応トランスポンダ

Claims (8)

1. 受信信号を復調し、受信状態に応じた第１の復調信号を出力する受信部と、
   前記第１の復調信号の特徴的パターンを検出し、パターン検出信号を出力するパターン検出部と、
   前記パターン検出信号に応じて前記特徴的パターンの繰り返し周期を検出することにより、前記第１の復調信号が同相信号または直交信号のうち一方の信号若しくは前記一方の信号の反転信号であることを示す第１の信号検出信号を出力する周期検出部とを有する通信装置。
2. 前記受信部は、前記第１の信号検出信号の有無に基づき前記受信状態を制御する、請求項１に記載の通信装置。
3. 前記受信部は、前記受信状態に応じた第２の復調信号をさらに出力し、
   前記通信装置は、前記第２の復調信号の信号論理を検出し、前記第２の復調信号が前記同相信号または直交信号のうち他方の信号若しくは前記他方の信号の反転信号であることを示す第２の信号検出信号を出力する論理検出部をさらに有する、請求項１または２に記載の通信装置。
4. 前記パターン検出部は、
   前記第１の復調信号を遅延させる遅延部と、
   前記第１の復調信号と、前記遅延部が遅延させた前記第１の復調信号とを論理演算して論理演算信号を出力する論理演算部とを有し、
   前記パターン検出部は前記論理演算信号の特徴的パターンを検出して前記パターン検出信号を出力する、請求項１乃至３に記載の通信装置。
5. 前記受信部は、前記受信状態に応じた第２の復調信号をさらに出力し、
   前記通信装置は、前記第１の信号検出信号の有無に基づき前記第１の復調信号と前記第２の復調信号とを切り替える、前記受信部と前記パターン検出部との間に接続された切替部をさらに有する、請求項１に記載の通信装置。
6. 前記受信信号はＤＱＰＳＫ信号である、請求項１乃至５いずれか一項に記載の通信装置。
7. 前記受信信号はＤＰＳＫ信号であり、
   前記受信部はＤＰＳＫ受信部と１：２デマルチプレクサとを有する、請求項３または５に記載の通信装置。
8. 受信信号を復調し、受信状態に応じた第１の復調信号を出力する段階と、
   前記第１の復調信号の特徴的パターンを検出し、パターン検出信号を出力する段階と、
   前記パターン検出信号に応じて前記特徴的パターンの繰り返し周期を検出し、前記第１の復調信号が同相信号または直交信号のうち一方の信号若しくは前記一方の信号の反転信号であることを示す第１の信号検出信号を出力する段階とを有する信号受信方法。

Images