JPH0574858A - フリツプチツプボンデイング用回路基板 - Google Patents

フリツプチツプボンデイング用回路基板

Info

Publication number
JPH0574858A
JPH0574858A JP26702491A JP26702491A JPH0574858A JP H0574858 A JPH0574858 A JP H0574858A JP 26702491 A JP26702491 A JP 26702491A JP 26702491 A JP26702491 A JP 26702491A JP H0574858 A JPH0574858 A JP H0574858A
Authority
JP
Japan
Prior art keywords
circuit board
flip
chip bonding
semiconductor chip
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26702491A
Other languages
English (en)
Inventor
Akio Nishimura
明男 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP26702491A priority Critical patent/JPH0574858A/ja
Publication of JPH0574858A publication Critical patent/JPH0574858A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 高い形成技術が要求される半田ダムを形成す
ることなしに、周囲の導電パターンに悪影響を与えるこ
とがなく、しかも製造工程の簡略化が可能になるととも
に、より狭い接続ピッチの半導体チップにも対応可能と
する。 【構成】 半導体チップ100 に設けられたバンプ200 が
接続される接続パッド611 と、この接続パッド611 に連
なる引き出し線612 とを有しており、引き出し線612 の
一部にはくびれ部613 が形成されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、フリップチップボンデ
ィングに適した回路基板に関する。
【0002】
【従来の技術】従来のこの種の回路基板について図4〜
図6を参照しつつ説明する。パッドに予めバンプ200 が
形成された半導体チップ100 は、回路基板300 に直接ボ
ンディングされる。すなわち、回路基板300 に形成され
た接続パッド311 にバンプ200 を押し当てながら金属ろ
う210 を加熱溶融することにより、前記バンプ200 と接
続パッド311 とを電気的、構造的に接続するのである。
このようにして回路基板300 にボンディングされた半導
体チップ100 は、エポキシ系樹脂等の封止樹脂400 で気
密に封止される。前記バンプ200 の表面には、半田等の
金属ろう210 が予め塗布されている。
【0003】ボンディング時、接続パッド311 に連なっ
た引き出し線312 に金属ろう210 が流れ出して周囲の導
電パターン310 に付着して短絡等の悪影響を与えること
がある(図6参照)。かかる悪影響が生じないように、
接続パッド311 の周囲には半田ダム500 が形成される。
この半田ダム500 とは、前記金属ろう210 に濡れない絶
縁性薄膜であって、接続パッド311 以外の部分、すなわ
ち金属ろう210 が付着してはならない部分に形成される
ものをいう。かかる半田ダム500 がなければ、図6に示
すように、金属ろう210 が流れ出して周囲の導電パター
ン310 に付着してしまうため、接続パッド311 とバンプ
200 の電気的・機械的接続が十分得られない。
【0004】
【発明が解決しようとする課題】しかしながら、上述し
た従来のフリップチップボンディング用回路基板には以
下のような問題点がある。すなわち、半田ダムの形成に
は、回路基板に形成される接続パッドと、半田ダムの開
口部とを高精度に位置合わせしなければならないため、
接続パッドのピッチが狭くなった場合に高い形成技術が
要求される。これは、高密度実装が進むほど強く要求さ
れるようになる。
【0005】本発明は、高い形成技術が要求される半田
ダムを形成することなしに、周囲の導電パターンに悪影
響を与えることがなく、しかも製造工程の簡略化が可能
になるとともに、より狭い接続ピッチの半導体チップに
も対応することができるフリップチップボンディング用
回路基板を提供することを目的としている。
【0006】
【課題を解決するための手段】本発明に係るフリップチ
ップボンディング用回路基板は、半導体チップに設けら
れたバンプが接続される接続パッドと、この接続パッド
に連なる引き出し線とを有しており、前記引き出し線の
一部にはくびれ部が形成されている。
【0007】
【実施例】図1は本発明の一実施例に係るフリップチッ
プボンディング用回路基板の模式図、図2は他の実施例
に係るフリップチップボンディング用回路基板の模式
図、図3は本発明に係るフリップチップボンディング用
回路基板にフリップチップボンディングを行った場合の
模式的側面図である。
【0008】本実施例に係るフリップチップボンディン
グ用回路基板600 は、半導体チップ100 に設けられたバ
ンプ200 が接続される接続パッド611 と、この接続パッ
ド611 に連なる引き出し線612 とを有しており、前記引
き出し線612 の一部にはくびれ部613 が形成されてい
る。
【0009】このフリップチップボンディング用回路基
板600 は、材質、形状等は通常のものとなんらかわりな
く、所定の導電パターン610 が形成されている。この導
電パターン610 のうち、先端に円型の接続パッド611 が
形成されたもの、すなわち前記引き出し線612 に相当す
るものにはくびれ部613 が形成されている。このくびれ
部613 は、引き出し線612 の一部が細く形成されること
によって形作られている。
【0010】接続パッド611 に、半導体チップ100 のバ
ンプ200 を押し当て加熱すると、引き出し線612 に沿っ
てバンプ200 に塗布された金属ろう210 が流れだす。し
かし、くびれ部613 にまで来た金属ろう210 は、金属ろ
う210 の表面張力によりそれ以上は流出しなくなる。
【0011】なお、上述した実施例では、接続パッド61
1 は円型としたが、半導体チップ100 のバンプ200 の大
きさ等の諸条件によっては、図2に示すような形状、す
なわち引き出し線612 と同じ太さのものであってもよ
い。
【0012】
【発明の効果】本発明に係るフリップチップボンディン
グ用回路基板は、半導体チップに設けられたバンプが接
続される接続パッドと、この接続パッドに連なる引き出
し線とを有しており、前記引き出し線の一部にはくびれ
部が形成されているので、ボンディング時に流れ出した
金属ろうはくびれ部において流出が阻止される。このた
め、従来のように半田ダムが不要になるので、フリップ
チップボンディング用回路基板の製造工程の簡略化が可
能になるとともに、より狭い接続ピッチの半導体チップ
にも対応することができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るフリップチップボンデ
ィング用回路基板の模式図である。
【図2】他の実施例に係るフリップチップボンディング
用回路基板の模式図である。
【図3】本発明に係るフリップチップボンディング用回
路基板にフリップチップボンディングを行った場合の模
式的側面図である。
【図4】従来の回路基板にフリップチップボンディング
を行った場合の模式的側面図である。
【図5】半導体チップのバンプと金属ろうとの関係を示
す側面図である。
【図6】半田ダムがない回路基板にフリップチップボン
ディングを行った場合の模式的側面図である。
【符号の説明】
100 半導体チップ 200 バンプ 600 フリップチップボンディング用回路基板 610 導電パターン 611 接続パッド 612 引き出し線 613 くびれ部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップに設けられたバンプが接続
    される接続パッドと、この接続パッドに連なる引き出し
    線とを具備しており、前記引き出し線の一部にはくびれ
    部が形成されていることを特徴とするフリップチップボ
    ンディング用回路基板。
JP26702491A 1991-09-17 1991-09-17 フリツプチツプボンデイング用回路基板 Pending JPH0574858A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26702491A JPH0574858A (ja) 1991-09-17 1991-09-17 フリツプチツプボンデイング用回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26702491A JPH0574858A (ja) 1991-09-17 1991-09-17 フリツプチツプボンデイング用回路基板

Publications (1)

Publication Number Publication Date
JPH0574858A true JPH0574858A (ja) 1993-03-26

Family

ID=17438998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26702491A Pending JPH0574858A (ja) 1991-09-17 1991-09-17 フリツプチツプボンデイング用回路基板

Country Status (1)

Country Link
JP (1) JPH0574858A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010611A (ja) * 2008-06-30 2010-01-14 Toshiba Corp プリント回路板及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010611A (ja) * 2008-06-30 2010-01-14 Toshiba Corp プリント回路板及び電子機器

Similar Documents

Publication Publication Date Title
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
US5952717A (en) Semiconductor device and method for producing the same
JP2003007902A (ja) 電子部品の実装基板及び実装構造
JP2949969B2 (ja) フィルムキャリア半導体装置
KR100247508B1 (ko) 플립칩용 반도체패키지 및 그 제조 방법
JPH0574858A (ja) フリツプチツプボンデイング用回路基板
JPH11260850A (ja) 半導体装置およびその製造方法
KR100503277B1 (ko) 플립칩 패키지 형성 방법
JP2001267452A (ja) 半導体装置
JPH03104141A (ja) 半導体装置
KR100308116B1 (ko) 칩스케일반도체패키지및그제조방법_
KR100481424B1 (ko) 칩 스케일 패키지의 제조 방법
KR100237329B1 (ko) 칩 스케일 반도체 패키지의 구조 및 제조 방법
JP3005177B2 (ja) 半導体パッケージの実装構造
KR100303363B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
JP2551243B2 (ja) 半導体装置
KR20020057670A (ko) 반도체 칩 패키지 및 그 제조방법
JP2001135668A (ja) 半導体装置およびその製造方法
JPH0513500A (ja) テープキヤリアパツケージ
JP2008021712A (ja) 半導体モジュールならびにその製造方法
KR20010003460A (ko) 칩 스캐일 패키지
JPH0575011A (ja) 半導体装置
JP2008021710A (ja) 半導体モジュールならびにその製造方法
KR20090022777A (ko) 반도체 패키지 제조용 스트립 레벨 기판
JP2001284380A (ja) 半導体装置の実装方法