JP2010003911A - トレンチゲート型トランジスタ及びその製造方法 - Google Patents
トレンチゲート型トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2010003911A JP2010003911A JP2008161935A JP2008161935A JP2010003911A JP 2010003911 A JP2010003911 A JP 2010003911A JP 2008161935 A JP2008161935 A JP 2008161935A JP 2008161935 A JP2008161935 A JP 2008161935A JP 2010003911 A JP2010003911 A JP 2010003911A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- silicon layer
- layer
- polysilicon layer
- type transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】半導体層14に形成されたトレンチ18内を覆ってノンドープの第1のポリシリコン層20を形成し、その後、第1のポリシリコン層20に例えばN型の不純物を拡散する。次に、第1のポリシリコン層20を覆って、ノンドープの第2のポリシリコン層22を形成し、その後、第2のポリシリコン層22に、第1のポリシリコン層20に拡散したものと同じ不純物を、第1のポリシリコン層20と同じ不純物濃度となるよぅに拡散する。そして、第1のポリシリコン層20及び第2のポリシリコン層22をエッチングすることにより、トレンチ18内に埋め込まれたゲート電極を形成する。
【選択図】図10
Description
なお、トレンチゲート型トランジスタについては、特許文献1に記載されている。
13A 第1の素子分離層 13B 第2の素子分離層
13C LOCOS層 14,114 半導体層
15,19,119 シリコン酸化膜 16,116 ボディ層
18,118 トレンチ 20 第1のポリシリコン層
21 自然酸化膜 22 第2のポリシリコン層
23 ソース層 24 層間絶縁膜
120 ポリシリコン層
Claims (7)
- 半導体層の表面にトレンチを形成する工程と、
前記トレンチを覆ってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜で覆われた前記トレンチの中に、第1のシリコン層を形成する工程と、
前記第1のシリコン層の中に、その表面から不純物を拡散する工程と、
前記トレンチの中に、前記第1のシリコン層を覆って、第2のシリコン層を形成する工程と、
前記第2のシリコン層の中に、その表面から不純物を拡散する工程と、
前記第1のシリコン層及び前記第2のシリコン層をエッチングすることにより前記トレンチの中に埋め込まれたゲート電極を形成する工程と、を備え、
前記第1のシリコン層の中に拡散された不純物の濃度と前記第2のシリコン層の中に拡散された不純物の濃度は同じであることを特徴とするトレンチゲート型トランジスタの製造方法。 - 前記第1のシリコン層及び前記第2のシリコン層をエッチングすることにより前記トレンチの中に埋め込まれたゲート電極を形成する工程において、前記第1のシリコン層及び前記第2のシリコン層に対するエッチング条件が同じであることを特徴とする請求項1に記載のトレンチゲート型トランジスタの製造方法。
- 前記第1のシリコン層及び前記第2のシリコン層の中に各不純物を拡散する工程は、オキシ塩化リンを拡散源とする拡散工程であることを特徴とする請求項1又は請求項2に記載のトレンチゲート型トランジスタの製造方法。
- 前記第1のシリコン層と前記第2のシリコン層との間に自然酸化膜が形成されており、前記第1のシリコン層、前記第2のシリコン層、及び前記自然酸化膜を連続的にエッチングする工程を含むことを特徴とする請求項1、2、3のいずれかに記載のトレンチゲート型トランジスタの製造方法。
- 前記第1のシリコン層と前記第2のシリコン層との間に自然酸化膜が形成されており、前記第1のシリコン層、前記第2のシリコン層、及び前記自然酸化膜を同時にエッチングする工程を含むことを特徴とする請求項1、2、3、4のいずれかに記載のトレンチゲート型トランジスタの製造方法。
- 半導体層と、
前記半導体層の表面に形成されたトレンチと、
前記トレンチを覆うゲート絶縁膜と、
前記トレンチの中に前記ゲート絶縁膜を介して形成され、不純物が拡散された第1のシリコン層と、
前記第1のシリコン層の表面を覆う自然酸化膜と、
前記トレンチの中で前記自然化膜を介して前記第1のシリコン層上に積層され、不純物が拡散された第2のシリコン層と、を備え、
前記第1のシリコン層の中に拡散された不純物の濃度と前記第2のシリコン層の中に拡散された不純物の濃度は同じであり、前記第1のシリコン層及び前記第2のシリコン層をゲート電極とすることを特徴とするトレンチゲート型トランジスタ。 - 前記不純物は、リンであることを特徴とする請求項6に記載のトレンチゲート型トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008161935A JP2010003911A (ja) | 2008-06-20 | 2008-06-20 | トレンチゲート型トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008161935A JP2010003911A (ja) | 2008-06-20 | 2008-06-20 | トレンチゲート型トランジスタ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010003911A true JP2010003911A (ja) | 2010-01-07 |
Family
ID=41585376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008161935A Pending JP2010003911A (ja) | 2008-06-20 | 2008-06-20 | トレンチゲート型トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010003911A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110298044A1 (en) * | 2007-12-04 | 2011-12-08 | Ryotaro Yagi | Semiconductor device and method of manufacturing semiconductor device |
JP2013033933A (ja) * | 2011-06-30 | 2013-02-14 | Tokyo Electron Ltd | シリコン膜の形成方法およびその形成装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0291976A (ja) * | 1988-09-29 | 1990-03-30 | Oki Electric Ind Co Ltd | 縦型溝型mos fetの製造方法 |
JPH05335585A (ja) * | 1992-06-03 | 1993-12-17 | Fuji Electric Co Ltd | 絶縁ゲート型電力用半導体素子の製造方法 |
JP2002141304A (ja) * | 2000-11-06 | 2002-05-17 | Denso Corp | 半導体装置の製造方法 |
JP2004259934A (ja) * | 2003-02-26 | 2004-09-16 | Toyota Motor Corp | 高耐圧電界効果型半導体装置 |
JP2005056872A (ja) * | 2003-08-01 | 2005-03-03 | Seiko Instruments Inc | 半導体装置の製造方法 |
JP2008034649A (ja) * | 2006-07-28 | 2008-02-14 | Sanyo Electric Co Ltd | 半導体装置 |
JP2008140805A (ja) * | 2006-11-30 | 2008-06-19 | Sanyo Electric Co Ltd | 半導体装置 |
-
2008
- 2008-06-20 JP JP2008161935A patent/JP2010003911A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0291976A (ja) * | 1988-09-29 | 1990-03-30 | Oki Electric Ind Co Ltd | 縦型溝型mos fetの製造方法 |
JPH05335585A (ja) * | 1992-06-03 | 1993-12-17 | Fuji Electric Co Ltd | 絶縁ゲート型電力用半導体素子の製造方法 |
JP2002141304A (ja) * | 2000-11-06 | 2002-05-17 | Denso Corp | 半導体装置の製造方法 |
JP2004259934A (ja) * | 2003-02-26 | 2004-09-16 | Toyota Motor Corp | 高耐圧電界効果型半導体装置 |
JP2005056872A (ja) * | 2003-08-01 | 2005-03-03 | Seiko Instruments Inc | 半導体装置の製造方法 |
JP2008034649A (ja) * | 2006-07-28 | 2008-02-14 | Sanyo Electric Co Ltd | 半導体装置 |
JP2008140805A (ja) * | 2006-11-30 | 2008-06-19 | Sanyo Electric Co Ltd | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110298044A1 (en) * | 2007-12-04 | 2011-12-08 | Ryotaro Yagi | Semiconductor device and method of manufacturing semiconductor device |
US8237221B2 (en) * | 2007-12-04 | 2012-08-07 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP2013033933A (ja) * | 2011-06-30 | 2013-02-14 | Tokyo Electron Ltd | シリコン膜の形成方法およびその形成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5107680B2 (ja) | 半導体装置 | |
KR101811796B1 (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
JP5287621B2 (ja) | 半導体装置 | |
JP4551795B2 (ja) | 半導体装置の製造方法 | |
JP5390068B2 (ja) | チップ、fet製造方法(誘電体ストレッサ要素を有するトランジスタ) | |
JP2007299951A (ja) | 半導体装置およびその製造方法 | |
JP2004095639A (ja) | 半導体装置及びその製造方法 | |
JP5767869B2 (ja) | 半導体装置の製造方法 | |
JP2002026310A (ja) | 半導体装置及びその製造方法 | |
JP2007173379A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4989085B2 (ja) | 半導体装置及びその製造方法 | |
JP2009272453A (ja) | トランジスタ、半導体装置及びその製造方法 | |
JP2006253334A (ja) | 半導体装置及びその製造方法 | |
JP5135920B2 (ja) | 半導体装置の製造方法 | |
JP2010003911A (ja) | トレンチゲート型トランジスタ及びその製造方法 | |
JP5428121B2 (ja) | 半導体装置の製造方法 | |
JP2010056216A (ja) | 半導体装置およびその製造方法 | |
KR100670395B1 (ko) | 반도체 소자의 제조 방법 | |
US20090078996A1 (en) | Semiconductor device | |
US20040191995A1 (en) | Method of manufacturing a semiconductor device | |
JP2007329346A (ja) | 半導体装置とその製造方法 | |
JP2008047820A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2006210668A (ja) | 半導体装置およびその製造方法 | |
JP4143038B2 (ja) | Dramセルの製造方法 | |
JP5238940B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110523 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110526 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20110526 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
A711 | Notification of change in applicant |
Effective date: 20130207 Free format text: JAPANESE INTERMEDIATE CODE: A711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 |
|
A977 | Report on retrieval |
Effective date: 20130228 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20130301 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130307 |
|
A02 | Decision of refusal |
Effective date: 20130802 Free format text: JAPANESE INTERMEDIATE CODE: A02 |