JP2009539281A - クロック復元装置およびクロック復元方法 - Google Patents
クロック復元装置およびクロック復元方法 Download PDFInfo
- Publication number
- JP2009539281A JP2009539281A JP2009512398A JP2009512398A JP2009539281A JP 2009539281 A JP2009539281 A JP 2009539281A JP 2009512398 A JP2009512398 A JP 2009512398A JP 2009512398 A JP2009512398 A JP 2009512398A JP 2009539281 A JP2009539281 A JP 2009539281A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- pulse
- output
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000011084 recovery Methods 0.000 claims abstract description 39
- 238000001514 detection method Methods 0.000 claims description 13
- 238000005070 sampling Methods 0.000 description 10
- 230000003111 delayed effect Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005339 levitation Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
- H04L7/0276—Self-sustaining, e.g. by tuned delay line and a feedback path to a logical gate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Electric Clocks (AREA)
- Vehicle Body Suspensions (AREA)
- Logic Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
図1は本発明による方法も模範的に説明される本発明によるクロック復元装置の実施例を示し、
図2は復元されたクロック信号が時間的に延長された出力パルスを有する模範例について図1によるクロック復元装置において発生する信号経過を示し、
図3は復元されたクロック信号が時間的に短縮されたパルス間隔を有する模範例について図1によるクロック復元装置において発生する信号経過を示し、
図4は図1によるクロック復元装置のためのデータ信号のデータパケットの構成を模範的に示す。
20 信号変化検出装置
30 Dフリップフロップ
40 クロック発生器
45 他のDフリップフロップ
50 AND素子
60 OR素子
70 補助パルス発生装置
80 Dフリップフロップ
90 AND素子
100 Dフリップフロップ
200 サンプリング装置
210 インバータ
300 デコードユニット
E50a,E50b 入力
E60a,E60b 入力
T80 クロック入力
T100 クロック入力
D80 データ入力
DATA データ信号
Data Syn. データ信号
Data Del. 遅延信号
fn 公称クロック周波数
ft 発生器周波数
Idle 信号変化
J/K 同期符号
P1 パルス
P2 補助パルス
Q0 復元クロック信号
T 発生器クロック
Ta 周期
V 延長出力信号
V2 短縮パルス間隔
Claims (13)
- ディジタルデータ信号(DATA)を供給するためのディジタルデータ信号入力(E10)と、復元されたクロック信号(Q0)を出力するためのクロック出力(T10)とを有するクロック復元装置であって、クロック復元装置がディジタル回路によって構成されていることを特徴とするクロック復元装置。
- クロック復元装置が、
データ信号の少なくとも1つの予め定められた信号変化型の信号変化を検出し、各信号変化時に1つのパルス(P1)を発生する信号変化検出装置(20)と、
データ信号の公称クロック周波数(fn)にて補助パルス(P2)を発生する補助パルス発生装置(70)と、
信号変化検出装置(20)および補助パルス発生装置(70)に接続され、パルス(P1)の存在時および補助パルス(P2)の存在時にその都度1つの出力パルスを形成し、そのように形成された出力パルスにより復元クロック信号(Q0)を発生する出力装置(100)と、
を有することを特徴とする請求項1記載のクロック復元装置。 - 補助パルス発生装置が、入力側において出力装置(100)の出力(A100)に接続され、補助パルス(P2)の発生が時間的に復元クロック信号(Q0)の出力パルスによって制御されるように構成されていることを特徴とする請求項2記載のクロック復元装置。
- 補助パルス発生装置が、復元クロック信号(Q0)の1つの出力パルスに基づいて、公称クロック周波数に相当する1つの周期またはその周期の複数倍の期間の経過後にその都度1つの補助パルス(P2)を発生するように構成されていることを特徴とする請求項2又は3記載のクロック復元装置。
- クロック復元装置が、データ信号の公称クロック周波数(fn)の予め定められた複数倍である発生器周波数(ft)を持つ自走クロック発生器(40)を含むことを特徴とする請求項1乃至4の1つに記載のクロック復元装置。
- 予め定められた複数倍が整数複数倍であり、かつ少なくとも3であることを特徴とする請求項5記載のクロック復元装置。
- 信号変化検出装置が、クロック発生器の出力信号(T)を与えられ、データ信号の信号変化を発生器周波数によるオーバーサンプリングによって検出することを特徴とする請求項5又は6記載のクロック復元装置。
- 出力装置がフリップフロップ(100)によって構成されていることを特徴とする請求項2乃至7の1つに記載のクロック復元装置。
- フリップフロップ(100)が、補助パルス発生装置と一緒に、2進法により少なくとも予め定められた複数倍の数まで計数することができる2進カウンタを形成することを特徴とする請求項8記載のクロック復元装置。
- ディジタル回路が専らディジタルゲートまたはフリップフロップによって構成されていることを特徴とする請求項1乃至9の1つに記載のクロック復元装置。
- ディジタル回路がFPGAモジュールまたはASICモジュールにおいて実現されていることを特徴とする請求項1乃至10の1つに記載のクロック復元装置。
- 予め定められた公称クロック周波数(fn)を有するディジタルデータ信号(DATA)から、復元されたクロック信号(Q0)を発生する方法であって、クロック復元がディジタル手段のみで行なわれることを特徴とするクロック復元方法。
- 公称クロック周波数(fn)の整数複数倍に一致する発生器周波数(ft)によりデータ信号がサンプリングされ、データ信号の少なくとも1つの予め定められた信号変化型の信号変化が検出され、各信号変化時に1つのパルス(P1)が発生され、
更にデータ信号の公称クロック周波数にて補助パルス(P2)が発生され、
パルス(P1)の存在時または補助パルスの存在時にその都度1つの出力パルスが形成され、そのように形成された出力パルスにより復元クロック信号(Q0)が発生されることを特徴とする請求項12記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/DE2006/000971 WO2007137538A1 (de) | 2006-05-31 | 2006-05-31 | Taktrückgewinnungseinrichtung und verfahren zum taktrückgewinnen |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009539281A true JP2009539281A (ja) | 2009-11-12 |
JP5027876B2 JP5027876B2 (ja) | 2012-09-19 |
Family
ID=37667476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009512398A Expired - Fee Related JP5027876B2 (ja) | 2006-05-31 | 2006-05-31 | クロック復元装置およびクロック復元方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8144826B2 (ja) |
EP (1) | EP2022206B1 (ja) |
JP (1) | JP5027876B2 (ja) |
CN (1) | CN101449507B (ja) |
AT (1) | ATE549812T1 (ja) |
DE (1) | DE112006003980A5 (ja) |
WO (1) | WO2007137538A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012005124A (ja) * | 2010-06-21 | 2012-01-05 | Hynix Semiconductor Inc | 位相固定ループ及びその動作方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1860808A1 (en) * | 2006-05-25 | 2007-11-28 | STMicroelectronics (Research & Development) Limited | Frame synchronization and clock recovery using preamble data that violates a bi-phase mark coding rule |
JP4186083B2 (ja) * | 2006-10-03 | 2008-11-26 | 日本電気株式会社 | クロック同期回路 |
CN102916681B (zh) * | 2012-10-31 | 2015-04-22 | 电子科技大学 | 一种脉宽可调的nrz/rz码转换装置 |
US9813087B2 (en) | 2015-10-28 | 2017-11-07 | Huawei Techonologies Co., Ltd. | Clock tone power boosting |
WO2018040011A1 (zh) * | 2016-08-31 | 2018-03-08 | 华为技术有限公司 | 一种时钟恢复装置以及时钟恢复的方法 |
CN106788844B (zh) * | 2016-12-16 | 2019-08-23 | 深圳市声菲特科技技术有限公司 | 一种多路音频同步传输电路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020090044A1 (en) * | 2000-10-23 | 2002-07-11 | Hyuek-Jae Lee | Device for recovering burst-mode optical clock |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4700084A (en) * | 1985-08-26 | 1987-10-13 | Rockwell International Corporation | Digital clock recovery circuit apparatus |
US5553275A (en) * | 1993-07-13 | 1996-09-03 | Intel Corporation | Method and apparatus for synchronously detecting phase relationships between a high-frequency clock and a low-frequency clock |
FR2781943B1 (fr) * | 1998-07-30 | 2000-09-15 | Thomson Multimedia Sa | Procede de recuperation d'horloge lors de l'echantillonnage de signaux de type numerique |
US6853696B1 (en) * | 1999-12-20 | 2005-02-08 | Nortel Networks Limited | Method and apparatus for clock recovery and data qualification |
US7609798B2 (en) * | 2004-12-29 | 2009-10-27 | Silicon Laboratories Inc. | Calibrating a phase detector and analog-to-digital converter offset and gain |
-
2006
- 2006-05-31 CN CN2006800548024A patent/CN101449507B/zh not_active Expired - Fee Related
- 2006-05-31 WO PCT/DE2006/000971 patent/WO2007137538A1/de active Application Filing
- 2006-05-31 JP JP2009512398A patent/JP5027876B2/ja not_active Expired - Fee Related
- 2006-05-31 DE DE112006003980T patent/DE112006003980A5/de not_active Withdrawn
- 2006-05-31 EP EP06753246A patent/EP2022206B1/de not_active Not-in-force
- 2006-05-31 AT AT06753246T patent/ATE549812T1/de active
- 2006-05-31 US US12/302,922 patent/US8144826B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020090044A1 (en) * | 2000-10-23 | 2002-07-11 | Hyuek-Jae Lee | Device for recovering burst-mode optical clock |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012005124A (ja) * | 2010-06-21 | 2012-01-05 | Hynix Semiconductor Inc | 位相固定ループ及びその動作方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2022206B1 (de) | 2012-03-14 |
US20090189648A1 (en) | 2009-07-30 |
CN101449507A (zh) | 2009-06-03 |
US8144826B2 (en) | 2012-03-27 |
EP2022206A1 (de) | 2009-02-11 |
JP5027876B2 (ja) | 2012-09-19 |
ATE549812T1 (de) | 2012-03-15 |
DE112006003980A5 (de) | 2009-04-30 |
CN101449507B (zh) | 2013-09-11 |
WO2007137538A1 (de) | 2007-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5027876B2 (ja) | クロック復元装置およびクロック復元方法 | |
EP1648128B1 (en) | Selective scrambler for use in a communication system and method to minimize bit error at the receiver | |
US6545507B1 (en) | Fast locking CDR (clock and data recovery circuit) with high jitter tolerance and elimination of effects caused by metastability | |
US9300421B2 (en) | Methods to achieve accurate time stamp in IEEE 1588 for system with FEC encoder | |
US9455738B2 (en) | Decoding a Manchester code without a PLL for short data sequences | |
JP2003526984A (ja) | データクロックト回復回路 | |
US7826581B1 (en) | Linearized digital phase-locked loop method for maintaining end of packet time linearity | |
EP1547296B1 (en) | System and method for transferring data among transceivers substantially void of data dependent jitter | |
CN112385157B (zh) | 数据网络的用户设备 | |
JP7280587B2 (ja) | 受信装置および送受信システム | |
US9258110B2 (en) | Phase detector | |
KR101985082B1 (ko) | 위상 고정 루프 회로를 이용하지 않는 순수 디지털 클록 데이터 복원 장치 | |
JP2012222497A (ja) | 受信回路及びエラー検出方法 | |
US11444746B1 (en) | Phasing detection of asynchronous dividers | |
AU2001225168B2 (en) | Method and system for data and timing recovery in a bi-phase coded data signal | |
JP3725869B2 (ja) | クロック再生回路 | |
US20240204897A1 (en) | Hybrid clock synchronization | |
JP2005142615A (ja) | マンチェスタ符号データ受信装置 | |
KR20150045313A (ko) | 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법 | |
JP4159580B2 (ja) | シンボルクロック再生回路 | |
JP2014239363A (ja) | 受信クロック抽出回路 | |
US20100052754A1 (en) | Input-signal recovery circuit and asynchronous serial bus data reception system using the same | |
JP2007288660A (ja) | データ通信システム、データ通信装置及びデータ通信方法、並びにコンピュータ・プログラム | |
JP2019110449A (ja) | データ通信装置およびデータ通信方法 | |
FIFO | Transmitter PCS Datapath for Arria V GX, SX, GT, and ST Devices and Arria V GZ Standard PCS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110907 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110907 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120622 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5027876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |