JP2009524227A - 酸素含有半導体ウェハの処理方法、および半導体素子 - Google Patents
酸素含有半導体ウェハの処理方法、および半導体素子 Download PDFInfo
- Publication number
- JP2009524227A JP2009524227A JP2008550693A JP2008550693A JP2009524227A JP 2009524227 A JP2009524227 A JP 2009524227A JP 2008550693 A JP2008550693 A JP 2008550693A JP 2008550693 A JP2008550693 A JP 2008550693A JP 2009524227 A JP2009524227 A JP 2009524227A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor
- zone
- thermal process
- irradiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 291
- 229910052760 oxygen Inorganic materials 0.000 title claims abstract description 71
- 239000001301 oxygen Substances 0.000 title claims abstract description 66
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 title claims abstract description 63
- 238000003672 processing method Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims abstract description 340
- 230000008569 process Effects 0.000 claims abstract description 163
- 239000002245 particle Substances 0.000 claims abstract description 42
- 239000013078 crystal Substances 0.000 claims abstract description 39
- 230000007547 defect Effects 0.000 claims abstract description 21
- 230000001678 irradiating effect Effects 0.000 claims abstract description 16
- 235000012431 wafers Nutrition 0.000 claims description 239
- 239000002244 precipitate Substances 0.000 claims description 81
- 239000000758 substrate Substances 0.000 claims description 59
- 238000002513 implantation Methods 0.000 claims description 33
- 230000015572 biosynthetic process Effects 0.000 claims description 27
- -1 helium ions Chemical class 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 16
- 125000004429 atom Chemical group 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 10
- 239000001257 hydrogen Substances 0.000 claims description 10
- 229910052739 hydrogen Inorganic materials 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 230000001590 oxidative effect Effects 0.000 claims description 9
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 229910052754 neon Inorganic materials 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 2
- 229910052756 noble gas Inorganic materials 0.000 claims description 2
- 229910052743 krypton Inorganic materials 0.000 claims 2
- 229910052799 carbon Inorganic materials 0.000 claims 1
- 239000007943 implant Substances 0.000 claims 1
- 230000005855 radiation Effects 0.000 claims 1
- 238000005121 nitriding Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000009826 distribution Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910001385 heavy metal Inorganic materials 0.000 description 4
- 230000006911 nucleation Effects 0.000 description 4
- 238000010899 nucleation Methods 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 238000001556 precipitation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 150000002926 oxygen Chemical class 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Element Separation (AREA)
- Thyristors (AREA)
- Photovoltaic Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
本発明は、酸素含有半導体ウェハの処理方法に関する。
本発明は、半導体素子の形成に役立ち、ウェハの表面付近の領域内において酸素析出物を防ぎ、好ましくは上記表面付近の領域に向かい合うウェハ領域内に高濃度の酸素析出物を有するゾーンが形成される、酸素含有ウェハの処理方法を提示することを目的としている。
本発明の典型的な実施形態について、図面を参照しながらより詳細に説明する。
これらの図では、別段の記載がない限り、同一の参照符号は、同一の意味を有する同一のウェハ領域または素子領域を示している。
12 空孔
21 ソースゾーン
22 基材ゾーン
23 ドリフトゾーン
24 ドレインゾーン、エミッタゾーン
25 ソース電極
26 ドレイン電極、エミッタ電極
27 ゲート電極
28 ゲート絶縁膜
31 p型エミッタ
32 ベース
33 n型エミッタ
34 端子電極
35 端子電極
100 半導体ウェハ
100' ウェハ除去後のウェハ区域
101 半導体ウェハの前面
102 半導体ウェハの背面
103 ウェハの低析出物半導体ゾーン
103' ウェハの第1の半導体領域
104 酸素凝集体を含むウェハの半導体ゾーン
104' ウェハの第2の半導体領域
104'' 空孔濃度が高められた半導体ウェハの領域
110 トレンチ
111 除去された半導体ウェハの背面、半導体基材の背面
200 エピタキシャル層
201 エピタキシャル層の前面、半導体基材の前面
A アノード端子
D ドレイン端子
E エミッタ端子
G ゲート端子
K カソード端子
S ソース端子
Claims (72)
- 第1の面(101)と、当該第1の面(101)の反対側の第2の面(102)と、上記第1の面(101)に隣接する第1の半導体領域(103')と、上記第2の面(102)に隣接する第2の半導体領域(104')とを有する酸素含有半導体ウェハ(100)の処理方法であって、
上記ウェハ(100)の上記第2の面(102)に高エネルギー粒子を照射することによって、上記第2の半導体領域(104')内に結晶欠陥を生じさせる工程と、
上記ウェハ(100)が700℃〜1100℃の温度に加熱される第1の熱プロセスを行う工程とを含んでいる方法。 - 上記熱プロセス中の上記温度は、780℃〜1020℃の間である、請求項1に記載の方法。
- 上記第1の熱プロセスの上記長さは、1時間〜20時間の間である、請求項1または請求項2に記載の方法。
- 上記ウェハは、上記熱プロセス中に、まず、790℃〜810℃の間の温度に、10時間よりも短い第1の長さの時間加熱され、次に、985℃〜1015℃の間の温度に、10時間よりも長い第2の長さの時間加熱される、請求項1から請求項3までのいずれかに記載の方法。
- 上記第1の長さの時間は5時間であり、上記第2の長さの時間は20時間である、請求項4に記載の方法。
- 上記高エネルギー粒子は、非ドープ粒子である、請求項1から請求項5までのいずれかに記載の方法。
- 上記非ドープ粒子は、プロトン、希ガスイオン、または半導体イオンである、請求項6に記載の方法。
- 上記非ドープ粒子は、ヘリウムイオン、ネオンイオン、アルゴンイオン、シリコンイオン、ゲルマニウムイオン、またはクリプトンイオンである、請求項7に記載の方法。
- 上記ウェハの厚さは、400μm〜1000μmの間であり、照射エネルギーは、70KeV〜10MeVの間である、請求項1から請求項8までのいずれかに記載の方法。
- 上記ウェハの上記厚さは、400μm〜1000μmの間であり、上記照射エネルギーは、2MeV〜10MeVの間である、請求項1から請求項8までのいずれかに記載の方法。
- プロトンの注入線量は、1・1013cm-2〜1・1015cm-2の間である、請求項7に記載の方法。
- 上記ウェハ(100)の上記第2の面(102)の照射前に、第2の熱プロセスを行う工程を含んでおり、
上記第2の熱プロセスでは、上記ウェハ(100)が1000℃を超える温度に加熱され、また、少なくとも上記第1の面(100)が湿潤雰囲気および/または酸化性雰囲気に曝露される、請求項1から請求項11までのいずれかに記載の方法。 - 上記第1の面および第2の面は、上記熱プロセス中に湿潤雰囲気および/または酸化性雰囲気に曝露される、請求項12に記載の方法。
- 上記ウェハ(100)の上記第2の面(102)の照射後であると共に上記第1の熱プロセス前に、さらなる熱プロセスを行う工程を含んでおり、
上記さらなる熱プロセスでは、上記ウェハ(100)が350℃〜450℃の間の温度に加熱される、請求項1から請求項13までのいずれかに記載の方法。 - 上記さらなる熱プロセスの上記長さは、5時間〜20時間の間である、請求項14に記載の方法。
- 上記ウェハ(100)の照射前に、上記第2の面(102)から上記ウェハ(100)内に伸びるトレンチ(105)が形成される、請求項1から請求項15までのいずれかに記載の方法。
- 上記第1の熱プロセスが行われる前に、上記トレンチ(105)に充填材料が充填される、請求項16に記載の方法。
- 上記第1の熱プロセスの後または前に、第3の熱プロセスを行うさらなる工程を含んでおり、
上記第3の熱プロセスでは、少なくとも上記第1の半導体ゾーン(103)が、上記ウェハの上記第1の面(101)を介して酸素原子が上記第1の半導体ゾーン(103)から外部拡散するように加熱される、請求項1から請求項17までのいずれかに記載の方法。 - 上記第1の熱プロセス後に、上記第1の半導体ゾーン内にn型ドープされた半導体ゾーン(105)を形成するために、
上記第1および第2の面(101、102)のうち少なくともいずれか1つを介して上記ウェハ(100)にプロトンを照射することによって、上記第1の半導体ゾーン内に結晶欠陥を生じさせる工程と、
水素誘起ドナーが生じるように、少なくとも上記第1の面(101)の上記領域内において上記ウェハ(100)が400℃〜570℃の間の温度に加熱される、さらなる熱プロセスを行う工程とを含んでいる、請求項1から請求項17のいずれかに記載の方法。 - 上記さらなる熱プロセスの上記長さおよび上記温度は、
上記n型ドープされた半導体ゾーン(105)が、上記半導体基材(100)の垂直方向において、上記半導体基材(100)の垂直範囲の少なくとも60%超を有するように、且つ、上記プロトン照射によって形成された少なくともほぼ均質なドーピングを有するように選択される、請求項19に記載の方法。 - 上記さらなる熱プロセスの上記長さおよび上記温度は、
上記n型ドープされた半導体ゾーン(105)が、上記半導体基材(100)の垂直方向において、上記半導体基材(100)の垂直範囲の少なくとも80%超を有するように、且つ、上記プロトン照射によって形成された少なくともほぼ均質なドーピングを有するように選択される、請求項20に記載の方法。 - 上記第2の熱プロセス後に、上記第1の半導体ゾーン内にn型ドープされた半導体ゾーン(105)を形成するために、
上記第1および第2の面(101、102)のいずれか少なくとも1つを介して上記ウェハ(100)にプロトンを照射することによって、上記第1の半導体ゾーン内に結晶欠陥を生じさせる工程と、
水素誘起ドナーが生じるように、少なくとも上記第1の面(101)の上記領域内において上記ウェハ(100)が400℃〜570℃の間の温度に加熱される、さらなる熱プロセスを行う工程とを含んでいる、請求項18に記載の方法。 - 上記さらなる熱プロセスの上記長さおよび上記温度は、
上記n型ドープされた半導体ゾーン(105)が、上記半導体基材(100)の垂直方向において、上記半導体基材(100)の垂直範囲の少なくとも60%超を有するように、且つ、上記プロトン照射によって形成された少なくともほぼ均質なドーピングを有するように選択される、請求項22に記載の方法。 - 上記さらなる熱プロセスの上記長さおよび上記温度は、
上記n型ドープされた半導体ゾーン(105)が、上記半導体基材(100)の垂直方向において、上記半導体基材(100)の垂直範囲の少なくとも80%超を有するように、且つ、上記プロトン照射によって形成された少なくともほぼ均質なドーピングを有するように選択される、請求項23に記載の方法。 - 上記熱プロセスの上記温度は、450℃〜550℃の間である、請求項19から請求項24までのいずれかに記載の方法。
- 上記さらなる熱プロセスの上記長さは、1時間〜10時間の間である、請求項19から請求項25までのいずれかに記載の方法。
- 上記ウェハ(100)にプロトンを照射する上記工程は、上記ウェハにそれぞれ異なる照射エネルギーを有するプロトンが照射される少なくとも2つの照射工程を含んでいる、請求項19から請求項26までのいずれかに記載の方法。
- 上記ウェハ(100)は、処理前にはn型基本ドーピングを有している、請求項19から請求項27までのいずれかに記載の方法。
- 上記半導体基材に、上記第1および第2の面(101、102)を介してプロトンが照射される、請求項19から請求項28までのいずれかに記載の方法。
- 上記第1および第2の面(101、102)のうち少なくともいずれか1つを介して上記ウェハ(100)にプロトンを照射することによって、上記第1の半導体ゾーン内に結晶欠陥を生じさせる工程と、
水素誘起ドナーを有するフィールドストップゾーン(29)が生じるように、上記ウェハ(100)が350℃〜550℃の間の温度に加熱される熱プロセスを行う工程とによって、
上記ウェハ内にnドープされたフィールドストップゾーン(29)を形成する工程を含んでいる、請求項1から請求項29までのいずれかに記載の方法。 - 上記フィールドストップゾーン(29)を形成するための上記プロトン照射は、上記第2の面(102)を介して行われ、
上記ウェハ(100)は、350℃〜420℃の間の温度に加熱される、請求項30に記載の方法。 - 上記フィールドストップゾーンを形成する上記熱プロセスの上記長さは、30分〜2時間の間である、請求項30または請求項31に記載の方法。
- 上記フィールドストップゾーンの形成には、複数の照射エネルギーを用いる複数の照射工程が採用される、請求項30から請求項32までのいずれかに記載の方法。
- 上記複数の照射工程中では、上記照射エネルギーが高くなると上記照射線量が低下する、請求項33に記載の方法。
- 上記ウェハ(100)の上記第1の面(101)には絶縁層(302)が付着され、当該絶縁層(302)には半導体層(301)が付着される、請求項1から請求項34までのいずれかに記載の方法。
- 上記ウェハの上記第2の面(102)の上記照射は、それぞれ異なる照射エネルギーを用いた少なくとも2つの照射工程を含んでいる、請求項1から請求項35までのいずれかに記載の方法。
- 上記熱プロセスは、時間的に分離した少なくとも2つの熱工程を含んでおり、
上記熱工程では、それぞれの場合において、上記ウェハ(100)が加熱され、
上記熱工程の少なくとも1つは、時間的に、2つの照射工程の間において行われる、請求項36に記載の方法。 - 上記第1の熱プロセス後に、上記第1の半導体領域(103')に酸素原子が注入されて、SOI基板を形成する請求項1から請求項37までのいずれかに記載の方法。
- 第1および第2の面をそれぞれ有する第1および第2の半導体ウェハを設ける工程と、
上記2つの各ウェハに対して、上記2つの半導体ウェハのそれぞれに対して請求項1から請求項37までのいずれかに記載の方法を行って、上記ウェハの上記第1の面に隣接する低析出物ゾーンを形成する工程と、
上記第1の半導体ウェハの第1の面と上記第2の半導体ウェハの第1の面とが互いに面するように、且つ、上記第1の半導体ウェハの第1の面と上記第2の半導体ウェハの第1の面との間に絶縁層が存在するように、上記第1の半導体ウェハと上記第2の半導体ウェハとを接続する工程とを含んでいる、SOI基板の形成方法。 - 上記2つのウェハの少なくともいずれか1つの上記第1の面上には、酸化物層が形成され、上記2つのウェハ同士は、ウェハボンディング法によって互いに接続される、請求項39に記載の方法。
- 第1の面(101)と、当該第1の面の反対側の第2の面(102)と、当該第1の面(101)に隣接していると共に酸素析出物の低いゾーン(103)とを有する半導体ウェハ内に、nドープされたゾーンを形成する方法であって、
上記第1および第2の面(101)の少なくともいずれか1つを介して上記ウェハ(100)に照射を行うことによって、上記第1の半導体ゾーン内に結晶欠陥を生じさせる工程と、
さらなる熱プロセスを行う工程とを含んでおり、
上記さらなる熱プロセスでは、水素誘起ドナーが生じるように、上記ウェハ(100)が、少なくとも上記第1の面(101)の上記領域内において400℃〜570℃の温度に加熱される方法。 - 上記さらなる熱プロセスの上記長さおよび上記温度は、上記nドープされた半導体ゾーン(105)が、上記半導体基材(100)の垂直方向において、上記nドープされた半導体ゾーン(105)の垂直範囲の少なくとも60%超に伸びる少なくともほぼ均質なドーピングの領域と、上記プロトン照射によって形成された少なくともほぼ均質なドーピングとを有するように選択される、請求項41に記載の方法。
- 上記さらなる熱プロセスの上記長さおよび上記温度は、上記nドープされた半導体ゾーン(105)が、上記半導体基材(100)の垂直方向において、上記nドープされた半導体ゾーン(105)の垂直範囲の少なくとも80%超に伸びる少なくともほぼ均質なドーピングの領域と、上記プロトン照射によって形成された少なくともほぼ均質なドーピングとを有するように選択される、請求項42に記載の方法。
- 均質なドーピングの上記領域内における最高ドーピング濃度と最低ドーピング濃度との割合が最大3である、請求項42または請求項43に記載の方法。
- 均質なドーピングの上記領域内における最高ドーピング濃度と最低ドーピング濃度との割合が、最大2、最大1.5、または最大1.2である、請求項44に記載の方法。
- 上記熱プロセスの上記温度は、450℃〜550℃の間である、請求項41から請求項45までのいずれかに記載の方法。
- 上記さらなる熱プロセスの上記長さは、1時間〜10時間の間である、請求項41から請求項46までのいずれかに記載の方法。
- 上記ウェハ(100)にプロトンを照射する上記工程は、上記ウェハにそれぞれ異なる照射エネルギーを有するプロトンが照射される、少なくとも2つの照射工程を含んでいる、請求項41から請求項47までのいずれかに記載の方法。
- 上記ウェハ(100)は、処理前はn型基本ドーピングを有している、請求項41から請求項48までのいずれかに記載の方法。
- 上記半導体基材には、上記第1および第2の面(101、102)を介してプロトンが照射される、請求項41から請求項48までのいずれかに記載の方法。
- 上記ウェハはCZウェハであり、
酸素析出物の低い上記ゾーンを形成するために、1000℃〜1180℃の間の温度において、2時間〜5時間の間、酸化性雰囲気または湿潤雰囲気において上記ウェハに熱処理を行う工程を含んでいる、請求項41から請求項45までのいずれかに記載の方法。 - 垂直パワー半導体素子であって、
チョクラルスキー法に従って形成されていると共に酸素析出物の低い半導体ゾーン(103)を有している半導体基板(100')を有している、半導体基材と、
上記素子がオフ状態において駆動された際に逆電圧に耐え得るように設計されており、且つ、少なくとも部分的には、酸素析出物の低い上記半導体ゾーン(103)内に配置されている、素子ゾーン(23;32)とを有している、垂直パワー半導体素子。 - 上記逆電圧に耐え得る上記素子ゾーン(23;32)は、水素誘起ドナーによって形成されたn型基本ドーピングを有している、請求項52に記載の半導体素子。
- 上記半導体基材は、上記半導体基板に付着されたエピタキシャル層(200)を有しており、上記逆電圧に耐え得る上記ゾーンは、部分的には上記エピタキシャル層(200)内に配置されている、請求項52または請求項53に記載の半導体素子。
- 上記逆電圧に耐え得る上記ゾーンを形成するドリフトゾーン(23)を有するMOSFETまたはIGBTとして形成されている、請求項52から請求項54までのいずれかに記載の半導体素子。
- 上記逆電圧に耐え得る上記ゾーンを形成するn型ベースを有するサイリスタまたはダイオードとして構成されている、請求項52から請求項54までのいずれかに記載の半導体素子。
- ドープされていないか、あるいは基本ドーピングのみを有しており、第1の面(101)と、当該第1の面(101)に向かい合う第2の面(102)と、当該第1の面(101)に隣接する第1の半導体領域(103')と、上記第2の面(102)に隣接する第2の半導体領域(104')とを有している酸素含有半導体ウェハ(100)の処理方法であって、
上記ウェハ(100)の上記第2の面(102)に高エネルギー粒子を照射することによって、上記第2の半導体領域(104')内に結晶欠陥を生じさせる工程を含んでいる方法。 - 上記ウェハ(100)が700℃〜1100℃の間の温度に加熱される第1の熱プロセスを行う工程をさらに含んでいる、請求項57に記載の方法。
- 上記熱プロセスは、上記ウェハ(100)内にドーパント原子が導入される注入または拡散処理中か、あるいは酸化処理中に行われる、請求項58に記載の方法。
- 上記高エネルギー粒子は、非ドープ粒子である、請求項57から請求項59までのいずれかに記載の方法。
- 上記非ドープ粒子は、プロトン、希ガスイオン、または半導体イオンである、請求項60に記載の方法。
- 上記非ドープ粒子は、ヘリウムイオン、ネオンイオン、アルゴンイオン、シリコンイオン、ゲルマニウムイオン、またはクリプトンイオンである、請求項61に記載の方法。
- 上記ウェハの厚さは、400μm〜1000μmの間であり、上記照射エネルギーは、70KeV〜10MeVの間である、請求項57から請求項62までのいずれかに記載の方法。
- 上記ウェハの上記厚さは、400μm〜1000μmの間であり、上記照射エネルギーは、2MeV〜10MeVの間である、請求項57から請求項63までのいずれかに記載の方法。
- プロトンの上記注入線量は、1・1013cm-2〜1・1015cm-2の間である、請求項61に記載の方法。
- 上記ウェハ(100)の上記第2の面(102)に放射を行う前に、第2の熱プロセスを行う工程を含んでおり、
上記第2の熱プロセスでは、上記ウェハ(100)が1000℃を超える温度に加熱され、少なくとも上記第1の面(100)が湿潤雰囲気および/または酸化性雰囲気に曝露される、請求項57から請求項65までのいずれかに記載の方法。 - 上記熱プロセス中に、上記第1および第2の面が湿潤雰囲気および/または酸化性雰囲気に曝露される、請求項66に記載の方法。
- 上記ウェハ(100)の上記第2の面(102)に照射を行った後であって上記第1の熱プロセスの前に、さらなる熱プロセスが行われる工程を含んでおり、
上記さらなる熱プロセスでは、上記ウェハ(100)が350℃〜450℃の間の温度に加熱される、請求項57から請求項67までのいずれかに記載の方法。 - 上記さらなる熱プロセスの上記長さは、5時間〜20時間の間である、請求項68に記載の方法。
- 上記ウェハ(100)に照射を行う前に、上記第2の面(102)から上記ウェハ(100)内に伸びるトレンチ(105)が形成される、請求項57から請求項69までのいずれかに記載の方法。
- 上記第1の熱プロセスが行われる前に、上記トレンチ(105)に充填材料が充填される、請求項70に記載の方法。
- 上記第1の熱プロセスの後または前に、第3の熱プロセスが行われるさらなる工程を含んでおり、
上記第3の熱プロセスでは、酸素原子が上記ウェハの上記第1の面(101)を介して上記第1の半導体ゾーン(103)から外部拡散するように、少なくとも上記第1の半導体ゾーン(103)が加熱される、請求項57から請求項71までのいずれかに記載の方法。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006002903.8 | 2006-01-20 | ||
DE102006002903A DE102006002903A1 (de) | 2006-01-20 | 2006-01-20 | Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement |
DE102006014639.5 | 2006-03-29 | ||
DE102006014639 | 2006-03-29 | ||
DE102006041402 | 2006-09-04 | ||
DE102006041402.0 | 2006-09-04 | ||
PCT/EP2007/000475 WO2007085387A1 (de) | 2006-01-20 | 2007-01-19 | Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013044811A Division JP2013153183A (ja) | 2006-01-20 | 2013-03-06 | 酸素含有半導体ウェハの処理方法、および半導体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009524227A true JP2009524227A (ja) | 2009-06-25 |
JP5358189B2 JP5358189B2 (ja) | 2013-12-04 |
Family
ID=37944022
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008550693A Expired - Fee Related JP5358189B2 (ja) | 2006-01-20 | 2007-01-19 | 酸素含有半導体ウェハの処理方法 |
JP2013044811A Pending JP2013153183A (ja) | 2006-01-20 | 2013-03-06 | 酸素含有半導体ウェハの処理方法、および半導体素子 |
JP2015012799A Pending JP2015122521A (ja) | 2006-01-20 | 2015-01-26 | 半導体素子 |
JP2017151530A Ceased JP2017224837A (ja) | 2006-01-20 | 2017-08-04 | 半導体素子の製造方法 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013044811A Pending JP2013153183A (ja) | 2006-01-20 | 2013-03-06 | 酸素含有半導体ウェハの処理方法、および半導体素子 |
JP2015012799A Pending JP2015122521A (ja) | 2006-01-20 | 2015-01-26 | 半導体素子 |
JP2017151530A Ceased JP2017224837A (ja) | 2006-01-20 | 2017-08-04 | 半導体素子の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20110042791A1 (ja) |
EP (2) | EP1979934B1 (ja) |
JP (4) | JP5358189B2 (ja) |
CN (1) | CN103943672B (ja) |
AT (2) | ATE465510T1 (ja) |
DE (1) | DE502007003501D1 (ja) |
WO (1) | WO2007085387A1 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011049054A1 (ja) * | 2009-10-19 | 2011-04-28 | トヨタ自動車株式会社 | 絶縁ゲートバイポーラトランジスタおよびその設計方法 |
JP2012023327A (ja) * | 2010-06-14 | 2012-02-02 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
WO2013073623A1 (ja) | 2011-11-15 | 2013-05-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2016009868A (ja) * | 2014-06-24 | 2016-01-18 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 半導体ウエハを処理するための方法 |
JP2016111337A (ja) * | 2014-10-09 | 2016-06-20 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス |
JP2017034273A (ja) * | 2011-12-28 | 2017-02-09 | 富士電機株式会社 | 半導体装置の製造方法 |
WO2017187752A1 (ja) * | 2016-04-27 | 2017-11-02 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハ |
WO2017208582A1 (ja) * | 2016-06-01 | 2017-12-07 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
JP2019192808A (ja) * | 2018-04-26 | 2019-10-31 | 学校法人東北学院 | 半導体装置 |
JP2020182009A (ja) * | 2020-08-12 | 2020-11-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2021064660A (ja) * | 2019-10-11 | 2021-04-22 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006040491B4 (de) * | 2006-08-30 | 2014-12-11 | Infineon Technologies Austria Ag | Verfahren zur Erzeugung einer Implantationszone und Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Feldstoppzone |
CN102138206B (zh) | 2008-09-01 | 2014-03-12 | 罗姆股份有限公司 | 半导体装置及其制造方法 |
KR101794182B1 (ko) | 2009-11-02 | 2017-11-06 | 후지 덴키 가부시키가이샤 | 반도체 장치 및 반도체 장치의 제조 방법 |
WO2012126684A1 (en) | 2011-03-24 | 2012-09-27 | Asml Netherlands B.V. | Substrate and patterning device for use in metrology, metrology method and device manufacturing method |
US9029243B2 (en) | 2012-10-08 | 2015-05-12 | Infineon Technologies Ag | Method for producing a semiconductor device and field-effect semiconductor device |
US9012980B1 (en) | 2013-12-04 | 2015-04-21 | Infineon Technologies Ag | Method of manufacturing a semiconductor device including proton irradiation and semiconductor device including charge compensation structure |
US9105717B2 (en) | 2013-12-04 | 2015-08-11 | Infineon Technologies Austria Ag | Manufacturing a semiconductor device using electrochemical etching, semiconductor device and super junction semiconductor device |
US9508711B2 (en) | 2013-12-04 | 2016-11-29 | Infineon Technologies Ag | Semiconductor device with bipolar junction transistor cells |
US10211325B2 (en) | 2014-01-28 | 2019-02-19 | Infineon Technologies Ag | Semiconductor device including undulated profile of net doping in a drift zone |
US9425063B2 (en) | 2014-06-19 | 2016-08-23 | Infineon Technologies Ag | Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device |
US9312120B2 (en) * | 2014-08-29 | 2016-04-12 | Infineon Technologies Ag | Method for processing an oxygen containing semiconductor body |
US9324783B2 (en) | 2014-09-30 | 2016-04-26 | Infineon Technologies Ag | Soft switching semiconductor device and method for producing thereof |
DE102015109661A1 (de) | 2015-06-17 | 2016-12-22 | Infineon Technologies Ag | Verfahren zum Bilden eines Halbleiterbauelements und Halbleiterbauelement |
DE102015111213B4 (de) * | 2015-07-10 | 2023-05-04 | Infineon Technologies Ag | Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement |
DE102016114264A1 (de) | 2016-08-02 | 2018-02-08 | Infineon Technologies Ag | Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen und halbleitervorrichtungen mit steilen übergängen |
JP6784148B2 (ja) * | 2016-11-10 | 2020-11-11 | 三菱電機株式会社 | 半導体装置、絶縁ゲート型バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタの製造方法 |
JP6937864B2 (ja) * | 2016-12-27 | 2021-09-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
DE102017118975B4 (de) * | 2017-08-18 | 2023-07-27 | Infineon Technologies Ag | Halbleitervorrichtung mit einem cz-halbleiterkörper und verfahren zum herstellen einer halbleitervorrichtung mit einem cz-halbleiterkörper |
JP7094840B2 (ja) * | 2018-09-06 | 2022-07-04 | 住重アテックス株式会社 | 半導体装置の製造方法 |
DE102018221582A1 (de) | 2018-12-13 | 2020-06-18 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe und Halbleiterscheibe |
KR20210125551A (ko) * | 2019-02-22 | 2021-10-18 | 미쯔비시 케미컬 주식회사 | GaN 결정 및 기판 |
WO2021049499A1 (ja) * | 2019-09-11 | 2021-03-18 | 富士電機株式会社 | 半導体装置および製造方法 |
DE112021000055T5 (de) | 2020-02-18 | 2022-06-30 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63164440A (ja) * | 1986-12-26 | 1988-07-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH05152305A (ja) * | 1991-11-29 | 1993-06-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体基板及び半導体基板の製造方法 |
JPH05308076A (ja) * | 1992-03-03 | 1993-11-19 | Fujitsu Ltd | シリコンウエーハの酸素析出方法 |
JPH07201971A (ja) * | 1993-12-28 | 1995-08-04 | Sony Corp | 素子分離構造を改良した半導体装置及びその製造方法、及び半導体基板の製造方法 |
JPH0945699A (ja) * | 1995-07-28 | 1997-02-14 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH0964319A (ja) * | 1995-08-28 | 1997-03-07 | Toshiba Corp | Soi基板およびその製造方法 |
JPH09260639A (ja) * | 1996-03-27 | 1997-10-03 | Hitachi Ltd | シリコン半導体装置の製造方法 |
JPH1167781A (ja) * | 1997-08-08 | 1999-03-09 | Sumitomo Metal Ind Ltd | シリコン半導体基板の熱処理方法 |
JP2000077350A (ja) * | 1998-08-27 | 2000-03-14 | Mitsubishi Electric Corp | 電力用半導体装置及びその製造方法 |
JP2001185728A (ja) * | 1999-12-22 | 2001-07-06 | Matsushita Electric Works Ltd | 半導体装置およびその製造方法 |
WO2005020307A1 (en) * | 2003-08-14 | 2005-03-03 | Ibis Technology Corporation | Internal gettering in simox soi silicon substrates |
US20050280076A1 (en) * | 2002-09-20 | 2005-12-22 | Reiner Barthelmess | Method for production of a buried stop zone in a semiconductor component and semiconductor component comprising a buried stop zone |
WO2006003812A1 (ja) * | 2004-06-30 | 2006-01-12 | Sumitomo Mitsubishi Silicon Corporation | シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ |
Family Cites Families (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3718502A (en) * | 1969-10-15 | 1973-02-27 | J Gibbons | Enhancement of diffusion of atoms into a heated substrate by bombardment |
US3756862A (en) * | 1971-12-21 | 1973-09-04 | Ibm | Proton enhanced diffusion methods |
FR2257998B1 (ja) * | 1974-01-10 | 1976-11-26 | Commissariat Energie Atomique | |
GB1447723A (en) * | 1974-02-08 | 1976-08-25 | Post Office | Semiconductor devices |
US3914138A (en) * | 1974-08-16 | 1975-10-21 | Westinghouse Electric Corp | Method of making semiconductor devices by single step diffusion |
JPS583375B2 (ja) * | 1979-01-19 | 1983-01-21 | 超エル・エス・アイ技術研究組合 | シリコン単結晶ウエハ−の製造方法 |
US4318750A (en) * | 1979-12-28 | 1982-03-09 | Westinghouse Electric Corp. | Method for radiation hardening semiconductor devices and integrated circuits to latch-up effects |
GB2213988B (en) * | 1987-12-18 | 1992-02-05 | Matsushita Electric Works Ltd | Semiconductor device |
US5243205A (en) * | 1989-10-16 | 1993-09-07 | Kabushiki Kaisha Toshiba | Semiconductor device with overvoltage protective function |
JPH04111358A (ja) * | 1990-08-31 | 1992-04-13 | Hitachi Ltd | 過電圧自己保護型サイリスタ |
US5198371A (en) * | 1990-09-24 | 1993-03-30 | Biota Corp. | Method of making silicon material with enhanced surface mobility by hydrogen ion implantation |
JPH0590272A (ja) * | 1991-09-27 | 1993-04-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5229305A (en) * | 1992-02-03 | 1993-07-20 | Motorola, Inc. | Method for making intrinsic gettering sites in bonded substrates |
JPH0738102A (ja) * | 1993-07-20 | 1995-02-07 | Fuji Electric Co Ltd | 高耐圧半導体装置の製造方法 |
US5426061A (en) * | 1994-09-06 | 1995-06-20 | Midwest Research Institute | Impurity gettering in semiconductors |
US5883403A (en) * | 1995-10-03 | 1999-03-16 | Hitachi, Ltd. | Power semiconductor device |
DE19538983A1 (de) | 1995-10-19 | 1997-04-24 | Siemens Ag | Verfahren zum Beseitigen von Kristallfehlern in Siliziumscheiben |
JP3394383B2 (ja) * | 1996-03-18 | 2003-04-07 | 三菱電機株式会社 | サイリスタの製造方法およびサイリスタ |
EP0931351B1 (de) * | 1996-09-30 | 2004-01-28 | EUPEC Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Thyristor mit durchbruchbereich |
US5994761A (en) * | 1997-02-26 | 1999-11-30 | Memc Electronic Materials Spa | Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor |
US6514335B1 (en) * | 1997-08-26 | 2003-02-04 | Sumitomo Metal Industries, Ltd. | High-quality silicon single crystal and method of producing the same |
US5882989A (en) * | 1997-09-22 | 1999-03-16 | Memc Electronic Materials, Inc. | Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers |
US6022793A (en) * | 1997-10-21 | 2000-02-08 | Seh America, Inc. | Silicon and oxygen ion co-implantation for metallic gettering in epitaxial wafers |
US6465370B1 (en) * | 1998-06-26 | 2002-10-15 | Infineon Technologies Ag | Low leakage, low capacitance isolation material |
JP2000082679A (ja) * | 1998-07-08 | 2000-03-21 | Canon Inc | 半導体基板とその作製方法 |
JP3571353B2 (ja) * | 1998-09-10 | 2004-09-29 | 三菱電機株式会社 | 半導体装置 |
TW505710B (en) * | 1998-11-20 | 2002-10-11 | Komatsu Denshi Kinzoku Kk | Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer |
KR20010034362A (ko) * | 1998-11-26 | 2001-04-25 | 다니구찌 이찌로오 | 반도체 장치 및 그 제조방법 |
KR100701341B1 (ko) * | 1999-03-16 | 2007-03-29 | 신에쯔 한도타이 가부시키가이샤 | 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼 |
US6451672B1 (en) * | 1999-04-15 | 2002-09-17 | Stmicroelectronics S.R.L. | Method for manufacturing electronic devices in semiconductor substrates provided with gettering sites |
DE10055446B4 (de) * | 1999-11-26 | 2012-08-23 | Fuji Electric Co., Ltd. | Halbleiterbauelement und Verfahren zu seiner Herstellung |
JP4605876B2 (ja) * | 2000-09-20 | 2011-01-05 | 信越半導体株式会社 | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 |
US6743495B2 (en) * | 2001-03-30 | 2004-06-01 | Memc Electronic Materials, Inc. | Thermal annealing process for producing silicon wafers with improved surface characteristics |
JP2002368001A (ja) * | 2001-06-07 | 2002-12-20 | Denso Corp | 半導体装置及びその製造方法 |
JP4549589B2 (ja) * | 2001-09-14 | 2010-09-22 | シルトロニック・ジャパン株式会社 | シリコン半導体基板およびその製造方法 |
US6669775B2 (en) * | 2001-12-06 | 2003-12-30 | Seh America, Inc. | High resistivity silicon wafer produced by a controlled pull rate czochralski method |
US6565652B1 (en) * | 2001-12-06 | 2003-05-20 | Seh America, Inc. | High resistivity silicon wafer and method of producing same using the magnetic field Czochralski method |
FR2834654B1 (fr) * | 2002-01-16 | 2004-11-05 | Michel Bruel | Procede de traitement d'une piece en vue de modifier au moins une de ses proprietes |
JP4539011B2 (ja) * | 2002-02-20 | 2010-09-08 | 富士電機システムズ株式会社 | 半導体装置 |
DE10223951B4 (de) * | 2002-05-29 | 2009-09-24 | Infineon Technologies Ag | Hochvoltdiode mit optimiertem Abschaltverfahren und entsprechendes Optimierverfahren |
DE10245091B4 (de) * | 2002-09-27 | 2004-09-16 | Infineon Technologies Ag | Verfahren zur Herstellung einer dünnen Halbleiterbauelementstruktur |
DE10245089B4 (de) * | 2002-09-27 | 2005-06-09 | Infineon Technologies Ag | Dotierverfahren und Halbleiterbauelement |
DE10260286B4 (de) * | 2002-12-20 | 2006-07-06 | Infineon Technologies Ag | Verwendung eines Defekterzeugnungsverfahrens zum Dotieren eines Halbleiterkörpers |
EP1598452B1 (en) * | 2003-02-25 | 2015-10-14 | SUMCO Corporation | Method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing soi substrate. |
JP2004288680A (ja) * | 2003-03-19 | 2004-10-14 | Mitsubishi Electric Corp | 圧接型半導体装置 |
JP4710222B2 (ja) * | 2003-11-10 | 2011-06-29 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
US7928317B2 (en) * | 2006-06-05 | 2011-04-19 | Translucent, Inc. | Thin film solar cell |
US8153513B2 (en) * | 2006-07-25 | 2012-04-10 | Silicon Genesis Corporation | Method and system for continuous large-area scanning implantation process |
-
2007
- 2007-01-19 JP JP2008550693A patent/JP5358189B2/ja not_active Expired - Fee Related
- 2007-01-19 DE DE502007003501T patent/DE502007003501D1/de active Active
- 2007-01-19 CN CN201410026471.XA patent/CN103943672B/zh not_active Expired - Fee Related
- 2007-01-19 WO PCT/EP2007/000475 patent/WO2007085387A1/de active Application Filing
- 2007-01-19 AT AT07702904T patent/ATE465510T1/de active
- 2007-01-19 US US12/161,472 patent/US20110042791A1/en not_active Abandoned
- 2007-01-19 AT AT09150636T patent/ATE522927T1/de active
- 2007-01-19 EP EP07702904A patent/EP1979934B1/de not_active Not-in-force
- 2007-01-19 EP EP09150636A patent/EP2058846B1/de not_active Not-in-force
-
2013
- 2013-03-06 JP JP2013044811A patent/JP2013153183A/ja active Pending
-
2015
- 2015-01-26 JP JP2015012799A patent/JP2015122521A/ja active Pending
-
2017
- 2017-08-04 JP JP2017151530A patent/JP2017224837A/ja not_active Ceased
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63164440A (ja) * | 1986-12-26 | 1988-07-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH05152305A (ja) * | 1991-11-29 | 1993-06-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体基板及び半導体基板の製造方法 |
JPH05308076A (ja) * | 1992-03-03 | 1993-11-19 | Fujitsu Ltd | シリコンウエーハの酸素析出方法 |
JPH07201971A (ja) * | 1993-12-28 | 1995-08-04 | Sony Corp | 素子分離構造を改良した半導体装置及びその製造方法、及び半導体基板の製造方法 |
JPH0945699A (ja) * | 1995-07-28 | 1997-02-14 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH0964319A (ja) * | 1995-08-28 | 1997-03-07 | Toshiba Corp | Soi基板およびその製造方法 |
JPH09260639A (ja) * | 1996-03-27 | 1997-10-03 | Hitachi Ltd | シリコン半導体装置の製造方法 |
JPH1167781A (ja) * | 1997-08-08 | 1999-03-09 | Sumitomo Metal Ind Ltd | シリコン半導体基板の熱処理方法 |
JP2000077350A (ja) * | 1998-08-27 | 2000-03-14 | Mitsubishi Electric Corp | 電力用半導体装置及びその製造方法 |
JP2001185728A (ja) * | 1999-12-22 | 2001-07-06 | Matsushita Electric Works Ltd | 半導体装置およびその製造方法 |
US20050280076A1 (en) * | 2002-09-20 | 2005-12-22 | Reiner Barthelmess | Method for production of a buried stop zone in a semiconductor component and semiconductor component comprising a buried stop zone |
WO2005020307A1 (en) * | 2003-08-14 | 2005-03-03 | Ibis Technology Corporation | Internal gettering in simox soi silicon substrates |
WO2006003812A1 (ja) * | 2004-06-30 | 2006-01-12 | Sumitomo Mitsubishi Silicon Corporation | シリコンウェーハの製造方法及びこの方法により製造されたシリコンウェーハ |
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011049054A1 (ja) * | 2009-10-19 | 2011-04-28 | トヨタ自動車株式会社 | 絶縁ゲートバイポーラトランジスタおよびその設計方法 |
JP2012023327A (ja) * | 2010-06-14 | 2012-02-02 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
WO2013073623A1 (ja) | 2011-11-15 | 2013-05-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US10720330B2 (en) | 2011-11-15 | 2020-07-21 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
US10049880B2 (en) | 2011-11-15 | 2018-08-14 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
US9443774B2 (en) | 2011-11-15 | 2016-09-13 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP2018078324A (ja) * | 2011-12-28 | 2018-05-17 | 富士電機株式会社 | 半導体装置 |
US10930733B2 (en) | 2011-12-28 | 2021-02-23 | Fuji Electric Co., Ltd. | Semiconductor device and method for producing semiconductor device |
US11469297B2 (en) | 2011-12-28 | 2022-10-11 | Fuji Electric Co., Ltd. | Semiconductor device and method for producing semiconductor device |
US10355079B2 (en) | 2011-12-28 | 2019-07-16 | Fuji Electric Co., Ltd. | Semiconductor device and method for producing semiconductor device |
JP2017034273A (ja) * | 2011-12-28 | 2017-02-09 | 富士電機株式会社 | 半導体装置の製造方法 |
JP2016009868A (ja) * | 2014-06-24 | 2016-01-18 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 半導体ウエハを処理するための方法 |
US9754787B2 (en) | 2014-06-24 | 2017-09-05 | Infineon Technologies Ag | Method for treating a semiconductor wafer |
US10014400B2 (en) | 2014-10-09 | 2018-07-03 | Infineon Technologies Ag | Semiconductor device having a defined oxygen concentration |
JP2016111337A (ja) * | 2014-10-09 | 2016-06-20 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | 半導体ウエハーの製造方法と低格子間酸素濃度を有する半導体デバイス |
US9728395B2 (en) | 2014-10-09 | 2017-08-08 | Infineon Technologies Ag | Method for manufacturing a semiconductor wafer, and semiconductor device having a low concentration of interstitial oxygen |
KR20190002461A (ko) * | 2016-04-27 | 2019-01-08 | 글로벌웨어퍼스 재팬 가부시키가이샤 | 실리콘 웨이퍼 |
US10648101B2 (en) | 2016-04-27 | 2020-05-12 | Globalwafers Japan Co., Ltd. | Silicon wafer |
WO2017187752A1 (ja) * | 2016-04-27 | 2017-11-02 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハ |
KR102162948B1 (ko) | 2016-04-27 | 2020-10-07 | 글로벌웨어퍼스 재팬 가부시키가이샤 | 실리콘 웨이퍼 |
JP2017199788A (ja) * | 2016-04-27 | 2017-11-02 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハ |
WO2017208582A1 (ja) * | 2016-06-01 | 2017-12-07 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
US11162191B2 (en) | 2016-06-01 | 2021-11-02 | Globalwafers Japan Co., Ltd. | Thermal processing method for silicon wafer |
JP2019192808A (ja) * | 2018-04-26 | 2019-10-31 | 学校法人東北学院 | 半導体装置 |
JP2021064660A (ja) * | 2019-10-11 | 2021-04-22 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP7363336B2 (ja) | 2019-10-11 | 2023-10-18 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2020182009A (ja) * | 2020-08-12 | 2020-11-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
ATE465510T1 (de) | 2010-05-15 |
US20110042791A1 (en) | 2011-02-24 |
EP2058846A1 (de) | 2009-05-13 |
JP2017224837A (ja) | 2017-12-21 |
EP2058846B1 (de) | 2011-08-31 |
JP2015122521A (ja) | 2015-07-02 |
CN103943672B (zh) | 2020-06-16 |
JP5358189B2 (ja) | 2013-12-04 |
DE502007003501D1 (de) | 2010-06-02 |
JP2013153183A (ja) | 2013-08-08 |
WO2007085387A1 (de) | 2007-08-02 |
EP1979934B1 (de) | 2010-04-21 |
CN103943672A (zh) | 2014-07-23 |
ATE522927T1 (de) | 2011-09-15 |
EP1979934A1 (de) | 2008-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5358189B2 (ja) | 酸素含有半導体ウェハの処理方法 | |
US10847609B2 (en) | Method of manufacturing a semiconductor device in which a lifetime of carriers is controlled | |
CN101405847B (zh) | 处理含氧半导体晶片的方法及半导体元件 | |
US8361893B2 (en) | Semiconductor device and substrate with chalcogen doped region | |
KR101287017B1 (ko) | SiC 결정의 질을 향상시키는 방법 및 SiC 반도체소자 | |
JP4571099B2 (ja) | 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品 | |
US7582531B2 (en) | Method for producing a buried semiconductor layer | |
US7491629B2 (en) | Method for producing an n-doped field stop zone in a semiconductor body and semiconductor component having a field stop zone | |
US9887125B2 (en) | Method of manufacturing a semiconductor device comprising field stop zone | |
CN107564806B (zh) | 降低半导体本体中的杂质浓度 | |
JPWO2016042954A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US6649981B2 (en) | High breakdown voltage semiconductor device | |
JP6976493B1 (ja) | 半導体装置およびその製造方法 | |
CN110892514A (zh) | 半导体装置的制造方法以及半导体装置 | |
US10957788B2 (en) | Semiconductor devices with superjunction structures | |
JP2022090222A (ja) | 半導体装置およびその製造方法 | |
WO2023233802A1 (ja) | 半導体装置の製造方法 | |
CN117116967A (zh) | 半导体装置及其制造方法 | |
CN117316996A (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120501 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120814 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130306 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130313 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130902 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5358189 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |