JP2009507460A - Rfid集積回路用電荷ポンプ回路 - Google Patents

Rfid集積回路用電荷ポンプ回路 Download PDF

Info

Publication number
JP2009507460A
JP2009507460A JP2008528613A JP2008528613A JP2009507460A JP 2009507460 A JP2009507460 A JP 2009507460A JP 2008528613 A JP2008528613 A JP 2008528613A JP 2008528613 A JP2008528613 A JP 2008528613A JP 2009507460 A JP2009507460 A JP 2009507460A
Authority
JP
Japan
Prior art keywords
charge pump
coupled
node
circuit
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008528613A
Other languages
English (en)
Inventor
バーグラー エヴァルド
ブランドル ローランド
シュピンドラー ロベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2009507460A publication Critical patent/JP2009507460A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0713Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including a power charge pump
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本発明の代表的な実施例によれば、第1入力ノード(101)と、第2入力ノード(107)と、第1端子(108)及び第2端子(110)を有するデカップリングキャパシタ(109)とを具える電荷ポンプ段(100)を提供する。この電荷ポンプ段(100)は、第1接点ノード(102)及び第2接点ノード(111)を有するポンプ制御回路を具え、前記第1入力ノード(101)が前記第1接点ノード(102)に結合されている。更に、前記第2入力ノード(107)は、前記デカップリングキャパシタ(109)の前記第1端子(108)に結合され、前記デカップリングキャパシタ(109)の前記第2端子(110)は前記第2接点ノード(111)に結合されているとともに接地されている。

Description

本発明は電荷ポンプの分野に関するものである。特に、本発明は超高周波無線周波識別集積回路(Ultra High Frequency Radio Frequency IDentification Integrated Circuit)(UHF‐RFID‐IC)用電荷ポンプに関するものである。
UHF‐RFID‐ICは、一般に動作用の電源を必要とする。この電源は通常、低電圧電源の電圧を逓昇させるいわゆる電荷ポンプ又は電圧増倍器を有する。電源に対する1つの条件は、一般に、生じるおそれのある直流(DC)レベルによる誤作動をRFID‐ICが被らないように、直流レベルを阻止することである。このことは特に、UHF‐RFID‐ICがループアンテナで動作している場合である。一般に、直流レベルの阻止は、RFID‐ICのRF分岐に直列キャパシタを設けることにより達成されている。
標準の電圧増倍器又は電荷ポンプを図4に線図的に示す。図4は、第1入力ノード401を有する電圧増倍器400を示し、この第1入力ノード401はキャパシタ403の第1端子402に結合されている。キャパシタ403の第2入力端子404は、第1回路ノード405に結合されている。この第1回路ノード405は、第1ダイオード407の陽極406に結合され、この第1ダイオード407の陰極408は、第1出力ノード409に結合されている。第1入力ノード401と、キャパシタ403と、第1ダイオード407と、第1出力ノード409とが電荷ポンプ400の第1分岐、いわゆるRF分岐を構成している。
第2入力ノード410は、第2回路ノード411に結合され、この第2回路ノード411は、接地された第2出力ノード412に結合されている。更に、第2回路ノード411は第2ダイオード414の陽極413に結合されている。この第2ダイオード414の陰極415は第1回路ノード405に結合されている。第2入力ノード410と、第2回路ノード411と、第2出力ノード412とが、電荷ポンプの第2分岐、いわゆる低電圧側分岐を構成している。
電荷ポンプ400の動作中は、交流電流又は電圧を第1入力ノード401及び第2入力ノード411に与えることができる。すなわち、これらの2つのノード間に電圧差Ue が存在する。更に、ダイオード414の両端間に電圧降下Uf が生じ、この電圧降下はダイオードのいわゆる順方向電圧に相当する。従って、RF分岐中のキャパシタに、電圧(Ues−Uf )が充電される。ここで、Uefは交流電圧Ue のピーク値を表す。動作中、キャパシタに充電されるこの電圧がピーク値Uefに加算され、従って、増倍電圧が得られ、一方、順方向電圧が失われる。
第1出力ノード409と第2出力ノード412との間に得られる電荷ポンプ400の合計電圧は、
Figure 2009507460
となる。
更に、図4には、寄生キャパシタ(容量)を破線で示してある。この寄生キャパシタは、電荷ポンプを交流電流で動作させた際に、この電荷ポンプが形成されている基板に対して生じるものである。等価回路図では、この寄生キャパシタを、電荷ポンプの第1分岐及び第2分岐間に結合されたキャパシタとして表すことができる。
更に、蓄積キャパシタ(又は平滑キャパシタ)416と、抵抗性負荷417とを図4に線図的に示してあり、これらの蓄積キャパシタ416及び抵抗性負荷417は、第1出力ノード409と第2出力ノード412との間に結合されている。
図4に示すものに類似する低電力電荷ポンプ式直流バイアス電源は米国特許第6396724号明細書に開示されている。
米国特許第6396724号
本発明の代表的な例によれば、第1入力ノードと、第2入力ノードと、第1端子及び第2端子を有するデカップリングキャパシタとを有する電荷ポンプ段を提供する。更に、この電荷ポンプ段は、第1制御ノード及び第2制御ノードを有するポンプ制御回路を具えており、第1入力ノードは第2入力ノードに結合されている。更に、第2入力ノードは、デカップリングキャパシタの第1端子に結合され、デカップリングキャパシタの第2端子は第2制御ノードに結合されているとともに接地結合されている。
本発明による特徴は、本発明による電荷ポンプのデカップリングキャパシタを、既知の技術による電荷ポンプにおけるようにRF分岐内に結合するのではなく、いわゆる低電圧側分岐、すなわち、接地結合された分岐内に結合することである。従って、第1キャパシタとも称するデカップリングキャパシタを直接接地結合しうる。この種類の結合により、電荷ポンプの不可避な寄生キャパシタが実際のキャパシタ、すなわち、デカップリングキャパシタに加えられるという事実がもたらされる。従って、この場合、これらのキャパシタを有効なものにしうる。その理由は、デカップリングキャパシタをより小さく設計しうる為である。更に、本発明による電荷ポンプを用いた場合、アンテナ回路整合を容易に得ることができるようになる。更に、本発明による電荷ポンプを用いた場合、寄生キャパシタが電圧増倍器の性能に及ぼす影響を低減させることができるようになる。
更に、直列キャパシタとも称するデカップリングキャパシタのいわゆるQファクタ、すな性能指数が電荷ポンプの性能に大きな影響を及ぼす。Qファクタは、
Q=XC /RS
として計算しうる。ここで、XC はキャパシタの直列リアクタンスであり、RS はキャパシタの直列抵抗である。一般には、Qファクタを良好にするために、寄生キャパシタと直列抵抗との間に常にトレードオフが存在する。寄生キャパシタを本発明による電荷ポンプにおける実際のデカップリングキャパシタに加えることができる為、このトレードオフはもはやハードリミットとはなりえない。
本発明の更なる好適な例は、従属請求項に説明してある。
次に、本発明の電荷ポンプ段の代表的な好適例を説明する。これらの例は多段電荷ポンプに対しても適用しうる。
代表的な他の例では、電荷ポンプ段のポンプ制御回路が第3制御ノード及び第4制御ノードを有し、これら第3制御ノード及び第4制御ノードが第1出力ノード及び第2出力ノードを形成するようにする。
代表的な他の例では、ポンプ制御回路が更に、第1制御ノード及び第2制御ノード間に結合された第1ダイオードを有するようにする。
代表的な更に他の例では、前記ポンプ制御回路が更に、第2ダイオードを有するようにする。
電荷ポンプ段の代表的な更に他の例では、前記第2ダイオードを第1接点ノード及び第3接点ノード間に結合する。
代表的な例では、少なくとも1つの電荷ポンプ段を本発明による電荷ポンプ段に応じて形成した複数のポンプ段を有する多段電荷ポンプを提供する。
代表的な他の例では、多段電荷ポンプが更に、複数の電荷ポンプ段の異なる段間に結合されたスイッチング素子を有するようにする。
多段電荷ポンプの代表的な更に他の例では、電荷ポンプにより得られる電源電圧が増倍されないように、前記スイッチング素子を多段電荷ポンプ内に結合する。
多段電荷ポンプの代表的な更に他の例では、前記スイッチング素子がトランジスタとMOSダイオードとの双方又は何れか一方を有するようにする。
又、代表的な例では、RFIDタグが本発明による少なくとも1つの電荷ポンプ段を有するか、又は本発明による多段電荷ポンプを有するようにする。
本発明は、RFIDタグに対する有効な電源を提供しうる為、RFIDタグの分野に特に好都合である。
本発明による特徴は、従来技術によれば、デカップリングキャパシタが電荷ポンプのRF分岐、すなわち、高電圧レベルを有する分岐内に結合されているが、本発明による電荷ポンプのデカップリングキャパシタは低電圧側分岐、すなわち、低電圧レベルを有する分岐内に移すか、又はこれに代えて直接接地結合させるか、又はこれらの双方を行うということである。従って、デカップリングキャパシタの一方の端子を大地に、すなわち、接地端子に直接結合させることができる。従って、大地に対し電荷ポンプにより発生される不可避な寄生キャパシタが実際のデカップリングキャパシタに加えられる。従って、デカップリングキャパシタをより小さく設計できる為にこれらのキャパシタを有効にできるとともに、ポンプ回路の寄生キャパシタとデカップリングキャパシタの直列抵抗との間のトレードオフを制限することなしに、デカップリングキャパシタのQファクタを増大させることができる。本発明による電荷ポンプ段又は多段電荷ポンプの入力ノードはループアンテナに結合することができる。このことは、電荷ポンプをRFIDタグと関連させて用いる場合に特に有利である。
本発明の上述した観点及びその他の観点は以下の実施例に関する詳細な説明から明らかとなるであろう。しかし、本発明はこれらの実施例に限定されるものではない。
図面は線図的なもので、互いに異なる図面で同様な又は同じ素子には同じ又は類似の符号を付してある。
以下、図1を参照して本発明による電荷ポンプ段を説明する。図1は、第1入力ノード101を有する電圧増倍器100を示し、第1入力ノード101は、第1回路ノード102に結合されている。第1回路ノード102は、第1ダイオード104の陽極103に結合されており、第1ダイオード104の陰極105は、第1出力ノード106に結合されている。第1入力ノード101と、第1ダイオード104と、第1出力ノード106とは、電荷ポンプ(電圧増倍器)100の第1分岐、いわゆるRF分岐を構成している。
第2入力ノード107は、電荷ポンプ100のデカップリングキャパシタを構成するキャパシタ109の第1端子108に結合されている。このキャパシタ109の第2端子110は、第2回路ノード111に結合され、この第2回路ノード111は第2出力ノード112に結合されているとともに、接地もされている。従って、このキャパシタ109の第2端子110は、接地電位点に直接結合されている。更に、第2回路ノード111は、第2ダイオード114の陽極113に結合されている。この第2回路ノード111の陰極115は、第1回路ノード102に結合されている。第2入力ノード107と、キャパシタ109と、第2回路ノード111と、第2出力ノード112とは、電荷ポンプの第2分岐、いわゆる低電圧側分岐を構成する。図1には更に、第1出力ノード106と第2出力ノード112との間に結合された蓄積キャパシタ、いわゆる平滑用キャパシタを116で線図的に示してある。更に、図1には、負荷117を抵抗性負荷として線図的に示してある。この負荷117は、第1出力ノード106と第2出力ノード112との間に、すなわち、蓄積キャパシタ116と並列に結合されている。この負荷はRFIDタグとすることができる。
電荷ポンプ100の動作中は、交流電流又は電圧を第1入力ノード101及び第2入力ノード107に与えることができる。すなわち、これらの双方の入力ノード間には電圧差Ue が存在する。更に、第2ダイオード113の両端間に電圧降下Uf が生じ、この電圧降下はダイオードのいわゆる順方向電圧に相当する。従って、低電圧側分岐中のキャパシタに、電圧(Ues−Uf )が充電される。ここで、Uefは交流電圧Ue のピーク値を表す。動作中、キャパシタに充電されるこの電圧がピーク値Uefに加算され、従って、増倍電圧が得られる。
第1出力ノード106と第2出力ノード113との間に得られる電荷ポンプ100の合計電圧は、
Figure 2009507460
となる。
図1には、更に、寄生キャパシタを破線で示してある。この寄生キャパシタは、電荷ポンプを交流電流で動作させた際に、この電荷ポンプが形成されている基板に対して生じるものである。等価回路図では、この寄生キャパシタを、デカップリングキャパシタ109と並列に結合されたキャパシタとして表すことができる。
以下、図1を参照して本発明による多段電荷ポンプ段を説明する。図2は、第1入力ノード201を有する多段電圧増倍器200を示し、第1入力ノード201は、第1回路ノード202に結合された第3回路ノード216に結合されている。第1回路ノード202は、第1ダイオード204の陽極203に結合されており、第1ダイオード204の陰極205は、第4回路ノード217に結合されている。この第4回路ノード217は、第1出力ノード206に結合された第5回路ノード218に結合されている。
第2入力ノード207は、多段電荷ポンプ(多段電圧増倍器)200のデカップリングキャパシタを構成するキャパシタ209の第1端子208に結合されている。キャパシタ209の第2端子210は、接地されている第2回路ノード211に結合されている。第2回路ノード211は更に、第2ダイオード214の陽極213に結合されている。この第2ダイオード214の陰極215は、第1回路ノード202に結合されている。第2入力ノード207と、キャパシタ209と、第2回路ノード211とは、電荷ポンプ200の、いわゆる低電圧側分岐を構成する。
多段電荷ポンプ200の上述した素子は多段電荷ポンプの第1段を構成している。
第3回路ノード216は、第6回路ノード219に結合されており、この第6回路ノード219は第2キャパシタ221の第1端子220に結合されされている。この第2キャパシタ221の第2端子222は、第7回路ノード223に結合されており、この第7回路ノード223は第3ダイオード225の陽極224に結合されている。この第3ダイオード225の陰極226は、第8回路ノード227に結合されており、この第8回路ノード227が第2出力ノード228に結合されている。
第4回路ノード217は更に、第4ダイオード230の陽極229に結合されている。この第4ダイオード230の陰極231は第7回路ノード223に結合されている。
上述した最後の2つの段落で説明した多段電荷ポンプ200の素子が、この多段電荷ポンプの第2段を構成している。
第6回路ノード216は、第9回路ノード232に結合され、この第9回路ノード232が第3キャパシタ234の第1端子233に結合されている。この第3キャパシタ234の第2端子235は、第10回路ノード236に結合され、この第10回路ノード236が第5ダイオード238の陽極240に結合されている。この第5ダイオード238の陰極239は、第11回路ノード240に結合され、この第11回路ノード240が第3出力ノード241に結合されている。
第8回路ノード227は更に、第6ダイオード243の陽極242に結合されている。この第6ダイオード243の陰極244は、第10回路ノード236に結合されている。
上述した最後の2つの段落で説明した多段電荷ポンプ200の素子が、この多段電荷ポンプの第3段を構成している。
第9回路ノード232は、第12回路ノード245に結合され、この第12回路ノード245が第4キャパシタ247の第1端子246に結合されている。この第4キャパシタ247の第2端子248は、第13回路ノード249に結合され、この第13回路ノード249が第7ダイオード251の陽極250に結合されている。この第7ダイオード251の陰極252は、第14回路ノード253に結合され、この第14回路ノード253が第4出力ノード254に結合されている。
前記第11回路ノード240は更に、第8ダイオード256の陽極255に結合されている。この第8ダイオード256の陰極257は、第13回路ノード249に結合されている。
上述した最後の2つの段落で説明した多段電荷ポンプ200の素子が、この多段電荷ポンプの第4段を構成している。
第12回路ノード245は、第15回路ノード258に結合され、この第15回路ノード258が第5キャパシタ260の第1端子259に結合されている。この第5キャパシタ260の第2端子261は、第16回路ノード262に結合され、この第16回路ノード262が第9ダイオード264の陽極263に結合されている。この第9ダイオード264の陰極265は、第17回路ノード266に結合され、この第17回路ノード266が第5出力ノード267に結合されている。
第14回路ノード253は更に、第10ダイオード269の陽極268に結合されている。この第10ダイオード269の陰極270は、第16回路ノード262に結合されている。
上述した最後の2つの段落で説明した多段電荷ポンプ200の素子が、この多段電荷ポンプの第5段を構成している。
前記第15回路ノード258は、第6キャパシタ272の第1端子271に結合されている。この第6キャパシタ272の第2端子273は、第18回路ノード288に結合され、この第18回路ノード288が第11ダイオード275の陽極274に結合されている。この第11ダイオード275の陰極276は、第19回路ノード277に結合され、この第19回路ノード277が第20回路ノード278に結合され、この第20回路ノード278が第6出力ノード279に結合されている。第20回路ノード278は更に、第21回路ノード280に結合され、この第21回路ノード280が第1トランジスタ282の第1ソース/ドレイン電極281に結合されている。この第1トランジスタ282の第2ソース/ドレイン電極283は、第5回路ノード218に結合されている。第21回路ノード280は更に、第1トランジスタ282のゲート284に結合されている。この結合を用いることにより、第1トランジスタ282が、いわゆるMOSダイオードとして動作する。
第17回路ノード266は更に、第12ダイオード286の陽極285に結合されている。この第12ダイオード286の陰極287は、第18回路ノード288に結合されている。
上述した最後の2つの段落で説明した多段電荷ポンプ200の素子が、この多段電荷ポンプの第6段を構成している。
多段電荷ポンプ200の動作中、交流電流又は電圧を第1入力ノード201及び第2入力ノード207に与えることができる。すなわち、これらの2つのノード間に電圧差Ue が存在する。従って、ほぼ2・Ue の値を有する電圧(ダイオードの順方向電圧は考慮していない)が第1出力ノード206に得られる。又、ほぼ3・Ue の値を有する電圧が第2出力ノード228に得られ、ほぼ4・Ue の値を有する電圧が第3出力ノード241に得られ、ほぼ5・Ue の値を有する電圧が第4出力ノード254に得られ、ほぼ6・Ue の値を有する電圧が第5出力ノード267に得られ、ほぼ7・Ue の値を有する電圧が第6出力ノード279に得られる。
更に、多段電荷ポンプ200は、この多段電荷ポンプ200のそれぞれの電荷ポンプ段に結合された複数の蓄積キャパシタを有する。第1蓄積キャパシタ289は、第1出力ノード206に結合されている。第2蓄積キャパシタ290は、第2出力ノード228に結合されている。第3蓄積キャパシタ291は、第3出力ノード241に結合されている。第4蓄積キャパシタ292は、第4出力ノード254に結合されている。第5蓄積キャパシタ293は、第5出力ノード267に結合され、第6蓄積キャパシタ294は、第6出力ノード279に結合されている。
多段電荷ポンプ200の上述した出力電圧を用いることにより、例えば、RFIDタグに電力を与えることができる。本発明による多段電荷ポンプとRFIDタグとのシステムを図3に線図的に示す。
本発明による多段電荷ポンプは、図3に線図的に示す一般のRFIDタグに対する電源として用いることができる。図2の実施例による多段電荷ポンプ300を有するRFIDタグを示す図3につき以下に説明する。多段電荷ポンプの入力ノードは、図3に線図的に示すループアンテナ回路301に接続されている。このループアンテナ回路は、ループアンテナから供給される電圧を制限するリミッタトランジスタを有する。図2に示すように、多段電荷ポンプは、電荷ポンプが動作していない直流(DC)モードの場合には、RFP、すなわち、ループアンテナ回路のRF正電圧から直接、終局の電圧Vcap を、すなわち、図3にS4を付した出力ノードで減少する終局の電圧を生ぜしめるMOSダイオードを有している。
多段電荷ポンプ300の出力ノードは、主として電源電圧Vddを約1.5Vに制御する並列調整器302に接続されている。更に、電源電圧は、書込み命令の実行中は少なくとも約1.8Vの最小書込み電圧まで上昇する。この上昇により、タグの読取り距離及び書込み距離を互いに異ならせる。
多段電荷ポンプ300の出力ノードは更に、リニア、すなわち直列調整器303に接続されている。このリニア調整器303はキャパシタを有し、このキャパシタは、相対的に一定の電位、従って、一定の電源電圧Vddを達成する蓄積キャパシタを構成する。すなわち、蓄積キャパシタは、RFIDタグを読み取る読取り器に対し情報を変更するために、フィールド(AFK)の振幅変調による電圧降下を補償しうる。
図3に線図的に示すRFIDタグは更に、バンドギャップ回路304を有する。このバンドギャップ回路は多段電荷ポンプの出力ノードS6に接続されている。従って、このバンドギャップ回路304はVcap を介して給電され、連動起動動作が行われる。
このバンドギャップ回路304の出力は論理回路305に供給され、この論理回路が、POR(パワー‐オン・リセット)、POK(パワーOK)、WOK(書込みOK)のような幾つかの論理出力信号を発生する。これらの信号を発生させるために、論理回路305は更に、多段電荷ポンプの出力ノード(S4及びS6)に接続され、バイアス源、すなわち電流源により給電される。更に、バンドギャップ回路304の出力は並列調整器302及びリニア調整器303に供給される。
図3のRFIDタグは更に、このRFIDタグのデータ出力信号を発生させる出力回路307を有する。この目的のために、この出力回路307は、並列調整器302の出力端及び多段電荷ポンプの1つの出力ノード(S4)に接続されている。この出力回路307は、電力不足の状態でもバックスキャッタ動作に対する充分なリミッタゲート電圧を得るために、キャパシタ及び電流源を有する、いわゆるポンプ区分を具えている。従って、この出力回路307は、ループアンテナのリミッタトランジスタにも接続されている。充分なリミッタゲート電圧が確保される為、大きなリミッタトランジスタを使用する必要がない。すなわち、小型のリミッタトランジスタを用いることができる。出力回路307におけるランプ電圧の峻度はEEビットにより制御しうる。
更に、図3の右下に、電力信号及び出力信号の条件を線図的に示してある。最初のライン308はRF信号、すなわち、電力信号を示し、二番目のラインは“data_out ”を付した対応のベースバンドデータ出力信号を示す。このデータ出力信号はVddと0Vとの間の方形信号である。
図3で用いている略語は以下の通りである。
RFP:RF正電圧
RFN:RF負電圧
dd:正の電源電圧
limsens :制限電圧
cap :容量電圧(電荷ポンプの最大電圧)
Limen :イネーブリング信号(すなわち、試験の目的で並列調整器をイネーブリング又はディスエーブリングする信号)
EEprog:デジタル制御信号(通信フレーム内でEEPROMに関するプログラミングサイクルを表わす信号)
Shortvcapvdd_n :Vcap とVddとを短絡させるための素子(試験の目的で用いる)
bg:バンドギャップ電圧
bian:負のバイアス電圧
bgOK:バンドギャップ電圧OK
WOK:書込みOK
POK:電力OK
POR:パワーオン・リセット
本発明による多段電荷ポンプと、図3に示すのと同様なRFIDタグとのシステムを図5に線図的に示す。この図5のシステムでは、図3のシステムと同様な機能を有する素子に、図3と同様な又は同じ符号を付してある。
多段電荷ポンプ及びRFIDタグを有するシステムの結合を図5に示す。特に、このシステムは、多段電荷ポンプ500に結合されたループアンテナ回路501を有する。多段電荷ポンプは、分路(並列)調整器502及び直列(リニア)調整器503に結合されている。更に、図5のRFIDタグはバイアス源506、すなわち電流源と、バンドギャップ回路504とを有している。このシステムは更に、多段電荷ポンプ500とバイアス源506及びバンドギャップ回路504との間に結合されたEEPROMユニット510を有し、このEEPROMユニット510はデジタルユニット511と双方向通信を行う。このシステムは更に、リセットユニット512を有し、このリセットユニット512も多段電荷ポンプ500に結合されており、このリセットユニット512はWOK信号と、POK信号と、POR信号とを生じる。更に、システムは発振器513と、パーシステンスビットユニット514と、乱数発生器515と、復調器516とを有し、これらは全て多段電荷ポンプ500の正電圧点に結合されているとともに、図5に矢印で示すようにデジタルユニット511と一方向又は双方向通信を行う。図5に示すシステムは、他の構成素子として、多段電荷ポンプ500の6段に結合され且つデジタルユニット511と双方向通信を行う検査区分517を有している。この検査区分517は更に、図5に“検査パッド1”及び“検査パッド2”として線図的に示す複数の検査パッドに接続しうる。
互いに異なる実施例に関し説明した素子は組み合わせることができるものである。
図1は、本発明の実施例による電荷ポンプ段を示す線図である。 図2は、本発明の実施例による多段電荷ポンプを示す線図である。 図3は、図2の実施例による多段電荷ポンプを有するRFIDタグを示す線図である。 図4は、従来技術による電荷ポンプを示す線図である。 図5は、図3に示すRFIDタグの変形例を示す線図である。

Claims (11)

  1. 第1入力ノードと、第2入力ノードと、第1端子及び第2端子を有するデカップリングキャパシタと、第1接点ノード及び第2接点ノードを有するポンプ制御回路とを具える電荷ポンプ段であって、前記第1入力ノードが、前記第1接点ノードに結合され、前記第2入力ノードが、前記デカップリングキャパシタの前記第1端子に結合され、前記デカップリングキャパシタの前記第2端子が、前記第2接点ノードに結合されているとともに接地されている電荷ポンプ段。
  2. 請求項1に記載の電荷ポンプ段において、前記ポンプ制御回路が更に、第1出力ノード及び第2出力ノードを構成する第3接点ノード及び第4接点ノードを有している電荷ポンプ段。
  3. 請求項1又は2に記載の電荷ポンプ段において、前記ポンプ制御回路が、前記第1接点ノード及び第2接点ノード間に結合された第1ダイオードを有している電荷ポンプ段。
  4. 請求項3に記載の電荷ポンプ段において、前記ポンプ制御回路が更に、第2ダイオードを有している電荷ポンプ段。
  5. 請求項4に記載の電荷ポンプ段において、前記第2ダイオードが、前記第1接点ノード及び前記第3接点ノード間に結合されている電荷ポンプ段。
  6. 複数の電荷ポンプ段を有する多段電荷ポンプにおいて、少なくとも1つの電荷ポンプ段が請求項1〜5のいずれか一項に記載の電荷ポンプ段から成っている多段電荷ポンプ。
  7. 請求項6に記載の多段電荷ポンプにおいて、この多段電荷ポンプが更に、複数の電荷ポンプ段のうちの互いに異なる電荷ポンプ段間に結合されたスイッチング素子を有している多段電荷ポンプ。
  8. 請求項7に記載の多段電荷ポンプにおいて、前記スイッチング素子は、この多段電荷ポンプにより得られる電源電圧が増倍されないようにこの多段電荷ポンプ内に結合されている多段電荷ポンプ。
  9. 請求項7又は8に記載の多段電荷ポンプにおいて、前記スイッチング素子は、トランジスタ及びMOSダイオードの双方又はいずれか一方を有している多段電荷ポンプ。
  10. 請求項1〜5のいずれか一項に記載の電荷ポンプ段を少なくとも1つ有しているRFIDタグ。
  11. 請求項6〜9のいずれか一項に記載の多段電荷ポンプを少なくとも1つ有しているRFIDタグ。
JP2008528613A 2005-09-02 2006-08-24 Rfid集積回路用電荷ポンプ回路 Pending JP2009507460A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05108036 2005-09-02
PCT/IB2006/052939 WO2007026289A1 (en) 2005-09-02 2006-08-24 Charge pump circuit for rfid integrated circuits

Publications (1)

Publication Number Publication Date
JP2009507460A true JP2009507460A (ja) 2009-02-19

Family

ID=37607320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008528613A Pending JP2009507460A (ja) 2005-09-02 2006-08-24 Rfid集積回路用電荷ポンプ回路

Country Status (5)

Country Link
US (1) US20090219079A1 (ja)
EP (1) EP1925072A1 (ja)
JP (1) JP2009507460A (ja)
CN (1) CN101253674A (ja)
WO (1) WO2007026289A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076884A (ja) * 2007-08-30 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7944279B1 (en) * 2009-12-31 2011-05-17 Nxp B.V. Charge pump stage of radio-frequency identification transponder
CN102456154B (zh) * 2010-11-03 2014-02-26 上海华虹宏力半导体制造有限公司 射频电子标签的电源产生电路
US8584959B2 (en) * 2011-06-10 2013-11-19 Cypress Semiconductor Corp. Power-on sequencing for an RFID tag
AU2011376884A1 (en) * 2011-09-13 2014-03-13 Silicon Craft Technology Co., Ltd. Charge-pump circuit for improving read distance
CN103792979B (zh) * 2012-11-02 2016-08-03 上海华虹集成电路有限责任公司 射频识别中的串联稳压电路
GB201315061D0 (en) * 2013-08-22 2013-10-02 Metroic Ltd Power conversion apparatus
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
CN104967306A (zh) * 2015-06-10 2015-10-07 上海鼎讯电子有限公司 电压转换电路
US9542639B1 (en) * 2015-06-29 2017-01-10 Em Microelectronic-Marin Sa RFID transponder with rectifier and voltage limiter
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
EP3905136B1 (en) * 2020-05-01 2024-07-03 Nxp B.V. Rfid transponder and method of operating an rfid transponder
FR3110718B1 (fr) 2020-05-20 2022-05-20 St Microelectronics Alps Sas Procédé de gestion d’une alimentation de circuit intégré, et circuit intégré correspondant
CN113394213B (zh) * 2021-06-10 2023-04-14 海光信息技术股份有限公司 集成电路芯片及其操作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003170587A (ja) * 2001-12-05 2003-06-17 Sharp Corp 駆動パルス生成回路と駆動パルス生成回路を用いたインクジェット記録装置
JP2005520428A (ja) * 2002-03-13 2005-07-07 セリス・セミコンダクター・コーポレーション 接地されたアンテナを利用した整流器
JP2005202943A (ja) * 2003-12-19 2005-07-28 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4199806A (en) * 1978-01-18 1980-04-22 Harris Corporation CMOS Voltage multiplier
NL8702734A (nl) * 1987-11-17 1989-06-16 Philips Nv Spanningsvermenigvuldigschakeling en gelijkrichtelement.
EP0603279B1 (en) * 1991-09-10 1999-05-12 Integrated Silicon Design Pty. Ltd Identification and telemetry system
JP3580693B2 (ja) * 1998-03-19 2004-10-27 シャープ株式会社 チャージ・ポンプ回路
JP3655116B2 (ja) * 1999-02-12 2005-06-02 富士通株式会社 チャージポンプ回路の駆動方法及び電圧変換回路
JP2002208290A (ja) * 2001-01-09 2002-07-26 Mitsubishi Electric Corp チャージポンプ回路およびこれを用いた不揮発性メモリの動作方法
US6396724B1 (en) * 2001-11-21 2002-05-28 Hewlett-Packard Company Charge-pumped DC bias supply
FI114758B (fi) * 2002-10-25 2004-12-15 Nokia Oyj Jännitekertoja
US7579906B2 (en) * 2004-11-12 2009-08-25 National Semiconductor Corporation System and method for providing a low power low voltage data detection circuit for RF AM signals in EPC0 compliant RFID tags

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003170587A (ja) * 2001-12-05 2003-06-17 Sharp Corp 駆動パルス生成回路と駆動パルス生成回路を用いたインクジェット記録装置
JP2005520428A (ja) * 2002-03-13 2005-07-07 セリス・セミコンダクター・コーポレーション 接地されたアンテナを利用した整流器
JP2005202943A (ja) * 2003-12-19 2005-07-28 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076884A (ja) * 2007-08-30 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013254967A (ja) * 2007-08-30 2013-12-19 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
WO2007026289A1 (en) 2007-03-08
EP1925072A1 (en) 2008-05-28
US20090219079A1 (en) 2009-09-03
CN101253674A (zh) 2008-08-27

Similar Documents

Publication Publication Date Title
JP2009507460A (ja) Rfid集積回路用電荷ポンプ回路
US8593254B2 (en) Semiconductor integrated circuit, card comprising the same, and operating method of semiconductor integrated circuit
US7732945B2 (en) Rectifier circuit
JP6259876B2 (ja) Rfidトランスポンダの整流器用の補助チャージポンプ
CN105322813A (zh) 电压转换器
US7710240B2 (en) RFID device having nonvolatile ferroelectric capacitor
JPWO2007138690A1 (ja) 非接触型電子装置及びそれに搭載される半導体集積回路装置
US6272031B1 (en) Voltage generator
EP1202216A1 (en) Power supply circuit and RF transponder IC card
KR20010029777A (ko) 반도체 집적회로, 반도체 집적회로를 구비하는 무접촉정보매체, 및 반도체 집적회로를 구동하는 방법
Baek et al. A power-efficient voltage upconverter for embedded EEPROM application
CN107453599B (zh) 多电压输出的正压电荷泵
US7834661B2 (en) Ultra-low-power level shifter, voltage transform circuit and RFID tag including the same
JP2009077475A (ja) 整流回路
CN105391316B (zh) 半导体设备
Jamali et al. Analysis of UHF RFID CMOS rectifier structures and input impedance characteristics
JP2010259206A (ja) 倍電圧整流回路およびそれを用いた非接触式icカード
JP5722499B2 (ja) 半導体集積回路装置
US6621720B1 (en) Voltage production circuit
JP4238869B2 (ja) 電圧発生回路
JP2005529533A (ja) Esd保護回路を有する集積回路を備えるデータキャリア
US20050093680A1 (en) Transponder
JP5144364B2 (ja) 電源回路
KR101060099B1 (ko) 이이피롬 장치의 직류/직류 변환기
JPH04343260A (ja) 整流回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110308