JP2009301551A - 電源レギュレータ - Google Patents

電源レギュレータ Download PDF

Info

Publication number
JP2009301551A
JP2009301551A JP2009140435A JP2009140435A JP2009301551A JP 2009301551 A JP2009301551 A JP 2009301551A JP 2009140435 A JP2009140435 A JP 2009140435A JP 2009140435 A JP2009140435 A JP 2009140435A JP 2009301551 A JP2009301551 A JP 2009301551A
Authority
JP
Japan
Prior art keywords
output voltage
circuit
transmission device
reference signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009140435A
Other languages
English (en)
Other versions
JP5027189B2 (ja
Inventor
Laszlo Lipcsei
ラスズロ・リプセイ
Mihai Popescu Serban
セルバン・ミハイ・ポペスク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
O2Micro Inc
Original Assignee
O2Micro Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by O2Micro Inc filed Critical O2Micro Inc
Publication of JP2009301551A publication Critical patent/JP2009301551A/ja
Application granted granted Critical
Publication of JP5027189B2 publication Critical patent/JP5027189B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】高い電源除去比を有する電源レギュレータを提供すること。
【解決手段】入力電圧を出力電圧に変換するための電源レギュレータは、伝送デバイス、基準信号回路、及び誤差増幅器を備える。伝送デバイスは、入力電圧を取り込んで、この電源レギュレータの出力端子に出力電圧を供給する。出力端子に接続された基準信号回路は、上記出力電圧によって給電され、基準信号を供給する。伝送デバイスに接続された誤差増幅器は、上記出力電圧によって給電されて、出力電圧を示す帰還信号と基準信号とを比較する。誤差増幅器は、上記比較の結果に従って制御信号を発生し、上記伝送デバイスを駆動する。
【選択図】図２

Description

本出願は、電源レギュレータ(POWER REGULATOR)に関するものであって、２００８年６月１２日出願の米国仮出願第６１／１３１，７８８号に対する優先権を主張するものであり、その内容は、参照することにより本願にそのまま組み込まれる。
携帯電話、ラップトップ、カメラレコーダ、及び他の携帯型バッテリ駆動式の装置のような、電子装置またはシステムは、比較的高精度で安定的なＤＣ電圧を供給するために、低ドロップアウト(LDO; Low Drop-Out)電圧レギュレータを備える。ＬＤＯ電圧レギュレータは、電子装置／システムにおける電気回路に電力を供給するように構成される。
図１は、従来のＬＤＯ電圧レギュレータ１００を示す。このＬＤＯ電圧レギュレータ１００は、伝送デバイス(a pass device)１０２、誤差増幅器(an error amplifier)１０４、基準電圧回路(a reference voltage circuit)１０６、および帰還回路１０８を備える。ＬＤＯ電圧レギュレータ１００は、入力電圧ＶINを所定レベルの出力電圧ＶOUTに変換して、電源(a power supply)として機能する。また、ＬＤＯ電圧レギュレータ１００は、ＬＤＯ電圧レギュレータ１００の安定性を改善するために補償回路(a compensation circuit)１３０を備えることができる。
しかしながら、誤差増幅器１０４及び基準電圧回路１０６は、安定的ではない入力電圧ＶINにより駆動／給電される。従って、ＬＤＯ電圧レギュレータ１００は、比較的低い電源除去比(PSRR; Power Supply Rejection Ratio)を有する。レギュレータの電源除去比は、レギュレータの供給電圧の変化と、対応する出力電圧の変化との比として定義される。加えて、誤差増幅器１０４の利得は、入力電圧ＶINの変動によって生じる伝送デバイス１０２の特性変化を補償するのに十分に高い利得である必要がある。
一実施形態において、入力電圧を出力電圧に変換するための電源レギュレータは、伝送デバイス、基準信号回路、及び誤差増幅器を備える。上記伝送デバイスは、上記入力電圧を取り込んで、電源レギュレータの出力端子に出力電圧を供給する。上記出力端子に接続された基準信号回路は、上記出力電圧によって給電されて基準信号を供給する。上記伝送デバイスに接続された誤差増幅器は、上記出力電圧によって給電されて、該出力電圧を示す帰還信号と上記基準信号とを比較する。上記誤差増幅器は、上記伝送デバイスを駆動するために、上記比較の結果に従って制御信号を生成する。
請求項に係る本発明の実施形態の特徴と利点は、図面の参照と共に後述の詳細な説明により明らかになるであろう。ここで図面において同じ番号は同じ要素を表している。
従来のＬＤＯ電圧レギュレータを示すブロック図である。 本発明の一実施形態による電源レギュレータを示すブロック図である。 本発明の一実施形態による電源レギュレータの詳細なブロック図である。 本発明の一実施形態による入力電圧を出力電圧に変換するための方法を示すフローチャートである。
本発明の幾つかの実施形態を詳細に説明する。本発明は、これらの実施形態に従って説明されるが、これらは、本発明をこれらの実施形態に限定することを意図するものではない。それどころか、本発明は、代替、変形および等価なものに及び、それらは、添付の特許請求の範囲に規定される本発明の範囲および精神に含まれる。
また、以下の本発明の詳細な説明において、多数の特定の詳細は、本発明の完全な理解を提供する目的で述べられる。しかしながら、当業者であれば、これらの特定の詳細を用いずに本発明を実施し得ることが分かる。他の例では、本発明の態様をいたずらに分かりにくくしないために、公知の方法、手順、構成要素、及び回路については詳細に説明していない。
本発明による実施形態は、比較的高い電源除去比（ＰＳＲＲ）を有することができる電源レギュレータを提供する。有利には、電源レギュレータにおける誤差増幅器と、この誤差増幅器に基準信号を供給するための基準信号回路は、電源レギュレータの出力電圧によって給電される。その結果、電源レギュレータの入力電圧の変動によって生じる幾つかの欠点を除去することができ、電源レギュレータが比較的高い電源除去比を維持することができる。
図２は、本発明の一実施形態による電源レギュレータ２００を示す。この電源レギュレータ２００は、例えば低ドロップアウト電圧レギュレータであり、入力電圧（すなわち電源電圧）ＶINを出力電圧ＶOUTに変換することができる。図２の実施形態では、電源レギュレータ２００は、起動回路(start-up circuit)２１０、伝送デバイス２０２、誤差増幅器２０４、基準信号回路２０６、及び帰還回路２０８を備える。また、電源レギュレータ２００は、補償回路２３０を更に備えることができる。
伝送デバイス２０２は、入力電圧ＶINを取り込むためのレギュレータ２００の入力端子２６２に接続され、このレギュレータ２００の出力端子２６８に出力電圧ＶOUTを供給する。出力電圧ＶOUTは、電源レギュレータ２００の構成要素または外部負荷（図示なし）に給電するために使用される。伝送デバイス２０２は、出力電圧ＶOUTを供給するのに制御可能な能動素子である。伝送デバイス２０２は、パワートランジスターを含むことができる。一実施形態において、伝送デバイス２０２は、起動回路２１０からの起動信号２２４、または誤差増幅器２０４からの制御信号２２２により選択的(selectively)に制御可能となっている。更に詳しくは、伝送デバイス２０２は、レギュレータ２００の起動期間では起動信号２２４によって制御され、レギュレータ２００の通常動作期間では制御信号２２２によって制御される。
帰還回路２０８は、出力端子２６８に接続され、出力電圧ＶOUTを示す帰還信号２２６を生成するためのものである。出力端子２６８に接続された基準信号回路２０６は、出力電圧ＶOUTによって給電されて基準信号２２８を供給する。或いは、基準信号２２８は、外部装置によって供給されてもよい。伝送デバイス２０２に接続された誤差増幅器２０４は、出力電圧ＶOUTによって給電され、帰還信号２２６を基準信号２２８と比較し、そして、伝送デバイス２０２を駆動するために上記比較の結果に従って制御信号２２２を生成する。帰還回路２０８、誤差増幅器２０４、及び伝送デバイス２０２は、出力端子２６８での比較的高精度で安定的な出力電圧ＶOUTを生成するための負帰還ループとして共に形成される。
補償回路２３０は、出力電圧ＶOUTの変動(variation)を補償(compensate)するために使用されることができる。この出力電圧ＶOUTの変動は、伝送デバイス２０２の特性変化によって引き起こされ、それは入力電圧ＶINの変動に起因している。
有利には、誤差増幅器２０４および基準信号回路２０６は、出力電圧ＶOUTによって給電される。出力電圧ＶOUTは、伝送デバイス２０２が適切に動作していれば、適切に発生される。有利には、起動回路２１０は、レギュレータ２００の起動期間で伝送デバイス２０２を駆動するために使用されることができる。一実施形態において、起動回路２１０は、レギュレータ２００の起動期間で有効化(enable)される。伝送デバイス２０２に接続された起動回路２１０は、一実施形態において、起動信号２２４を発生させるために、入力電圧ＶINによって給電される。起動信号２２４は、出力電圧ＶOUTを発生させるために、伝送デバイス２０２を駆動することができる。出力電圧ＶOUTが、誤差増幅器２０４および基準信号回路２０６を有効化することが可能な或るレベルに到達すると、レギュレータ２００は通常モードで動作することができる。
一旦、レギュレータ２００が通常モードで動作すると、起動回路２１０を無効化(disable)するために、起動無効化信号(start-up disable signal)２２０が起動回路２１０に出力される。一実施形態において、起動回路２１０を無効化するために、誤差増幅器２０４が起動無効化信号２２０を供給することができる。他の実施形態では、起動無効化信号２２０は、基準信号回路２０６によって供給されることができる。一実施形態において、レギュレータ２００の通常動作期間では、誤差増幅器２０４は、基準信号２２８と帰還信号２２６との差分を増幅し、伝送デバイス２０２を駆動するための制御信号２２２を発生させることができる。
このように、誤差増幅器２０４または基準信号回路２０６に給電する出力電圧ＶOUTが所定の閾値を下回ったとき、例えば起動中または不足電圧(under-voltage)状態下で、起動回路２１０は有効化されることができる。誤差増幅器２０４および基準信号回路２０６が適切に動作すれば、例えば出力電圧ＶOUTが所定の閾値を上回れば、起動回路２１０は無効化されることができる。
有利には、誤差増幅器２０４および基準信号回路２０６は、比較的安定的である出力電圧ＶOUTによって給電される。その結果、一実施形態において、誤差増幅器２０４および基準信号回路２０６は、入力電圧ＶINが変動しても、適切に動作することができる。従って、レギュレータ２００は、改善された電源除去比を有することができる。
図３は、本発明の一実施形態による電源ジェネレータ３００を示す。図３の実施形態では、電源レギュレータ３００は、伝送デバイス３０２、起動回路３１０、オペレーショナル・トランスコンダクタンス・アンプ(OTA; Operational Transconductance Amplifier)３０４、バンドギャップ(bandgap)基準回路３０６、帰還回路３０８、及びキャパシタ３３０を備える。
入力電圧ＶINは、電源レギュレータ３００の入力端子３６２で、伝送デバイス３０２および起動回路３１０に印加される。出力電圧ＶOUTおよび出力電流ＩOUTは、電源レギュレータ３００の出力端子３６８に伝送デバイス３０２によって供給される。ＯＴＡ ３０４およびバンドギャップ基準回路３０６は、出力電圧ＶOUTによって給電される。出力端子３６８に接続されたキャパシタ３３０は、一実施形態において、補償回路として機能し、出力電圧ＶOUTをフィルタリングすることができ、従って電源レギュレータ３００の安定性を改善する。
図３の実施形態では、起動回路３１０は、直列接続されたスイッチ３１２と定電流源(current generator)３１４を備えることができる。起動期間（例えば、ＶOUTが所定の閾値を下回る期間）では、スイッチ３１２は、ターンオンされて、伝送デバイス３０２を駆動するために定電流源３１４によって起動電流ＩSTARTUP３２４が発生されることを可能にする。レギュレータ３００の通常動作の期間（例えば、ＶOUTが所定の閾値を上回る期間）では、スイッチ３１２は、起動回路３１０を無効化(disable)するためにターンオフされる。
帰還回路３０８は、出力端子３６８とグランドとの間に直列接続された抵抗３４８および抵抗３５８を備えることができる。出力電圧ＶOUTに比例する帰還電圧ＶFBは、抵抗３４８と抵抗３５８との間のノードに発生される。帰還電圧ＶFBは、一実施形態において、ＯＴＡ ３０４に入力される。基準電圧ＶREFは、一実施形態において、バンドギャップ基準回路３０６によって供給されて、ＯＴＡ ３０４に入力されることができる。ＯＴＡ ３０４は、制御電流ＩCONTROLを発生させて、基準電圧ＶREFと帰還電圧ＶFBとの間の電圧差に基づいて伝送デバイス３０２を駆動することができる。
入力端子３６２に接続された伝送デバイス３０２は、ＰＭＯＳ ３４２とＰＭＯＳ ３５２から構成されたカレントミラーであることができる。一実施形態において、伝送デバイス３０２は、定電流源３１４からの起動電流ＩSTARTUPまたはＯＴＡ ３０４からの制御電流ＩCONTROLに基づいて出力端子３６８で出力電流ＩOUT３２６を発生させることができる。カレントミラーのミラー比は予め定めることができる。
動作において、最初に電源レギュレータ３００が電源オンされると、起動回路３１０のスイッチ３１２がターンオンされる。従って、伝送デバイス３０２は、起動電流ＩSTARTUP３２４を受け取って、出力電流ＩOUT３２６を発生させる。出力端子３６８での出力電流ＩOUT３２６は、Ｋ＊ＩSTARTUPであり、ここで、Ｋはカレントミラーのミラー比である。出力電流ＩOUT３２６でキャパシタ３３０を充電することにより、出力端子３６８での出力電圧ＶOUTは、ＯＴＡ ３０４及びバンドギャップ基準回路３０６を有効化させることが可能なレベルにまで上昇することができる。従って、ＯＴＡ ３０４及びバンドギャップ基準回路３０６は適切に動作することができる。
一旦、ＯＴＡ ３０４及びバンドギャップ基準回路３０６が適切に動作することができると、一実施形態において、起動無効化信号３２０が発生されてスイッチ３１２をターンオフさせ、従って起動回路３１０を無効化する。有利には、起動回路３１０は、一実施形態において、起動期間でＯＴＡ ３０４及びバンドギャップ基準回路３０６を有効化することができ、そして、ＯＴＡ ３０４及びバンドギャップ基準回路３０６が適切に動作すると、起動回路３１０は無効化されるであろう。
ＯＴＡ ３０４は、一実施形態において、基準電圧ＶREFと帰還電圧ＶFBとの間の電圧差を増幅し、そして伝送デバイス３０２を駆動するために制御電流ＩCONTROL３２２を発生させることができる。一実施形態において、カレントミラーによって発生される出力電流ＩOUT３２６は、Ｋ＊ＩCONTROLである。帰還回路３０８、ＯＴＡ ３０４、及び伝送デバイス３０２は、所定のレベルに出力電圧ＶOUTを制御するための負帰還ループとして構成される。
一実施形態において、制御電流ＩCONTROL３２２及び起動電流ＩSTARTUP３２４は、最大値ＩMAXに制限されることができる。従って、出力電流ＩOUT３２６を、Ｋ＊ＩMAXに制限することができる。
図４は、本発明の一実施形態による入力電圧を出力電圧に変換するための方法のフローチャートを示す。図４は、図２と組み合わせて説明される。
ブロック４０１では、基準信号回路２０６は、出力電圧ＶOUTによって給電される。一実施形態において、起動期間では、入力電圧ＶINによって給電される起動回路２１０は、有効化されて、出力電圧ＶOUTを制御するために起動信号２２４を発生させることができる。
ブロック４０２では、基準信号２２８が基準信号回路２０６によって発生される。ブロック４０４では、誤差増幅器２０４が出力電圧ＶOUTによって給電される。ブロック４０６では、誤差増幅器２０４によって、出力電圧ＶOUTを示す帰還信号２２６と基準信号２２８との間の差分に基づいて制御信号２２２が発生される。
ブロック４０８では、出力電圧ＶOUTは、制御信号２２２によって調整される。一実施形態において、制御信号２２２は、出力電圧ＶOUTを調整するために伝送デバイス２０２を駆動することができる。一実施形態において、伝送デバイス２０２は、制御信号２２２及び起動信号２２４により選択的に制御されることができる。
上述の説明と図面は本発明の実施形態を表すが、添付の特許請求の範囲で規定された本発明の範囲および精神を逸脱することなく、種々の付加、変形、及び置き換えが可能であることが理解される。当業者であれば、本発明は、本発明の実施に使用される、形式、構成、配置、比率、材料、素子、および構成要素やその他の種々の変形と共に使用してもよく、とりわけ、それらは本発明の本質を逸脱することなく、特定の環境および動作条件に適合する。従って、上述の実施形態は、全ての点において例示的なものであって、添付の特許請求の範囲に示されている本発明の範囲と、その合法的均等物を制限するものではなく、また、上述の説明に限定されるものではない。
２００，３００；電源レギュレータ
２０２，３０２；伝送デバイス
２０４，３０４；誤差増幅器
２０６；基準信号回路
２０８，３０８；帰還回路
２１０，３１０；起動回路
２３０；補償回路
２６２，３６２；入力端子
２６８，３６８；出力端子
３０６；バンドギャップ基準回路
３４２，３５２；ＰＭＯＳ
３４８，３５８；抵抗
３３０；キャパシタ

Claims (7)

  1. 入力電圧を出力電圧に変換するための電源レギュレータであって、
    前記入力電圧を取り込んで、当該電源レギュレータの出力端子に前記出力電圧を供給する伝送デバイスと、
    前記出力端子に接続されると共に前記出力電圧によって給電され、基準信号を供給するように作動する基準信号回路と、
    前記伝送デバイスに接続されると共に前記出力電圧によって給電され、前記出力電圧を示す帰還信号と前記基準信号とを比較し、前記比較の結果に従って制御信号を発生させて前記伝送デバイスを駆動する誤差増幅器と
    を備えた電源レギュレータ。
  2. 前記伝送デバイスに接続されると共に前記入力電圧によって給電され、起動信号を発生させるように作動する起動回路を更に備え、
    前記伝送デバイスは、当該レギュレータの起動期間では前記起動信号によって駆動され、前記伝送デバイスは、当該レギュレータの通常動作期間では前記制御信号によって駆動される請求項１記載の電源レギュレータ。
  3. 前記起動回路は、直列接続された電流源およびスイッチを備え、前記スイッチは、前記起動期間でターンオンされ、前記通常動作期間でターンオフされる請求項２記載の電源レギュレータ。
  4. 前記伝送デバイスは、カレントミラーを備え、該カレントミラーは、前記電流源から入力電流を取り込んで、前記出力端子に出力電流を発生させるように作動する請求項３記載の電源レギュレータ。
  5. 入力電圧を出力電圧に変換するための方法であって、
    前記出力電圧により基準信号回路に給電するステップと、
    前記基準信号回路により基準信号を発生させるステップと、
    前記出力電圧により誤差増幅器に給電するステップと、
    前記誤差増幅器により、前記出力電圧を示す帰還信号と前記基準信号との間の差分に基づき制御信号を発生させるステップと、
    前記制御信号に従って前記出力電圧を調整するステップと
    を含む方法。
  6. 前記入力電圧により給電される起動回路を有効化するステップと、
    前記出力電圧を制御するために前記起動回路により起動信号を発生させるステップと
    を更に含む請求項５記載の方法。
  7. 前記起動信号と前記制御信号により伝送デバイスを選択的に制御するステップを更に含む請求項６記載の方法。
JP2009140435A 2008-06-12 2009-06-11 電源レギュレータ Expired - Fee Related JP5027189B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13178808P 2008-06-12 2008-06-12
US61/131,788 2008-06-12
US12/472,035 2009-05-26
US12/472,035 US8143872B2 (en) 2008-06-12 2009-05-26 Power regulator

Publications (2)

Publication Number Publication Date
JP2009301551A true JP2009301551A (ja) 2009-12-24
JP5027189B2 JP5027189B2 (ja) 2012-09-19

Family

ID=41414145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009140435A Expired - Fee Related JP5027189B2 (ja) 2008-06-12 2009-06-11 電源レギュレータ

Country Status (4)

Country Link
US (2) US8143872B2 (ja)
JP (1) JP5027189B2 (ja)
CN (1) CN101609347B (ja)
TW (1) TWI380150B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143872B2 (en) * 2008-06-12 2012-03-27 O2Micro, Inc Power regulator
US9128505B2 (en) * 2010-07-05 2015-09-08 St-Ericsson Sa Voltage regulator circuit
US8866341B2 (en) * 2011-01-10 2014-10-21 Infineon Technologies Ag Voltage regulator
CN102591400B (zh) * 2011-01-12 2016-06-22 深圳艾科创新微电子有限公司 低压差线性稳压器和提高ldo的电源抑制能力的方法
US8922179B2 (en) * 2011-12-12 2014-12-30 Semiconductor Components Industries, Llc Adaptive bias for low power low dropout voltage regulators
KR101409736B1 (ko) * 2012-09-05 2014-06-20 주식회사 실리콘웍스 제어된 스타트 업이 가능한 로우 드랍아웃 회로 및 그 제어 방법
CN102789258A (zh) * 2012-09-10 2012-11-21 电子科技大学 一种低压差线性稳压器
EP2759899A1 (en) 2013-01-25 2014-07-30 Dialog Semiconductor GmbH Clean startup and power saving in pulsed enabling of LDO
US9281741B2 (en) * 2013-03-12 2016-03-08 Taiwan Semiconductor Manufacturing Company Limited Start-up circuit for voltage regulation circuit
CN104090618A (zh) * 2014-07-18 2014-10-08 周国文 数模混合电路的低压差线性稳压源
US9342085B2 (en) * 2014-10-13 2016-05-17 Stmicroelectronics International N.V. Circuit for regulating startup and operation voltage of an electronic device
CN105807834B (zh) * 2014-12-29 2018-05-08 意法半导体(中国)投资有限公司 具有软启动和电流限制电路的n沟道输入对电压调节器
US9817415B2 (en) * 2015-07-15 2017-11-14 Qualcomm Incorporated Wide voltage range low drop-out regulators
US10795391B2 (en) * 2015-09-04 2020-10-06 Texas Instruments Incorporated Voltage regulator wake-up
CN108227802B (zh) * 2016-12-21 2020-01-31 电信科学技术研究院 一种自启动电路及启动方法
TWI651609B (zh) * 2017-02-09 2019-02-21 新唐科技股份有限公司 低電壓鎖定電路及其整合參考電壓產生電路之裝置
US9977444B1 (en) * 2017-02-20 2018-05-22 Beken Corporation Power management system and method of the same
DE102018200704B4 (de) 2018-01-17 2022-02-10 Robert Bosch Gmbh Elektrische Schaltung für den sicheren Hoch- und Runterlauf eines Verbrauchers
EP3591494A1 (en) * 2018-07-02 2020-01-08 Nxp B.V. Current limitation for voltage regulator
CN110362144B (zh) * 2019-08-16 2020-06-16 电子科技大学 基于指数补偿的低温漂高电源抑制比带隙基准电路
CN118068904A (zh) * 2024-04-22 2024-05-24 苏州力生美半导体有限公司 自启动电路以及芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58179517U (ja) * 1982-05-20 1983-12-01 沖電気工業株式会社 定電圧回路
JPH0546263A (ja) * 1991-08-20 1993-02-26 Pioneer Electron Corp 直流安定化電源回路
JP2000353020A (ja) * 1999-06-09 2000-12-19 Toshiba Corp レギュレータ回路
JP2003150255A (ja) * 2001-11-12 2003-05-23 Denso Corp 電源回路
JP2005165716A (ja) * 2003-12-03 2005-06-23 Toshiba Corp レギュレータ装置およびそれに用いる逆流防止ダイオード回路
JP2007140755A (ja) * 2005-11-16 2007-06-07 Seiko Instruments Inc ボルテージレギュレータ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2582940Y2 (ja) 1991-12-26 1998-10-15 シャープ株式会社 安定化電源回路
US5666044A (en) * 1995-09-29 1997-09-09 Cherry Semiconductor Corporation Start up circuit and current-foldback protection for voltage regulators
JP2001147726A (ja) * 1999-09-06 2001-05-29 Seiko Instruments Inc ボルテージ・レギュレータ
US6278320B1 (en) * 1999-12-16 2001-08-21 National Semiconductor Corporation Low noise high PSRR band-gap with fast turn-on time
US6304131B1 (en) * 2000-02-22 2001-10-16 Texas Instruments Incorporated High power supply ripple rejection internally compensated low drop-out voltage regulator using PMOS pass device
US6188212B1 (en) * 2000-04-28 2001-02-13 Burr-Brown Corporation Low dropout voltage regulator circuit including gate offset servo circuit powered by charge pump
US6246221B1 (en) * 2000-09-20 2001-06-12 Texas Instruments Incorporated PMOS low drop-out voltage regulator using non-inverting variable gain stage
US6518737B1 (en) * 2001-09-28 2003-02-11 Catalyst Semiconductor, Inc. Low dropout voltage regulator with non-miller frequency compensation
JP2003150225A (ja) 2001-11-14 2003-05-23 Tsubasa System Co Ltd 部品リスト表示方法、部品リスト表示装置、及び、プログラム
US6600299B2 (en) * 2001-12-19 2003-07-29 Texas Instruments Incorporated Miller compensated NMOS low drop-out voltage regulator using variable gain stage
US6541946B1 (en) * 2002-03-19 2003-04-01 Texas Instruments Incorporated Low dropout voltage regulator with improved power supply rejection ratio
US6465994B1 (en) * 2002-03-27 2002-10-15 Texas Instruments Incorporated Low dropout voltage regulator with variable bandwidth based on load current
ATE386969T1 (de) * 2002-07-05 2008-03-15 Dialog Semiconductor Gmbh Regelungseinrichtung mit kleiner verlustspannung, mit grossem lastbereich und schneller innerer regelschleife
US6847260B2 (en) * 2003-04-23 2005-01-25 Texas Instruments Incorporated Low dropout monolithic linear regulator having wide operating load range
US7218082B2 (en) * 2005-01-21 2007-05-15 Linear Technology Corporation Compensation technique providing stability over broad range of output capacitor values
US7737674B2 (en) * 2007-08-02 2010-06-15 Vanguard International Semiconductor Corporation Voltage regulator
US8143872B2 (en) * 2008-06-12 2012-03-27 O2Micro, Inc Power regulator

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58179517U (ja) * 1982-05-20 1983-12-01 沖電気工業株式会社 定電圧回路
JPH0546263A (ja) * 1991-08-20 1993-02-26 Pioneer Electron Corp 直流安定化電源回路
JP2000353020A (ja) * 1999-06-09 2000-12-19 Toshiba Corp レギュレータ回路
JP2003150255A (ja) * 2001-11-12 2003-05-23 Denso Corp 電源回路
JP2005165716A (ja) * 2003-12-03 2005-06-23 Toshiba Corp レギュレータ装置およびそれに用いる逆流防止ダイオード回路
JP2007140755A (ja) * 2005-11-16 2007-06-07 Seiko Instruments Inc ボルテージレギュレータ

Also Published As

Publication number Publication date
JP5027189B2 (ja) 2012-09-19
US20120206120A1 (en) 2012-08-16
CN101609347B (zh) 2011-10-12
US8143872B2 (en) 2012-03-27
TW201001118A (en) 2010-01-01
US8570013B2 (en) 2013-10-29
TWI380150B (en) 2012-12-21
CN101609347A (zh) 2009-12-23
US20090309562A1 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
JP5027189B2 (ja) 電源レギュレータ
JP5369750B2 (ja) 電源回路及びその動作制御方法
JP3710469B1 (ja) 電源装置、及び携帯機器
JP2006014581A (ja) 電源装置およびそれを用いた電子機器
JP2006031672A (ja) 電源装置および電子機器
JP2008305387A (ja) レギュレータ回路及びその制御方法
JP2009131066A (ja) 電源回路、および電子機器
JP2006133935A (ja) 電源装置、及び携帯機器
JP2008004038A (ja) ボルテージレギュレータ
KR20150075803A (ko) 바이패스 모드를 갖는 전압 레귤레이터
JP3610556B1 (ja) 定電圧電源装置
JP2017194817A (ja) バンドギャップリファレンス回路及びこれを備えたｄｃｄｃコンバータ
KR101108101B1 (ko) 전원공급장치의 소프트 스타트 회로
JP2004164411A (ja) ボルテージ・レギュレータ及び電子機器
JP2005312141A (ja) スイッチング電源装置
US20130307490A1 (en) Charge control circuit, charge circuit, and mobile device
JP2011055692A (ja) スイッチングレギュレータ
JP4378530B2 (ja) 直流電源制御装置
JP5068631B2 (ja) 定電圧回路
CN217282708U (zh) 自调节恒压源供电电路
JP4316362B2 (ja) 電源回路
JP2007004420A (ja) 電源回路
JP2009284615A (ja) 充電回路
JP2010063290A (ja) 電源制御回路
CN114860014B (zh) 电压调节电路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees