JP2009290520A - トランスインピーダンスアンプ、レギュレイテッド型トランスインピーダンスアンプ及び光受信器 - Google Patents

トランスインピーダンスアンプ、レギュレイテッド型トランスインピーダンスアンプ及び光受信器 Download PDF

Info

Publication number
JP2009290520A
JP2009290520A JP2008140542A JP2008140542A JP2009290520A JP 2009290520 A JP2009290520 A JP 2009290520A JP 2008140542 A JP2008140542 A JP 2008140542A JP 2008140542 A JP2008140542 A JP 2008140542A JP 2009290520 A JP2009290520 A JP 2009290520A
Authority
JP
Japan
Prior art keywords
transistor
transimpedance amplifier
input
terminal
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008140542A
Other languages
English (en)
Inventor
Hisaaki Kanai
久亮 金井
Tokuo Nakajo
徳男 中條
Masami Makuuchi
雅巳 幕内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2008140542A priority Critical patent/JP2009290520A/ja
Priority to PCT/JP2009/059806 priority patent/WO2009145273A1/ja
Publication of JP2009290520A publication Critical patent/JP2009290520A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/72Indexing scheme relating to amplifiers the amplifier stage being a common gate configuration MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

【課題】広ダイナミックレンジに対応し、かつ低入力時の入力変換ノイズの低減も可能なトランスインピーダンスアンプを提供する。
【解決手段】可変電流源201及び可変抵抗203、及びその制御回路205をトランスインピーダンスアンプに適用する。出力電圧によりトランスインピーダンスアンプの入力電流の大きさを推定し、広ダイナミックレンジ対応状態から入力換算ノイズ低減状態に移行する。これにより、入力電流の多少にとらわれず、出力信号の線形性を維持することが可能となる。
【選択図】図2

Description

本発明は、光受信器において受光素子から出力される電流信号を電圧信号に変換するトランスインピーダンスアンプに係わる。
トランスインピーダンスアンプとは電流を電圧に変換するアンプのことである。
光信号を扱う光受信器において、受発光素子の性能ばらつきや信号伝送距離の違い、光信号を集光するレンズの結合効率の違いなどにより、情報処理装置毎あるいはチャネル毎に光受信器における信号電流が大きく異なることがある。
そのため、光受信器などに用いられるトランスインピーダンスアンプは、入力電流が大きい場合に波形歪み無く電流信号を電圧信号に変換するために広ダイナミックレンジを持ち、且つ、入力電流が小さい場合にはエラーが発生しないよう入力換算ノイズが小さいことが要求される。
併せて、光受信器は大容量データ伝送に向けた高帯域化が要求される。
図1は、従来のトランスインピーダンスアンプの一例を示す回路構成図である。
従来のトランスインピーダンスアンプでは、ゲートを定電圧源に接続したトランジスタ102と、トランジスタ102のドレイン端子および電源に両端子を接続した抵抗素子103、トランジスタ102のソース端子に接続された定電流源101、トランジスタのゲート端子に接続した定電圧源104で構成される。また入力信号は入力端子105より入力され、出力信号は出力端子106より出力される。
このトランスインピーダンスアンプは、入力端子に電流信号が入力されると、抵抗素子103に流れる電流が変化して、抵抗素子103の素子値と電流の変動量との積に比例した電圧信号が出力端子に出力される。
この回路構成は、ゲート接地の構造であり入力インピーダンスが低いことから、高帯域化に向いている。
このトランスインピーダンスアンプの変形として、特開平11−205047号公報(特許文献1)記載の技術が上げられる。この特許文献では、定電流源101の電流値を可変とすることで、入力電流が増加しても可変電流源の電流値が入力電流に追従して増加する。このため、大入力時にも波形を出力することができるというものである。
特開平11−205047号公報
しかし、従来の回路で、広ダイナミックレンジを実現するには、定電流源の電流値を最大入力電流以上に設定する必要がある。このため、トランジスタにおける電流起因のノイズを低減することが困難である。
また、トランジスタの微細化により電源電圧を低電圧化してトランジスタを動作させる必要がある。このため、トランジスタを飽和領域で動作させるには、抵抗値を大きくすることが出来ず、トランスインピーダンスアンプの利得を大きくすることが出来ない。このことから、後段の回路ノイズが入力換算ノイズとして大きく影響する。
一方、入力換算ノイズを小さくするには、定電流源101の電流値を小さくし、且つ、抵抗素子103の素子値を大きくする必要があるため、広ダイナミックレンジ化が困難となる。このため、従来回路では、入力電流が異なる場合でも、波形歪み無く電流信号から電圧信号に変換し、且つ、入力換算ノイズを小さくすることが困難であった。
本発明の目的は、広ダイナミックレンジに対応し、かつ低入力時の入力変換ノイズの低減も可能なトランスインピーダンスアンプを提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
本発明の代表的な実施の形態に関わるトランスインピーダンスアンプは、第1のトランジスタを有し、第1のトランジスタのソース端子に可変電流源及び入力端子が接続され、第1のトランジスタのドレイン端子に出力端子及びドレイン端子の電位を決定する抵抗素子が接続され、この抵抗素子が可変抵抗であることを特徴とする。
また、このトランスインピーダンスアンプは、更に制御回路を有し、この制御回路が可変電流源及び可変抵抗を制御することを特徴としても良い。この制御回路は、出力端子の出力信号を検出して可変電流源及び可変抵抗を制御することを特徴としても良い。
このトランスインピーダンスアンプの可変電流源は、2以上のトランジスタより構成されることを特徴としても良い。
さらに、第2のトランジスタを有する、このトランスインピーダンスアンプの場合には、第2のトランジスタのソース端子には、第1のトランジスタのソース端子と同じ可変電流源及び入力端子が接続され、第2のトランジスタのゲート端子は制御回路によって制御されることを特徴としても良い。
本発明の代表的な実施の形態に関わるレギュレイテッド型トランスインピーダンスアンプは、可変電流源と、トランジスタと、抵抗素子とで構成され、入力端子にトランスインピーダンス調整回路が接続され、出力信号に応じてトランスインピーダンス調整回路が可変電流源の電流値を調整することを特徴としても良い。
これらのトランスインピーダンスアンプ及びレギュレイテッド型トランスインピーダンスアンプを光受信器に用いることも本発明の射程に入る。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
本発明の代表的な実施の形態に関わるトランスインピーダンスアンプにより、入力電流が大きい場合、広ダイナミックレンジ化により波形歪み無く電流信号から電圧信号に変換することが可能となる。
また、入力電圧が小さい場合には、定電流源の電流量を小さくすることで電流起因ノイズを小さくし、かつ利得を大きくすることで後段の回路ノイズの影響を低減する。これによりノイズによるエラーの発生を抑えることが可能となる。
以下、図を用いて本発明の実施の形態を説明する。
(第1の実施の形態)
本発明の第1の実施の形態に関わるトランスインピーダンスアンプについて説明する。図2は本発明の第1の実施の形態に関わるトランスインピーダンスアンプの回路構成図である。また、図3は、制御回路205の構成を示すブロック図である。
このトランスインピーダンスアンプは可変電流源201、トランジスタ202、可変抵抗203、定電圧源204、制御回路205、メモリ206を備える。また入力端子207及び出力端子208も含む。なお、図中の611、612、613は図3の説明で用いるものであり、ここでは説明を省く。
可変電流源201は、一方の端子をトランジスタのソース端子に接続され、他方が接地される可変電流源である。この可変電流源201の電流量は制御信号Sによって制御される。この可変電流源201の具体的な構成は、トランジスタの並列数を切り替える方法でも、トランジスタのゲート電圧を調整する方法でも本発明の効果は得られる。
トランジスタ202は本回路における増幅回路である。このトランジスタ202は電界効果型トランジスタでもバイポーラトランジスタでも同様に動作する。
このトランジスタ202のゲート端子は定電圧源に接続される。このトランジスタ202のソース端子は可変電流源201と接続される。このソース端子と可変電流源201との接続点に対して、入力端子207から入力信号が入力される。またトランジスタ202のドレイン端子は可変抵抗203を介して電源Vccに接続される。このトランジスタ202のドレイン端子と可変抵抗203の接続点から出力端子208に対し、トランジスタ202によって増幅された信号が出力される。
可変抵抗203は、トランジスタ202のドレイン端子の電位を定めるための可変抵抗である。可変抵抗203の実現方法は抵抗素子の並列数を切り替える方法でも、トランジスタを負荷抵抗として用い、そのゲート電圧を調整する方法でも良い。
定電圧源204は、トランジスタ202のゲート端子の電位を定める定電圧源である。
制御回路205は出力端子208の信号を検出して可変電流源201及び可変抵抗203の制御を行う制御回路である。制御回路205は可変電流源201に対して制御信号Sを、可変抵抗203に対して制御信号Sを出力する。
この制御回路205の動作について説明する。
入力端子207から入力される入力電流が大きい場合、比例して出力端子208に流れる出力電流も大きくなる。このとき、制御回路205は可変電流源201の電流量を大きくし、かつ、可変抵抗203の抵抗値を小さくすべく制御信号Sおよび制御信号Sを出力する。
一方、入力端子207から入力される入力電流が小さい場合、比例して出力電流208も小さくなる。このとき、制御回路205は可変電流源201の電流量を小さくし、かつ、可変抵抗203の抵抗値を大きくすべく制御信号Sおよび制御信号Sを出力する。
この制御回路205は、トランジスタ601、トランジスタ602及びコンデンサ603よりなるピークホールド回路608、比較器604、リセット回路605、乗算器606、乗算器607より構成される(図3参照)。
なお、611、612、613は図2とのつながりの指標であり、回路的に何がしかの効果を奏する点ではない。一方、リファレンス電圧610は比較器604の閾値となる入力電圧であり、図2中には存在しない。
ピークホールド回路608は、スイッチの機能を有するトランジスタ601、トランジスタ602及びピークホールドの機能を発揮するためのコンデンサ603より構成される。トランジスタ601のON・OFFの動作はトランジスタ202の増幅信号(トランスインピーダンス)が行う。一方、トランジスタ602のON・OFFの動作はリセット回路605の出力信号によって行う。トランジスタ601のスイッチがONの状態ではコンデンサ603に対して電荷が蓄積される。一方、トランジスタ602がONの状態ではコンデンサ603に蓄積された電荷が除去される。
コンデンサ603に蓄積された電荷によって、比較器604に入力される出力電圧Vxが決定される。この出力電圧Vxは出力端子208の出力電圧の最大値を保持することとなる。
入力端子613にトランスインピーダンスアンプの出力が入力されると、トランジスタ601のゲート端子に入力され、トランジスタ601がスイッチとして動作する。これにより、トランスインピーダンスアンプの出力に比例した電荷がコンデンサ603に蓄積される。コンデンサ603に蓄積された電荷により、比較器604の入力の一端にトランスインピーダンスアンプの出力に比例した出力電圧Vxが誘起される。
比較器604はピークホールド回路608の出力電圧Vxとリファレンス電圧610を比較する。リファレンス電圧610よりピークホールド回路608の出力電圧Vxが大きい場合に、比較器604は制御信号を出力する。比較器604の出力信号に調整係数C、調整期計数Cを乗算した後、制御信号S、制御信号Sとして可変抵抗203、可変電流源201に対して制御回路205は出力する。また、比較器604の出力信号はリセット回路605にも出力される。
比較器604の出力信号を受けて、リセット回路605はトランジスタ602のゲート端子に信号を出力する。これにより、コンデンサ603に蓄積された電荷が除去される。
リファレンス電圧610はトランスインピーダンスの出力電圧Vxと比較するための電圧である。本発明においては、出力信号に含まれるノイズを検出するための閾値を設定することになるが、この閾値を決定するのがリファレンス電圧610である。
比較器604はリファレンス電圧610とピークホールド回路608の出力電圧Vxを対比する。ピークホールド回路608の出力電圧Vxが一定値以上になると、広ダイナミックレンジに対応する。
メモリ206は、個々の制御回路205のばらつきを調整するための調整係数C、調整期計数Cを制御回路205に対して出力する回路である。この設定を変更することで、各光受信器の制御回路205の微調整を行う。
次に、この回路の特性及び用途について説明する。
図4は、可変電流源201の電流値を大きくし、可変抵抗203の抵抗値を小さくすることによる、広ダイナミックレンジ対応時の、このトランスインピーダンスアンプの入出力特性を表すグラフである。また、図5は図4の条件での、このトランスインピーダンスアンプの入力換算ノイズの周波数特性を表すグラフである。図4を見ても分かるとおり、入出力特性においては、全入力範囲(0mA〜0.9mA)に対して、出力電圧が線形に変化しており、広ダイナミックレンジを実現していることが分かる。一方、入力換算ノイズは最低でも2.0E−11A/√Hzであり、比較的高い。
一方、図6は可変電流源201の電流値を小さくし、可変抵抗203の抵抗値を大きくすることにより、入力換算ノイズを低減した場合のこのトランスインピーダンスアンプの入出力特性を表すグラフである。図7は図6の条件でのこのトランスインピーダンスアンプの入力換算ノイズの周波数特性を表す。このトランスインピーダンスアンプの広ダイナミックレンジ対応時に比べ、歪み無く電流信号から電圧信号に変換できる有効なレンジの幅は広くない(0mA〜0.3mA)。一方で、入力換算ノイズは全周波数範囲において低減している。
本トランスインピーダンスアンプの使用に際しては、入力電流が大きいときに広ダイナミックレンジに対応することを想定している。したがって、入力換算ノイズが比較的大きくなっても、ノイズによるトランスインピーダンスアンプのエラーの発生等の悪影響は及ばない。
一方、入力換算ノイズを低減した場合には、入出力特性において非線形区間(図6の(b)区間)が発生するが、非線形区間での使用は想定していないため、これも問題とはならない。
次に、この回路の具体的な動作について説明する。
図8は入力換算ノイズ低減時に、制御回路205が動作した場合の、このトランスインピーダンスアンプの入出力特性を示す。一方、図9は広ダイナミックレンジ対応時に、制御回路205が動作した場合の、このトランスインピーダンスアンプの入出力特性を示す。
図8と図9を対比すれば分かるように図8は入力電流に比例して出力電圧が上昇する期間が短い(3.0E−04Aまで)。一方、図9ではこの区間が約6.0E−04Aまで伸びる。本発明に関わる制御回路205の、この切り替えの手段を以下で説明する。
ここでは初期状態は図8の入力換算ノイズを低減時のものとして想定する。
入力端子207から入力される入力電流範囲(出力端子208の電圧に反映される)が図9の0mAないし0.5mAの場合、ピークホールド回路608の出力電圧Vx(=出力端子208の出力電圧の最大値)がリファレンス電圧610以下となるようにリファレンス電圧610を設定する。
一方、0.5mAを越えるとピークホールド回路608の出力電圧Vx(=出力端子208の出力電圧の最大値)がリファレンス電圧610以上になる。このときに、制御回路205の比較器604が制御信号を発し、リセット回路605はコンデンサ603に蓄積された電荷が除去されるようトランジスタ602のゲート端子に信号を出力する。このコンデンサ603の電荷の除去によりピークホールド回路608の出力電圧Vxはリファレンス電圧610以下にもどる。
また611、612経由で可変抵抗203及び可変電流源201に対し、比較器604の制御信号から生成された制御信号Sと制御信号Sが出力される。これにより、可変抵抗203及び可変電流源201は図9の広ダイナミックレンジ対応時の特性に移行することができる。
なお、図9の広ダイナミックレンジ対応時から図8の入力換算ノイズ低減時に戻る際には、図示しない回路によって出力端子208の出力振幅が所望の振幅より小さい場合に可変電流源201及び可変抵抗203の特性を切り替える。
以上の動作により、入力範囲において波形にひずみ無く電流信号を電圧信号に変換するトランスインピーダンスアンプを実現することが可能となる。
(第2の実施の形態)
図10は本発明の第2の実施の形態に関わるトランスインピーダンスアンプの回路構成図である。これを用いて第2の実施の形態について説明する。
このトランスインピーダンスアンプはトランジスタ301、トランジスタ306より構成される可変電流源と、ゲート接地のトランジスタ302、トランジスタ307と、抵抗素子303、308と制御回路309及びメモリ310より構成される。また、入力端子311及び出力端子312を入出力端子として有する。
トランジスタ301、トランジスタ306より構成される可変電流源は第1の実施の形態の可変電流源201に相当する。トランジスタ306は、可変電流源の電流量を調整する回路として用いられる。なお、この図ではトランジスタを2つ並列化したものを用いているが、3つ以上のトランジスタを並列化することでも同様の効果が得られる。
抵抗素子303は第1の実施の形態の可変抵抗203と異なり固定抵抗値を取る。この代わりに、トランジスタ307及び抵抗素子308がトランスインピーダンスを調整するための回路として配置されている。なお、トランスインピーダンスを切り替える回路として、トランジスタ306と抵抗素子308を複数並列化しても同様の効果が得られる。
制御回路309は、出力端子312の出力電圧に応じて、トランジスタ306及びトランジスタ307のゲート端子を制御(ON・OFF)することで、可変電流源の電流量及びトランスインピーダンスを調整する回路である。
本実施の形態ではトランジスタ306及びトランジスタ307のON・OFFを切り替えることで、広ダイナミックレンジ対応と入力換算ノイズ低減対応とを切り替えることができる。これにより、第1の実施の形態に比べ、トランスインピーダンスアンプを構成する素子数を減らすことが可能になる。また、可変抵抗素子に用いられるトランジスタの非線形動作の影響が抑えられるので、より波形歪みの無い出力信号を得ることが可能となる。
(第3の実施の形態)
図11は本発明の第3の実施の形態に関わるトランスインピーダンスアンプの回路構成図である。これを用いて第3の実施の形態について説明する。
このトランスインピーダンスアンプは可変電流源401、トランジスタ402、抵抗素子403、トランジスタ404、抵抗素子405、トランジスタ406、抵抗素子407、トランジスタ408、抵抗素子409、トランジスタ410、制御回路411、メモリ412より構成される。また、このトランスインピーダンスアンプは入出力端子として入力端子413及び出力端子414を有する。
可変電流源401は第1の実施の形態の可変電流源201同様の機能を有する。
トランジスタ402、抵抗素子403、トランジスタ404、抵抗素子405はレギュレイテッド型トランスインピーダンスアンプを構成する。
トランジスタ406、抵抗素子407、トランジスタ408、抵抗素子409、トランジスタ410はトランスインピーダンス調整回路420を構成する。トランスインピーダンス調整回路420は制御回路411によりトランジスタ410のON・OFFを制御することで、このトランスインピーダンスアンプの特性を切り替える。
本実施の形態ではレギュレイテッド型トランスインピーダンスアンプを使用することで、第1の実施の形態に関わるトランスインピーダンスアンプに比べ周波数帯域を広帯域化することができる。これにより、第1の実施の形態に比べ本実施の形態のトランスインピーダンスアンプは大容量データ転送の用途に向く。
(第4の実施の形態)
図12は本発明の上記トランスインピーダンスアンプを搭載したLSIを適用した装置形態を示す。本発明のトランスインピーダンスアンプの制御回路の出力信号を、リアルタイムに観測可能な制御信号モニタ901を装置上に設けることで、装置の経年変化や温度変動を確認することができ、装置の信頼性を向上することが可能となる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。
本発明に関わるトランスインピーダンスアンプは、光受信器に用いられることを想定しているが、必ずしもこれには限られない。トランスインピーダンスアンプに線形性を要求する分野においては適用の余地がある。
従来のトランスインピーダンスアンプの一例を示す回路構成図である。 第1の実施の形態に関わるトランスインピーダンスアンプの回路構成図である。 第1の実施の形態に関わる制御回路の構成を示すブロック図である。 広ダイナミックレンジ対応時の、第1の実施の形態に関わるトランスインピーダンスアンプの入出力特性を表すグラフである。 広ダイナミックレンジ対応時の、第1の実施の形態に関わるトランスインピーダンスアンプの入力換算ノイズの周波数特性を表すグラフである。 入力換算ノイズを低減時の、第1の実施の形態に関わるトランスインピーダンスアンプの入出力特性を表すグラフである。 入力換算ノイズを低減時の、第1の実施の形態に関わるトランスインピーダンスアンプの入力換算ノイズの周波数特性を表すグラフである。 入力換算ノイズ低減時に、制御回路が動作した場合の、このトランスインピーダンスアンプの入出力特性を示す。 広ダイナミックレンジ対応時に、制御回路が動作した場合の、このトランスインピーダンスアンプの入出力特性を示す。 第2の実施の形態に関わるトランスインピーダンスアンプの回路構成図である。 第3の実施の形態に関わるトランスインピーダンスアンプの回路構成図である。 本発明に関わるトランスインピーダンスアンプを搭載したLSIを適用した装置形態を示す。
符号の説明
201…可変電流源、202…トランジスタ、203…可変抵抗、
204…定電圧源、205…制御回路、206…メモリ、207…入力端子、
208…出力端子、301…トランジスタ、302…トランジスタ、
303…抵抗素子、306…トランジスタ、307…トランジスタ、
308…抵抗素子、309…制御回路、310…メモリ、
401…可変電流源、402…トランジスタ、403…抵抗素子、
404…トランジスタ、405…抵抗素子、406…トランジスタ、
407…抵抗素子、408…トランジスタ、409…抵抗素子、
410…トランジスタ、411…制御回路、412…メモリ、
420…トランスインピーダンス調整回路、
601…トランジスタ、602…トランジスタ、603…コンデンサ、
604…比較器、605…リセット回路、606…乗算器、607…乗算器、
608…ピークホールド回路。

Claims (7)

  1. 第1のトランジスタを有し、前記第1のトランジスタのソース端子に可変電流源及び入力端子が接続され、前記第1のトランジスタのドレイン端子に出力端子及び前記ドレイン端子の電位を決定する抵抗素子が接続されるトランスインピーダンスアンプであって、
    前記抵抗素子が可変抵抗であることを特徴とするトランスインピーダンスアンプ。
  2. 請求項1に記載のトランスインピーダンスアンプにおいて、更に制御回路を有し、前記制御回路が前記可変電流源及び前記可変抵抗を制御することを特徴とするトランスインピーダンスアンプ。
  3. 請求項2に記載のトランスインピーダンスアンプにおいて、前記出力端子の出力信号を検出して前記制御回路が前記可変電流源及び前記可変抵抗を制御することを特徴とするトランスインピーダンスアンプ。
  4. 請求項1に記載のトランスインピーダンスアンプにおいて、前記可変電流源が2以上のトランジスタより構成されることを特徴とするトランスインピーダンスアンプ。
  5. 請求項1記載のトランスインピーダンスアンプにおいて、更に制御回路と第2のトランジスタを有し、
    前記第2のトランジスタのソース端子には、前記第1のトランジスタのソース端子と同じ可変電流源及び入力端子が接続され、
    前記第2のトランジスタのゲート端子は前記制御回路によって制御されることを特徴とするトランスインピーダンスアンプ。
  6. 可変電流源と、トランジスタと、抵抗素子とで構成されるレギュレイテッド型トランスインピーダンスアンプにおいて、入力端子にトランスインピーダンス調整回路が接続され、出力信号に応じて制御回路により前記可変電流源の電流値および前記トランスインピーダンス調整回路を調整することを特徴とするレギュレイテッド型トランスインピーダンスアンプ。
  7. 請求項1ないし5のいずれか1項に記載のトランスインピーダンスアンプ又は請求項6に記載のレギュレイテッド型トランスインピーダンスアンプを含むことを特徴とする光受信器。
JP2008140542A 2008-05-29 2008-05-29 トランスインピーダンスアンプ、レギュレイテッド型トランスインピーダンスアンプ及び光受信器 Pending JP2009290520A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008140542A JP2009290520A (ja) 2008-05-29 2008-05-29 トランスインピーダンスアンプ、レギュレイテッド型トランスインピーダンスアンプ及び光受信器
PCT/JP2009/059806 WO2009145273A1 (ja) 2008-05-29 2009-05-28 トランスインピーダンスアンプ、レギュレイテッド型トランスインピーダンスアンプ及び光受信器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008140542A JP2009290520A (ja) 2008-05-29 2008-05-29 トランスインピーダンスアンプ、レギュレイテッド型トランスインピーダンスアンプ及び光受信器

Publications (1)

Publication Number Publication Date
JP2009290520A true JP2009290520A (ja) 2009-12-10

Family

ID=41377143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008140542A Pending JP2009290520A (ja) 2008-05-29 2008-05-29 トランスインピーダンスアンプ、レギュレイテッド型トランスインピーダンスアンプ及び光受信器

Country Status (2)

Country Link
JP (1) JP2009290520A (ja)
WO (1) WO2009145273A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119968A (ja) * 2009-12-03 2011-06-16 Toyota Central R&D Labs Inc 利得可変回路
CN103023444A (zh) * 2011-09-21 2013-04-03 瑞昱半导体股份有限公司 跨阻放大器及其电流转换电压方法
JP2014183384A (ja) * 2013-03-18 2014-09-29 Seiko Instruments Inc 受光回路
WO2017002374A1 (ja) * 2015-07-01 2017-01-05 日本電信電話株式会社 増幅器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04296127A (ja) * 1991-03-25 1992-10-20 Nec Corp 光受信回路
JPH05244039A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 増倍率可変自動利得制御方法
JPH0786842A (ja) * 1993-09-13 1995-03-31 Nec Corp カスコード回路
JP2000252774A (ja) * 1999-02-26 2000-09-14 Nec Corp Agc付きバーストモード光受信回路
JP2001196877A (ja) * 2000-01-06 2001-07-19 Mitsubishi Electric Corp 前置増幅回路
JP2002217649A (ja) * 2001-01-15 2002-08-02 Olympus Optical Co Ltd 光信号増幅回路
JP2003318681A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 増幅回路及び光通信装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04296127A (ja) * 1991-03-25 1992-10-20 Nec Corp 光受信回路
JPH05244039A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 増倍率可変自動利得制御方法
JPH0786842A (ja) * 1993-09-13 1995-03-31 Nec Corp カスコード回路
JP2000252774A (ja) * 1999-02-26 2000-09-14 Nec Corp Agc付きバーストモード光受信回路
JP2001196877A (ja) * 2000-01-06 2001-07-19 Mitsubishi Electric Corp 前置増幅回路
JP2002217649A (ja) * 2001-01-15 2002-08-02 Olympus Optical Co Ltd 光信号増幅回路
JP2003318681A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 増幅回路及び光通信装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119968A (ja) * 2009-12-03 2011-06-16 Toyota Central R&D Labs Inc 利得可変回路
CN103023444A (zh) * 2011-09-21 2013-04-03 瑞昱半导体股份有限公司 跨阻放大器及其电流转换电压方法
JP2014183384A (ja) * 2013-03-18 2014-09-29 Seiko Instruments Inc 受光回路
WO2017002374A1 (ja) * 2015-07-01 2017-01-05 日本電信電話株式会社 増幅器
JP2017017558A (ja) * 2015-07-01 2017-01-19 日本電信電話株式会社 増幅器
US10892716B2 (en) 2015-07-01 2021-01-12 Nippon Telegraph And Telephone Corporation Amplifier

Also Published As

Publication number Publication date
WO2009145273A1 (ja) 2009-12-03

Similar Documents

Publication Publication Date Title
JP6324638B2 (ja) 光受信器、光終端装置および光通信システム
KR101467230B1 (ko) 멀티 모드 바이어스 변조기 및 이를 이용한 포락선 추적 전력 증폭 장치
CN113037222B (zh) 一种偏置电路及放大器
JP2013115562A (ja) トランスインピーダンスアンプ
CN101640530A (zh) 检波电路及无线通信***
US7719361B2 (en) Differential amplifier with current source controlled through differential feedback
JP2013084839A (ja) 半導体レーザー駆動回路及び半導体レーザー装置
US20230006619A1 (en) Compensation circuit
WO2009145273A1 (ja) トランスインピーダンスアンプ、レギュレイテッド型トランスインピーダンスアンプ及び光受信器
CN101162893A (zh) 可变增益放大器以及相关的转导单元
JP2008227948A (ja) 光受信器
JP2007159020A (ja) 電流電圧変換回路
US20180109227A1 (en) Amplifier with adjustable gain
JP2012213108A (ja) 検波回路、検波方法およびマイクロ波無線通信装置
US20110090010A1 (en) Variable gain amplification device
JP2009232135A (ja) 光信号受信回路
JP2008085588A (ja) 受光回路
JPH11234055A (ja) 非線形増幅器
US8242838B2 (en) Amplifier with wide gain range
US20080129387A1 (en) Amplifier
US7049891B2 (en) Amplifier bias enhancement technique
JP2011254338A (ja) 半導体装置
KR102644012B1 (ko) 출력 범위 제어 기능을 가지는 증폭기 및 그를 이용한 다단 증폭 장치
JP2005020138A (ja) 電流電圧変換回路および光受信装置
US9297840B2 (en) Power detection circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130827