JP2009277741A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009277741A JP2009277741A JP2008125456A JP2008125456A JP2009277741A JP 2009277741 A JP2009277741 A JP 2009277741A JP 2008125456 A JP2008125456 A JP 2008125456A JP 2008125456 A JP2008125456 A JP 2008125456A JP 2009277741 A JP2009277741 A JP 2009277741A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- field insulating
- diffusion layer
- impurity diffusion
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 89
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims description 64
- 239000012535 impurity Substances 0.000 claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000009792 diffusion process Methods 0.000 claims description 80
- 150000004767 nitrides Chemical class 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 10
- 239000007772 electrode material Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 7
- 239000012141 concentrate Substances 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】本発明に係る半導体装置は、半導体基板と;前記半導体基板に第1の導電型のイオンを注入して形成される第1の不純物拡散層と;前記第1の不純物拡散層上に形成されたゲート絶縁膜と;前記ゲート絶縁膜に隣接して形成され、前記ゲート絶縁膜の厚さより大きい厚さを有する第1のフィールド絶縁膜と;前記第1のフィールド絶縁膜に隣接して形成され、当該第1のフィールド絶縁膜の厚さより大きい厚さを有する第2のフィールド絶縁膜と;前記ゲート絶縁膜、第1のフィールド絶縁膜及び前記第2のフィールド絶縁膜上に亘って形成されたゲート電極と;前記ゲート電極に覆われる前記第1の不純物拡散層に隣接して前記半導体基板に形成され、前記第1の導電型を有する第2の不純物拡散層とを備えている。
【選択図】図2
Description
図3(A)〜(C)、図4(D),(E)、図5(F),(G)、図6(H),(I)及び図7(J)は、本発明の第1実施例に係る半導体装置の製造方法に適用される工程を示す断面図である。
まず、通常の半導体製造方法により、N型半導体基板101上に、図3(A)に示すように、膜厚50nm〜1000nmのフィールド酸化膜(第2のフィールド絶縁膜)102aを形成する
次に、例えば、800℃〜1200℃の酸素雰囲気中での熱処理により、図3(B)に示すように、N型半導体基板101上に、ステップフィールド用酸化膜(第1のフィールド絶縁膜)102bとなる膜厚10nm〜500nmの酸化膜を形成する。ステップフィールド用酸化膜102bの膜厚は、例えば約110nmとすることが好ましい。
続いて、ホトリソグラフィー技術により、フィールド酸化膜102a、102b上にレジスト120を形成する。その後、エッチング技術によりレジスト120をマスクとして、図3(C)に示すように、P型ボディ層115が形成される領域のステップフィールド用酸化膜102bを開口する。
次に、レジスト120及びステップフィールド用酸化膜102bをマスクとし、イオン注入技術により、例えばボロン(B+)を加速電圧10KeV〜1MeVで半導体基板101の表面にイオン注入して、図4(D)に示すように、高濃度のP型ボディ層(不純物拡散層)115を形成する。
続いて、レジスト120をマスクとし、例えば0.1〜50%濃度のフッ化水素溶液にフッ化アンモニウム溶液を混合したバッファードフッ化水素溶液(BHF溶液)により、図4(E)に示すように、ステップフィールド用酸化膜102bを横方向へ10〜1000nmエッチングする。好ましくは、約5%濃度のフッ化水素溶液にフッ化アンモニウム溶液を混合したバッファードフッ化水素溶液(BHF溶液)を用いた約5分間のウェットエッチングにより、ステップフィールド用酸化膜102bを横方向(図の右方向)へ約0.3μm退行させる。
次に、レジスト120を除去し、その後、例えば700℃〜1200℃の酸素雰囲気中での熱処理により、図5(F)に示すように、膜厚1nm〜100nmのゲート酸化膜108を半導体基板101の表面に形成する。
続いて、半導体基板101の表面に、例えば膜厚100nm〜1000nmの不純物ドープされたポリシリコン(ゲート電極材料)を形成し、ホトリソグラフィーとエッチング技術により、図5(G)に示すように、ゲート電極103を形成する。ここで、ゲート電極103はフィールド酸化膜102a,102bの上部及び、ゲート酸化膜108を介してP型ボディー層115の上部に形成される。
次に、レジスト122をゲート電極103及びフィールド酸化膜102a,102bの上部に形成し、当該レジスト122及びゲート電極103をマスクとして、例えばボロン(B+)を加速電圧10KeV〜1MeVでイオン注入して、図6(H)に示すように、半導体基板101の表面にP型ボディ層(不純物拡散層)105を形成する。
次に、レジスト122を除去した後、ゲート電極103をマスクとして、例えばリン(P+)を加速電圧10KeV〜200KeVで半導体基板101の表面にイオン注入して、図6(I)に示すように、N型不純物拡散層106を形成する。続いて、ゲート電極103の側面に周知の方法によりサイドウォール104を形成した後、ボディー層105の上部にレジスト124を形成する。その後、レジスト124、ゲート電極103及びサイドウォール104をマスクとして、例えばリン(P+)を加速電圧10KeV〜200KeVで半導体基板101の表面にイオン注入して、P濃度1×1019〜1×1022cm-3の高濃度のN+不純物拡散層109及びN+不純物拡散層110を半導体基板101の表面に形成する。
なお、N+不純物拡散層109はソース電極として機能し、N+不純物拡散層110はドレイン電極として機能する。
その後、N+不純物拡散層109の上部及びN+不純物拡散層110の上部に、コンタクト113及び112を各々形成し、図7(J)に示すように、ステップフィールド酸化膜102bとP型ボディ層115を有するN型DMOSが完成する。ここで、ボディー層115とステップフィールド酸化膜102bとの距離Dは約0.2μm程度となる。
以上述べたように、本実施例によれば、図4(D)に示すように、レジスト120及びステップフィールド用酸化膜102bをマスクとしたイオン注入によりP型ボディ層115を形成しているため、P型ボディ層115をステップフィールド用酸化膜102bに対してセルフアラインで形成できる。このため、ホトリソグラフィー工程でのステッパによる合わせ余裕が低減でき、素子寸法の縮小が可能となる。
図8(A)〜(C)、図9(D),(E)、図10(F),(G)、図11(H),(I)、図12(J),(K)、図13(L)は、本発明の第2実施例に係る半導体装置の製造方法に適用される工程を示す断面図である。
まず、図8(A)に示すように、N型半導体基板201上に、通常の半導体製造方法により膜厚50nm〜1000nmのフィールド酸化膜(第2のフィールド絶縁膜)202aを形成する。
次に、例えば800℃〜1200℃の酸素雰囲気中での熱処理により、図8(B)に示すように、N型半導体基板201上に膜厚10nm〜500nmのステップフィールド用酸化膜(第1のフィールド絶縁膜)202bを形成した後、CVD法によりマスク窒化膜230をステップフィールド用酸化膜202b及びフィールド酸化膜202a上に形成する。
続いて、ホトリソグラフィー技術により、マスク窒化膜230上にレジスト220を形成する。その後、エッチング技術によりレジスト220をマスクとして、図8(C)に示すように、P型ボディ層(不純物拡散層)215が形成される領域のマスク窒化膜230とステップフィールド用酸化膜202bを開口する。次に、例えば0.1〜50%濃度のフッ化水素溶液にフッ化アンモニウム溶液を混合したバッファードフッ化水素溶液(BHF溶液)により、マスク窒化膜230をマスクとしてステップフィールド用酸化膜202bを横方向へ10〜1000nmエッチングして、図8(C)に示すようなステップフィールド酸化膜202bを形成する。
続いて、ステップフィールド酸化膜202bをマスクとして、イオン注入技術により、例えばボロン(B+)を加速電圧10KeV〜500KeVで半導体基板201表面にイオン注入して、図9(D)に示すように、高濃度のP型ボディ層(不純物拡散層)215を形成する。その後、例えば700℃〜1200℃の酸素雰囲気中での熱処理により、図9(D)に示すように、膜厚1nm〜100nmのゲート酸化膜208を半導体基板201表面に形成する。
次に、ゲート酸化膜208及びマスク窒化膜230上に、図9(E)に示すように、例えば膜厚50nm〜1000nmの不純物ドープされたゲート電極用ポリシリコン(203)を形成する。この時、ポリシリコンはゲート酸化膜208とマスク窒化膜230との間に入り込む。
次に、マスク窒化膜230をマスクとしたエッチングにより、図10(F)に示すように、ゲート電極の一部203aを形成する。
続いて、図10(G)に示すように、マスク窒化膜230を熱燐酸等により除去する。
次に、図11(H)に示すように、例えば膜厚50nm〜1000nmの不純物ドープされた第2のポリシリコンのゲート電極材料203bを、ゲート酸化膜208、第1のゲート電極203a及びフィールド酸化膜202a,202b上に形成する。
続いて、図11(I)に示すように、ホトリソグラフィー技術によりレジスト232を形成した後、レジスト232をマスクとしたエッチングにより、ゲート電極203bを最終形状に成形する。
次に、レジスト234及びゲート電極203a、203bをマスクとして、例えばボロン(B+)を加速電圧10KeV〜500KeVでイオン注入して、図12(J)に示すように、P型ボディ層(不純物拡散層)205を形成する。
続いて、ゲート電極203a,203bをマスクとして、例えばリン(P+)を加速電圧10KeV〜200KeVでイオン注入して、図12(K)に示すように、N−不純物拡散層206を形成する。次に、ゲート電極203a,203bの側面にサイドウォール204を形成する。その後、レジスト3−16及びゲート電極3−13及びサイドウォール204をマスクとして、例えばリン(P+)を加速電圧10KeV〜200KeVでイオン注入して、図12(K)に示すように、P濃度1×1019〜1×1022cm-3の高濃度のN+不純物拡散層209及びN+不純物拡散層216を形成する。なお、N+不純物拡散層209はソース電極として機能し、N+不純物拡散層216はドレイン電極として機能する。
その後、N+不純物拡散層209及びN+不純物拡散層216の上部に、図13(L)に示すように、コンタクト213及び212を各々形成して、ステップフィールド酸化膜202bとP型ボディ層215を持つN型DMOSが完成する。
以上述べたように、本実施例によれば、マスク窒化膜230をマスクとしたエッチングによりゲート電極203を形成しているため、P型ボディ層215の形成に加えて、ゲート電極203をステップフィールド酸化膜202bに対してセルフアラインで形成できる。このため、実施例1に比べてホトリソグラフィー工程でのステッパによる合わせ余裕が低減でき、素子寸法が縮小可能である。なお、本実施例は第1の実施例の効果も合わせ持つ。
第1〜第2の実施例において、ステップフィールド用酸化膜(102b,202b)をエッチングする工程で、レジスト(120,220)をマスクとして、異方性のドライエッチングを行っている。このため、ステップフィールド用酸化膜102b端は垂直に加工される(縁部が半導体基板の深さ方向に切り立っている)。続いて、ウェットエッチング技術によりレジスト120をマスクとしてステップフィールド用酸化膜を等方的にエッチングすると、図14に示すように、端が垂直なステップフィールド酸化膜102bが形成される。
本発明の第4実施例においては、図17に示すように、レジスト430をマスクとして、ウェットエッチングにより等方的にステップフィールド用酸化膜412bをエッチングするとともに、例えばオゾンガスによるレジスト430のアッシングによる後退とを繰り返すことにより、端部が傾斜したステップフィールド酸化膜412bを形成する。また、上記の方法を組み合わせることにより、ステップフィールド酸化膜の形状のバリエーションはさらに増加する。また、図18に示すように、端部が傾斜したステップフィールド酸化膜412bをマスクとして不純物をイオン注入することにより、傾斜した端部形状を持つP型ボディ層415が形成される。
以上述べたように、第3及び第4実施例によれば、ステップフィールド酸化膜の端部の形状を調整することにより、P型ボディ層の端部形状を制御可能となる。その結果、フィールド酸化膜の端部付近で発生する電界集中を精密に抑制することが可能となる。
図19(A),(B)、図20(C),(D)は、本発明の第5実施例に係る半導体装置の製造方法に適用される工程を示す断面図である。
まず、N型半導体基板501上に、周知の半導体製造工程により、図19(A)に示すように、膜厚50nm〜1000nmのフィールド酸化膜502aを形成する。次に、例えば800℃〜1200℃の酸素雰囲気中での熱処理により、N型半導体基板501上に、膜厚10nm〜500nmの酸化膜を形成し、ステップフィールド用酸化膜502bを形成する。続いて、例えば常圧CVD法によりボロン及びリンが添加された膜厚5nm〜100nmのダミー酸化膜530を、フィールド酸化膜502a及びステップフィールド用酸化膜502b上に形成する。
続いて、ホトリソグラフィー技術によりレジスト520をダミー酸化膜530上に形成した後、レジスト520をマスクとして、エッチングによりP型ボディ層(不純物拡散層)515が形成される領域のステップフィールド用酸化膜502b及びダミー酸化膜530を開口する。その後、図19(B)に示すように、レジスト520をマスクとして、高濃度のP型ボディ層515をイオン注入により形成する。
次に、図20(C)に示すように、レジスト520をマスクとして、例えば0.1〜50%濃度のフッ化水素溶液にフッ化アンモニウム溶液を混合したバッファードフッ化水素溶液(BHF溶液)により、ダミー酸化膜530及びステップフィールド用酸化膜502bを横方向へ10〜1000nmエッチングする。これにより、ステップフィールド酸化膜502bの先端が傾斜した最終形状となる。この際、ステップフィールド用酸化膜502bに比べてダミー酸化膜530のエッチング速度が速いため、ダミー酸化膜530の方がステップフィールド用酸化膜502bよりも多くエッチングされる。その結果、ステップフィールド酸化膜502bの端部は傾斜した形状となる。
続いて、図20(D)に示すように、レジスト520及びダミー酸化膜530を除去して、端が斜めなステップフィールド酸化膜502bが露出する。以後は、第1の実施例と同様な工程を行うことにより、端が斜めの形状であるステップフィールド酸化膜502bとP型ボディ層515を持つN型DMOSが完成する。
以上述べたように、本実施例によれば、エッチング速度の異なる2種の材料(ダミー酸化膜530,ステップフィールド酸化膜502b)を積層させることにより、ステップフィールド酸化膜502bの端部を傾斜させることができる。このため、上述した第4実施例でのレジストのアッシングによる後退で斜めにする方法に比べ、マスクとしてのレジストがアッシングされて無くなることがなく、ステップフィールド用酸化膜をより多くエッチングすることが可能となる。また、斜めの傾斜はステップフィールド用酸化膜とダミー酸化膜のエッチング速度比により決定されるため、ステップフィールド用酸化膜502bの端部形状の制御が容易となる。
図21及び図22は、本発明の第6実施例に係る半導体装置600を示す。本実施例は、上述した第5実施例のフィールド酸化膜の構造のみを変更したものであり、他の構造は同一であるため重複した説明は省略する。図22は、図20(C)に対応する工程を示すものである。
51:N型半導体基板
58:ゲート絶縁膜
52a:第2のフィールド絶縁膜
52b:第1のフィールド絶縁膜
53:ゲート電極
55,65:P型不純物拡散層
56,59:N型不純物拡散層
Claims (11)
- 半導体基板と;
前記半導体基板に第1の導電型のイオンを注入して形成される第1の不純物拡散層と;
前記第1の不純物拡散層上に形成されたゲート絶縁膜と;
前記ゲート絶縁膜に隣接して形成され、前記ゲート絶縁膜の厚さより大きい厚さを有する第1のフィールド絶縁膜と;
前記第1のフィールド絶縁膜に隣接して形成され、当該第1のフィールド絶縁膜の厚さより大きい厚さを有する第2のフィールド絶縁膜と;
前記ゲート絶縁膜、第1のフィールド絶縁膜及び前記第2のフィールド絶縁膜上に亘って形成されたゲート電極と;
前記ゲート電極に覆われる前記第1の不純物拡散層に隣接して前記半導体基板に形成され、前記第1の導電型を有する第2の不純物拡散層とを備えたことを特徴とする半導体装置。 - 前記第1の不純物拡散層は、前記第1のフィールド絶縁膜をマスクとしたイオン注入によって形成されることを特徴とする請求項1に記載の半導体装置。
- 前記第1のフィールド絶縁膜は、前記第1の不純物拡散層側の縁部が前記半導体基板の深さ方向に切り立っていることを特徴とする請求項1又は2に記載の半導体装置。
- 前記第1のフィールド絶縁膜は、前記第1の不純物拡散層側の端部が円弧状にくぼんだ形状であることを特徴とする請求項1又は2に記載の半導体装置。
- 前記第1のフィールド絶縁膜は、前記第1の不純物拡散層側の端部が先端に向かうにつれて細くなる傾斜状であることを特徴とする請求項1又は2に記載の半導体装置。
- 半導体基板上に第2のフィールド絶縁膜を形成する工程と;
前記半導体基板上の前記第2のフィールド絶縁膜を含む領域に、前記第2のフィールド絶縁膜よりも厚みの小さな第1のフィールド絶縁膜を形成する工程と;
前記第1のフィールド絶縁膜をマスクとしたイオン注入技術により、前記半導体基板表面に第1の不純物拡散層を形成する工程と;
前記第1のフィールド絶縁膜を所望の形状に成形する工程と;
前記第1の不純物拡散層上にゲート絶縁膜を形成する工程と;
前記ゲート絶縁膜、前記第1のフィールド絶縁膜及び前記第2のフィールド絶縁膜上にゲート電極を形成する工程と;
前記第1の不純物拡散層の内側に前記第1の不純物拡散層とは逆の導電型の第3の不純物拡散層を形成する工程とを含むことを特徴とする半導体装置の製造方法。 - 前記第1のフィールド絶縁膜を所望の形状に成形する工程は、前記第1の不純物拡散層を形成した後に、当該第1のフィールド絶縁膜を第2のフィールド絶縁膜側に退行させる工程を含むことを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記第1のフィールド絶縁膜を所望の形状に成形する工程は、異方性のドライエッチング技術とウェットエッチング技術とによって実行されることを特徴とする請求項6又は7に記載の半導体装置の製造方法。
- 前記第1のフィールド絶縁膜を所望の形状に成形する工程は、全てウェットエッチング技術によって実行されることを特徴とする請求項6又は7に記載の半導体装置の製造方法。
- 前記第1のフィールド絶縁膜を所望の形状に成形する工程の前に、前記第1のフィールド絶縁膜上に当該第1のフィールド絶縁膜よりもエッチグレートの大きな補助膜を形成し、
その後、前記第1のフィールド絶縁膜と前記補助膜とを同時にエッチングすることによって、前記第1のフィールド絶縁膜を所望の形状に成形することを特徴とする請求項6又は7に記載の半導体装置の製造方法。 - 半導体基板上に第2のフィールド絶縁膜を形成する工程と;
前記半導体基板上の前記第2のフィールド絶縁膜を含む領域に、前記第2のフィールド絶縁膜よりも厚みの小さな第1のフィールド絶縁膜を形成する工程と;
前記第1のフィールド絶縁膜上に窒化膜を形成する工程と;
前記窒化膜をマスクとして前記第1のフィールド絶縁膜をエッチングすることで、前記第1のフィールド絶縁膜を退行させる工程と;
前記窒化膜及び前記第1のフィールド絶縁膜をマスクとしたイオン注入により、前記半導体基板表面に第1の不純物拡散層を形成する工程と;
前記第1の不純物拡散層上にゲート絶縁膜を形成する工程と;
前記ゲート絶縁膜及び前記窒化膜上にゲート電極材料を形成する工程と;
前記窒化膜をマスクとして前記ゲート電極材料をエッチングし、第1のゲート電極を形成する工程と;
前記窒化膜を除去した後、前記第1のゲート電極、前記第1のフィールド絶縁膜及び前記第2のフィールド絶縁膜上に第2のゲート電極を形成する工程と;
前記第1の不純物拡散層の内側に前記第1の不純物拡散層とは逆の導電型の第2の不純物拡散層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008125456A JP5354951B2 (ja) | 2008-05-13 | 2008-05-13 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008125456A JP5354951B2 (ja) | 2008-05-13 | 2008-05-13 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009277741A true JP2009277741A (ja) | 2009-11-26 |
JP5354951B2 JP5354951B2 (ja) | 2013-11-27 |
Family
ID=41442925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008125456A Expired - Fee Related JP5354951B2 (ja) | 2008-05-13 | 2008-05-13 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5354951B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021044432A (ja) * | 2019-09-12 | 2021-03-18 | 株式会社東芝 | 半導体装置 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03209816A (ja) * | 1990-01-12 | 1991-09-12 | Nec Corp | 半導体装置の製造方法 |
JPH06204241A (ja) * | 1993-01-06 | 1994-07-22 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
JPH07176640A (ja) * | 1993-10-26 | 1995-07-14 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JPH07307401A (ja) * | 1994-05-13 | 1995-11-21 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JPH08107202A (ja) * | 1994-10-03 | 1996-04-23 | Fuji Electric Co Ltd | 横型高耐圧電界効果トランジスタおよびその製造方法 |
JPH08321603A (ja) * | 1995-05-24 | 1996-12-03 | Toyota Motor Corp | 電界効果型半導体装置およびその製造方法 |
JP2003060194A (ja) * | 2001-08-10 | 2003-02-28 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
JP2003168796A (ja) * | 2001-11-30 | 2003-06-13 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2005175035A (ja) * | 2003-12-09 | 2005-06-30 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法 |
JP2005243832A (ja) * | 2004-02-25 | 2005-09-08 | Denso Corp | 横型mosトランジスタの製造方法 |
JP2007067181A (ja) * | 2005-08-31 | 2007-03-15 | Sharp Corp | 横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路 |
-
2008
- 2008-05-13 JP JP2008125456A patent/JP5354951B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03209816A (ja) * | 1990-01-12 | 1991-09-12 | Nec Corp | 半導体装置の製造方法 |
JPH06204241A (ja) * | 1993-01-06 | 1994-07-22 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
JPH07176640A (ja) * | 1993-10-26 | 1995-07-14 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JPH07307401A (ja) * | 1994-05-13 | 1995-11-21 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
JPH08107202A (ja) * | 1994-10-03 | 1996-04-23 | Fuji Electric Co Ltd | 横型高耐圧電界効果トランジスタおよびその製造方法 |
JPH08321603A (ja) * | 1995-05-24 | 1996-12-03 | Toyota Motor Corp | 電界効果型半導体装置およびその製造方法 |
JP2003060194A (ja) * | 2001-08-10 | 2003-02-28 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
JP2003168796A (ja) * | 2001-11-30 | 2003-06-13 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2005175035A (ja) * | 2003-12-09 | 2005-06-30 | Shindengen Electric Mfg Co Ltd | 半導体装置の製造方法 |
JP2005243832A (ja) * | 2004-02-25 | 2005-09-08 | Denso Corp | 横型mosトランジスタの製造方法 |
JP2007067181A (ja) * | 2005-08-31 | 2007-03-15 | Sharp Corp | 横型二重拡散型電界効果トランジスタおよびそれを備えた集積回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021044432A (ja) * | 2019-09-12 | 2021-03-18 | 株式会社東芝 | 半導体装置 |
JP7216629B2 (ja) | 2019-09-12 | 2023-02-01 | 株式会社東芝 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5354951B2 (ja) | 2013-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5630185B2 (ja) | 半導体装置及びその製造方法 | |
JP4965080B2 (ja) | 半導体装置及びその製造方法 | |
JP4783050B2 (ja) | 半導体装置及びその製造方法 | |
US20080064173A1 (en) | Semiconductor device, cmos device and fabricating methods of the same | |
US11075270B2 (en) | Semiconductor structure and method for forming the same | |
JP2004241755A (ja) | 半導体装置 | |
US20070120182A1 (en) | Transistor having recess gate structure and method for fabricating the same | |
JP2010118500A (ja) | 半導体装置及びその製造方法 | |
JP4984398B2 (ja) | 半導体装置およびその製造方法 | |
JP2010067955A (ja) | 半導体装置およびその製造方法 | |
US7544549B2 (en) | Method for manufacturing semiconductor device and MOS field effect transistor | |
JP2009055027A (ja) | Mosトランジスタの製造方法、および、これにより製造されたmosトランジスタ | |
JP5354951B2 (ja) | 半導体装置及びその製造方法 | |
KR101868634B1 (ko) | 반도체 소자의 제조 방법 | |
JP2007281006A (ja) | 半導体装置及びその製造方法 | |
JP2003060064A (ja) | Mosfet、半導体装置及びその製造方法 | |
JP2007173421A (ja) | 半導体装置及びその製造方法 | |
JP2009266868A (ja) | Mosfetおよびmosfetの製造方法 | |
JP2008205031A (ja) | 半導体装置の製造方法 | |
JP5002920B2 (ja) | 半導体装置の製造方法 | |
JPS6158987B2 (ja) | ||
JP3714396B2 (ja) | 半導体装置の製造方法 | |
JP2007027176A (ja) | 半導体装置及びその製造方法 | |
KR20060072960A (ko) | 반도체 소자의 게이트 형성방법 | |
KR101231229B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091202 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130328 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130708 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20130711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130827 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5354951 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |