JP2009267347A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009267347A JP2009267347A JP2008307289A JP2008307289A JP2009267347A JP 2009267347 A JP2009267347 A JP 2009267347A JP 2008307289 A JP2008307289 A JP 2008307289A JP 2008307289 A JP2008307289 A JP 2008307289A JP 2009267347 A JP2009267347 A JP 2009267347A
- Authority
- JP
- Japan
- Prior art keywords
- cap layer
- semiconductor device
- protective film
- source electrode
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 230000001681 protective effect Effects 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 230000005669 field effect Effects 0.000 claims abstract description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 238000007789 sealing Methods 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000002309 gasification Methods 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 abstract description 2
- 230000004048 modification Effects 0.000 description 23
- 238000012986 modification Methods 0.000 description 23
- 238000000034 method Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】保護膜の機械的強度を強め、かつ電気的な信頼性の高いウェーハレベルのパッケージングされた半導体装置およびその製造方法を提供する。
【解決手段】半導体基板４Ａと、半導体基板４Ａ上に形成されたゲート電極１、ドレイン電極２およびソース電極３を有する電界効果トランジスタ４と、電界効果トランジスタ４のドレイン電極２およびソース電極３の一方若しくは両方の上面に、内面が密着するように半導体基板４Ａ上に設けられた中空保護膜５とを備え、中空保護膜５は、ドレイン電極およびソース電極の一方若しくは両方の上面に接する第１のキャップ層７と、第１のキャップ層７上に配置された第２のキャップ層１０とを備える半導体装置およびその製造方法。
【選択図】図３
【解決手段】半導体基板４Ａと、半導体基板４Ａ上に形成されたゲート電極１、ドレイン電極２およびソース電極３を有する電界効果トランジスタ４と、電界効果トランジスタ４のドレイン電極２およびソース電極３の一方若しくは両方の上面に、内面が密着するように半導体基板４Ａ上に設けられた中空保護膜５とを備え、中空保護膜５は、ドレイン電極およびソース電極の一方若しくは両方の上面に接する第１のキャップ層７と、第１のキャップ層７上に配置された第２のキャップ層１０とを備える半導体装置およびその製造方法。
【選択図】図３
Description
本発明は、半導体装置およびその製造方法に関し、特に、高周波半導体装置のパッケージにおいて、ウェーハレベルのパッケージを備えた半導体装置およびその製造方法に関する。
従来、高周波半導体装置に適用される電界効果トランジスタでは、気密性を持たせるために、金属やセラミックなどからなる筺体内に半導体装置および整合回路等を配置してパッケージングがなされていた。
ところが、このパッケージの筺体にかかるコストが大きく、このことが半導体装置のコスト面で、低価格化の障害になっていた。また、樹脂などによるポッティングでは、電気的に活性なゲート電極の容量増加によって利得低下が起こるという問題などが発生していた。
この問題を解決するための技術として、中空保護膜により半導体装置自体に気密性を持たせ、なおかつ、ゲート電極の容量を低減できるウェーハレベルパッケージングが本出願人会社で開発され、特許出願されている（特願２００８−０１３７２１）。
しかしながらこの技術を用いて電界効果トランジスタの能動部を覆うためには、中空部分の体積が大きく、保護膜の機械的強度が懸念されるという問題があった。
一方、パッシベーション膜による容量の増加を低減するために、パッシベーション膜と、高周波信号が入出力する金属電極との間に、中空領域を設けた半導体装置及びその製造方法については、既に開示されている（例えば、特許文献１参照。）。
一方、モールドに対するゲート電極の庇下の絶縁膜を除去することによって、ソース電極またはドレイン電極とゲート電極との間の寄生容量を低減させ、高周波特性を改善させる半導体装置及びその製造方法についても、既に開示されている（例えば、特許文献２参照。）。
特開平６−１４０４４０号公報
特開平１１−３５４５４０号公報
本発明の目的は、保護膜の機械的強度を強め、かつ電気的な信頼性の高いウェーハレベルのパッケージングされた半導体装置およびその製造方法を提供することにある。
上記目的を達成するための本発明の一態様によれば、半導体基板と、前記半導体基板上に形成されたゲート電極、ドレイン電極およびソース電極を有する電界効果トランジスタと、前記電界効果トランジスタの前記ドレイン電極および前記ソース電極の上面に、内面が密着するように前記半導体基板上に設けられた中空保護膜とを備える半導体装置が提供される。
本発明の他の態様によれば、半導体基板と、前記半導体基板上に形成されたゲート電極、ドレイン電極およびソース電極を有する電界効果トランジスタと、前記電界効果トランジスタの前記ソース電極の上面に、内面が密着するように前記半導体基板上に設けられた中空保護膜とを備える半導体装置が提供される。
本発明の他の態様によれば、半導体基板と、前記半導体基板上に形成されたゲート電極、ドレイン電極およびソース電極を有する電界効果トランジスタと、前記電界効果トランジスタの前記ドレイン電極の上面に、内面が密着するように前記半導体基板上に設けられた中空保護膜とを備える半導体装置が提供される。
本発明の他の態様によれば、半導体基板上にゲート電極、ドレイン電極およびソース電極を形成して、電界効果トランジスタを形成する工程と、前記電界効果トランジスタの前記ドレイン電極および前記ソース電極の一方若しくは両方の上面に、内面が密着するように、前記半導体基板上に中空保護膜を形成する工程とを有する半導体装置の製造方法が提供される。
本発明によれば、保護膜の機械的強度を強め、かつ電気的な信頼性の高いウェーハレベルのパッケージングされた半導体装置およびその製造方法を提供することができる。
次に、図面を参照して、本発明の実施の形態を説明する。以下において、同じブロックまたは要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[第１の実施の形態]
（素子構造）
本発明の第１の実施の形態に係る半導体装置の模式的平面パターン構成は、図１に示すように表される。第１の実施の形態に係る半導体装置の製造方法の一工程を説明する模式的断面構造は、図２および図３に示すように表される。
（素子構造）
本発明の第１の実施の形態に係る半導体装置の模式的平面パターン構成は、図１に示すように表される。第１の実施の形態に係る半導体装置の製造方法の一工程を説明する模式的断面構造は、図２および図３に示すように表される。
第１の実施の形態に係る半導体装置は、図１〜図３に示すように、半導体基板４Ａと、半導体基板上に形成されたゲート電極１、ドレイン電極２およびソース電極３を有する電界効果トランジスタ４と、電界効果トランジスタ４のドレイン電極２およびソース電極３の上面に、内面が密着するように半導体基板４Ａ上に設けられた中空保護膜５とを備える。
中空保護膜５は、ドレイン電極２およびソース電極３に接する第１のキャップ層７と、第１のキャップ層７上に配置された第２のキャップ層１０とを備える。
中空保護膜５はさらに第２のキャップ層１０上に配置された第３のキャップ層１１を備える。
第１のキャップ層７及び第２のキャップ層１０は、絶縁膜で構成され、例えば、シリコン酸化膜（ＳｉＯ２膜）によって構成することができる。
第３のキャップ層１１は、絶縁膜で構成され、例えば、シリコン窒化膜（ＳｉＮ膜）によって構成することができる。
図１および図３に示すように、電界効果トランジスタ４は、中空保護膜５を備え、ゲート電極１、ドレイン電極２、およびソース電極３を有する電界効果トランジスタ４が半導体基板４Ａ上に形成されている。この電界効果トランジスタ４のゲート電極１、ドレイン電極２、およびソース電極３からなる電極部を覆うように、中空保護膜５が半導体基板４Ａ上に設けられる。ここで、中空保護膜５はドレイン電極２およびソース電極３の上面にその内面が密着するように設けられている。
（製造方法）
第１の実施の形態に係る半導体装置の製造方法は、図１〜図３に示すように、半導体基板４Ａ上にゲート電極１、ドレイン電極２およびソース電極３を形成して、電界効果トランジスタ４を形成する工程と、電界効果トランジスタ４のドレイン電極２およびソース電極３の一方若しくは両方の上面に、内面が密着するように、半導体基板４Ａ上に中空保護膜５を形成する工程とを有する。
第１の実施の形態に係る半導体装置の製造方法は、図１〜図３に示すように、半導体基板４Ａ上にゲート電極１、ドレイン電極２およびソース電極３を形成して、電界効果トランジスタ４を形成する工程と、電界効果トランジスタ４のドレイン電極２およびソース電極３の一方若しくは両方の上面に、内面が密着するように、半導体基板４Ａ上に中空保護膜５を形成する工程とを有する。
また、中空保護膜５を形成する工程は、ドレイン電極２およびソース電極３を除いたゲート電極１および半導体基板４Ａ上に、犠牲層６を形成する工程と、ドレイン電極２およびソース電極３の一方若しくは両方の上面に接する第１のキャップ層７を形成する工程と、第１のキャップ層７の縁に開口部１２を形成する工程と、開口部１２を通じて酸素プラズマを送り込み、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部９を形成する工程と、第１のキャップ層７上に第２のキャップ層１０を形成して、開口部１２を封止する工程とを有する。
中空保護膜５を形成する工程は、さらに第２のキャップ層１０上に第３のキャップ層１１を形成する工程を有していても良い。
次に、図１〜図３を用いて、第１の実施の形態に係る半導体装置の製造方法を説明する。
（ａ）先ず、半導体基板４Ａ上に、ゲート電極１、ドレイン電極２およびソース電極３などからなる電界効果トランジスタ４を形成する。
（ｂ）次に、ドレイン電極２およびソース電極３を除いた部分、すなわち、ゲート電極１の能動部分および半導体基板４Ａ上に、例えば、感光性ポリイミドからなる犠牲層６を形成する。すなわち、半導体基板４Ａ上に犠牲層６を全面塗布した後、この犠牲層６に対して、ドレイン電極２およびソース電極３を除くゲート電極１の能動部を覆うようにパターニングする。なお、犠牲層６は、感光性ポリイミドに限らず、他の感光性耐熱材料でもよく、また、以後の工程に熱処理を用いないのであれば、フォトレジストなどの感光性材料でもよい。
（ｃ）次に、犠牲層６の上部に犠牲層６を被覆するように、例えば、絶縁膜からなる第１のキャップ層７を形成する。この第１のキャップ層７は、例えば、化学的気相堆積法（ＣＶＤ：Chemical Vapor Deposition）によりシリコン酸化膜を堆積することによって、形成することができる。
（ｄ）次に、図２に示すように、さらに、第１のキャップ層７の上部に感光性材料からなるフォトレジスト層８を形成する。
（ｅ）次に、図２に示すように、フォトレジスト層８により、第１のキャップ層７の縁が露出するようにパターニング処理を施す。このフォトレジスト層８を介して、例えば、反応性イオンエッチング（ＲＩＥ：Reactive ion Etching）法により、第１のキャップ層７のエッチングを行って、第１のキャップ層７の縁を露出させる。
（ｆ）次に、フォトレジスト層８を除去した後、第１のキャップ層７の縁に図示しないが開口部（抜き孔）を形成する。
（ｇ）次に、開口部を通じて酸素プラズマを送り込み、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部（空洞部）９を形成する。図３は、この犠牲層６が除去されて、中空部９が形成された状態を示す電界効果トランジスタの断面図であるが、同図に示すように、ゲート電極１の能動部分から犠牲層６が除去されて前記中空部９が形成されている。
（ｈ）次に、第２のキャップ層１０として、例えば、スパッタリング法により、絶縁膜として例えば、シリコン酸化膜を堆積させて、中空部９の気密性を確保する。
（ｉ）次に、図３に示すように、第２のキャップ層１０の上に第３のキャップ層１１として、例えば、プラズマ（Plasma）ＣＶＤ法により窒化膜を堆積させる。第３のキャップ層１１によって、気密性と耐湿性とを確保することができる。
このようにして、第１のキャップ層７、第２のキャップ層１０および第３のキャップ層１１を積層してからなる中空保護膜５が形成される。この中空保護膜５の最内（下）層である第１のキャップ層７は、ドレイン電極２およびソース電極３の上面に接触している。このため、ドレイン電極２およびソース電極３は、中空保護膜５をその内側から支持するため、中空保護膜５の機械的な強度が補強される。
なお、第３のキャップ層１１は、他の気密性および耐湿性に優れる絶縁膜でも良く、また、前記第２のキャップ層１０が十分な気密性および耐湿性を備えていれば、第３のキャップ層１１はなくても良い。
このように形成された中空保護膜５は、電気的に活性なゲート電極１以外の電極、すなわち、ドレイン電極２およびソース電極３が支柱となって支えられた構成になっているので、中空保護膜５の機械的強度は、その中空部分の体積が大きくなっても、弱まることはなく、また、電気的特性の悪影響も排除される。
（開口部）
第１の実施の形態に係る半導体装置の詳細な模式的平面パターン構成は、図４に示すように表される。図４から明らかなように、図２〜図３において示されていない開口部１２が、中空保護膜５の周辺部に示されている。この開口部１２は、製造工程上、第１のキャップ層７に対して形成され、その後の第２のキャップ層１０の製造工程によって、封止されるため、点線で示されている。
第１の実施の形態に係る半導体装置の詳細な模式的平面パターン構成は、図４に示すように表される。図４から明らかなように、図２〜図３において示されていない開口部１２が、中空保護膜５の周辺部に示されている。この開口部１２は、製造工程上、第１のキャップ層７に対して形成され、その後の第２のキャップ層１０の製造工程によって、封止されるため、点線で示されている。
（変形例１）
第１の実施の形態の変形例１に係る半導体装置の詳細な模式的平面パターン構成は、図５に示すように、開口部１２が、中空保護膜５の周辺部に複数個配置されている例であり、その他の構成は第１の実施の形態と同様である。開口部１２を中空保護膜５の周辺部に複数個配置することによって、開口部１２を通じて酸素プラズマを送り込み、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部９を形成する工程の処理時間を短縮することができる。
第１の実施の形態の変形例１に係る半導体装置の詳細な模式的平面パターン構成は、図５に示すように、開口部１２が、中空保護膜５の周辺部に複数個配置されている例であり、その他の構成は第１の実施の形態と同様である。開口部１２を中空保護膜５の周辺部に複数個配置することによって、開口部１２を通じて酸素プラズマを送り込み、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部９を形成する工程の処理時間を短縮することができる。
（変形例２）
第１の実施の形態の変形例２に係る半導体装置の詳細な模式的平面パターン構成は、図６に示すように、開口部１２が、中空保護膜５の周辺部に矩形ストライプ状に配置されている例であり、その他の構成は第１の実施の形態と同様である。開口部１２を中空保護膜５の周辺部に矩形ストライプ状に配置することによって、開口部１２を通じて酸素プラズマを送り込み、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部９を形成する工程の処理時間をさらに短縮することができる。
第１の実施の形態の変形例２に係る半導体装置の詳細な模式的平面パターン構成は、図６に示すように、開口部１２が、中空保護膜５の周辺部に矩形ストライプ状に配置されている例であり、その他の構成は第１の実施の形態と同様である。開口部１２を中空保護膜５の周辺部に矩形ストライプ状に配置することによって、開口部１２を通じて酸素プラズマを送り込み、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部９を形成する工程の処理時間をさらに短縮することができる。
第１の実施の形態の変形例２乃至３に係る半導体装置の模式的断面構造は、図７に示すように、半導体基板４Ａと、半導体基板４Ａ上に形成されたゲート電極１、ドレイン電極２およびソース電極３を有する電界効果トランジスタ４と、電界効果トランジスタ４のドレイン電極２およびソース電極３の上面に、内面が密着するように半導体基板４Ａ上に設けられた中空保護膜５とを備える。
中空保護膜５は、ドレイン電極２およびソース電極３に接する第１のキャップ層７と、第１のキャップ層７上に配置された第２のキャップ層１０とを備える。
中空保護膜５はさらに第２のキャップ層１０上に配置された第３のキャップ層１１を備える。
第１のキャップ層７には、中空保護膜５の周辺部において、開口部１２が形成され、この開口部１２を通して、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部９を形成後、第２のキャップ層１０によって、封止部１２Ａにおいて、封止される。
第１の実施の形態によれば、中空保護膜５が、ドレイン電極２およびソース電極３を支柱として支えられているので、中空部分の体積が大きくなっても、中空保護膜５の機械的強度は弱まることがない。また、電気的に活性なゲート電極１以外の電極、すなわち、ドレイン電極２およびソース電極３を支柱としているので、中空保護膜５を形成する過程で他からの電気的影響を受けることもなく、信頼性の高い半導体装置を得ることができる。
[第２の実施の形態]
（素子構造）
本発明の第２の実施の形態に係る半導体装置の模式的平面パターン構成は、図１若しくは図４〜図６と同様に表される。第２の実施の形態に係る半導体装置の模式的断面構造は、図８に示すように表される。
（素子構造）
本発明の第２の実施の形態に係る半導体装置の模式的平面パターン構成は、図１若しくは図４〜図６と同様に表される。第２の実施の形態に係る半導体装置の模式的断面構造は、図８に示すように表される。
第２の実施の形態に係る半導体装置は、図４〜図６および図８に示すように、半導体基板４Ａと、半導体基板４Ａ上に形成されたゲート電極１、ドレイン電極２およびソース電極３を有する電界効果トランジスタ４と、電界効果トランジスタ４のソース電極３の上面に、内面が密着するように半導体基板４Ａ上に設けられた中空保護膜５とを備える。
中空保護膜５は、ソース電極３に接する第１のキャップ層７と、第１のキャップ層７上に配置された第２のキャップ層１０とを備える。
中空保護膜５はさらに第２のキャップ層１０上に配置された第３のキャップ層１１を備える。
第１のキャップ層７及び第２のキャップ層１０は、絶縁膜で構成され、例えば、シリコン酸化膜によって構成することができる。
第３のキャップ層１１は、絶縁膜で構成され、例えば、シリコン窒化膜によって構成することができる。
第１のキャップ層７には、中空保護膜５の周辺部において、開口部１２が形成され、この開口部１２を通して、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部９を形成後、第２のキャップ層１０によって、封止部１２Ａにおいて、封止される。
第２の実施の形態によれば、中空保護膜５が、ソース電極３を支柱として支えられているので、中空部分の体積が大きくなっても、中空保護膜５の機械的強度は弱まることがない。また、電気的に活性なゲート電極１以外の電極、すなわち、ソース電極３を支柱としているので、中空保護膜５を形成する過程で他からの電気的影響を受けることもなく、信頼性の高い半導体装置を得ることができる。
（変形例１）
第２の実施の形態の変形例１に係る半導体装置の詳細な模式的断面構造は、図９に示すように、第１のキャップ層７が全てのソース電極３に接する構成ではなく、例えば、ストライプ状に配置されたソース電極３を１つ飛びに接するように配置されている点に特徴を有する。
第２の実施の形態の変形例１に係る半導体装置の詳細な模式的断面構造は、図９に示すように、第１のキャップ層７が全てのソース電極３に接する構成ではなく、例えば、ストライプ状に配置されたソース電極３を１つ飛びに接するように配置されている点に特徴を有する。
第１のキャップ層７には、中空保護膜５の周辺部において、開口部１２が形成され、この開口部１２を通して、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部９を形成後、第２のキャップ層１０によって、封止部１２Ａにおいて、封止される。
第１のキャップ層７は、例えば、ストライプ状に配置されたソース電極３を２つ飛びに接するように配置されていても良い。或いは、第１のキャップ層７は、ソース電極３にランダムに接する構成を備えていても良い。
第２の実施の形態の変形例１によれば、中空保護膜５が、ソース電極３を支柱として支えられているので、中空部分の体積が大きくなっても、中空保護膜５の機械的強度は弱まることがない。また、電気的に活性なゲート電極１以外の電極、すなわち、ソース電極３を支柱としているので、中空保護膜５を形成する過程で他からの電気的影響を受けることもなく、信頼性の高い半導体装置を得ることができる。
（変形例２）
第２の実施の形態の変形例２に係る半導体装置の詳細な模式的断面構造は、図１０に示すように、第１のキャップ層７０が金属層で構成されている点に特徴を有する。
第２の実施の形態の変形例２に係る半導体装置の詳細な模式的断面構造は、図１０に示すように、第１のキャップ層７０が金属層で構成されている点に特徴を有する。
第１のキャップ層７０は、例えば、アルミニウムによって構成することができる。
第１のキャップ層７０には、図１０に示すように、中空保護膜５の周辺部において、開口部１２が形成され、この開口部１２を通して、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部９を形成後、第２のキャップ層１０によって、封止部１２Ａにおいて、封止される。
第２の実施の形態の変形例２によれば、金属層で形成される第１のキャップ層７０がソース電極３に接続されることから、第１のキャップ層７０の電位を接地電位とすることによって、シールド効果が得られ、電気的に安定な半導体装置が提供される。
また、第２の実施の形態の変形例２によれば、中空保護膜５が、ソース電極３を支柱として支えられているので、中空部分の体積が大きくなっても、中空保護膜５の機械的強度は弱まることがない。また、電気的に活性なゲート電極１以外の電極、すなわち、ソース電極３を支柱としているので、中空保護膜５を形成する過程で他からの電気的影響を受けることもなく、信頼性の高い半導体装置を得ることができる。
（変形例３）
第２の実施の形態の変形例３に係る半導体装置の詳細な模式的断面構造は、図１１に示すように、第１のキャップ層７０が金属層で構成され、かつ、全てのソース電極３に接する構成ではなく、例えば、ストライプ状に配置されたソース電極３を１つ飛びに接するように配置されている点に特徴を有する。
第２の実施の形態の変形例３に係る半導体装置の詳細な模式的断面構造は、図１１に示すように、第１のキャップ層７０が金属層で構成され、かつ、全てのソース電極３に接する構成ではなく、例えば、ストライプ状に配置されたソース電極３を１つ飛びに接するように配置されている点に特徴を有する。
第１のキャップ層７０には、図１０に示すように、中空保護膜５の周辺部において、開口部１２が形成され、この開口部１２を通して、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部９を形成後、第２のキャップ層１０によって、封止部１２Ａにおいて、封止される。
第１のキャップ層７０は、例えば、ストライプ状に配置されたソース電極３を２つ飛びに接するように配置されていても良い。或いは、第１のキャップ層７０は、ソース電極３にランダムに接する構成を備えていても良い。
第２の実施の形態の変形例３によれば、金属層で形成される第１のキャップ層７０がソース電極３に接続されることから、第１のキャップ層７０の電位を接地電位とすることによって、シールド効果が得られ、電気的に安定な半導体装置が提供される。
また、第２の実施の形態の変形例３によれば、中空保護膜５が、ソース電極３を支柱として支えられているので、中空部分の体積が大きくなっても、中空保護膜５の機械的強度は弱まることがない。また、電気的に活性なゲート電極１以外の電極、すなわち、ソース電極３を支柱としているので、中空保護膜５を形成する過程で他からの電気的影響を受けることもなく、信頼性の高い半導体装置を得ることができる。
[第３の実施の形態]
本発明の第３の実施の形態に係る半導体装置の模式的平面パターン構成は、図１若しくは図４〜図６と同様に表される。第３の実施の形態に係る半導体装置の模式的断面構造は、図１２に示すように表される。
本発明の第３の実施の形態に係る半導体装置の模式的平面パターン構成は、図１若しくは図４〜図６と同様に表される。第３の実施の形態に係る半導体装置の模式的断面構造は、図１２に示すように表される。
第３の実施の形態に係る半導体装置は、図４〜図６および図１２に示すように、半導体基板４Ａと、半導体基板４Ａ上に形成されたゲート電極１、ドレイン電極２およびソース電極３を有する電界効果トランジスタ４と、電界効果トランジスタ４のドレイン電極２の上面に、内面が密着するように半導体基板４Ａ上に設けられた中空保護膜５とを備える。
中空保護膜５は、ドレイン電極２に接する第１のキャップ層７と、第１のキャップ層７上に配置された第２のキャップ層１０とを備える。
中空保護膜５はさらに第２のキャップ層１０上に配置された第３のキャップ層１１を備える。
第１のキャップ層７及び第２のキャップ層１０は、絶縁膜で構成され、例えば、シリコン酸化膜によって構成することができる。
第３のキャップ層１１は、絶縁膜で構成され、例えば、シリコン窒化膜によって構成することができる。
第１のキャップ層７には、中空保護膜５の周辺部において、開口部１２が形成され、この開口部１２を通して、犠牲層６を酸素プラズマアッシャーによりガス化して除去し、中空部９を形成後、第２のキャップ層１０によって、封止部１２Ａにおいて、封止される。
第１のキャップ層７は、例えば、ストライプ状に配置されたドレイン電極２を２つ飛びに接するように配置されていても良い。或いは、第１のキャップ層７は、ドレイン電極２にランダムに接する構成を備えていても良い。
第３の実施の形態によれば、中空保護膜５が、ドレイン電極２を支柱として支えられているので、中空部分の体積が大きくなっても、中空保護膜５の機械的強度は弱まることがない。また、電気的に活性なゲート電極１以外の電極、すなわち、ドレイン電極２を支柱としているので、中空保護膜５を形成する過程で他からの電気的影響を受けることもなく、信頼性の高い半導体装置を得ることができる。
[その他の実施の形態]
上記のように、本発明は第１〜第３の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
上記のように、本発明は第１〜第３の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明の半導体装置は、内部整合型電力増幅素子、電力ＭＭＩＣ（Monolithic Microwave Integrated Circuit）、マイクロ波電力増幅器、ミリ波電力増幅器、高周波ＭＥＭＳ素子などの幅広い分野に適用可能である。
１…ゲート電極
２…ドレイン電極
３…ソース電極
４…電界効果トランジスタ
４Ａ…半導体基板
５…中空保護膜
６…犠牲層
７，７０…第１のキャップ層
８…フォトレジスト層
９…中空部（空洞部）
１０…第２のキャップ層
１１…第３のキャップ層
１２…開口部（抜き穴）
１２Ａ…封止部
２…ドレイン電極
３…ソース電極
４…電界効果トランジスタ
４Ａ…半導体基板
５…中空保護膜
６…犠牲層
７，７０…第１のキャップ層
８…フォトレジスト層
９…中空部（空洞部）
１０…第２のキャップ層
１１…第３のキャップ層
１２…開口部（抜き穴）
１２Ａ…封止部
Claims (20)
- 半導体基板と、
前記半導体基板上に形成されたゲート電極、ドレイン電極およびソース電極を有する電界効果トランジスタと、
前記電界効果トランジスタの前記ドレイン電極および前記ソース電極の上面に、内面が密着するように前記半導体基板上に設けられた中空保護膜と
を備えることを特徴とする半導体装置。 - 前記中空保護膜は、前記ドレイン電極および前記ソース電極に接する第１のキャップ層と、前記第１のキャップ層上に配置された第２のキャップ層とを備えることを特徴とする請求項１に記載の半導体装置。
- 前記中空保護膜はさらに前記第２のキャップ層上に配置された第３のキャップ層を備えることを特徴とする請求項２に記載の半導体装置。
- 前記第１のキャップ層及び前記第２のキャップ層は、シリコン酸化膜からなることを特徴とする請求項２に記載の半導体装置。
- 前記第３のキャップ層はシリコン窒化膜からなることを特徴とする請求項３に記載の半導体装置。
- 半導体基板と、
前記半導体基板上に形成されたゲート電極、ドレイン電極およびソース電極を有する電界効果トランジスタと、
前記電界効果トランジスタの前記ソース電極の上面に、内面が密着するように前記半導体基板上に設けられた中空保護膜と
を備えることを特徴とする半導体装置。 - 前記中空保護膜は、前記ソース電極に接する第１のキャップ層と、前記第１のキャップ層上に配置される第２のキャップ層とを備えることを特徴とする請求項６に記載の半導体装置。
- 前記中空保護膜はさらに前記第２のキャップ層上に配置された第３のキャップ層を備えることを特徴とする請求項７に記載の半導体装置。
- 前記第１のキャップ層及び前記第２のキャップ層は、シリコン酸化膜からなることを特徴とする請求項７に記載の半導体装置。
- 前記第１のキャップ層は金属層からなり、前記第２のキャップ層はシリコン酸化膜からなることを特徴とする請求項７に記載の半導体装置。
- 前記第３のキャップ層はシリコン窒化膜からなることを特徴とする請求項８に記載の半導体装置。
- 半導体基板と、
前記半導体基板上に形成されたゲート電極、ドレイン電極およびソース電極を有する電界効果トランジスタと、
前記電界効果トランジスタの前記ドレイン電極の上面に、内面が密着するように前記半導体基板上に設けられた中空保護膜と
を備えることを特徴とする半導体装置。 - 前記中空保護膜は、前記ドレイン電極に接する第１のキャップ層と、前記第１のキャップ層上に配置される第２のキャップ層とを備えることを特徴とする請求項１２に記載の半導体装置。
- 前記中空保護膜はさらに前記第２のキャップ層上に配置された第３のキャップ層を備えることを特徴とする請求項１３に記載の半導体装置。
- 前記第１のキャップ層及び前記第２のキャップ層は、シリコン酸化膜からなることを特徴とする請求項１３に記載の半導体装置。
- 前記第３のキャップ層はシリコン窒化膜からなることを特徴とする請求項１４に記載の半導体装置。
- 半導体基板上にゲート電極、ドレイン電極およびソース電極を形成して、電界効果トランジスタを形成する工程と、
前記電界効果トランジスタの前記ドレイン電極および前記ソース電極の一方若しくは両方の上面に、内面が密着するように、前記半導体基板上に中空保護膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 前記中空保護膜を形成する工程は、
前記ドレイン電極および前記ソース電極を除いた前記ゲート電極および前記半導体基板上に、犠牲層を形成する工程と、
前記ドレイン電極および前記ソース電極の一方若しくは両方の上面に接する第１のキャップ層を形成する工程と、
前記第１のキャップ層７の縁に開口部を形成する工程と、
前記開口部を通じて酸素プラズマを送り込み、前記犠牲層を酸素プラズマアッシャーによりガス化して除去し、中空部を形成する工程と、
前記第１のキャップ層上に第２のキャップ層を形成して、前記開口部を封止する工程と
を有することを特徴とする請求項１７に記載の半導体装置の製造方法。 - 前記中空保護膜を形成する工程は、さらに前記第２のキャップ層上に第３のキャップ層を形成する工程を有することを特徴とする請求項１８に記載の半導体装置の製造方法。
- 前記第１のキャップ層は絶縁膜若しくは金属層からなり、前記第２のキャップ層は絶縁膜からなることを特徴とする請求項１９に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008307289A JP2009267347A (ja) | 2008-03-31 | 2008-12-02 | 半導体装置およびその製造方法 |
| EP09250041A EP2107605A1 (en) | 2008-03-31 | 2009-01-08 | Semiconductor device and fabrication method for the semiconductor device |
| US12/351,103 US20090242946A1 (en) | 2008-03-31 | 2009-01-09 | Semiconductor device and fabrication method for the semiconductor device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008091224 | 2008-03-31 | ||
| JP2008307289A JP2009267347A (ja) | 2008-03-31 | 2008-12-02 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009267347A true JP2009267347A (ja) | 2009-11-12 |
Family
ID=40849211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008307289A Abandoned JP2009267347A (ja) | 2008-03-31 | 2008-12-02 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20090242946A1 (ja) |
| EP (1) | EP2107605A1 (ja) |
| JP (1) | JP2009267347A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010205837A (ja) * | 2009-03-02 | 2010-09-16 | Mitsubishi Electric Corp | 電界効果型トランジスタ及びその製造方法 |
| JP2018088553A (ja) * | 2018-02-19 | 2018-06-07 | ソニー株式会社 | 電界効果トランジスタおよび無線通信装置 |
| JP6370515B1 (ja) * | 2017-11-14 | 2018-08-08 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2019110350A (ja) * | 2019-04-16 | 2019-07-04 | ソニー株式会社 | 電界効果トランジスタおよび無線通信装置 |
| US10535607B2 (en) | 2014-04-18 | 2020-01-14 | Sony Corporation | Field-effect transistor, method of manufacturing the same, and radio-frequency device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9190393B1 (en) * | 2013-09-10 | 2015-11-17 | Delta Electronics, Inc. | Low parasitic capacitance semiconductor device package |
| CN106252418B (zh) | 2016-09-22 | 2018-05-15 | 南京华东电子信息科技股份有限公司 | 一种薄膜晶体管 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01283852A (ja) * | 1988-05-10 | 1989-11-15 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH0494135A (ja) * | 1990-08-10 | 1992-03-26 | Nec Yamagata Ltd | 電界効果型トランジスタ |
| JPH05335343A (ja) * | 1992-05-27 | 1993-12-17 | Sony Corp | 電界効果トランジスタ |
| JPH11354540A (ja) * | 1998-06-04 | 1999-12-24 | Nec Corp | 半導体装置及びその製造方法 |
| JP2002299443A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Quantum Devices Ltd | 半導体装置及びその製造方法 |
| JP2005354046A (ja) * | 2004-05-10 | 2005-12-22 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60224231A (ja) * | 1984-04-20 | 1985-11-08 | Hitachi Ltd | 半導体装置 |
| US4987101A (en) * | 1988-12-16 | 1991-01-22 | International Business Machines Corporation | Method for providing improved insulation in VLSI and ULSI circuits |
| JP3093487B2 (ja) * | 1992-10-28 | 2000-10-03 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
| US6888247B2 (en) * | 1999-09-03 | 2005-05-03 | United Microelectronics Corp. | Interconnect structure with an enlarged air gaps disposed between conductive structures or surrounding a conductive structure within the same |
| JP4284639B2 (ja) * | 2002-08-29 | 2009-06-24 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2005183770A (ja) * | 2003-12-22 | 2005-07-07 | Mitsubishi Electric Corp | 高周波用半導体装置 |
| US20080145976A1 (en) * | 2005-01-24 | 2008-06-19 | O'mahony Conor | Packaging of Micro Devices |
| JP4918778B2 (ja) * | 2005-11-16 | 2012-04-18 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
| JP2008013721A (ja) | 2006-07-10 | 2008-01-24 | Kyocera Chemical Corp | 硬化性樹脂組成物、表示素子用接着剤及び接着方法 |
| JP4691152B2 (ja) * | 2008-03-31 | 2011-06-01 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
2008
- 2008-12-02 JP JP2008307289A patent/JP2009267347A/ja not_active Abandoned
-
2009
- 2009-01-08 EP EP09250041A patent/EP2107605A1/en not_active Withdrawn
- 2009-01-09 US US12/351,103 patent/US20090242946A1/en not_active Abandoned
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01283852A (ja) * | 1988-05-10 | 1989-11-15 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH0494135A (ja) * | 1990-08-10 | 1992-03-26 | Nec Yamagata Ltd | 電界効果型トランジスタ |
| JPH05335343A (ja) * | 1992-05-27 | 1993-12-17 | Sony Corp | 電界効果トランジスタ |
| JPH11354540A (ja) * | 1998-06-04 | 1999-12-24 | Nec Corp | 半導体装置及びその製造方法 |
| JP2002299443A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Quantum Devices Ltd | 半導体装置及びその製造方法 |
| JP2005354046A (ja) * | 2004-05-10 | 2005-12-22 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010205837A (ja) * | 2009-03-02 | 2010-09-16 | Mitsubishi Electric Corp | 電界効果型トランジスタ及びその製造方法 |
| US10535607B2 (en) | 2014-04-18 | 2020-01-14 | Sony Corporation | Field-effect transistor, method of manufacturing the same, and radio-frequency device |
| US10847466B2 (en) | 2014-04-18 | 2020-11-24 | Sony Corporation | Field-effect transistor, method of manufacturing the same, and radio-frequency device |
| US11387185B2 (en) | 2014-04-18 | 2022-07-12 | Sony Group Corporation | Field-effect transistor, method of manufacturing the same, and radio-frequency device |
| US11810861B2 (en) | 2014-04-18 | 2023-11-07 | Sony Group Corporation | Field-effect transistor, method of manufacturing the same, and radio-frequency device |
| JP6370515B1 (ja) * | 2017-11-14 | 2018-08-08 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| WO2019097573A1 (ja) * | 2017-11-14 | 2019-05-23 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP2018088553A (ja) * | 2018-02-19 | 2018-06-07 | ソニー株式会社 | 電界効果トランジスタおよび無線通信装置 |
| JP2019110350A (ja) * | 2019-04-16 | 2019-07-04 | ソニー株式会社 | 電界効果トランジスタおよび無線通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090242946A1 (en) | 2009-10-01 |
| EP2107605A1 (en) | 2009-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009267347A (ja) | 半導体装置およびその製造方法 | |
| JP4327118B2 (ja) | バルク音響波共振器の製造方法 | |
| US10790798B2 (en) | Acoustic resonator and method for manufacturing the same | |
| US8857041B2 (en) | Method for fabricating an electromechanical transducer | |
| JP2021534611A (ja) | バルク音響波共振器のパッケージング方法及びパッケージング構造 | |
| US9787280B2 (en) | Acoustic resonator and method of manufacturing the same | |
| US8040020B2 (en) | Encapsulated active transducer and method of fabricating the same | |
| CN102198924A (zh) | 电子装置 | |
| TW201109268A (en) | Capacitive electro-mechanical transducer, and fabrication method of the same | |
| JP5423572B2 (ja) | 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法 | |
| US8525277B2 (en) | MEMS device | |
| JP2006247833A (ja) | Ｍｅｍｓ素子パッケージ及びその製造方法 | |
| CN112039459A (zh) | 体声波谐振器的封装方法及封装结构 | |
| CN112039458A (zh) | 体声波谐振器的封装方法及封装结构 | |
| JP2009176930A (ja) | 半導体装置およびその製造方法 | |
| US9190954B2 (en) | Electronic device, method for producing the same, and oscillator | |
| JP2014155980A (ja) | 電気部品およびその製造方法 | |
| JP2009105411A (ja) | 電子装置及びその製造方法 | |
| JP2016170089A (ja) | Ｍｅｍｓ装置及びｍｅｍｓシステム | |
| JP4691152B2 (ja) | 半導体装置およびその製造方法 | |
| CN107799388B (zh) | 半导体装置及其制造方法 | |
| JP2009164849A (ja) | Ｍｅｍｓトランスデューサおよびその製造方法 | |
| JP2006201158A (ja) | センサ装置 | |
| JP2010226057A (ja) | 中空封止構造及び中空封止構造の製造方法 | |
| JP7233984B2 (ja) | パッケージ及びパッケージの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20101102 |