JP2009229165A - クーロンカウンタ、その内部電源制御方法 - Google Patents
クーロンカウンタ、その内部電源制御方法 Download PDFInfo
- Publication number
- JP2009229165A JP2009229165A JP2008073056A JP2008073056A JP2009229165A JP 2009229165 A JP2009229165 A JP 2009229165A JP 2008073056 A JP2008073056 A JP 2008073056A JP 2008073056 A JP2008073056 A JP 2008073056A JP 2009229165 A JP2009229165 A JP 2009229165A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- coulomb counter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Tests Of Electric Status Of Batteries (AREA)
Abstract
【課題】回路規模を縮小し、電源投入後の十分な低消費電流化を図り、誤差の少ないカウント値を出力できるようにしたクーロンカウンタを提供する。
【解決手段】センス抵抗両端に生じる電位差の入力電圧に比例したカウント値を出力するクーロンカウンタにあって、そのIC部の積分回路に備えられる全差動入力オペアンプ1へ印加する駆動用のバイアス電圧VBを生成するバイアス生成回路32は、バイアスオン状態でスタートアップ回路31から起動電圧が印加されて起動するが、ここでは電源投入後のバイアス電圧VBの生成が安定するタイミングとして、IC部のロジック回路が発振回路からのクロック信号のカウント値(例えば5カウント後)に基づいてスタートアップ回路31に対する停止コマンドを生成出力し、スタートアップ回路31の起動電圧の印加(動作)を停止させる。
【選択図】図4
【解決手段】センス抵抗両端に生じる電位差の入力電圧に比例したカウント値を出力するクーロンカウンタにあって、そのIC部の積分回路に備えられる全差動入力オペアンプ1へ印加する駆動用のバイアス電圧VBを生成するバイアス生成回路32は、バイアスオン状態でスタートアップ回路31から起動電圧が印加されて起動するが、ここでは電源投入後のバイアス電圧VBの生成が安定するタイミングとして、IC部のロジック回路が発振回路からのクロック信号のカウント値(例えば5カウント後)に基づいてスタートアップ回路31に対する停止コマンドを生成出力し、スタートアップ回路31の起動電圧の印加(動作)を停止させる。
【選択図】図4
Description
本発明は、クーロンカウンタ、その内部電源制御方法に関する。
例えば、特許文献1に開示されているように、ノート型パソコン(PC)、携帯電話やゲーム機等の2次電池を用いるモバイル機器分野において、それらのモバイル機器に使用中の2次電池の電池残量を検出するために電池残留検出装置が広く利用されている。電池残留検出装置は、クーロンカウンタとも呼ばれ、検出抵抗(センス抵抗)を流れる充放電の電流を電圧に変換し、変換された電圧値を基に2次電池の電池残量を把握する。
特開2006−184035号公報
ところで、特許文献1に開示された電池残留検出装置では、電池から充放電される電流に反比例したパルス数が出力されるため、最終段にそのパルス数を反転させるための反転ブロックが必要であり、それによって電流に比例したカウント値が出力されるようになっていた(例えば、段落[0023]〜[0025]を参照。)。このように、上記の従来例では、電池残量を算出するために反転ブロックを必要としており、少なくともその分だけ回路規模が大きくなってしまうという問題があった。
また、クーロンカウンタが有するオペアンプや、比較器の出力には通常オフセットが含まれる。このため、オフセットが原因で、クーロンカウンタから出力されるカウント値にずれ(誤差)が生じる可能性があった。
更に、電源投入後の低消費電流化については、何等配慮されていない。
そこで、この発明はこのような事情に鑑みてなされたものであって、回路規模の縮小を可能とすると共に、電源投入後の十分な低消費電流化を図り、誤差の少ないカウント値を出力できるようにしたクーロンカウンタ、その内部電源制御方法の提供を目的とする。
更に、電源投入後の低消費電流化については、何等配慮されていない。
そこで、この発明はこのような事情に鑑みてなされたものであって、回路規模の縮小を可能とすると共に、電源投入後の十分な低消費電流化を図り、誤差の少ないカウント値を出力できるようにしたクーロンカウンタ、その内部電源制御方法の提供を目的とする。
〔発明1〕 上記課題を解決するために、発明1のクーロンカウンタは、
検出抵抗(例えば図1中のセンス抵抗Rs)の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタ(例えば図1中のクーロンカウンタ100)であって、
スイッチ素子(例えば図3中のスイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2)、第1のキャパシタ(例えば図3中のサンプリング容量Cs1、Cs2)及び第2のキャパシタ(例えば図3中の積分容量Ci1、Ci2)、全差動入力オペアンプ(例えば図3中の全差動入力オペアンプ1)を有し、前記スイッチ素子が操作されることにより、前記入力電圧を前記第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を前記第2のキャパシタで積分した電圧値を前記全差動入力オペアンプで増幅して出力電圧として出力するスイッチト・キャパシタ方式の積分回路と、
前記積分回路から出力される前記出力電圧を基準値と比較して、前記出力電圧が前記基準値以上の場合は第1の信号を出力し、前記出力電圧が前記基準値未満の場合は第2の信号を出力する比較回路(例えば図3中のコンパレータ5)と、
前記比較回路から出力される前記第1の信号と前記第2の信号とを一定時間カウントしてその差を前記カウント値として出力するカウント回路(例えば図8中の内部カウンタ11)と、
前記カウント値に含まれるオフセット値を保持する記憶回路(例えば図8中のレジスタ20)と、を備えて構成され、
前記全差動入力オペアンプは、駆動用のバイアス電圧(例えば図4中又は図5中のバイアス電圧VB)を生成するバイアス回路(例えば図4中又は図5中のバイアス回路32)と、前記バイアス回路を起動するスタートアップ回路(例えば図4中又は図5中のスタートアップ回路31)とを備え、前記スタートアップ回路は、前記バイアス回路へ起動電圧を印加して起動させた後に動作停止されることを特徴とするものである。
検出抵抗(例えば図1中のセンス抵抗Rs)の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタ(例えば図1中のクーロンカウンタ100)であって、
スイッチ素子(例えば図3中のスイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2)、第1のキャパシタ(例えば図3中のサンプリング容量Cs1、Cs2)及び第2のキャパシタ(例えば図3中の積分容量Ci1、Ci2)、全差動入力オペアンプ(例えば図3中の全差動入力オペアンプ1)を有し、前記スイッチ素子が操作されることにより、前記入力電圧を前記第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を前記第2のキャパシタで積分した電圧値を前記全差動入力オペアンプで増幅して出力電圧として出力するスイッチト・キャパシタ方式の積分回路と、
前記積分回路から出力される前記出力電圧を基準値と比較して、前記出力電圧が前記基準値以上の場合は第1の信号を出力し、前記出力電圧が前記基準値未満の場合は第2の信号を出力する比較回路(例えば図3中のコンパレータ5)と、
前記比較回路から出力される前記第1の信号と前記第2の信号とを一定時間カウントしてその差を前記カウント値として出力するカウント回路(例えば図8中の内部カウンタ11)と、
前記カウント値に含まれるオフセット値を保持する記憶回路(例えば図8中のレジスタ20)と、を備えて構成され、
前記全差動入力オペアンプは、駆動用のバイアス電圧(例えば図4中又は図5中のバイアス電圧VB)を生成するバイアス回路(例えば図4中又は図5中のバイアス回路32)と、前記バイアス回路を起動するスタートアップ回路(例えば図4中又は図5中のスタートアップ回路31)とを備え、前記スタートアップ回路は、前記バイアス回路へ起動電圧を印加して起動させた後に動作停止されることを特徴とするものである。
このような構成によれば、バイアス回路の起動後にスタートアップ回路が動作停止されることで電源投入後の十分な低消費電流化を図った上、カウント回路から出力されるカウント値から検出抵抗を流れる電流量を把握することができる。従って、例えば、検出抵抗の一端が2次電池に接続されている場合は、検出抵抗を流れる充放電の電流量をカウント値から把握することができる。また、比較回路から出力される第1、第2の信号の出力数(即ち、パルス数)は検出抵抗の両端に生じる電位差(即ち、入力電圧)に比例した数であり、検出抵抗を流れる電流に比例した数である。従って、反転ブロックは不要であり、回路規模の縮小が可能である。
さらに、記憶回路によりオフセット値が保持されるので、比較回路から出力されるカウント値に対してオフセット補正することができ、オフセット値を含まないカウント値を出力することができる。
さらに、記憶回路によりオフセット値が保持されるので、比較回路から出力されるカウント値に対してオフセット補正することができ、オフセット値を含まないカウント値を出力することができる。
〔発明2〕 発明2のクーロンカウンタは、
前記スタートアップ回路(例えば図4中又は図5中のスタートアップ回路31)は、外部から与えられる停止コマンドにより電源投入後の所定時間経過後に動作停止されることを特徴とするものである。
このような構成によれば、電源投入後にスタートアップ回路がバイアス回路を安定して起動でき、その後に動作停止に移行できるため、全差動入力オペアンプの増幅動作に影響せずに低消費電流化が図られる。
前記スタートアップ回路(例えば図4中又は図5中のスタートアップ回路31)は、外部から与えられる停止コマンドにより電源投入後の所定時間経過後に動作停止されることを特徴とするものである。
このような構成によれば、電源投入後にスタートアップ回路がバイアス回路を安定して起動でき、その後に動作停止に移行できるため、全差動入力オペアンプの増幅動作に影響せずに低消費電流化が図られる。
〔発明3〕 発明3のクーロンカウンタは、
前記カウント回路及び前記記憶回路を含むロジック回路(例えば図3中のロジック回路10)と、前記ロジック回路による動作処理のタイミングを指示するクロック信号(例えば図3中のCLOCK)を生成する発振回路と、を備え、
前記ロジック回路は、前記クロック信号のカウント値に基づいて前記スタートアップ回路(例えば図4中のスタートアップ回路31)に対する前記停止コマンドを生成出力することを特徴とするものである。
このような構成によれば、クーロンカウンタの構成部分のみで有効に低消費電流化が図られる。
前記カウント回路及び前記記憶回路を含むロジック回路(例えば図3中のロジック回路10)と、前記ロジック回路による動作処理のタイミングを指示するクロック信号(例えば図3中のCLOCK)を生成する発振回路と、を備え、
前記ロジック回路は、前記クロック信号のカウント値に基づいて前記スタートアップ回路(例えば図4中のスタートアップ回路31)に対する前記停止コマンドを生成出力することを特徴とするものである。
このような構成によれば、クーロンカウンタの構成部分のみで有効に低消費電流化が図られる。
〔発明4〕 発明4のクーロンカウンタは、
前記カウント回路及び前記記憶回路を含むロジック回路(例えば図3中のロジック回路10)を備え、
前記ロジック回路は、前記バイアス回路(例えば図5中のバイアス回路32)の起動後のバイアス電圧(例えば図5中のバイアス電圧VB)の帰還信号に応じて前記スタートアップ回路(例えば図5中のスタートアップ回路31)に対する前記停止コマンドを生成出力することを特徴とするものである。
このような構成によっても、先の発明3の場合と同様にクーロンカウンタの構成部分のみで有効に低消費電流化が図られる。
前記カウント回路及び前記記憶回路を含むロジック回路(例えば図3中のロジック回路10)を備え、
前記ロジック回路は、前記バイアス回路(例えば図5中のバイアス回路32)の起動後のバイアス電圧(例えば図5中のバイアス電圧VB)の帰還信号に応じて前記スタートアップ回路(例えば図5中のスタートアップ回路31)に対する前記停止コマンドを生成出力することを特徴とするものである。
このような構成によっても、先の発明3の場合と同様にクーロンカウンタの構成部分のみで有効に低消費電流化が図られる。
〔発明5〕 発明5のクーロンカウンタは、
前記ロジック回路(例えば図3中のロジック回路10)は、前記クーロンカウンタにおけるオフセット値の測定を行わせるオフセット測定コマンドを生成出力すると共に、電源投入後の前記オフセット値の測定前に前記停止コマンドを前記スタートアップ回路(例えば図4中又は図5中のスタートアップ回路31)へ送出する(例えば図6中のスタートアップ回路とオフセット測定との関係)ことを特徴とするものである。
このような構成によれば、電源投入後のオフセット値の測定前にスタートアップ回路がバイアス回路を安定して起動した後に動作停止されるため、低消費電流化を図った上で的確に精度良くオフセット値の測定を行うことができる。
前記ロジック回路(例えば図3中のロジック回路10)は、前記クーロンカウンタにおけるオフセット値の測定を行わせるオフセット測定コマンドを生成出力すると共に、電源投入後の前記オフセット値の測定前に前記停止コマンドを前記スタートアップ回路(例えば図4中又は図5中のスタートアップ回路31)へ送出する(例えば図6中のスタートアップ回路とオフセット測定との関係)ことを特徴とするものである。
このような構成によれば、電源投入後のオフセット値の測定前にスタートアップ回路がバイアス回路を安定して起動した後に動作停止されるため、低消費電流化を図った上で的確に精度良くオフセット値の測定を行うことができる。
〔発明6〕 発明6のクーロンカウンタは、
前記ロジック回路(例えば図3中のロジック回路10)は、前記クーロンカウンタにおけるオフセット値の測定を行わせるオフセット測定コマンドを生成出力すると共に、電源投入後の前記オフセット値の測定後に前記停止コマンドを前記スタートアップ回路(例えば図4中又は図5中のスタートアップ回路31)へ送出する(例えば図7中のスタートアップ回路とオフセット測定との関係)ことを特徴とするものである。
このような構成によれば、電源投入後のオフセット値の測定時にスタートアップ回路を動作停止してしまうと、バイアス回路から全差動入力オペアンプへ印加するバイアス電圧が揺らいでしまうことに伴い、増幅動作が不安定になってしまうことを回避でき、オフセット値の測定に悪影響を及ぼすことなく、オフセット値の測定後にスタートアップ回路を動作停止して低消費電流化を図った上で的確に精度良くオフセット値の測定を行うことができる。
前記ロジック回路(例えば図3中のロジック回路10)は、前記クーロンカウンタにおけるオフセット値の測定を行わせるオフセット測定コマンドを生成出力すると共に、電源投入後の前記オフセット値の測定後に前記停止コマンドを前記スタートアップ回路(例えば図4中又は図5中のスタートアップ回路31)へ送出する(例えば図7中のスタートアップ回路とオフセット測定との関係)ことを特徴とするものである。
このような構成によれば、電源投入後のオフセット値の測定時にスタートアップ回路を動作停止してしまうと、バイアス回路から全差動入力オペアンプへ印加するバイアス電圧が揺らいでしまうことに伴い、増幅動作が不安定になってしまうことを回避でき、オフセット値の測定に悪影響を及ぼすことなく、オフセット値の測定後にスタートアップ回路を動作停止して低消費電流化を図った上で的確に精度良くオフセット値の測定を行うことができる。
〔発明7〕 発明7のクーロンカウンタの内部電源制御方法は、
検出抵抗の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタにあって、前記入力電圧を第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を第2のキャパシタで積分した電圧値を増幅して出力電圧として出力する全差動入力オペアンプへ印加する駆動用のバイアス電圧の生成用に起動電圧を印加する際、前記バイアス電圧の生成後に前記起動電圧の印加を停止することを特徴とするものである。
このような手法によれば、駆動用のバイアス電圧の生成が安定してからは起動電圧を使用しないため、電源投入後の十分な低消費電流化が図られる。
検出抵抗の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタにあって、前記入力電圧を第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を第2のキャパシタで積分した電圧値を増幅して出力電圧として出力する全差動入力オペアンプへ印加する駆動用のバイアス電圧の生成用に起動電圧を印加する際、前記バイアス電圧の生成後に前記起動電圧の印加を停止することを特徴とするものである。
このような手法によれば、駆動用のバイアス電圧の生成が安定してからは起動電圧を使用しないため、電源投入後の十分な低消費電流化が図られる。
〔発明8〕 発明8のクーロンカウンタの内部電源制御方法は、
前記起動電圧の印加の停止は、前記クーロンカウンタにおけるオフセット測定前又はオフセット測定後に行われることを特徴とするものである。
このような手法によれば、起動電圧の印加停止のタイミングをオフセット値の測定に悪影響が出ないようにオフセット測定前又はオフセット測定後にしているため、精度良くオフセット値の測定が行われるようになる。
前記起動電圧の印加の停止は、前記クーロンカウンタにおけるオフセット測定前又はオフセット測定後に行われることを特徴とするものである。
このような手法によれば、起動電圧の印加停止のタイミングをオフセット値の測定に悪影響が出ないようにオフセット測定前又はオフセット測定後にしているため、精度良くオフセット値の測定が行われるようになる。
以下、本発明の実施の形態を添付図面を参照して説明する。
(実施形態)
図1は、本発明の実施形態に係るクーロンカウンタ100と、クーロンカウンタ100の適用対象となるシステムSとの関係を示す概念図である。図1において、クーロンカウンタ100の適用対象となるシステムSは、例えば、ノート型パソコン、携帯電話又はゲーム機等の電子機器である。このようなシステムSには、例えば、リチウムイオン電池等の充放電可能な2次電池が着脱可能に装着されている。
(実施形態)
図1は、本発明の実施形態に係るクーロンカウンタ100と、クーロンカウンタ100の適用対象となるシステムSとの関係を示す概念図である。図1において、クーロンカウンタ100の適用対象となるシステムSは、例えば、ノート型パソコン、携帯電話又はゲーム機等の電子機器である。このようなシステムSには、例えば、リチウムイオン電池等の充放電可能な2次電池が着脱可能に装着されている。
図1に示すように、クーロンカウンタ100は検出抵抗(以下、センス抵抗)Rsと、センス抵抗Rsの両端に生じる電位差を入力電圧とし、この入力電圧に比例したカウント値を出力するIC部50とを備える。これらのうち、センス抵抗Rsは2次電池に流れ込む又は2次電池から流れ出す電流(即ち、充放電の電流)を検出するための抵抗素子であり、その一端が例えばシステムS側の2次電池に接続され、その他端が例えば接地電位に接続されている。
また、IC部50には2つの入力端子Vin+、Vin−が設けられており、これら入力端子Vin+、Vin−がそれぞれセンス抵抗Rsの両端に接続されている。センス抵抗Rsに充放電の電流が流れると、電流の向きと大きさに応じて入力端子Vin+、Vin−間に電位差(即ち、入力電圧)が生じる。つまり、センス抵抗Rsにより、充放電の電流が入力電圧に変換される。そして、この入力電圧に比例して、IC部50から例えば13ビットのカウント値が出力される。
図2は、入力電圧とカウント値との関係を示す図である。図2において、その縦軸はIC部50への入力電圧を示し、その横軸はIC部50から出力される13ビットのカウント値を示す。図2の直線aに示すように、入力電圧とカウント値は例えば右肩上がりの比例関係にある。ここで、入力電圧は、基準電圧発生回路の基準電圧VREFによって、例えば最大値50mV、最小値−50mVにそれぞれ設定されており、入力電圧が最大値をとるときのカウント値は8192(=213)に設定され、最小値をとるときのカウント値は−8192に設定されている。また、正の入力電圧は例えば放電流がセンス抵抗Rsに流れていることを示し、負の入力電圧は例えば充電流がセンス抵抗Rsに流れていることを示す。このように、図1に示したセンス抵抗Rsに充放電の電流が流れると、IC部50から−8192〜+8192のカウント値が出力される。
ここで、入力電圧は、例えば基準電圧発生回路の基準電圧VREFによって、その値を一定の範囲に設定することが可能である。充放電の電流は、例えばセンス抵抗Rsの抵抗値を調整することによって、その値を測定可能な一定の範囲に設定することが可能である。クーロンカウンタ100が有するIC部50は、後述するように、全差動入力オペアンプ1とコンパレータ5とを有するが、これらの出力には通常オフセットが含まれる。ここで、オフセットとは、入力信号が0Vであるにも関わらず僅かに出力されてしまう電圧のことである。このため、図2の実線特性aに対する破線特性bに示されるように、オフセットが原因でIC部50から出力される内部カウント値にずれが生じる可能性がある。以下、この内部カウント値のずれを、オフセット値とも呼ぶ。オフセット値は、半導体チップの製造バラツキや、温度などにより変化する。
次に、IC部50の構成について説明する。
図3は、IC部50の回路構成を例示したブロック図である。図3に示すように、クーロンカウンタ100が有するIC部50は、例えば、スイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2と、第1のキャパシタとしてのサンプリング容量Cs1、Cs2と、第2のキャパシタとしての積分容量Ci1、Ci2と、全差動入力オペアンプ1と、基準電圧VREFを発生する基準電圧発生回路3と、比較回路としてのコンパレータ5と、ロジック回路10と、を備える。
このうち、スイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2と、サンプリング容量Cs1、Cs2と、積分容量Ci1、Ci2と、全差動入力オペアンプ1とは、スイッチト・キャパシタ方式の積分回路をなす。基準電圧発生回路3からの基準電圧VREFは、積分回路に印加される。
図3は、IC部50の回路構成を例示したブロック図である。図3に示すように、クーロンカウンタ100が有するIC部50は、例えば、スイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2と、第1のキャパシタとしてのサンプリング容量Cs1、Cs2と、第2のキャパシタとしての積分容量Ci1、Ci2と、全差動入力オペアンプ1と、基準電圧VREFを発生する基準電圧発生回路3と、比較回路としてのコンパレータ5と、ロジック回路10と、を備える。
このうち、スイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2と、サンプリング容量Cs1、Cs2と、積分容量Ci1、Ci2と、全差動入力オペアンプ1とは、スイッチト・キャパシタ方式の積分回路をなす。基準電圧発生回路3からの基準電圧VREFは、積分回路に印加される。
次に、これら各部の接続関係を説明する。図3に示すように、サンプリング容量Cs1の入力側(即ち、図中の左側)電極はスイッチA1を介して入力端子Vin+に接続されると共に、スイッチB1を介して入力端子Vin−に接続されている。また、この入力側電極はスイッチC1を介して基準電圧発生回路3のX端子に接続されると共に、スイッチD1を介して基準電圧発生回路3のY端子に接続されている。また、サンプリング容量Cs1の出力側(即ち、図中の右側)電極は全差動入力オペアンプ1の正(+)入力端子に接続されると共に、スイッチS1を介して基準値を示すコモン電圧(以下、VCMと呼ぶ)に接続されている。なお、VCMは例えば1Vである。
サンプリング容量Cs2の入力側電極はスイッチA2を介して入力端子Vin−に接続されると共に、スイッチB2を介して入力端子Vin+に接続されている。また、この入力側電極はスイッチD2を介して基準電圧発生回路3のX端子に接続されると共に、スイッチC2を介して基準電圧発生回路3のY端子に接続されている。また、サンプリング容量Cs2の出力側電極は全差動入力オペアンプ1の負(−)入力端子に接続されると共に、スイッチS2を介してVCMに接続されている。
なお、これらスイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2は、例えば、MOS電界効果トランジスタからなり、そのオン・オフはロジック回路10から出力される制御信号により行われる。
積分容量Ci1は、その入力側電極が全差動入力オペアンプ1の正入力端子に接続されると共に、その出力側電極がスイッチI1を介して全差動入力オペアンプ1の負出力端子に接続されている。積分容量Ci2は、その入力側電極が全差動入力オペアンプ1の負入力端子に接続されると共に、その出力側電極がスイッチI2を介して全差動入力オペアンプ1の正出力端子に接続されている。さらに、積分容量Ci1、Ci2の両端には放電用のスイッチR1、R2がそれぞれ接続されている。
積分容量Ci1は、その入力側電極が全差動入力オペアンプ1の正入力端子に接続されると共に、その出力側電極がスイッチI1を介して全差動入力オペアンプ1の負出力端子に接続されている。積分容量Ci2は、その入力側電極が全差動入力オペアンプ1の負入力端子に接続されると共に、その出力側電極がスイッチI2を介して全差動入力オペアンプ1の正出力端子に接続されている。さらに、積分容量Ci1、Ci2の両端には放電用のスイッチR1、R2がそれぞれ接続されている。
全差動入力オペアンプ1の負出力端子及び正出力端子はそれぞれコンパレータ5に接続されており、負出力端子側の電位Vout−がコンパレータ5の入力端子In+に入力され、正出力端子側の電位Vout+がコンパレータ5の入力端子In−に入力されるようになっている。さらに、コンパレータ5はロジック回路10に接続し、コンパレータ5の出力端子Qから出力される第1の信号としての信号Qと、コンパレータ5の出力端子QBから出力される第2の信号としての信号QBとがそれぞれロジック回路10に入力されるようになっている。また、図示しないが、発振回路もロジック回路10に接続されており、発振回路で生成されるクロック(CLOCK)信号がロジック回路10に入力されるようになっている。因みに、IC部50におけるロジック回路10を除く構成部分は、後述するように信号処理上において、A/D(アナログ/デジタル)変換を行うものであるため、A/D変換回路とみなすことができる。
即ち、基準電圧発生回路3は、積分回路と直接的に繋がっておらず、基準電圧発生回路3とスイッチC1、D2及びスイッチC2、D1との間にはセレクタが介在されており、このセレクタが信号Q、QBの状態に応じて基準電圧発生回路3からの基準電圧VREFを切り替えてX端子、Y端子に印加する。したがって、基準電圧発生回路3からの基準電圧VREFは、積分回路に断続的に印加される。また、全差動入力オペアンプ1から出力される電圧は、VCMを軸として対称に出力される。コンパレータ5では、全差動入力オペアンプ1の負出力が正出力より大きい場合に信号Qを出力し、逆の場合には信号QBを出力する。
ところで、全差動入力オペアンプ1には、駆動用のバイアス電圧を生成するバイアス回路と、バイアス回路を起動するスタートアップ回路(キック回路とも呼ばれる)とが備えられている。バイアス回路は、全差動入力オペアンプ1を駆動するバイアス電圧を印加するために基本動作上欠かせないものである。しかし、バイアス回路を起動するための起動電圧を印加するスタートアップ回路の方は、電源投入後にバイアス回路が安定動作するまでの初期動作時間において必要であるものの、実際にはバイアス回路の安定動作以降も電源電圧を印加して動作継続させているため、ここでの消費電流が約5μAとIC部50全体のほぼ10%にもなって浪費されている。
そこで、本実施例では、全差動入力オペアンプ1内のバイアス回路に付設されるスタートアップ回路での消費電流の浪費を改善し、バイアス回路が安定動作した後はスタートアップ回路を動作停止させるようにする。
そこで、本実施例では、全差動入力オペアンプ1内のバイアス回路に付設されるスタートアップ回路での消費電流の浪費を改善し、バイアス回路が安定動作した後はスタートアップ回路を動作停止させるようにする。
図4は、全差動入力オペアンプ1に備えられるスタートアップ回路31を持つバイアス回路32の一例を示したブロック図である。
ここでは、バイアスオン状態でスタートアップ回路31がバイアス回路32へ起動電圧を印加し、この起動電圧で立ち上げられたバイアス回路32が全差動入力オペアンプ1を駆動するためのバイアス電圧VBを生成出力する様子を示している。バイアス回路32が安定動作した後にスタートアップ回路31を動作停止させるためには、例えばスタートアップ回路31を外部から与えられる停止コマンドにより電源投入後の所定時間経過後に動作停止されるように制御すれば良い。このような制御を行えば、電源投入後にスタートアップ回路31がバイアス回路32を安定して起動でき、その後に動作停止に移行させて全差動入力オペアンプ1の増幅動作に影響せずに低消費電流化を図ることができる。
ここでは、バイアスオン状態でスタートアップ回路31がバイアス回路32へ起動電圧を印加し、この起動電圧で立ち上げられたバイアス回路32が全差動入力オペアンプ1を駆動するためのバイアス電圧VBを生成出力する様子を示している。バイアス回路32が安定動作した後にスタートアップ回路31を動作停止させるためには、例えばスタートアップ回路31を外部から与えられる停止コマンドにより電源投入後の所定時間経過後に動作停止されるように制御すれば良い。このような制御を行えば、電源投入後にスタートアップ回路31がバイアス回路32を安定して起動でき、その後に動作停止に移行させて全差動入力オペアンプ1の増幅動作に影響せずに低消費電流化を図ることができる。
具体的に云えば、クーロンカウンタ100には、ロジック回路10による動作処理のタイミングを指示するクロック信号CLOCKを生成する発振回路が備えられているので、これを利用すれば、ロジック回路10が発振回路からのクロック信号CLOCKのカウント値(例えば5カウント後)に基づいてスタートアップ回路31に対する停止コマンドを生成出力する(例えばバイアスオン状態のバイアスオン信号がHであればこれをLとしてロジック回路10からスタートアップ回路31へ送出する場合を例示できる)構成とすれば良い。この構成であれば、クーロンカウンタ100の構成部分のみで有効に低消費電流化を図ることができる。
図5は、全差動入力オペアンプ1に備えられるスタートアップ回路31を持つバイアス回路32の他例を示したブロック図である。
ここでも、バイアスオン状態でスタートアップ回路31がバイアス回路32へ起動電圧を印加し、この起動電圧で立ち上げられたバイアス回路32が全差動入力オペアンプ1を駆動するためのバイアス電圧VBを生成出力する様子を示しており、図4で説明した場合と同様な制御を行うものである。
ここでも、バイアスオン状態でスタートアップ回路31がバイアス回路32へ起動電圧を印加し、この起動電圧で立ち上げられたバイアス回路32が全差動入力オペアンプ1を駆動するためのバイアス電圧VBを生成出力する様子を示しており、図4で説明した場合と同様な制御を行うものである。
但し、ここではロジック回路10がバイアス回路32の起動後のバイアス電圧VBの帰還信号(フィードバック)に応じてスタートアップ回路31に対する停止コマンドを生成出力する(ここでもバイアスオン状態のバイアスオン信号がHであればこれをLとしてロジック回路10からスタートアップ回路31へ送出する場合を例示できる)構成となっている。この構成によっても、先の発明3の場合と同様にクーロンカウンタの構成部分のみで有効に低消費電流化を図ることができる。
図4で説明したクロックカウントによるロジック制御、或いは図5で説明したバイアスフィードバックによるロジック制御の何れによっても、電源投入後のバイアス回路32が安定動作した後にはスタートアップ回路31が動作停止されるため、約5μA分の消費電流が削減される。バイアス回路32の構成は、周知技術を適用できるので、ここでは詳述しないが、例えば電界効果トランジスタ(FET)を複数個組み合わせ、2V強から1V弱の範囲でバイアス電圧VBを生成出力できるものであれば良い。
ところで、ロジック回路10は、クーロンカウンタ100におけるオフセット値の測定を行わせる機能(オフセット値の測定自体は後文で詳述する)を持ち、このためにオフセット測定コマンドを生成出力する。しかし、電源投入後のオフセット値の測定時にスタートアップ回路31を動作停止してしまうと、バイアス回路32から全差動入力オペアンプ1へ印加するバイアス電圧VBが揺らいでしまうことに伴い、増幅動作が不安定になってしまう。
そこで、スタートアップ回路31を動作停止する場合、こうした問題を回避してオフセット値の測定に悪影響を及ぼすことがないタイミングを配慮する必要がある。
そこで、スタートアップ回路31を動作停止する場合、こうした問題を回避してオフセット値の測定に悪影響を及ぼすことがないタイミングを配慮する必要がある。
図6は、ロジック回路10によりオフセット値の測定前にスタートアップ回路31を動作停止する場合の処理動作を示したタイミングチャートである。
ここでは、電源投入後にスタートアップ回路31、バイアス回路32が順次立ち上げられ、スタートアップ回路31が立ち下げられて動作停止された後、オフセット測定が立ち上げにより行われて立ち下げにより終了することを示している。
ここでは、電源投入後にスタートアップ回路31、バイアス回路32が順次立ち上げられ、スタートアップ回路31が立ち下げられて動作停止された後、オフセット測定が立ち上げにより行われて立ち下げにより終了することを示している。
こうしたシーケンスをロジック回路10においてロジック制御により実行させる場合、ロジック回路10は、電源投入後のオフセット値の測定前に停止コマンドをスタートアップ回路31へ送出し、スタートアップ回路31を動作停止させてからIC部50のA/D変換部へオフセット値の測定を行わせるオフセット測定コマンドを送出するようにすれば良い。
このような構成によれば、電源投入後のオフセット値の測定前にスタートアップ回路31がバイアス回路32を安定して起動した後に動作停止されるため、低消費電流化を図った上で的確に精度良くオフセット値の測定を行うことができる。
このような構成によれば、電源投入後のオフセット値の測定前にスタートアップ回路31がバイアス回路32を安定して起動した後に動作停止されるため、低消費電流化を図った上で的確に精度良くオフセット値の測定を行うことができる。
図7は、ロジック回路10によりオフセット値の測定後にスタートアップ回路31を動作停止する場合の処理動作を示したタイミングチャートである。
ここでは、電源投入後にスタートアップ回路31、バイアス回路32が順次立ち上げられ、オフセット測定が立ち上げにより行われて立ち下げにより終了した後、スタートアップ回路31が立ち下げられて動作停止されることを示している。
こうしたシーケンスをロジック回路10においてロジック制御により実行させる場合、
ロジック回路10は、電源投入後にオフセット値の測定を行わせるオフセット測定コマンドをIC部50のA/D変換部へ送出した後、オフセット値の測定後に停止コマンドをスタートアップ回路31へ送出するようにすれば良い。
ここでは、電源投入後にスタートアップ回路31、バイアス回路32が順次立ち上げられ、オフセット測定が立ち上げにより行われて立ち下げにより終了した後、スタートアップ回路31が立ち下げられて動作停止されることを示している。
こうしたシーケンスをロジック回路10においてロジック制御により実行させる場合、
ロジック回路10は、電源投入後にオフセット値の測定を行わせるオフセット測定コマンドをIC部50のA/D変換部へ送出した後、オフセット値の測定後に停止コマンドをスタートアップ回路31へ送出するようにすれば良い。
このような構成によれば、オフセット値の測定に悪影響を及ぼすことなく、オフセット値の測定後にスタートアップ回路31を動作停止して低消費電流化を図った上で的確に精度良くオフセット値の測定を行うことができる。
何れにせよ、本実施形態のスタートアップ回路31やその関連部分のロジック回路10によるロジック制御機能は、バイアス回路32の安定動作後にスタートアップ回路31を動作停止させて低消費電流化させることを特徴としている。
何れにせよ、本実施形態のスタートアップ回路31やその関連部分のロジック回路10によるロジック制御機能は、バイアス回路32の安定動作後にスタートアップ回路31を動作停止させて低消費電流化させることを特徴としている。
図8は、IC部50に備えられるロジック回路10の回路構成を例示したブロック図である。図8に示すように、このロジック回路10は、カウント回路としての内部カウンタ11と、分周器13と、更新パルス発生器15と、CMR(Current Measurement Resistor)17と、演算回路18と、ACR(Accumulated Current Resistor)19と、オフセット値を保持するための記憶回路としてのレジスタ20と、を備える。CMR17とACR19は、例えば、それぞれが複数個のフリップフロップからなるレジスタである。また、レジスタ20も複数個のフリップフロップからなる。
図8に示すように、内部カウンタ11には、図示しない発振回路で生成されたCLOCK信号と、分周器13によりCLOCK信号が例えば2分周された(即ち、パルス幅が2倍に調整された)分周信号ClkDiv1と、CLOCK信号を基に更新パルス発生器で生成されたレジスタ更新パルス(以下、更新パルスと呼ぶ)と、コンパレータ5(図3参照)から出力される信号Q、QBが入力されるようになっている。
さらに、内部カウンタ11は、少なくとも3つ以上の出力端子を有し、第1の端子はCMR17に接続され、第2の端子は演算回路18を介してACR19に接続され、第3の端子はレジスタ20に接続されている。ここで、CMR17は、更新パルスが入力されたときに内部カウンタ11から出力される内部カウント値を「1回変換時間当たりのカウント値」として保持すると共に、その保持する値を出力するようになっている。また、演算回路18は、更新パルスが入力されたときに内部カウンタ11から出力される内部カウント値に所定の演算処理を行って演算値を出力する。ACR19は、この演算値を順次積算して「単位時間当たりのカウント値」を保持すると共に、その保持する値を出力するようになっている。なお、「1回変換時間当たりのカウント値」「単位時間当たりのカウント値」は、その両方とも2次電池の充放電状態を示すデータである。
また、レジスタ20は、例えば(1回変換時間当たりの)オフセット値を保持すると共に、その保持するオフセット値を出力するようになっている。このオフセット値は、CMR17から出力される「1回変換時間当たりのカウント値」と、ACR19から出力される「単位時間当たりのカウント値」のオフセット補正に用いられる。
また、レジスタ20は、例えば(1回変換時間当たりの)オフセット値を保持すると共に、その保持するオフセット値を出力するようになっている。このオフセット値は、CMR17から出力される「1回変換時間当たりのカウント値」と、ACR19から出力される「単位時間当たりのカウント値」のオフセット補正に用いられる。
次に、クーロンカウンタ100の動作例について説明する。
図9は、クーロンカウンタ100のIC部50が有するスイッチの動作例を示したタイミングチャートである。図9において、「CLKR」は図3に示したスイッチR1、R2のクロック動作を示し、「CLKA」はスイッチA1、A2のクロック動作を示し、「CLKB」はスイッチB1、B2のクロック動作を示し、「CLKC」はスイッチC1、C2のクロック動作を示し、「CLKD」はスイッチD1、D2のクロック動作を示し、「CLKS」はスイッチS1、S2のクロック動作を示し、「CLKI」はスイッチS1、S2のクロック動作を示す。また、「EN」はコンパレータ5に入力される出力制御信号(Enable)を示す。
図9は、クーロンカウンタ100のIC部50が有するスイッチの動作例を示したタイミングチャートである。図9において、「CLKR」は図3に示したスイッチR1、R2のクロック動作を示し、「CLKA」はスイッチA1、A2のクロック動作を示し、「CLKB」はスイッチB1、B2のクロック動作を示し、「CLKC」はスイッチC1、C2のクロック動作を示し、「CLKD」はスイッチD1、D2のクロック動作を示し、「CLKS」はスイッチS1、S2のクロック動作を示し、「CLKI」はスイッチS1、S2のクロック動作を示す。また、「EN」はコンパレータ5に入力される出力制御信号(Enable)を示す。
まず、図9のTiming(タイミング)1では、スイッチR1、R2がオンとなり、積分容量Ci1、Ci2の電荷が放電される。これにより、積分容量Ci1、Ci2の蓄積電荷は0(ゼロ)となる。なお、この放電操作は、クーロンカウンタによるカウント動作の開始前、即ち、リセット時にのみ行われる。
次に、Timing2では、スイッチA1、A2、S1、S2がオンとなり、他のスイッチは全てオフとなる。これにより、入力電圧のサンプリング動作が行われる。ここでは、サンプリング容量Cs1の入力側電極に入力端子Vin+の電位(以下、単にVin+)が印加され、その出力側電極にVCMが印加される。また、サンプリング容量Cs2の入力側電極に入力端子Vin−の電位(以下、単にVin−)が印加され、その出力側電極にVCMが印加される。これにより、サンプリング容量Cs1には(VCM−Vin+)に応じた電荷が蓄積され、サンプリング容量Cs2には(VCM−Vin−)に応じた電荷が蓄積される。また、全差動入力オペアンプ1の正入力端子と負入力端子にはそれぞれVCMが入力され、その負出力端子と正出力端子は積分容量Ci1、Ci2から電気的に離される。その結果、負出力端子側の電位Vout−と、正出力端子側の電位Vout+は共にVCMとなる。
次に、Timing2では、スイッチA1、A2、S1、S2がオンとなり、他のスイッチは全てオフとなる。これにより、入力電圧のサンプリング動作が行われる。ここでは、サンプリング容量Cs1の入力側電極に入力端子Vin+の電位(以下、単にVin+)が印加され、その出力側電極にVCMが印加される。また、サンプリング容量Cs2の入力側電極に入力端子Vin−の電位(以下、単にVin−)が印加され、その出力側電極にVCMが印加される。これにより、サンプリング容量Cs1には(VCM−Vin+)に応じた電荷が蓄積され、サンプリング容量Cs2には(VCM−Vin−)に応じた電荷が蓄積される。また、全差動入力オペアンプ1の正入力端子と負入力端子にはそれぞれVCMが入力され、その負出力端子と正出力端子は積分容量Ci1、Ci2から電気的に離される。その結果、負出力端子側の電位Vout−と、正出力端子側の電位Vout+は共にVCMとなる。
次に、Timing3では、スイッチB1、B2、I1、I2がオンとなり、他のスイッチは全てオフとなる。これにより、入力電圧の積分動作が行われる。ここでは、サンプリング容量Cs1の入力側電極にVin−が印加される。また、サンプリング容量Cs1の出力側電極はVCMから電気的に切り離される。その結果、サンプリング容量Cs1の出力側電極はVCM+(Vin−−Vin+)となり、この電位の変化に応じてサンプリング容量Cs1と積分容量Ci1との間で電荷が移動し、積分容量Ci1の入力側電極には(Vin+−Vin−)に比例した電圧V1が生じる。つまり、入力電圧に比例した電圧V1が積分容量Ci1に転送される。
また同時に、サンプリング容量Cs2の入力側電極にVin+が印加され、サンプリング容量Cs2の出力側電極はVCMから電気的に切り離される。その結果、サンプリング容量Cs2の出力側電極はVCM+(Vin+−Vin−)となり、この電位の変化に応じてサンプリング容量Cs2と積分容量Ci2との間で電荷が移動し、積分容量Ci2の入力側電極には(Vin−−Vin+)に比例した電圧−V1が生じる。つまり、電圧−V1が積分容量Ci2に転送される。
このような積分動作により、全差動入力オペアンプ1の負出力端子側には電圧V1が現れ、電位Vout−は「VCM+V1」となる。また同時に、全差動入力オペアンプ1の正出力端子側には−V1が現れ、電位Vout+は「VCM−V1」となる。
このような積分動作により、全差動入力オペアンプ1の負出力端子側には電圧V1が現れ、電位Vout−は「VCM+V1」となる。また同時に、全差動入力オペアンプ1の正出力端子側には−V1が現れ、電位Vout+は「VCM−V1」となる。
次に、Timing4では、スイッチC1、C2、S1、S2がオンとなり、他のスイッチは全てオフとなる。これにより、基準電圧VREFのサンプリング動作が行われる。この基準電圧VREFは、上述した基準電圧発生回路3から出力されるもので、動作上は端子X、Y間の電位差を示すものとなる。ここでは、基準電圧発生回路3が有するX端子の電位(以下、単に電位X)がサンプリング容量Cs1に印加されると共に、基準電圧発生回路3が有するY端子の電位(以下、単に電位Y)がサンプリング容量Cs2に印加される。また、全差動入力オペアンプ1の正入力端子と負入力端子にはそれぞれVCMが入力され、その出力側は積分容量Ci1、Ci2から電気的に離される。従って、負出力端子側の電位Vout−と、正出力端子側の電位Vout+は共にVCMとなる。
次に、Timing5では、スイッチD1、D2、I1、I2がオンとなり、他のスイッチは全てオフとなる。これにより、基準電圧VREFの積分動作が行われる。ここでは、サンプリング容量Cs1の入力側電極に電位Yが印加される。また、サンプリング容量Cs1の出力側電極はVCMから電気的に分離される。その結果、サンプリング容量Cs1の出力側電極はVCM+(Y−X)となり、この電位の変化に応じてサンプリング容量Cs1と積分容量Ci1との間で電荷が移動し、積分容量Ci1の入力側電極には基準電圧VREFP、VREFN(X−Y)に比例した電圧V2が生じる。この電圧V2が積分容量Ci1に転送される。
また同時に、サンプリング容量Cs2の入力側電極に電位Xが印加される。また、サンプリング容量Cs2の出力側電極はVCMから電気的に分離される。その結果、サンプリング容量Cs2の出力側電極はVCM+(X−Y)となり、この電位の変化に応じてサンプリング容量Cs2と積分容量Ci2との間で電荷が移動し、積分容量Ci2の入力側電極には(Y−X)に比例した電圧−V2が生じる。この電圧−V2が積分容量Ci2に転送される。
このような積分動作により、全差動入力オペアンプ1の負出力端子側には電圧V2が現れ、電位Vout−は「VCM+V1+V2」となる。また同時に、全差動入力オペアンプ1の正出力端子側には−V2が現れ、電位Vout+は「VCM−V1−V2」となる。以降は、Timing2〜4の動作を繰り返し行って、入力電圧を信号Q,QBに変換していく。
このような積分動作により、全差動入力オペアンプ1の負出力端子側には電圧V2が現れ、電位Vout−は「VCM+V1+V2」となる。また同時に、全差動入力オペアンプ1の正出力端子側には−V2が現れ、電位Vout+は「VCM−V1−V2」となる。以降は、Timing2〜4の動作を繰り返し行って、入力電圧を信号Q,QBに変換していく。
図10は、入力電圧の信号Q,QBへの変換方法を説明する図である。ここでは、より具体的な説明を行うために、図3に示したVin+を10mV、Vin−を0mVとする。また、基準電圧発生回路3は例えば基準電圧VREF=51.2mVの場合に端子Xと端子Yとの間の電位差を例えば51.2mV又は−51.2mVに切り替える機能を有するが、ここでは基準電圧発生回路3の機能の一例として、基準電圧VREFの電位差を示す端子Xの電位を50mV又は−50mVに切り替えることができ、端子Yの電位は0mVに固定するものとする。なお、図10では、「CLOCK」「CLKR」「CLKI」「EN」を示していないが、Timing2〜5におけるクロック動作は例えば図9の場合と同じである。
図10に示すように、まず、リセット(即ち、Timing1)後の最初のTiming2では、入力電圧のサンプリング動作が行われるので、Vout−はVCMとなっている。次に、Timing3では、サンプリング容量Cs1の出力側電極はVCM−10mVとなり、この−10mVの変化に応じてサンプリング容量Cs1と積分容量Ci1との間で電荷が移動し、積分容量Ci1の入力側電極には入力電圧10mVに比例した電圧“10”が生じる。これにより、Vout−はVCMから“10”上昇し、VCM+10となる。
またこのとき、コンパレータ5は、Vout−≧VCMとなっていることを確認して信号Qを出力すると共に、信号Qの出力を基準電圧発生回路3にフィードバックする。これにより、基準電圧発生回路3において、端子Xの電位は−50mVに設定される。
次に、Timing4では、基準電圧VREFのサンプリング動作が行われるので、Vout−は再びVCMとなる。そして、Timing5では、サンプリング容量Cs1の出力側電極はVCM+50mVとなり、この50mVの変化に応じてサンプリング容量Cs1と積分容量Ci1との間で電荷が移動し、積分容量Ci1の入力側電極には基準電圧−50mVに比例した電圧“−50”が生じる。これにより、Vout−はVCM+10に“−50”が足されて、VCM−40となる。
次に、Timing4では、基準電圧VREFのサンプリング動作が行われるので、Vout−は再びVCMとなる。そして、Timing5では、サンプリング容量Cs1の出力側電極はVCM+50mVとなり、この50mVの変化に応じてサンプリング容量Cs1と積分容量Ci1との間で電荷が移動し、積分容量Ci1の入力側電極には基準電圧−50mVに比例した電圧“−50”が生じる。これにより、Vout−はVCM+10に“−50”が足されて、VCM−40となる。
次に、2回目のTiming2では、Vout−は再びVCMとなる。そして、Timing3では、サンプリング容量Cs1の出力側電極はVCM−10mVとなり、積分容量Ci1の入力側電極には入力電圧10mVに比例した電圧“10”が生じる。これにより、Vout−はVCM−40から“10”上昇し、VCM−30となる。またこのとき、コンパレータ5は、Vout−<VCMとなっていることを確認して信号QBを出力すると共に、信号QBの出力を基準電圧発生回路3にフィードバックする。これにより、基準電圧発生回路3において、端子Xの電位は50mVに設定される。次に、Timing4では、基準電圧VREFのサンプリング動作が行われるので、Vout−は再びVCMとなる。そして、Timing5では、サンプリング容量Cs1の出力側電極はVCM−50mVとなり、積分容量Ci1の入力側電極には基準電圧50mVに比例した電圧“50”が生じる。これにより、Vout−はVCM−30に“50”が足されて、VCM+20となる。
以下同様の手順で、3回目、4回目とTiming2〜5を繰り返して、各回のTiming3のときのVout−をコンパレータ5でモニタする。そして、Timing3のときのVout−が、Vout−≧VCM、となっているときは、コンパレータ5から信号Qを出力する共に、基準電圧発生回路3の端子Xを−50mVに設定する。また、Timing3のときのVout−が、Vout−<VCM、となっているときは、コンパレータ5から信号QBを出すと共に、基準電圧発生回路3の端子Xを50mVに設定する。このように、コンパレータ5は、各回のTiming3のときのVout−をVCMを基準に2値化して、デジタル信号Q、QBを出力する。そして、出力された信号Q、QBはロジック回路10内で一定時間カウント(即ち、積算)されて、そのカウント値はオフセット補正された後で外部に出力される。
図11は、信号Q、QBのカウント方法を示す図である。図11において、分周信号ClkDiv1の1周期は例えば102μsec(≒0.8sec/8192、8192=213)に設定されている。また、更新パルスの1周期は例えば0.8sec(≒3600sec/4096、4096=212)に設定されており、1時間当たり約212回更新パルスが出力される。
図11において、内部カウンタ11は、ClkDiv1がLOW(ロウ)で、且つ、CLOCK信号が立ち下がるときに、信号Qの入力があれば+1をカウントし、信号QBの入力があれば−1をカウントする。そして、更新パルスの入力のタイミングで、内部カウンタ11は信号Q、QBを足した値(以下、内部カウント値)をCMR17とACR19の両方に向けて出力すると共に、内部カウント値をゼロ(0)にリセットする。例えば、図11では、更新パルスが入力されたときの内部カウント値の一例として6726を記載しているが、この内部カウント値(6726)がCMR17とACR19の両方に向けて同時に出力される。
なお、かりに、更新パルスが入力されてから次の更新パルスが入力されるまでの間に信号Qのみが内部カウンタ11に入力された場合は内部カウント値は例えば8192となる。その逆に、信号QBのみが内部カウンタ11に入力された場合は内部カウント値は例えば−8192となる。
上記のように、内部カウント値(6726)がCMR17とACR19の両方に向けて同時に出力されると、CMR17では、この内部カウント値を「1回変換時間当たりのカウント値」として保持する。ここで、1回変換時間とは、更新パルスが入力されてから次の更新パルスが入力されるまでの時間(即ち、更新パルスの1周期)のことである。CMR17により保持される「1回変換時間当たりのカウント値」は、図2に示したように1回変換時間当たりの充放電量を示しており、この値はオフセット補正された後で外部に出力される。
上記のように、内部カウント値(6726)がCMR17とACR19の両方に向けて同時に出力されると、CMR17では、この内部カウント値を「1回変換時間当たりのカウント値」として保持する。ここで、1回変換時間とは、更新パルスが入力されてから次の更新パルスが入力されるまでの時間(即ち、更新パルスの1周期)のことである。CMR17により保持される「1回変換時間当たりのカウント値」は、図2に示したように1回変換時間当たりの充放電量を示しており、この値はオフセット補正された後で外部に出力される。
また、ACR19に向けて出力される内部カウント値(6726)は、演算回路18によって演算処理されてからACR19に入力される。例えば、内部カウント値(6726)は演算回路によって4096(=212)で割り算され、小数点以下を切り捨てた値(例えば、整数1)がACR19に入力される。そして、ACR19は、更新パルスが入力されるたびに、このような整数値を足して「単位時間当たりのカウント値」として保持する。ここで、単位時間は任意に設定可能な時間であり、例えば、1回変換時間×4096回(≒0.8sec×4096≒1hour)である。ACR19により保持される「単位時間当たりのカウント値」は、図2に示したように単位時間当たりの充放電量を示しており、この値はオフセット補正された後で外部に出力される。
上述したクロックカウントによるロジック制御、或いはバイアスフィードバックによるロジック制御を受け、電源投入後のバイアス回路32が安定動作した後におけるオフセット測定前又はオフセット測定後にスタートアップ回路31が動作停止される構成の全差動入力オペアンプ1を用いた場合、オフセット測定自体には影響せずに低消費電流化を図ることができる。
即ち、本実施形態のクーロンカウンタ100の技術的要点は、全差動入力オペアンプ1へ印加する駆動用のバイアス電圧VBの生成用に起動電圧を印加する際、バイアス電圧VBの生成後に起動電圧の印加を停止するクーロンカウンタの内部電源制御方法であると換言できる。また、起動電圧の印加停止のタイミングをオフセット値の測定に悪影響が出ないようにオフセット測定前又はオフセット測定後にしているため、電源投入後の十分な低消費電流化が図られた上、精度良くオフセット値の測定が行われるようになる。
即ち、本実施形態のクーロンカウンタ100の技術的要点は、全差動入力オペアンプ1へ印加する駆動用のバイアス電圧VBの生成用に起動電圧を印加する際、バイアス電圧VBの生成後に起動電圧の印加を停止するクーロンカウンタの内部電源制御方法であると換言できる。また、起動電圧の印加停止のタイミングをオフセット値の測定に悪影響が出ないようにオフセット測定前又はオフセット測定後にしているため、電源投入後の十分な低消費電流化が図られた上、精度良くオフセット値の測定が行われるようになる。
次に、クーロンカウンタ100のオフセット値の測定方法について説明する。
図12は、クーロンカウンタ100のオフセット値の測定方法の一例を説明するために示した動作処理信号のタイミングチャートである。なお、図12では、「CLOCK」「「CLKR」「CLKI」「EN」を図示しないが、Timing2〜5におけるクロック動作は例えば図9と同じである。また、図12では、オフセット値の測定前から積分容量Ci1、Ci2にそれぞれ電荷が蓄積されている場合を例にVout−を示している。
図12は、クーロンカウンタ100のオフセット値の測定方法の一例を説明するために示した動作処理信号のタイミングチャートである。なお、図12では、「CLOCK」「「CLKR」「CLKI」「EN」を図示しないが、Timing2〜5におけるクロック動作は例えば図9と同じである。また、図12では、オフセット値の測定前から積分容量Ci1、Ci2にそれぞれ電荷が蓄積されている場合を例にVout−を示している。
図12に示すように、クーロンカウンタ100のオフセット値の測定を開始するときは、Timing1(即ち、積分容量Ci1、Ci2の放電操作)は行わないで、Timing2から始める。つまり、積分容量Ci1、Ci2に蓄積された電荷を保持したまま、オフセット値の測定を開始する。図12に示すように、Timing2では、スイッチS1、S2がオンとなり、他のスイッチA1、A2、B1、B2、C1、C2、D1、D2はオフとなる。これにより、サンプリング容量Cs1、Cs2の入力側電極はVin+、Vin−からそれぞれ電気的に離された状態となる。このとき、全差動入力オペアンプ1の負出力端子側の電位Vout−と、正出力端子側の電位Vout+はそれぞれVCMとなる。
次に、Timing3では、スイッチA1、A2、B1、B2、C1、C2、D1、D2、S1、S2がオフとなる。これにより、サンプリング容量Cs1、Cs2の入力側電極は、Vin+、Vin−からそれぞれ電気的に離された状態に維持され、これら入力側電極に電位の変化は生じない。即ち、オフセット測定時の入力電圧は0mVに設定される。その結果、積分容量Ci1、Ci2には入力電圧0mVがそれぞれ積分されることとなる。ここでは、オフセット値の測定前から積分容量Ci1、Ci2にそれぞれ電荷が蓄積されているため、Vout−はVCMより大きい、又は小さい値となる。例えば、Vout−はVCM−20となる。また、コンパレータ5は、Vout−<VCMとなっていることを確認して信号QBを出力すると共に、信号QBの出力を基準電圧発生回路3にフィードバックする。これにより、基準電圧発生回路3において、端子Xの電位は50mVに設定される。
次に、Timing4では、スイッチC1、C2、S1、S2がオンとなり、スイッチA1、A2、B1、B2、D1、D2がオフとなる。これにより、基準電圧VREFのサンプリング動作が行われ、Vout−は再びVCMとなる。そして、Timing5では、スイッチD1、D2がオンとなり、スイッチA1、A2、B1、B2、C1、C2、S1、S2がオフとなる。これにより、サンプリング容量Cs1の出力側電極はVCM−50mVとなり、積分容量Ci1の入力側電極には基準電圧50mVに比例した電圧“50”が生じる。その結果、Vout−はVCM−20に“50”が足されて、VCM+30となる。
次に、2回目のTiming2では、サンプリング容量Cs1、Cs2の入力側電極はVin+、Vin−からそれぞれ電気的に離された状態となり、Vout−とVout+は再びVCMとなる。次に、Timing3では、サンプリング容量Cs1、Cs2の入力側電極はVin+、Vin−からそれぞれ電気的に離された状態にあるため、積分容量Ci1、Ci2に入力電圧0mVがそれぞれ積分される。その結果、Vout−は例えばVCM+30となる。また、コンパレータ5は、Vout−≧VCMとなっていることを確認して信号Qを出力すると共に、信号Qの出力を基準電圧発生回路3にフィードバックする。これにより、基準電圧発生回路3において、端子Xの電位は−50mVに設定される。
次に、Timing4では、基準電圧VREFのサンプリング動作が行われるので、Vout−は再びVCMとなる。そして、Timing5では、サンプリング容量Cs1の出力側電極はVCM+50mVとなり、積分容量Ci1の入力側電極には基準電圧−50mVに比例した電圧“−50”が生じる。これにより、Vout−はVCM+30に“−50”が足されて、VCM−20となる。
以下同様の手順で、例えば、3回目、4回目〜8192回目までTiming2〜5を繰り返す。そして、8192回まで繰り返すことにより得られた信号Q(+1)、信号QB(−1)のカウント値が、1回変換時間当たりのオフセット値である。ここで、全差動入力オペアンプ1やコンパレータ5のオフセットが完全にゼロ、又は、ゼロに近い場合は、信号Qと信号QBがそれぞれ4096ずつカウントされ、オフセット値は0(=4096−4096)となる。また、全差動入力オペアンプ1やコンパレータ5のオフセットが大きいほど、オフセット値も大きくなる。このように、内部カウンタ11で測定されたオフセット値は、内部カウンタ11から出力されて、レジスタ20に保持される。
そして、上述したように、このオフセット値がCMR17から出力される「1回変換時間当たりのカウント値」と、ACR19から出力される「単位時間当たりのカウント値」とのオフセット補正に用いられる。
そして、上述したように、このオフセット値がCMR17から出力される「1回変換時間当たりのカウント値」と、ACR19から出力される「単位時間当たりのカウント値」とのオフセット補正に用いられる。
以下はクーロンカウンタ100のオフセット補正方法を説明する。まず、CMR17に対するオフセット補正方法について説明する。例えば、CMR17から出力される「1回変換時間当たりのカウント値」が6726で、そのときレジスタ20で保持されているオフセット値が10の場合は、オフセットの影響により信号Qが信号QBよりも10多くカウントされている。従って、オフセット補正として「1回変換時間当たりのカウント値」6726から10の減算を行う。これにより、オフセット補正後の「1回変換時間当たりのカウント値」は6716(=6726−10)となる。また逆に、CMR17から出力される「1回変換時間当たりのカウント値」が6726で、そのときレジスタ20で保持されているオフセット値が−10の場合は、信号Qが信号QBよりも10少なくカウントされているので、カウント値に対して10の加算を行う。これにより、オフセット補正後の「1回変換時間当たりのカウント値」は6736(=6726+10)となる。
次に、ACR19に対するオフセット補正方法について説明する。例えば、単位時間=1回変換時間(約0.8sec)×4096回に設定した場合、単位時間当たりのオフセット値は、(1回変換時間当たりの)オフセット値を4096で割り算し、その値を4096回積算した値となる。つまり、「単位時間当たりのオフセット値」=「1回変換時間当たりのオフセット値」となる。従って、例えば、ACR19から出力される「単位時間当たりのカウント値」が6803で、そのときレジスタ20で保持されているオフセット値が10の場合は、カウント値に対して10の減算を行う。これにより、オフセット補正後の「単位時間当たりのカウント値」は6793(=6803−10)となる。また逆に、ACR19から出力される「単位時間当たりのカウント値」が6803で、そのときレジスタ20で保持されているオフセット値が−10の場合は、カウント値に対して10の加算を行う。これにより、オフセット補正後の「単位時間当たりのカウント値」は6813(=6803+10)となる。
なお、オフセット値は、半導体チップの製造バラツキや温度などにより変化する。従って、例えば、1回変換時間×1024回(≒0.8sec×1024≒15min)毎に、オフセット値の測定を行ってその値をレジスタ20に保持しておくことが好ましい。これにより、最新のオフセット値を「1回変換時間当たりのオフセット値」と「単位時間当たりのカウント値」とにそれぞれ反映させることができる。
以上のように、本発明の実施形態のクーロンカウンタ100によれば、特許文献1に開示された従来例とは異なり、コンパレータ5から出力される信号Q、QBの出力数(即ち、パルス数)は入力電圧に比例した数であり、センス抵抗Rsを流れる電流に比例した数である。このため、反転ブロックは不要であり、回路規模の縮小が可能である他、電源投入後の十分な低消費電流化を図ることができる。
以上のように、本発明の実施形態のクーロンカウンタ100によれば、特許文献1に開示された従来例とは異なり、コンパレータ5から出力される信号Q、QBの出力数(即ち、パルス数)は入力電圧に比例した数であり、センス抵抗Rsを流れる電流に比例した数である。このため、反転ブロックは不要であり、回路規模の縮小が可能である他、電源投入後の十分な低消費電流化を図ることができる。
また、特許文献1に開示された従来例では、1変換時間ごとに内部容量の両端をショートして放電させているため、1LSB(Least Significant Bit)以下の僅かな電池充放電電流を検知することはできない。これに対して、本発明の実施形態では、IC部50の動作開始時(即ち、Timing1のとき)に、積分容量Ci1、Ci2の両端を一度ショートさせるだけである。変換時間ごとに積分容量Ci1、Ci2の両端をショートさせる必要はない。従って、カウント動作中に1LSB以下の充放電の電流が流れていても、積分容量Ci1、Ci2に少しずつ電荷が溜まり続け、それが1LSB分の電荷まで溜まれば信号Q、QBのカウント値として出力される。このため、1LSB以下の僅かな電流も検知可能である。
さらに、クーロンカウンタ100のオフセット値の測定方法及びオフセット値の補正方法によれば、クーロンカウンタの構成部分の既存機能でバイアス回路の起動後にスタートアップ回路を動作停止するようにして電源投入後の十分な低消費電流化を図り、しかもその動作停止のタイミングをオフセット値の測定に悪影響が出ないようにオフセット測定前又はオフセット測定後にして精度良くオフセット値の測定が行われるようにした上、入力電圧が0Vのときのカウント値(即ち、オフセット値)を測定することができる他、レジスタ20によりオフセット値が保持されるので、コンパレータ5から出力されるカウント値に対してオフセット補正することができ、オフセット値を含まないカウント値を出力することができる。即ち、CMR17、ACR19から出力されるカウント値はオフセット値を含むが、その後、オフセット補正によりこれらのカウント値からオフセット値が取り除かれる。従って、誤差の少ないカウント値を最終的なカウント値として外部に出力することができる。
上記図12では、Timing2〜5の間、スイッチA1、A2、B1、B2をオフにして、オフセット値の測定を行う場合について説明した。しかしながら、オフセット値の測定方法はこれに限られることはない。例えば、図13に示すようなスイッチ操作により、オフセット値を測定しても良い。
上記図12では、Timing2〜5の間、スイッチA1、A2、B1、B2をオフにして、オフセット値の測定を行う場合について説明した。しかしながら、オフセット値の測定方法はこれに限られることはない。例えば、図13に示すようなスイッチ操作により、オフセット値を測定しても良い。
図13は、クーロンカウンタ100のオフセット値の測定方法の他例を説明するために示した処理信号のタイミングチャートである。なお、図13では、「CLOCK」「「CLKR」「CLKI」「EN」を図示しないが、Timing2〜5におけるクロック動作は例えば図9で説明した場合と同じである。また、図12と同様に、図13でも、オフセット値の測定前から積分容量Ci1、Ci2にそれぞれ電荷が蓄積されている場合を例にVout−を示している。
図13に示すように、オフセット値の測定はTiming2から始める。Timing2では、スイッチA1、A2、S1、S2がオンとなり、他のスイッチB1、B2、C1、C2、D1、D2はオフとなる。これにより、サンプリング容量Cs1、Cs2の入力側電極にはそれぞれVin+、Vin−が印加され、その出力側電極にはVCMが印加される。また、全差動入力オペアンプ1の負出力端子側の電位Vout−と、正出力端子側の電位Vout+はそれぞれVCMとなる。なお、図13に示すように、ここでは、Timing2からTiming3に移行するまでの短期間(例えば、20μsec)に、スイッチA1、A2はオンからオフとなる。
次に、Timing3では、スイッチA1、A2が再度オンとなり、スイッチB1、B2、C1、C2、D1、D2、S1、S2がオフとなる。このとき、サンプリング容量Cs1、Cs2の入力側電極にはVin+、Vin−が印加されるので、その電位はTiming1のときと同じ値となる。従って、サンプリングされる入力電圧は実質的に0mVとなり、積分容量Ci1、Ci2に入力電圧0mVがそれぞれ積分される。図13では、オフセット値の測定前から積分容量Ci1、Ci2にそれぞれ電荷が蓄積されている場合を想定しているので、Vout−は例えばVCM−20となる。また、コンパレータ5は、Vout−<VCMとなっていることを確認して信号QBを出力すると共に、信号QBの出力を基準電圧発生回路3にフィードバックする。これにより、基準電圧発生回路3において、端子Xの電位は50mVに設定される。
Timing4、5のスイッチ操作は図12で説明した場合と同じである。即ち、Timing4では、基準電圧VREFのサンプリング動作が行われるので、Vout−は再びVCMとなる。そして、Timing5では、サンプリング容量Cs1の出力側電極はVCM−50mVとなり、積分容量Ci1の入力側電極には基準電圧50mVに比例した電圧“50”が生じる。これにより、Vout−はVCM−20に“50”が足されて、VCM+30となる。
以下同様の手順で、例えば、2回目、3回目〜8192回目までTiming2〜5を繰り返す。上述した一例の場合と同様、Timing2のときのVout−がVout−≧VCMとなっているときは信号Qを出力すると共に、端子Xの電位を−50mVに設定する。また、Timing2のときのVout−がVout−<VCMとなっているときは信号QBを出力すると共に、端子Xの電位を50mVに設定する。そして、Timing2〜5を8192回まで繰り返すことにより得られた信号Q(+1)、信号QB(−1)のカウント値が、1回変換時間当たりのオフセット値である。
このように、図13のTiming2、3で、スイッチA1、A2を2回続けてオンすることにより、それぞれ入力電圧0mVを作り出している。従って、入力電圧0mV時のVout−を出力することができ、このときの信号Q,QBのカウント値をオフセット値として測定することができる。
このように、図13のTiming2、3で、スイッチA1、A2を2回続けてオンすることにより、それぞれ入力電圧0mVを作り出している。従って、入力電圧0mV時のVout−を出力することができ、このときの信号Q,QBのカウント値をオフセット値として測定することができる。
なお、先の図12を参照して説明したオフセット値の測定方法の一例と、図13を参照して説明したオフセット値の測定方法の他例は、基本的に、サンプリング容量Cs1、Cs2でサンプリングされる電圧を一定にすることで、システムSの側で電圧を制御しなくても、入力電圧0mVを作り出すという点で同じである。しかしながら、一例の方は他例の場合と比べて大きな利点がある。それは、一例の方では、センス抵抗Rsとサンプリング容量Cs1、Cs2との間は電気的に離れているので、サンプリング期間中にセンス抵抗Rsの両端の電位が変化した場合でも、サンプリング容量Cs1、Cs2の入力側電極には影響が生じないという点である。
即ち、他例の方では、Timing2(1回目のスイッチA1、A2をオン)とTiming3(2回目のスイッチA1、A2をオン)との間の僅かな時間に、センス抵抗Rsを流れる電流が変化すると、入力電圧が0mVから変化してしまう。このため、センス抵抗Rsを流れる電流の変化が大きい場合は、オフセット値を正確に測定することができない可能性がある。これに対して、一例の方では、センス抵抗Rsとサンプリング容量Cs1、Cs2との間は電気的に離れているので、センス抵抗Rsの電流変化に関わりなく、入力電圧を0mVに維持することができる。従って、オフセット値をより正しく測定することができる。
なお、オフセット値の測定方法の他例によりオフセット値を測定するステップと、測定されたオフセット値をレジスタ20で保持するステップと、入力電圧に応じてコンパレータ5から出力されるカウント値に対して、レジスタ20で保持されているオフセット値を反映させるステップとを含むようにオフセット値の補正を実行した場合においても、上述した一例で説明した場合と同様に、クーロンカウンタの構成部分の既存機能でバイアス回路32の起動後にスタートアップ回路31を動作停止するようにして電源投入後の十分な低消費電流化を図り、しかもその動作停止のタイミングをオフセット値の測定に悪影響が出ないようにオフセット測定前又はオフセット測定後にして精度良くオフセット値の測定が行われるようにした上、コンパレータ5から出力されるカウント値をオフセット補正することができ、オフセット補正された誤差の少ないカウント値を出力することができる。
1 全差動入力オペアンプ、3 基準電圧発生回路(VREF)、5 コンパレータ、10 ロジック回路、11 内部カウンタ、13 分周器、15 更新パルス発生器、17 CMR、18 演算回路、19 ACR、20 レジスタ、31 スタートアップ回路、32 バイアス回路、A1、A2、B1、B2、C1、C2、D1、D2、S1、S2、R1、R2、I1、I2 スイッチ、Cs1、Cs2 サンプリング容量、Ci1、Ci2 積分容量
Claims (8)
- 検出抵抗の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタであって、
スイッチ素子、第1のキャパシタ及び第2のキャパシタ、全差動入力オペアンプを有し、前記スイッチ素子が操作されることにより、前記入力電圧を前記第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を前記第2のキャパシタで積分した電圧値を前記全差動入力オペアンプで増幅して出力電圧として出力するスイッチト・キャパシタ方式の積分回路と、
前記積分回路から出力される前記出力電圧を基準値と比較して、前記出力電圧が前記基準値以上の場合は第1の信号を出力し、前記出力電圧が前記基準値未満の場合は第2の信号を出力する比較回路と、
前記比較回路から出力される前記第1の信号と前記第2の信号とを一定時間カウントしてその差を前記カウント値として出力するカウント回路と、
前記カウント値に含まれるオフセット値を保持する記憶回路と、を備えて構成され、
前記全差動入力オペアンプは、駆動用のバイアス電圧を生成するバイアス回路と、前記バイアス回路を起動するスタートアップ回路とを備え、前記スタートアップ回路は、前記バイアス回路へ起動電圧を印加して起動させた後に動作停止されることを特徴とするクーロンカウンタ。 - 前記スタートアップ回路は、外部から与えられる停止コマンドにより電源投入後の所定時間経過後に動作停止されることを特徴とする請求項1記載のクーロンカウンタ。
- 前記カウント回路及び前記記憶回路を含むロジック回路と、前記ロジック回路による動作処理のタイミングを指示するクロック信号を生成する発振回路と、を備え、
前記ロジック回路は、前記クロック信号のカウント値に基づいて前記スタートアップ回路に対する前記停止コマンドを生成出力することを特徴とする請求項2記載のクーロンカウンタ。 - 前記カウント回路及び前記記憶回路を含むロジック回路を備え、
前記ロジック回路は、前記バイアス回路の起動後の前記バイアス電圧の帰還信号に応じて前記スタートアップ回路に対する前記停止コマンドを生成出力することを特徴とする請求項2記載のクーロンカウンタ。 - 前記ロジック回路は、前記クーロンカウンタにおけるオフセット値の測定を行わせるオフセット測定コマンドを生成出力すると共に、電源投入後の前記オフセット値の測定前に前記停止コマンドを前記スタートアップ回路へ送出することを特徴とする請求項3又は4記載のクーロンカウンタ。
- 前記ロジック回路は、前記クーロンカウンタにおけるオフセット値の測定を行わせるオフセット測定コマンドを生成出力すると共に、電源投入後の前記オフセット値の測定後に前記停止コマンドを前記スタートアップ回路へ送出することを特徴とする請求項3又は4記載のクーロンカウンタ。
- 検出抵抗の両端に生じる電位差を入力電圧とし、前記入力電圧に比例したカウント値を出力するクーロンカウンタにあって、前記入力電圧を第1のキャパシタでサンプリングすると共に、サンプリングされた前記入力電圧に比例する電圧を第2のキャパシタで積分した電圧値を増幅して出力電圧として出力する全差動入力オペアンプへ印加する駆動用のバイアス電圧の生成用に起動電圧を印加する際、前記バイアス電圧の生成後に前記起動電圧の印加を停止することを特徴とするクーロンカウンタの内部電源制御方法。
- 前記起動電圧の印加の停止は、前記クーロンカウンタにおけるオフセット測定前又はオフセット測定後に行われることを特徴とする請求項7記載のクーロンカウンタの内部電源制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008073056A JP2009229165A (ja) | 2008-03-21 | 2008-03-21 | クーロンカウンタ、その内部電源制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008073056A JP2009229165A (ja) | 2008-03-21 | 2008-03-21 | クーロンカウンタ、その内部電源制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009229165A true JP2009229165A (ja) | 2009-10-08 |
Family
ID=41244747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008073056A Withdrawn JP2009229165A (ja) | 2008-03-21 | 2008-03-21 | クーロンカウンタ、その内部電源制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009229165A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8604775B2 (en) | 2010-10-18 | 2013-12-10 | Denso Corporation | Current detection device |
CN109389205A (zh) * | 2018-12-06 | 2019-02-26 | 四川云智慧安科技有限公司 | 无源振动计数器及其应用方法 |
-
2008
- 2008-03-21 JP JP2008073056A patent/JP2009229165A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8604775B2 (en) | 2010-10-18 | 2013-12-10 | Denso Corporation | Current detection device |
CN109389205A (zh) * | 2018-12-06 | 2019-02-26 | 四川云智慧安科技有限公司 | 无源振动计数器及其应用方法 |
CN109389205B (zh) * | 2018-12-06 | 2024-02-13 | 四川云智慧安科技有限公司 | 无源振动计数器及其应用方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7750612B2 (en) | Voltage-pulse converting circuit and charge control system | |
US6967611B2 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
CN107807511A (zh) | 校正设备和方法、校正设备制造方法和集成电路构造方法 | |
KR19990078450A (ko) | 전류 적산값 검출장치, 전류 검출 장치 및 이들을 이용한 전지팩 | |
TWI402492B (zh) | 電流式雙斜率溫度數位轉換裝置 | |
KR100763117B1 (ko) | 전압-주파수 변환 장치 및 전압-주파수 변환 장치의 기준전압 변경 방법 | |
JP2002118467A (ja) | A/d変換回路 | |
CN102832915B (zh) | 可编程上电复位*** | |
EP3852268A1 (en) | Oscillation circuit, chip, and electronic device | |
JP2006203369A (ja) | 電圧−周波数変換装置、電圧−周波数変換装置の基準電圧発生方法 | |
JPWO2012035882A1 (ja) | コンパレータ及びそれを備えるad変換器 | |
US7336213B2 (en) | Polarity independent precision measurement of an input voltage signal | |
JP5475047B2 (ja) | Ad変換回路 | |
WO2015043020A1 (zh) | 一种高精度电压检测电路及方法 | |
US20030169020A1 (en) | Battery charge monitor | |
JP5082952B2 (ja) | クーロンカウンタ、そのダイナミックレンジ可変方法 | |
JP2009229165A (ja) | クーロンカウンタ、その内部電源制御方法 | |
JP3543579B2 (ja) | 二次電池の充放電電流検出方法及び装置 | |
JP2002107428A (ja) | 電流/周波数コンバータおよびこれを内蔵する充電電池並びに充電電池パック | |
JP2008157917A (ja) | 容量差検出回路 | |
CN115296617A (zh) | 振荡电路及其控制方法 | |
JP2009222628A (ja) | クーロンカウンタ、その内部電源生成方法及びそれに適用される内部電源制御方法 | |
JP2009192465A (ja) | クーロンカウンタ、オフセット値の測定方法及びオフセット補正方法 | |
JP2003032117A (ja) | 積分型a/dコンバータ | |
TWI428609B (zh) | 電流感測電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110607 |