JP2009225438A - 発振装置 - Google Patents
発振装置 Download PDFInfo
- Publication number
- JP2009225438A JP2009225438A JP2009023025A JP2009023025A JP2009225438A JP 2009225438 A JP2009225438 A JP 2009225438A JP 2009023025 A JP2009023025 A JP 2009023025A JP 2009023025 A JP2009023025 A JP 2009023025A JP 2009225438 A JP2009225438 A JP 2009225438A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- oscillation
- output
- frequency divider
- bias voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】通信機などが必要とする発振装置の発振周波数範囲の広帯域化が、簡単な構成で精度よく行えるようにする。
【解決手段】8GHzから12GHzなどの第1の周波数帯域幅の可変範囲を持つ低位相雑音な発振手段と、発振手段の発振出力を分周する周波数分周器とを備える。発振手段が出力する発振信号の周波数と、周波数分周器で分周する分周比を制御して、周波数分周器の出力周波数を、発振手段の発振周波数以下の周波数で、第1の周波数帯域幅と同じかそれ以上の周波数帯域幅で可変設定される所望の周波数とする制御を行う。
【選択図】図4
【解決手段】8GHzから12GHzなどの第1の周波数帯域幅の可変範囲を持つ低位相雑音な発振手段と、発振手段の発振出力を分周する周波数分周器とを備える。発振手段が出力する発振信号の周波数と、周波数分周器で分周する分周比を制御して、周波数分周器の出力周波数を、発振手段の発振周波数以下の周波数で、第1の周波数帯域幅と同じかそれ以上の周波数帯域幅で可変設定される所望の周波数とする制御を行う。
【選択図】図4
Description
本発明は、各種通信装置などに適用可能な、制御電圧により発振周波数を可変設定することが可能な発振装置に関し、特に、発振周波数の可変範囲を拡大できる発振装置に関する。
発振周波数を可変設定可能な発振装置として、例えばLC型の電圧制御発振器が従来から各種開発されている。電圧制御発振器は、制御電圧によりコンデンサの容量値などを可変設定して、その可変設定された容量値に応じて、発振回路を構成するスイッチング素子の発振状態、すなわち発振周波数を制御する構成である。
電圧制御発振器は、一定の周波数範囲内では比較的発振信号の周波数精度が高く、例えば受信周波数や送信周波数を連続的に変化させる必要のある通信装置が必要とする発振器に、広く普及している。
電圧制御発振器は、一定の周波数範囲内では比較的発振信号の周波数精度が高く、例えば受信周波数や送信周波数を連続的に変化させる必要のある通信装置が必要とする発振器に、広く普及している。
特許文献1には、リング型の電圧制御発振器の一例についての記載がある。
ところで、近年、無線通信に利用される周波数帯域として、数GHzなどの非常に高い周波数帯域まで利用されるようになってきている。例えば、携帯電話端末として普及している無線通信端末では、1台の端末で、数百MHzから数GHzまでの広い周波数帯域で無線通信を行うようにしたものが存在する。
ところが、従来から通信機などに内蔵されているLC型の電圧制御発振器単体では、そのような広い周波数範囲の発振が困難であり、無理に発振周波数範囲を広げようとすると、発振信号の雑音特性が劣化する問題があった。このため、従来は例えば発振周波数範囲が異なる複数のLC型発振回路を備えて、広帯域化に対処していた。
このような複数の発振回路を備える構成は好ましくなく、1台の通信装置が備える発振回路が1つであれば、それだけ回路構成が簡単になるとともに、通信装置の消費電力も低減させることが可能でありこのましい。また、発振回路が1つであることは、発振回路に要する回路面積を削減するためにも好ましい。
このため、本願の発明者らは先に、電圧制御発振器の発振出力を、複数の分周器で分周し、その複数の分周器の出力を混合して、発振周波数範囲を広げる技術を提案した。
ところが、複数の分周器の出力を混合する構成とすると、混合器での混合時に不要帯域にも信号が出てしまう、いわゆるスプリアスが発生する問題があり、実利用上での大きな問題となっていた。また、無線通信には4相の発振出力が必要であるが、従来の構成では4相出力は困難であった。
このため、本願の発明者らは先に、電圧制御発振器の発振出力を、複数の分周器で分周し、その複数の分周器の出力を混合して、発振周波数範囲を広げる技術を提案した。
ところが、複数の分周器の出力を混合する構成とすると、混合器での混合時に不要帯域にも信号が出てしまう、いわゆるスプリアスが発生する問題があり、実利用上での大きな問題となっていた。また、無線通信には4相の発振出力が必要であるが、従来の構成では4相出力は困難であった。
本発明はかかる点に鑑みてなされたものであり、通信機などが必要とする発振装置の発振周波数範囲の広帯域化が、簡単な構成で精度よく行えるようにすることを目的とする。
本発明は、少なくとも第1の周波数からそれより高い第2の周波数までの第1の周波数帯域幅の可変範囲を持つ低位相雑音な発振手段と、発振手段の発振出力を分周する周波数分周器とを備える。
そして、発振手段が出力する発振信号の周波数と、周波数分周器で分周する分周比との双方の設定で、周波数分周器の出力周波数を、第1の周波数以下の周波数で、第1の周波数帯域幅と同じかそれ以上の周波数帯域幅で可変設定する。
そして、発振手段が出力する発振信号の周波数と、周波数分周器で分周する分周比との双方の設定で、周波数分周器の出力周波数を、第1の周波数以下の周波数で、第1の周波数帯域幅と同じかそれ以上の周波数帯域幅で可変設定する。
本発明によると、出力周波数を広い周波数範囲で連続的に可変させることが可能となる。
即ち、発振手段の発振周波数と、周波数分周器での分周比を適切に制御することで、出力周波数を可変させる範囲を適切に拡大することができ、発振手段の発振周波数を直接可変させる場合とは異なる、精度の高い発振信号が広い周波数範囲で得られるようになるという効果を有する。特にGHz帯などの高い周波数帯域において、連続した広い周波数範囲で、ノイズの少ない精度の高い周波数信号が得られるようになる。
即ち、発振手段の発振周波数と、周波数分周器での分周比を適切に制御することで、出力周波数を可変させる範囲を適切に拡大することができ、発振手段の発振周波数を直接可変させる場合とは異なる、精度の高い発振信号が広い周波数範囲で得られるようになるという効果を有する。特にGHz帯などの高い周波数帯域において、連続した広い周波数範囲で、ノイズの少ない精度の高い周波数信号が得られるようになる。
以下、本発明の一実施の形態を、添付図面を参照して説明する。なお、以下に説明する構成や処理は、本発明を適用する好適な実施の形態の例を示したものであり、本発明は以下に説明した構成に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変形や変更が可能である。
図1は、本実施の形態による発振装置の全体構成例を示した図である。
図1の構成について説明すると、LC型電圧制御発振器10を備え、そのLC型電圧制御発振器10に制御電圧を供給するための構成として、基準発振器11を備える。
図1の構成について説明すると、LC型電圧制御発振器10を備え、そのLC型電圧制御発振器10に制御電圧を供給するための構成として、基準発振器11を備える。
基準発振器11の発振出力は、比較器12に供給して、LC型電圧制御発振器10の出力信号を周波数分周器17で分周した信号と位相比較する。その位相比較した結果としての誤差信号を、フィルタ13で平滑化(平均化)し、そのフィルタ13が出力する電圧信号を、LC型電圧制御発振器10に制御電圧として供給する。従って、図1に示したLC型電圧制御発振器10とその周辺回路とで、PLL(Phase Locked Loop)が構成されることになる。なお、図1に示したPLLの構成は一例であり、例えばデジタル制御発振器を使ってデジタル回路化された、いわゆるデジタルPLL回路として構成してもよい。デジタルPLL回路の場合にはデジタル的に制御が行われ、上述した制御電圧は使用しない。
LC型電圧制御発振器10は、制御電圧により回路中のキャパシタンスの時定数が制御されて発振周波数が決まる電圧制御発振器である。キャパシタンスの代りに、インダクタンスの時定数を制御してもよい。或いは、キャパシタンスとインダクタンスの双方の時定数を制御する構成としてもよい。
ここでは、LC型電圧制御発振器10は、例えば相互に180°位相が異なる2相の発振信号が出力されるディファレンシャル発振器とする。あるいは、順に90°位相がずれた4相の発振信号が出力される発振器としてもよい。LC型電圧制御発振器10は、例えば数GHz程度の比較的高い周波数帯の信号を発振する発振器としてある。例えば、8GHzから12GHzの周波数帯を出力する電圧制御発振器として構成する。この8GHz〜12GHzの程度の周波数範囲のLC型電圧制御発振器は、ノイズの少ない比較的良好な特性が得られる構成とすることが可能である。
ここでは、LC型電圧制御発振器10は、例えば相互に180°位相が異なる2相の発振信号が出力されるディファレンシャル発振器とする。あるいは、順に90°位相がずれた4相の発振信号が出力される発振器としてもよい。LC型電圧制御発振器10は、例えば数GHz程度の比較的高い周波数帯の信号を発振する発振器としてある。例えば、8GHzから12GHzの周波数帯を出力する電圧制御発振器として構成する。この8GHz〜12GHzの程度の周波数範囲のLC型電圧制御発振器は、ノイズの少ない比較的良好な特性が得られる構成とすることが可能である。
LC型電圧制御発振器10の発振出力は、注入同期型周波数分周器20に供給して、必要により分周を行い、その分周された周波数信号を出力端子23,24に得る。注入同期型周波数分周器20は、リングオシュレータと称され、インバータ回路(CMOS型、CML型など)として構成でされる。この注入同期型周波数分周器20は、バイアス電圧入力端子25,26に得られる電圧値により、分周比が決まる周波数分周器である。注入同期型周波数分周器20は、インバータ回路(CMOS型、CML型など)として構成できる。
制御部30は、出力端子23,24から出力させる周波数に応じて、基準発振器11の発振周波数と、注入同期型周波数分周器20での分周比とを決めて、それぞれを対応した状態に制御する。この制御される発振周波数及び分周比は、例えば制御部30内に用意された出力周波数ごとのテーブル内の値を参照して決める。
制御部30は、出力端子23,24から出力させる周波数に応じて、基準発振器11の発振周波数と、注入同期型周波数分周器20での分周比とを決めて、それぞれを対応した状態に制御する。この制御される発振周波数及び分周比は、例えば制御部30内に用意された出力周波数ごとのテーブル内の値を参照して決める。
次に、図2を参照して、各構成要素の詳細構成の例について説明する。
図2は、LC型電圧制御発振器10と注入同期型周波数分周器20の詳細を示した図である。
図2に示すように、LC型電圧制御発振器10は、コイルL1,L2の接続中点に、電源電圧VDDを供給する。また、入力端子14に得られる発振周波数を制御する制御電圧Vcを、コンデンサC1,C2の接続中点に供給し、制御電圧VcによりコンデンサC1,C2の容量値を制御する。入力端子14に得られる制御電圧は、図1で説明したように、比較器12の位相比較誤差出力をフィルタ13で平滑化した信号である。コンデンサC1,C2は、可変容量コンデンサとして構成する。
図2は、LC型電圧制御発振器10と注入同期型周波数分周器20の詳細を示した図である。
図2に示すように、LC型電圧制御発振器10は、コイルL1,L2の接続中点に、電源電圧VDDを供給する。また、入力端子14に得られる発振周波数を制御する制御電圧Vcを、コンデンサC1,C2の接続中点に供給し、制御電圧VcによりコンデンサC1,C2の容量値を制御する。入力端子14に得られる制御電圧は、図1で説明したように、比較器12の位相比較誤差出力をフィルタ13で平滑化した信号である。コンデンサC1,C2は、可変容量コンデンサとして構成する。
そして、コイルL1の端部とコンデンサC1の端部とを共通に接続し、その接続点を、スイッチング素子Q1及びQ3を介して接地側に接続する。また、コイルL2の端部とコンデンサC2の端部とを共通に接続し、その接続点を、スイッチング素子Q2及びQ4を介して接地側に接続する。スイッチング素子Q1とスイッチング素子Q3との接続点と、スイッチング素子Q2とスイッチング素子Q4との接続点を導通させる。
さらに、コイルL1の端部とコンデンサC1の端部との接続点を、スイッチング素子Q2のゲートに接続し、コイルL2の端部とコンデンサC2の端部との接続点を、スイッチング素子Q1のゲートに接続する。
そして、スイッチング素子Q1の一端から第1の発振出力Vout1を出力端子15に得、スイッチング素子Q2の一端から第2の発振出力Vout2を出力端子16に得る。それぞれの発振出力Vout1,Vout2は、何れか一方又は双方を、注入同期型周波数分周器20の発振制御電圧として供給する。図2の構成では、出力端子11に得られる発振出力Vout1を、注入同期型周波数分周器20に供給する。
また、出力端子15に得られる第1の発振出力Vout1を、周波数分周器17に供給し、所定の分周比で分周された信号を比較器12に供給する。
そして、スイッチング素子Q1の一端から第1の発振出力Vout1を出力端子15に得、スイッチング素子Q2の一端から第2の発振出力Vout2を出力端子16に得る。それぞれの発振出力Vout1,Vout2は、何れか一方又は双方を、注入同期型周波数分周器20の発振制御電圧として供給する。図2の構成では、出力端子11に得られる発振出力Vout1を、注入同期型周波数分周器20に供給する。
また、出力端子15に得られる第1の発振出力Vout1を、周波数分周器17に供給し、所定の分周比で分周された信号を比較器12に供給する。
また本実施の形態によるLC型電圧制御発振器10は、スイッチング素子Q3のゲートに、電源Vaからのバイアス電圧を抵抗器R1を介して供給し、さらにスイッチング素子Q4のゲートに、電源Vbからのバイアス電圧を抵抗器R2を介して供給する構成としてある。
そして、スイッチング素子Q3のゲートと抵抗器R1との接続点と、第1の発振出力Vout1を得る出力端子15とを、コンデンサC3を介して接続する。同様に、スイッチング素子Q4のゲートと抵抗器R2との接続点と、第2の発振出力Vout2を得る出力端子16とを、コンデンサC4を介して接続する。
そして、スイッチング素子Q3のゲートと抵抗器R1との接続点と、第1の発振出力Vout1を得る出力端子15とを、コンデンサC3を介して接続する。同様に、スイッチング素子Q4のゲートと抵抗器R2との接続点と、第2の発振出力Vout2を得る出力端子16とを、コンデンサC4を介して接続する。
このように接続したLC型電圧制御発振器10は、スイッチング素子Q1とスイッチング素子Q2とで、交互にオンオフを繰り返す構成となり、そのオンオフする位相が相互に180°ずれて、それぞれの発振出力Vout1,Vout2が180°位相がずれた発振信号となる。従って、2相の発振出力が得られる発振器として構成される。
また、この図2に示したLC型電圧制御発振器10は、電源Va,Vbからのバイアス電圧を印加する構成としてあるが、その電源Va,Vbと、第1及び第2の発振出力Vout1,Vout2が得られる出力端子15,16とを、コンデンサC3,C4で接続した構成として、出力信号をバイアス側に帰還させる構成としたので、発振器10の発振出力の特性を良好なものとすることができる効果を有する。具体的には、スイッチング素子Q3,Q4での動作を飽和領域に持っていくことができ、安定した動作状態とすることができ、位相雑音特性を改善できる。
図2の構成の説明に戻ると、LC型電圧制御発振器10の発振出力Vout1又はVout2を、リングオシュレータである注入同期型周波数分周器20のインバータ21に、制御信号として供給する。図2の構成では、発振出力Vout1を供給する構成としてある。
次に、LC型電圧制御発振器10の出力が供給される注入同期型周波数分周器20の構成例を説明する。
図2に示した注入同期型周波数分周器20は、差動インバータを使用したリングオシュレータの例である。この例では2個の差動インバータ21,22を使用した構成としてある。
第1の差動インバータ41は、2つの入力端子21a,21bに得られる信号位相を反転させて、2つの出力端子21c,21dから出力させるものである。2つの出力端子21c,21dからの出力は、相互に位相が反転した信号である。
図2に示した注入同期型周波数分周器20は、差動インバータを使用したリングオシュレータの例である。この例では2個の差動インバータ21,22を使用した構成としてある。
第1の差動インバータ41は、2つの入力端子21a,21bに得られる信号位相を反転させて、2つの出力端子21c,21dから出力させるものである。2つの出力端子21c,21dからの出力は、相互に位相が反転した信号である。
この第1の差動インバータ21の出力端子21c,21dから出力される2つの信号を、第2の差動インバータ22に供給する。第2の差動インバータ22は、第1の差動インバータ21と同様の構成であり、2つの入力端子22a,22bに得られる信号位相を反転させて、2つの出力端子22c,22dから出力させるものである。
そして、第2の差動インバータ22の出力端子22cから出力される信号を、第1の差動インバータ21の入力端子21bに供給し、第2の差動インバータ22の出力端子22dから出力される信号を、第1の差動インバータ21の入力端子21aに供給する。
そして、第1の差動インバータ21の出力端子21c,21dに得られる2つの信号を、Iチャンネルの変調用(又は復調用)の発振出力として出力端子23に取り出す。また、第2の差動インバータ22の出力端子22c,22dに得られる2つの信号を、Qチャンネルの変調用(又は復調用)の発振出力として出力端子24に取り出す。
この出力端子23に得られる2つの信号と、出力端子24に得られる2つの信号との4つの信号は、それぞれ90°位相が異なる信号であり、4相出力の発振信号が得られることになる。
そして、第1の差動インバータ21の出力端子21c,21dに得られる2つの信号を、Iチャンネルの変調用(又は復調用)の発振出力として出力端子23に取り出す。また、第2の差動インバータ22の出力端子22c,22dに得られる2つの信号を、Qチャンネルの変調用(又は復調用)の発振出力として出力端子24に取り出す。
この出力端子23に得られる2つの信号と、出力端子24に得られる2つの信号との4つの信号は、それぞれ90°位相が異なる信号であり、4相出力の発振信号が得られることになる。
2つの差動インバータ21,22は、バイアス電圧入力端子25,26を備え、図1に示した制御部30からの指令で、このバイアス電圧入力端子25,26から各差動インバータ21,22に供給されるバイアス電圧値が決まる構成としてある。
本例の注入同期型周波数分周器20は、このバイアス電圧入力端子25,26から各差動インバータ21,22に供給されるバイアス電圧値に応じて、周波数分周器としての分周比が決まる構成である。なお、後述するようにこの注入同期型周波数分周器20は、分周器の一例を示したものであり、その他の構成の分周器を使用してもよい。
本例の注入同期型周波数分周器20は、このバイアス電圧入力端子25,26から各差動インバータ21,22に供給されるバイアス電圧値に応じて、周波数分周器としての分周比が決まる構成である。なお、後述するようにこの注入同期型周波数分周器20は、分周器の一例を示したものであり、その他の構成の分周器を使用してもよい。
図3は、バイアス電圧入力端子25,26から各差動インバータ21,22に供給されるバイアス電圧値と出力周波数との関係を説明するための図である。この例では、LC型電圧制御発振器10から8GHzの周波数信号を入力した場合の、注入同期型周波数分周器20の同期周波数である出力周波数を横軸に示し、縦軸に電力値を示す。
この図3の例では、バイアス電圧の設定によって、範囲Aの出力周波数になる場合と、範囲Bの出力周波数になる場合と、範囲Cの出力周波数になる場合とがある。
この図3の例では、バイアス電圧の設定によって、範囲Aの出力周波数になる場合と、範囲Bの出力周波数になる場合と、範囲Cの出力周波数になる場合とがある。
具体的には、8GHzの周波数信号を入力して、範囲Aの同期周波数となるようなバイアス電圧を設定したとき、4GHzの周波数を出力し、1/2分周器として機能する。
また、8GHzの周波数信号を入力して、範囲Bの同期周波数となるようなバイアス電圧を設定したとき、2.66GHzの周波数を出力し、1/3分周器として機能する。
さらに、8GHzの周波数信号を入力して、範囲Cの同期周波数となるようなバイアス電圧を設定したとき、2GHzの周波数を出力し、1/4分周器として機能する。
バイアス電圧の設定により、さらに別の分周比の分周器として機能させることもできる。
本実施の形態の場合には、この図3に示した3つの例である、1/2分周器として機能させるバイアス電圧と、1/3分周器として機能させるバイアス電圧と、1/4分周器として機能させるバイアス電圧とが選定できる構成としてある。
また、8GHzの周波数信号を入力して、範囲Bの同期周波数となるようなバイアス電圧を設定したとき、2.66GHzの周波数を出力し、1/3分周器として機能する。
さらに、8GHzの周波数信号を入力して、範囲Cの同期周波数となるようなバイアス電圧を設定したとき、2GHzの周波数を出力し、1/4分周器として機能する。
バイアス電圧の設定により、さらに別の分周比の分周器として機能させることもできる。
本実施の形態の場合には、この図3に示した3つの例である、1/2分周器として機能させるバイアス電圧と、1/3分周器として機能させるバイアス電圧と、1/4分周器として機能させるバイアス電圧とが選定できる構成としてある。
図4は、LC型電圧制御発振器10の発振周波数f0を8GHzから12GHzの周波数帯として、注入同期型周波数分周器20の分周比の設定で実現できる出力周波数の例を示したものである。
注入同期型周波数分周器20の分周比を1/2としたときには、4GHzから6GHzの周波数帯を発振するようになる。
注入同期型周波数分周器20の分周比を1/3としたときには、2.66GHzから4GHzの周波数帯を発振するようになる。
注入同期型周波数分周器20の分周比を1/4としたときには、2GHzから3GHzの周波数帯を発振するようになる。
従って、この3つの周波数帯を合わせることで、出力周波数として、2GHzから6GHzまで連続した可変周波数範囲が得られる。
注入同期型周波数分周器20の分周比を1/2としたときには、4GHzから6GHzの周波数帯を発振するようになる。
注入同期型周波数分周器20の分周比を1/3としたときには、2.66GHzから4GHzの周波数帯を発振するようになる。
注入同期型周波数分周器20の分周比を1/4としたときには、2GHzから3GHzの周波数帯を発振するようになる。
従って、この3つの周波数帯を合わせることで、出力周波数として、2GHzから6GHzまで連続した可変周波数範囲が得られる。
なお、LC型電圧制御発振器10の発振周波数f0を分周しないでそのまま使用する場合には、2GHzから12GHzまで周波数を可変させることができる。但し、この場合には6GHzから8GHzまでは連続していない。
また、図4に示すように、注入同期型周波数分周器20の分周出力を、図示しない別の分周器でさらに1/2分周又は1/4分周することで、1GHz程度までの周波数の信号が得られ、その分周処理を繰り返すことで、15MHzから6GHzまでの周波数帯で連続的に周波数を可変させることも可能である。
なお、図4に示した発振周波数と分周比との組み合わせは、好適な一例を示したものである。
例えば、LC型電圧制御発振器10の発振周波数の下限をf1、上限をf2とした場合、注入同期型周波数分周器20での分周比を1/4,1/5,1/6から選択できる構成とすることで、その注入同期型周波数分周器20の出力が、連続した周波数帯域となる。
例えば、f1=4GHz、f2=5GHzとして、注入同期型周波数分周器20で1/4分周することで、1GHz〜1.25GHzの出力範囲となる。また、注入同期型周波数分周器20で1/5分周することで、0.8GHz〜1GHzの出力範囲となる。さらに、リングオシュレータ20で1/6分周することで、0.66GHz〜0.83GHzの出力範囲となる。従って、結果的に0.66GHz〜1.25GHzの連続した出力範囲となる。
例えば、LC型電圧制御発振器10の発振周波数の下限をf1、上限をf2とした場合、注入同期型周波数分周器20での分周比を1/4,1/5,1/6から選択できる構成とすることで、その注入同期型周波数分周器20の出力が、連続した周波数帯域となる。
例えば、f1=4GHz、f2=5GHzとして、注入同期型周波数分周器20で1/4分周することで、1GHz〜1.25GHzの出力範囲となる。また、注入同期型周波数分周器20で1/5分周することで、0.8GHz〜1GHzの出力範囲となる。さらに、リングオシュレータ20で1/6分周することで、0.66GHz〜0.83GHzの出力範囲となる。従って、結果的に0.66GHz〜1.25GHzの連続した出力範囲となる。
なお、注入同期型周波数分周器20の分周比1/NのN値として、値が大きいものを使用すれば、間の比が小さくなり、LC型電圧制御発振器10の下限周波数f1と、上限周波数f2の周波数レンジの比率も小さくすることができる。
例えば、3GHz〜6GHzの発振出力を得る場合には、以下の例1、例2、例3が適用可能である。
例1)f1=8GHz、f2=12GHz、N=2,3
例2)f1=13.5GHz、f2=18GHz、N=3,4
例3)f1=19.2GHz、f2=24GHz、N=4,5
例えば、3GHz〜6GHzの発振出力を得る場合には、以下の例1、例2、例3が適用可能である。
例1)f1=8GHz、f2=12GHz、N=2,3
例2)f1=13.5GHz、f2=18GHz、N=3,4
例3)f1=19.2GHz、f2=24GHz、N=4,5
図5は、LC型電圧制御発振器10の別の構成例を示した図である。
この図5の例では、スイッチング素子Q1の一端から発振出力Vout1を得るために引き出した信号線に、複数のコンデンサC11,C12,C13,C14,C15の一端を接続し、各コンデンサC11,C12,C13,C14,C15の他端を、スイッチSW1,SW2,SW3,SW4,SW5で選択的に接地電位側に接続できる構成とする。同様に、スイッチング素子Q2の一端から発振出力Vout2を得るために引き出した信号線に、複数のコンデンサC11,C12,C13,C14,C15の一端を接続し、各コンデンサC11,C12,C13,C14,C15の他端を、スイッチSW1,SW2,SW3,SW4,SW5で選択的に接地電位側に接続できる構成とする。
各コンデンサC11,C12,C13,C14,C15の容量は、例えばコンデンサC11を容量Cとすると、コンデンサC12はその2倍の容量の2C、コンデンサC13はその4倍の4C、コンデンサC14はその8倍の8C、コンデンサC15はその16倍の16Cとする。
このようにしたことで、各スイッチSW1〜SW5のオンオフの組み合わせで、所望の容量値のコンデンサがLC型電圧制御発振器10の出力端子15,16に接続されることになる。その他の部分は、図2に示したLC型電圧制御発振器10と同様に構成する。この図5に示すLC型電圧制御発振器10を、図2に示したLC型電圧制御発振器10の代わりに使用してもよい。
この図5の例では、スイッチング素子Q1の一端から発振出力Vout1を得るために引き出した信号線に、複数のコンデンサC11,C12,C13,C14,C15の一端を接続し、各コンデンサC11,C12,C13,C14,C15の他端を、スイッチSW1,SW2,SW3,SW4,SW5で選択的に接地電位側に接続できる構成とする。同様に、スイッチング素子Q2の一端から発振出力Vout2を得るために引き出した信号線に、複数のコンデンサC11,C12,C13,C14,C15の一端を接続し、各コンデンサC11,C12,C13,C14,C15の他端を、スイッチSW1,SW2,SW3,SW4,SW5で選択的に接地電位側に接続できる構成とする。
各コンデンサC11,C12,C13,C14,C15の容量は、例えばコンデンサC11を容量Cとすると、コンデンサC12はその2倍の容量の2C、コンデンサC13はその4倍の4C、コンデンサC14はその8倍の8C、コンデンサC15はその16倍の16Cとする。
このようにしたことで、各スイッチSW1〜SW5のオンオフの組み合わせで、所望の容量値のコンデンサがLC型電圧制御発振器10の出力端子15,16に接続されることになる。その他の部分は、図2に示したLC型電圧制御発振器10と同様に構成する。この図5に示すLC型電圧制御発振器10を、図2に示したLC型電圧制御発振器10の代わりに使用してもよい。
図6は、差動インバータ21,22の回路構成例を示した図である。
図7の例では、電源電圧VDDをスイッチング素子Q11,Q12に供給し、その2つのスイッチング素子Q11,Q12を、相互にオンオフするように対向して接続する。また、入力端子に得られる2つの入力信号Vin1,Vin2を、それぞれスイッチング素子Q14,15のゲートに供給し、スイッチング素子Q14とスイッチング素子Q11との接続点から、一方の出力Vout1を得、スイッチング素子Q15とスイッチング素子Q12との接続点から、他方の出力Vout2を得る。スイッチング素子Q14及びQ15と接地電位部との間には、バイアス電圧Vbiasを供給するスイッチング素子Q16を接続する。
さらに、制御信号Vvco inを、スイッチング素子Q13のゲートに供給し、そのスイッチング素子Q13で発振を制御する構成とする。
図7の例では、電源電圧VDDをスイッチング素子Q11,Q12に供給し、その2つのスイッチング素子Q11,Q12を、相互にオンオフするように対向して接続する。また、入力端子に得られる2つの入力信号Vin1,Vin2を、それぞれスイッチング素子Q14,15のゲートに供給し、スイッチング素子Q14とスイッチング素子Q11との接続点から、一方の出力Vout1を得、スイッチング素子Q15とスイッチング素子Q12との接続点から、他方の出力Vout2を得る。スイッチング素子Q14及びQ15と接地電位部との間には、バイアス電圧Vbiasを供給するスイッチング素子Q16を接続する。
さらに、制御信号Vvco inを、スイッチング素子Q13のゲートに供給し、そのスイッチング素子Q13で発振を制御する構成とする。
この図6に示した構成の差動インバータ21,22を用意して、図2に示すように接続することで、リングオシュレータが構成される。
なお、図2の差動インバータ21,22による構成は、図7に示した個別のインバータによる接続構成と等価である。即ち、図7に示したインバータ31とインバータ33とで、第1の差動インバータ21が構成され、インバータ32とインバータ34とで、第2の差動インバータ22が構成され、図7に示すように順に接続した構成と見なすことができる。
以上説明した本実施の形態の発振装置として構成させることで、広帯域の電圧制御発振装置として良好に機能する。即ち、LC型電圧制御発振器と注入同期型周波数分周器とを組み合わせて、広い周波数帯域の発振信号を得る構成としたことで、以下に示す効果が得られる。
1)低雑音で、周波数可変範囲が広く、低消費電力であり、さらに回路規模が小さく小面積に構成できる。
2)単一の発振装置で幅広い発振周波数範囲が実現できる。
3)発振装置として構成された部品の面積を大幅に縮小できる。
4)発振信号の発生に必要な回路が減るので、消費電力を削減できる。
5)分周された信号などを混合する混合器(ミキサ)を利用していない構成のため、スプリアスが小さくなる。
6)広帯域の発振構成で、4相の発振信号を得ることができる。
7)LC型電圧制御発振器の出力信号を、コンデンサC3,C4を介してバイアス側に帰還させる構成としたことで、位相雑音特性を改善することができる。
8)出力端につくキャパシタンスが小さくなるため、高い周波数での発振が可能である。9)原発振器自体の周波数可変範囲を広くすることができる。
10)インダクタンスに対するキャパシタンスの比率が小さくなるため、位相雑音特性が改善する。
11)電流源のバイアスポイントを独自に調整することができるため、信号の帰還量と電流値をそれぞれ独自に設定できる。そのため、位相雑音特性を改善することができる。
12)発振器の面積は、インダクタの面積でほぼ決定するため、原発振器であるLC型電圧制御発振器の発振周波数が従来よりも高く、発振装置を構成する部品の面積を大幅に縮小できる。
1)低雑音で、周波数可変範囲が広く、低消費電力であり、さらに回路規模が小さく小面積に構成できる。
2)単一の発振装置で幅広い発振周波数範囲が実現できる。
3)発振装置として構成された部品の面積を大幅に縮小できる。
4)発振信号の発生に必要な回路が減るので、消費電力を削減できる。
5)分周された信号などを混合する混合器(ミキサ)を利用していない構成のため、スプリアスが小さくなる。
6)広帯域の発振構成で、4相の発振信号を得ることができる。
7)LC型電圧制御発振器の出力信号を、コンデンサC3,C4を介してバイアス側に帰還させる構成としたことで、位相雑音特性を改善することができる。
8)出力端につくキャパシタンスが小さくなるため、高い周波数での発振が可能である。9)原発振器自体の周波数可変範囲を広くすることができる。
10)インダクタンスに対するキャパシタンスの比率が小さくなるため、位相雑音特性が改善する。
11)電流源のバイアスポイントを独自に調整することができるため、信号の帰還量と電流値をそれぞれ独自に設定できる。そのため、位相雑音特性を改善することができる。
12)発振器の面積は、インダクタの面積でほぼ決定するため、原発振器であるLC型電圧制御発振器の発振周波数が従来よりも高く、発振装置を構成する部品の面積を大幅に縮小できる。
なお、ここまでの実施の形態で説明したLC型電圧制御発振器や注入同期型周波数分周器(リングオシュレータ)の構成例は、それぞれ好適な例を示したものであり、図示の構成に限定されるものではない。
また、上述した実施の形態では、注入同期型周波数分周器を構成するインバータのバイアス電圧の設定で分周比を設定する構成としたが、その他の構成の分周器として、分周比を切り換える構成としてもよい。例えば、分周比が1/2,1/3,1/4などの固定倍の分周器を複数用意して、スイッチで切り換えることで、所望の分周比を設定するようにしてもよい。また、分周器の回路の一部を切り換えて、1/2分周と1/3分周などを切り換える構成としてもよい。
10…LC型電圧制御発振器、11…基準発振器、12…比較器、13…フィルタ、14…制御電圧入力端子、15,16…出力端子、17…周波数分周器、20…注入同期型周波数分周器(リングオシュレータ)、21,22…インバータ、23…Iチャンネル発振信号出力端子、24…Qチャンネル発振信号出力端子、25,26…バイアス電圧入力端子、30…制御部、31,32,33,34…分周器
Claims (5)
- 少なくとも第1の周波数からそれより高い第2の周波数までの第1の周波数帯域幅の可変範囲を持つ低位相雑音な発振手段と、
前記発振手段の発振出力を分周する周波数分周器とを備え、
前記発振手段が出力する発振信号の周波数と、前記周波数分周器で分周する分周比との双方の設定で、前記周波数分周器の出力周波数を、前記第1の周波数以下の周波数で、前記第1の周波数帯域幅と同じかそれ以上の周波数帯域幅で連続的に可変設定することを特徴とする発振装置。 - 請求項1記載の発振装置において、
前記発振手段の前記第2の周波数は、前記第1の周波数から1.5倍以上高い周波数としたことを特徴とする発振装置。 - 請求項1又は2記載の発振装置において、
前記発振手段は、制御電圧によりインダクタンス及び/又はキャパシタンスの時定数が制御されて発振周波数が決まる電圧制御発振手段であることを特徴とする発振装置。 - 請求項3記載の発振装置において、
前記周波数分周器は、インバータを複数段接続して構成されたリングオシレータとしての注入同期型周波数分周器であり、その注入同期型周波数分周器を構成するインバータの設定で前記分周比を設定することを特徴とする発振装置。 - 請求項3又は4記載の発振装置において、
前記インダクタンス及び/又はキャパシタンスの時定数が制御されて発振周波数が決まる電圧制御発振手段で構成される第1の発振手段は、
対称に接続されて交互にスイッチングを行う第1及び第2のスイッチング手段と、
前記第1及び第2のスイッチング手段で得た相互に位相が逆の発振信号を取り出す発振信号出力部と、
前記第1及び第2のスイッチング手段と、接地電位部又は電源電位部との間にバイアス電圧を与えるバイアス電圧付加手段と、
前記バイアス電圧付加手段にバイアス電圧を加える回路と、
前記バイアス電圧を加える回路のバイアス電圧出力端と、前記発振信号出力部とを接続するコンデンサとを備えたことを特徴とする発振装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009023025A JP2009225438A (ja) | 2008-02-20 | 2009-02-03 | 発振装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008039285 | 2008-02-20 | ||
JP2009023025A JP2009225438A (ja) | 2008-02-20 | 2009-02-03 | 発振装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009225438A true JP2009225438A (ja) | 2009-10-01 |
Family
ID=41241667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009023025A Pending JP2009225438A (ja) | 2008-02-20 | 2009-02-03 | 発振装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009225438A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011160276A (ja) * | 2010-02-02 | 2011-08-18 | Semiconductor Technology Academic Research Center | 広帯域発振回路 |
WO2012120795A1 (ja) * | 2011-03-07 | 2012-09-13 | パナソニック株式会社 | Pll回路、キャリブレーション方法及び無線通信端末 |
JP2015154486A (ja) * | 2014-02-13 | 2015-08-24 | 富士通株式会社 | 信号生成システム及び方法 |
US9847785B2 (en) | 2014-03-13 | 2017-12-19 | Mitsubishi Electric Corporation | Phase locked loop circuit and method of frequency adjustment of injection locked frequency divider |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5856506A (ja) * | 1981-09-29 | 1983-04-04 | Matsushita Electric Ind Co Ltd | 信号発生器 |
JPH1093399A (ja) * | 1996-09-19 | 1998-04-10 | Toshiba Corp | 注入同期リング発振器 |
JP3094707U (ja) * | 2002-12-17 | 2003-07-04 | アルプス電気株式会社 | 信号発生装置 |
-
2009
- 2009-02-03 JP JP2009023025A patent/JP2009225438A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5856506A (ja) * | 1981-09-29 | 1983-04-04 | Matsushita Electric Ind Co Ltd | 信号発生器 |
JPH1093399A (ja) * | 1996-09-19 | 1998-04-10 | Toshiba Corp | 注入同期リング発振器 |
JP3094707U (ja) * | 2002-12-17 | 2003-07-04 | アルプス電気株式会社 | 信号発生装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011160276A (ja) * | 2010-02-02 | 2011-08-18 | Semiconductor Technology Academic Research Center | 広帯域発振回路 |
US8248172B2 (en) | 2010-02-02 | 2012-08-21 | Semiconductor Technology Academic Research Center | Wideband oscillation circuit |
WO2012120795A1 (ja) * | 2011-03-07 | 2012-09-13 | パナソニック株式会社 | Pll回路、キャリブレーション方法及び無線通信端末 |
US8508268B2 (en) | 2011-03-07 | 2013-08-13 | Panasonic Corporation | PLL circuit, calibration method and wireless communication terminal |
JP5841993B2 (ja) * | 2011-03-07 | 2016-01-13 | パナソニック株式会社 | Pll回路、キャリブレーション方法及び無線通信端末 |
JP2015154486A (ja) * | 2014-02-13 | 2015-08-24 | 富士通株式会社 | 信号生成システム及び方法 |
US9847785B2 (en) | 2014-03-13 | 2017-12-19 | Mitsubishi Electric Corporation | Phase locked loop circuit and method of frequency adjustment of injection locked frequency divider |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI528706B (zh) | 基於相位調諧技術調諧lc振盪器頻率的方法和電路 | |
US7622967B2 (en) | Phase shifting circuit having a constant phase shift | |
US8248172B2 (en) | Wideband oscillation circuit | |
US20080252387A1 (en) | Oscillator | |
US8115560B2 (en) | Ring-shaped voltage control oscillator | |
US8067987B2 (en) | Millimeter-wave wideband voltage controlled oscillator | |
US20080238495A1 (en) | Frequency synthesizer and wireless communication device utilizing the same | |
JP2001352218A (ja) | 電圧制御発振器 | |
EP1894294A1 (en) | Quadrature oscillator with high linearity | |
US20090096494A1 (en) | Circuit Arrangement For Generating A Complex Signal And The Use Of This Circuit Arrangement In A High-Frequency Transmitter Or Receiver | |
US6066990A (en) | Frequency divider having a prescaler followed by a programmable counter, and a corresponding prescaler and frequency synthesizer | |
JP2009225438A (ja) | 発振装置 | |
JP2007013898A (ja) | Pll周波数シンセサイザおよびこれを用いた集積回路ならびに通信装置 | |
JP2001127554A (ja) | 電圧制御発振器 | |
US20070103247A1 (en) | Pll transient response control system and communication system | |
JP2000307344A (ja) | 電圧制御発振器及び半導体集積回路装置 | |
JP6615406B2 (ja) | Iq信号源 | |
KR100722023B1 (ko) | 발진기 회로, 전압 제어 발진기, 위상 동기 루프, 집적 회로 및 텔레커뮤니케이션 장치 | |
CN210093195U (zh) | 振荡器、锁相环以及雷达*** | |
JP3383619B2 (ja) | 移相器及びそれを用いた復調器 | |
JP5947934B2 (ja) | 無線通信装置 | |
KR20040048439A (ko) | 주파수 분배방식을 이용한 광대역 주파수 발생 장치 | |
JP2001156545A (ja) | 電圧制御発振器および電圧制御発振器を用いた通信機 | |
JP2006148356A (ja) | 発振器、集積回路、通信装置 | |
KR20160112413A (ko) | 다중 위상 모드 vco 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120918 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130205 |