JP2000307344A - 電圧制御発振器及び半導体集積回路装置 - Google Patents
電圧制御発振器及び半導体集積回路装置Info
- Publication number
- JP2000307344A JP2000307344A JP11109931A JP10993199A JP2000307344A JP 2000307344 A JP2000307344 A JP 2000307344A JP 11109931 A JP11109931 A JP 11109931A JP 10993199 A JP10993199 A JP 10993199A JP 2000307344 A JP2000307344 A JP 2000307344A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- controlled oscillator
- transistor
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 239000003990 capacitor Substances 0.000 claims abstract description 77
- 230000010355 oscillation Effects 0.000 claims abstract description 38
- 230000005669 field effect Effects 0.000 claims abstract description 18
- 230000003321 amplification Effects 0.000 claims abstract description 14
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 19
- 229910052782 aluminium Inorganic materials 0.000 description 19
- 238000009792 diffusion process Methods 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 229920005591 polysilicon Polymers 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000010295 mobile communication Methods 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
- H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
- H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
- H03B5/1225—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the generator comprising multiple amplifiers connected in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
- H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/1293—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator having means for achieving a desired tuning characteristic, e.g. linearising the frequency characteristic across the tuning voltage range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
- H03B2201/02—Varying the frequency of the oscillations by electronic means
- H03B2201/0208—Varying the frequency of the oscillations by electronic means the means being an element with a variable capacitance, e.g. capacitance diode
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
- H04B1/408—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency the transmitter oscillator frequency being identical to the receiver local oscillator frequency
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【課題】 本発明はＣＭＯＳプロセス上で構成でき、面
積を縮小し、発振信号のＣ／Ｎ比、歪率の良い電圧制御
発振器を提供することを目的とする。 【解決手段】 電界効果型トランジスタを含む増幅器を
有する電圧制御発振器において、電界効果型トランジス
タによって構成した増幅率が電圧で制御される反転増幅
器と、前記反転増幅器の入出力間に接続された容量を含
む電圧制御容量を有することを特徴とする。
積を縮小し、発振信号のＣ／Ｎ比、歪率の良い電圧制御
発振器を提供することを目的とする。 【解決手段】 電界効果型トランジスタを含む増幅器を
有する電圧制御発振器において、電界効果型トランジス
タによって構成した増幅率が電圧で制御される反転増幅
器と、前記反転増幅器の入出力間に接続された容量を含
む電圧制御容量を有することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、電界効果型トラン
ジスタによる集積回路により構成する電圧制御発振器の
小型化に関するものである。
ジスタによる集積回路により構成する電圧制御発振器の
小型化に関するものである。
【０００２】
【従来の技術】近年、移動体通信分野の機器、例えば、
携帯電話、モバイル通信機、コードレス電話等において
は、小型化、低価格化が急速に進行している。このた
め、このような機器を構成する部品点数の削減や、部品
価格の低価格化が強く要求されている。このような状況
の中で、移動体通信機器の中の変復調回路で使用される
電圧制御発振器（以後ＶＣＯと呼ぶ。）については、Ｃ
ＭＯＳ集積回路に内蔵することが特に要求されている。
携帯電話、モバイル通信機、コードレス電話等において
は、小型化、低価格化が急速に進行している。このた
め、このような機器を構成する部品点数の削減や、部品
価格の低価格化が強く要求されている。このような状況
の中で、移動体通信機器の中の変復調回路で使用される
電圧制御発振器（以後ＶＣＯと呼ぶ。）については、Ｃ
ＭＯＳ集積回路に内蔵することが特に要求されている。
【０００３】従来の電圧制御発振器の構成例としては、
次のようなものが挙げられる。図１は、従来のバイポー
ラトランジスタを使用したコルピッツ型ＶＣＯ１００を
示したものである。バイポーラトランジスタ１０１、コ
ンデンサ１０２〜１０５、抵抗１０８、インダクタ１０
6 及びバリキャップ１０7 により、電圧制御発振器１０
０を構成する。トランジスタ１０１のコレクタは抵抗１
０８の一方の端子に接続され、抵抗１０８の他方の端子
は電源１０９に接続されている。
次のようなものが挙げられる。図１は、従来のバイポー
ラトランジスタを使用したコルピッツ型ＶＣＯ１００を
示したものである。バイポーラトランジスタ１０１、コ
ンデンサ１０２〜１０５、抵抗１０８、インダクタ１０
6 及びバリキャップ１０7 により、電圧制御発振器１０
０を構成する。トランジスタ１０１のコレクタは抵抗１
０８の一方の端子に接続され、抵抗１０８の他方の端子
は電源１０９に接続されている。
【０００４】トランジスタ１０１のエミッタは、コンデ
ンサ１０２の一方の端子が接続されている。コンデンサ
１０２の他方の端子は、コンデンサ１０３の一方の端子
およびトランジスタ１０１のベースに接続されている。
コンデンサ１０３の他方の端子はグランド１１０に接続
されている。コンデンサ１０４の一方の端子はトランジ
スタ１０１のベースに接続されており、他方の端子は、
コンデンサ１０５の一方の端子とインダクタ１０６の一
方の端子に接続されている。インダクタ１０６の他方の
端子はグランド１１０に接続されている。コンデンサ１
０５の他方の端子はバリキャップ１０７のカソードに接
続されており、バリキャップ１０７のアノードはグラン
ド１１０に接続されている。コンデンサ１０５とバリキ
ャップ１０７のカソードの接続点は制御電圧１１１が印
加されている。コンデンサ１０５とバリキャップ１０７
の結合点より制御電圧１１１を入力することによりバリ
キャップ１０７に印加する電圧を制御して、バリキャッ
プ１０７の容量値を変化させ、発振周波数を変化させ
る。
ンサ１０２の一方の端子が接続されている。コンデンサ
１０２の他方の端子は、コンデンサ１０３の一方の端子
およびトランジスタ１０１のベースに接続されている。
コンデンサ１０３の他方の端子はグランド１１０に接続
されている。コンデンサ１０４の一方の端子はトランジ
スタ１０１のベースに接続されており、他方の端子は、
コンデンサ１０５の一方の端子とインダクタ１０６の一
方の端子に接続されている。インダクタ１０６の他方の
端子はグランド１１０に接続されている。コンデンサ１
０５の他方の端子はバリキャップ１０７のカソードに接
続されており、バリキャップ１０７のアノードはグラン
ド１１０に接続されている。コンデンサ１０５とバリキ
ャップ１０７のカソードの接続点は制御電圧１１１が印
加されている。コンデンサ１０５とバリキャップ１０７
の結合点より制御電圧１１１を入力することによりバリ
キャップ１０７に印加する電圧を制御して、バリキャッ
プ１０７の容量値を変化させ、発振周波数を変化させ
る。
【０００５】また、図２は、従来のＣＭＯＳインバータ
を３個リング状に接続したＣＭＯＳリング型ＶＣＯ２０
０を示したものである。ＮＭＯＳトランジスタ２０１と
ＰＭＯＳトランジスタ２０４で第１のインバータを構成
し、またＮＭＯＳトランジスタ２０２とＰＭＯＳトラン
ジスタ２０５で第２のインバータを構成し、更にＮＭＯ
Ｓトランジスタ２０３とＰＭＯＳトランジスタ２０６で
第３のインバータを構成する。そして、ＮＭＯＳトラン
ジスタ２０１とＰＭＯＳトランジスタ２０４で構成した
第１のインバータの出力２１１をＮＭＯＳトランジスタ
２０２のゲートに接続し、ＮＭＯＳトランジスタ２０２
とＰＭＯＳトランジスタ２０５で構成した第２のインバ
ータの出力２１２をＮＭＯＳトランジスタ２０２のゲー
トに接続し、ＮＭＯＳトランジスタ２０３とＰＭＯＳト
ランジスタ２０６で構成した第３のインバータの出力２
１０を、ＮＭＯＳトランジスタ２０１のゲートに接続す
ることによって、これらをリング状に接続したものであ
る。
を３個リング状に接続したＣＭＯＳリング型ＶＣＯ２０
０を示したものである。ＮＭＯＳトランジスタ２０１と
ＰＭＯＳトランジスタ２０４で第１のインバータを構成
し、またＮＭＯＳトランジスタ２０２とＰＭＯＳトラン
ジスタ２０５で第２のインバータを構成し、更にＮＭＯ
Ｓトランジスタ２０３とＰＭＯＳトランジスタ２０６で
第３のインバータを構成する。そして、ＮＭＯＳトラン
ジスタ２０１とＰＭＯＳトランジスタ２０４で構成した
第１のインバータの出力２１１をＮＭＯＳトランジスタ
２０２のゲートに接続し、ＮＭＯＳトランジスタ２０２
とＰＭＯＳトランジスタ２０５で構成した第２のインバ
ータの出力２１２をＮＭＯＳトランジスタ２０２のゲー
トに接続し、ＮＭＯＳトランジスタ２０３とＰＭＯＳト
ランジスタ２０６で構成した第３のインバータの出力２
１０を、ＮＭＯＳトランジスタ２０１のゲートに接続す
ることによって、これらをリング状に接続したものであ
る。
【０００６】ＰＭＯＳトランジスタ２０４，２０５，２
０６のゲートは共通に接続されており、制御電圧２０９
により制御される。制御電圧２０９の値によってＰＭＯ
Ｓトランジスタ２０４，２０５，２０６を流れる電流が
制御されこれによって、リング状に接続された各インバ
ータの遅延量を制御して発振周波数を制御するものであ
る。
０６のゲートは共通に接続されており、制御電圧２０９
により制御される。制御電圧２０９の値によってＰＭＯ
Ｓトランジスタ２０４，２０５，２０６を流れる電流が
制御されこれによって、リング状に接続された各インバ
ータの遅延量を制御して発振周波数を制御するものであ
る。
【０００７】図３は、従来のＣＭＯＳインバータを使用
したＶＣＯ３００を示したものである. インバータ３０
１、抵抗３０２、コンデンサ３０３、水晶振動子３０
４、コンデンサ３０５、バリキャップ３０６及び抵抗３
０７により電圧制御発振器３００を構成する。抵抗３０
２と水晶振動子３０４はインバータ３０１の入力端子と
出力端子の間に接続されている。コンデンサ３０３はイ
ンバータ３０１の出力端子とグランドの間に接続されて
いる。コンデンサ３０５の一方の端子はインバータ３０
１の入力端子に接続され、他方の端子はバリキャップ３
０６のカソードに接続されている。バリキャップ３０６
のアノードはグランドに接続されている。
したＶＣＯ３００を示したものである. インバータ３０
１、抵抗３０２、コンデンサ３０３、水晶振動子３０
４、コンデンサ３０５、バリキャップ３０６及び抵抗３
０７により電圧制御発振器３００を構成する。抵抗３０
２と水晶振動子３０４はインバータ３０１の入力端子と
出力端子の間に接続されている。コンデンサ３０３はイ
ンバータ３０１の出力端子とグランドの間に接続されて
いる。コンデンサ３０５の一方の端子はインバータ３０
１の入力端子に接続され、他方の端子はバリキャップ３
０６のカソードに接続されている。バリキャップ３０６
のアノードはグランドに接続されている。
【０００８】コンデンサ３０５とバリキャップ３０６の
接続点には、抵抗３０７の一方の端子が接続されてお
り、抵抗３０７の他方の端子には、制御電圧３０８が印
加されている。制御電圧３０８によりバリキャップ３０
６に印加する電圧を制御して、バリキャップ３０６の容
量値を変化させて、インバータ３０９の出力信号の発振
周波数を変化させる。
接続点には、抵抗３０７の一方の端子が接続されてお
り、抵抗３０７の他方の端子には、制御電圧３０８が印
加されている。制御電圧３０８によりバリキャップ３０
６に印加する電圧を制御して、バリキャップ３０６の容
量値を変化させて、インバータ３０９の出力信号の発振
周波数を変化させる。
【０００９】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術における電圧制御発振器には、次のような問
題がある。図１のバイポーラトランジスタを使用したコ
ルピッツ型ＶＣＯ１００では、バリキャップダイオード
１０７を使用している。このバリキャップダイオード１
０７を半導体チップ上で構成すると、その占める面積が
大きく、高集積化が難しいという問題がある。また、バ
リキャップダイオード１０７は、現在論理回路用の集積
回路で多く用いられているＣＭＯＳプロセスを用いて構
成することが困難である。すなわち、バイポーラとＣＭ
ＯＳの混載プロセスを用いなければ、論理回路と同一チ
ップ上にＶＣＯ１００を構成できない。この結果、ＶＣ
Ｏ１００を論理回路と同一半導体チップ上に構成するた
めに、バイポーラとＣＭＯＳの混載プロセスを使用す
る。しかし、バイポーラとＣＭＯＳの混載プロセスは、
製造工程が複雑となり、製造した集積回路の価格が上昇
するという問題がある。
た従来技術における電圧制御発振器には、次のような問
題がある。図１のバイポーラトランジスタを使用したコ
ルピッツ型ＶＣＯ１００では、バリキャップダイオード
１０７を使用している。このバリキャップダイオード１
０７を半導体チップ上で構成すると、その占める面積が
大きく、高集積化が難しいという問題がある。また、バ
リキャップダイオード１０７は、現在論理回路用の集積
回路で多く用いられているＣＭＯＳプロセスを用いて構
成することが困難である。すなわち、バイポーラとＣＭ
ＯＳの混載プロセスを用いなければ、論理回路と同一チ
ップ上にＶＣＯ１００を構成できない。この結果、ＶＣ
Ｏ１００を論理回路と同一半導体チップ上に構成するた
めに、バイポーラとＣＭＯＳの混載プロセスを使用す
る。しかし、バイポーラとＣＭＯＳの混載プロセスは、
製造工程が複雑となり、製造した集積回路の価格が上昇
するという問題がある。
【００１０】また、図２のＣＭＯＳインバータを奇数個
リング状に接続したＣＭＯＳリング型ＶＣＯ２００で
は、次のような問題がある。各ＮＭＯＳトランジスタ２
０１から２０３は、基本的に飽和動作をするために、発
振器の出力２１０からは、矩形波の発振波形が出力され
る。出力波形が、矩形波であるために、歪率が悪く、キ
ャリア対ノイズ比（Ｃ／Ｎ比）が低いという問題があ
る。
リング状に接続したＣＭＯＳリング型ＶＣＯ２００で
は、次のような問題がある。各ＮＭＯＳトランジスタ２
０１から２０３は、基本的に飽和動作をするために、発
振器の出力２１０からは、矩形波の発振波形が出力され
る。出力波形が、矩形波であるために、歪率が悪く、キ
ャリア対ノイズ比（Ｃ／Ｎ比）が低いという問題があ
る。
【００１１】更に、図３のＣＭＯＳインバータを使用し
たＶＣＯ３００では、水晶振動子３０４を使用する。こ
のために、制御電圧３０８を最小値であるグランドレベ
ル付近から最大値である電源電圧付近まで変化させて
も、周波数が１０ｋＨｚ程度しか変化せず、動作範囲が
狭いという問題がある。本発明は、上記の点に鑑みてな
されたものであり、上述の問題点を解消し、ＣＭＯＳプ
ロセス上で構成でき、面積を縮小し、発振信号のＣ／Ｎ
比が高く、歪率が良くまた、発振周波数範囲が広い電圧
制御発振器を提供することを目的とする。
たＶＣＯ３００では、水晶振動子３０４を使用する。こ
のために、制御電圧３０８を最小値であるグランドレベ
ル付近から最大値である電源電圧付近まで変化させて
も、周波数が１０ｋＨｚ程度しか変化せず、動作範囲が
狭いという問題がある。本発明は、上記の点に鑑みてな
されたものであり、上述の問題点を解消し、ＣＭＯＳプ
ロセス上で構成でき、面積を縮小し、発振信号のＣ／Ｎ
比が高く、歪率が良くまた、発振周波数範囲が広い電圧
制御発振器を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明は次のように構成される。請求項１は、電界
効果型トランジスタを含む増幅器を有する電圧制御発振
器において、電界効果型トランジスタによって構成した
増幅率が電圧で制御される反転増幅器と、前記反転増幅
器の入出力間に接続された容量を含む電圧制御容量を有
することを特徴とする。
に、本発明は次のように構成される。請求項１は、電界
効果型トランジスタを含む増幅器を有する電圧制御発振
器において、電界効果型トランジスタによって構成した
増幅率が電圧で制御される反転増幅器と、前記反転増幅
器の入出力間に接続された容量を含む電圧制御容量を有
することを特徴とする。
【００１３】請求項１によれば、電界効果型トランジス
タによって構成した反転増幅器と反転増幅器の入出力間
に接続された容量より成る電圧制御容量により、発振周
波数の制御を行なうことができるので、電界効果型トラ
ンジスタによって構成した、正弦波状の発振波形が得ら
れる電圧制御発振器を得ることができる。請求項２は、
電界効果型トランジスタを含む増幅器を有する電圧制御
発振器を含む半導体集積回路において、電界効果型トラ
ンジスタによって構成した増幅率が電圧で制御される反
転増幅器と、前記反転増幅器の入出力間に接続された容
量を含む電圧制御容量を有する電圧制御発振器含むこと
を特徴とする。
タによって構成した反転増幅器と反転増幅器の入出力間
に接続された容量より成る電圧制御容量により、発振周
波数の制御を行なうことができるので、電界効果型トラ
ンジスタによって構成した、正弦波状の発振波形が得ら
れる電圧制御発振器を得ることができる。請求項２は、
電界効果型トランジスタを含む増幅器を有する電圧制御
発振器を含む半導体集積回路において、電界効果型トラ
ンジスタによって構成した増幅率が電圧で制御される反
転増幅器と、前記反転増幅器の入出力間に接続された容
量を含む電圧制御容量を有する電圧制御発振器含むこと
を特徴とする。
【００１４】請求項２によれば、電界効果型トランジス
タによって構成した反転増幅器と反転増幅器の入出力間
に接続された容量を含む電圧制御容量により、発振周波
数の制御を行なうことができるので、ＭＯＳトランジス
タによって構成した、正弦波状の発振波形が得られる電
圧制御発振器を含む半導体集積回路を得ることができ
る。
タによって構成した反転増幅器と反転増幅器の入出力間
に接続された容量を含む電圧制御容量により、発振周波
数の制御を行なうことができるので、ＭＯＳトランジス
タによって構成した、正弦波状の発振波形が得られる電
圧制御発振器を含む半導体集積回路を得ることができ
る。
【００１５】請求項３は、請求項２記載の半導体集積回
路装置において、前記電圧制御発振器の一部を構成する
インダクタと容量を接続する接続端子を有することを特
徴とする。請求項４によれば、前記電圧制御発振器の一
部を構成するインダクタと容量を半導体集積回路装置の
外部に接続できるので、大きな定数を持つインダクタ及
び容量を有する電圧制御発振器を、構成できる。
路装置において、前記電圧制御発振器の一部を構成する
インダクタと容量を接続する接続端子を有することを特
徴とする。請求項４によれば、前記電圧制御発振器の一
部を構成するインダクタと容量を半導体集積回路装置の
外部に接続できるので、大きな定数を持つインダクタ及
び容量を有する電圧制御発振器を、構成できる。
【００１６】請求項４は、電圧制御発振器を含む電子装
置において、電界効果型トランジスタによって構成した
増幅率が電圧で制御される反転増幅器と、前記反転増幅
器の入出力間に接続された容量を含む電圧制御容量を有
する電圧制御発振器と、前記電圧制御発振器の発振周波
数を制御する制御部を含むことを特徴とする。
置において、電界効果型トランジスタによって構成した
増幅率が電圧で制御される反転増幅器と、前記反転増幅
器の入出力間に接続された容量を含む電圧制御容量を有
する電圧制御発振器と、前記電圧制御発振器の発振周波
数を制御する制御部を含むことを特徴とする。
【００１７】請求項４によれば、電界効果型トランジス
タによって構成した反転増幅器と反転増幅器の入出力間
に接続された容量を含む電圧制御容量により、発振周波
数の制御を行なうことができるので、電界効果型トラン
ジスタによって構成した、正弦波状の発振波形が得られ
る電圧制御発振器を含む電子装置を得ることができる。
タによって構成した反転増幅器と反転増幅器の入出力間
に接続された容量を含む電圧制御容量により、発振周波
数の制御を行なうことができるので、電界効果型トラン
ジスタによって構成した、正弦波状の発振波形が得られ
る電圧制御発振器を含む電子装置を得ることができる。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。図４は、本発明の第１実施
例を示したものである。図４は、ミラー容量４０６とＣ
ＭＯＳインバータ４０８により、電圧制御発振器４００
を構成した例である。
に基づいて詳細に説明する。図４は、本発明の第１実施
例を示したものである。図４は、ミラー容量４０６とＣ
ＭＯＳインバータ４０８により、電圧制御発振器４００
を構成した例である。
【００１９】先ず最初に、ミラー容量４０６について説
明する。ミラー容量４０６は、電界効果型トランジスタ
により構成した増幅率が電圧で制御される反転増幅器４
２０と、前記反転増幅器の入出力間に接続された容量４
０４を含む電圧制御容量である。ＮＭＯＳトランジスタ
４０１のドレインは、電源ＶＣＣに接続され、ＮＭＯＳ
トランジスタ４０１のゲートとソースは、接続されてい
る。ＮＭＯＳトランジスタ４０１のソースは、ＮＭＯＳ
トランジスタ４０２のドレインに接続され、ＮＭＯＳト
ランジスタ４０２のソースは、ＮＭＯＳトランジスタ４
０３のドレインに接続されている。ＮＭＯＳトランジス
タ４０３のソースは、グランドに接続され、ゲートに
は、制御入力電圧４０５が入力されている。また、ＮＭ
ＯＳトランジスタ４０１、４０２、４０３のバックゲー
トはグランドに接続されている。これらのＮＭＯＳトラ
ンジスタ４０１，４０２，４０３により、制御電圧４０
５の電圧値に従って増幅率が変化する反転増幅器４２０
を構成する。前記ＮＭＯＳトランジスタ４０２のドレイ
ンとゲートの間にはコンデンサ４０４が接続され、ミラ
ー容量４０６を構成する。ミラー容量４０６は、増幅率
（−α）の反転増幅器４２０の入出力に、容量値Ｃ１の
コンデンサ４０４で帰還をかけた場合に、反転増幅器４
２０の入力端子から見た入力インピーダンスが容量値１
の（１＋α）倍となるものである。また、本実施例で
は、ＮＭＯＳトランジスタ４０１，４０２，４０３は発
振自身を阻害するので、これを防止するために、同一チ
ップに形成される標準のサイズのトランジスタに対し
て、チャネル長を長くすることとし、チャンネル抵抗を
標準のサイズのトランジスタに対して１０倍以上にした
ものである。一方、ＰＭＯＳトランジスタ４０７とＮＭ
ＯＳトランジスタ４０８はゲート及びドレインが互いに
接続されてＣＭＯＳインバータ４０８を構成する。ＰＭ
ＯＳトランジスタ４０７のソースは電源ＶＣＣに接続さ
れ、また、ＮＭＯＳトランジスタ４０８のソースはグラ
ンドに接続されている。ＰＭＯＳトランジスタ４０７の
バックゲートは、電源ＶＣＣにまた、ＮＭＯＳトランジ
スタ４０８のバックゲートは、グランドに接続されてい
る。
明する。ミラー容量４０６は、電界効果型トランジスタ
により構成した増幅率が電圧で制御される反転増幅器４
２０と、前記反転増幅器の入出力間に接続された容量４
０４を含む電圧制御容量である。ＮＭＯＳトランジスタ
４０１のドレインは、電源ＶＣＣに接続され、ＮＭＯＳ
トランジスタ４０１のゲートとソースは、接続されてい
る。ＮＭＯＳトランジスタ４０１のソースは、ＮＭＯＳ
トランジスタ４０２のドレインに接続され、ＮＭＯＳト
ランジスタ４０２のソースは、ＮＭＯＳトランジスタ４
０３のドレインに接続されている。ＮＭＯＳトランジス
タ４０３のソースは、グランドに接続され、ゲートに
は、制御入力電圧４０５が入力されている。また、ＮＭ
ＯＳトランジスタ４０１、４０２、４０３のバックゲー
トはグランドに接続されている。これらのＮＭＯＳトラ
ンジスタ４０１，４０２，４０３により、制御電圧４０
５の電圧値に従って増幅率が変化する反転増幅器４２０
を構成する。前記ＮＭＯＳトランジスタ４０２のドレイ
ンとゲートの間にはコンデンサ４０４が接続され、ミラ
ー容量４０６を構成する。ミラー容量４０６は、増幅率
（−α）の反転増幅器４２０の入出力に、容量値Ｃ１の
コンデンサ４０４で帰還をかけた場合に、反転増幅器４
２０の入力端子から見た入力インピーダンスが容量値１
の（１＋α）倍となるものである。また、本実施例で
は、ＮＭＯＳトランジスタ４０１，４０２，４０３は発
振自身を阻害するので、これを防止するために、同一チ
ップに形成される標準のサイズのトランジスタに対し
て、チャネル長を長くすることとし、チャンネル抵抗を
標準のサイズのトランジスタに対して１０倍以上にした
ものである。一方、ＰＭＯＳトランジスタ４０７とＮＭ
ＯＳトランジスタ４０８はゲート及びドレインが互いに
接続されてＣＭＯＳインバータ４０８を構成する。ＰＭ
ＯＳトランジスタ４０７のソースは電源ＶＣＣに接続さ
れ、また、ＮＭＯＳトランジスタ４０８のソースはグラ
ンドに接続されている。ＰＭＯＳトランジスタ４０７の
バックゲートは、電源ＶＣＣにまた、ＮＭＯＳトランジ
スタ４０８のバックゲートは、グランドに接続されてい
る。
【００２０】コンデンサ４０９、インダクタ４１１、抵
抗４１０は前記インバータ４０８の入力であるＰＭＯＳ
トランジスタ４０７ゲートと、出力であるＮＭＯＳトラ
ンジスタ４０７のドレイインの間に接続されている。ま
たＰＭＯＳトランジスタ４０７のゲートとグランドの間
にはコンデンサ４１２が接続され、ＰＭＯＳトランジス
タ４０７のドレインにはミラー容量４０６が接続され
て、電圧制御発振器４００を構成する。ＰＭＯＳトラン
ジスタ４０７とＮＭＯＳトランジスタ４０８より構成さ
れるＣＭＯＳインバータ４０８を発振信号の増幅器と
し、コンデンサ４０９、４１２及び前記ミラー容量４０
６と、インダクタ４１１の共振周波数によって発振周波
数が決定される。ＭＯＳトランジスタ４０１，４０２及
び４０３により構成される反転増幅器４２０の増幅率を
（−α）、インダクタ４１１のインダクタンスをＬ、コ
ンデンサ４０４の容量値をＣ１、コンデンサ４０９の容
量値をＣ２、コンデンサ４１２の容量値をＣ３とする
と、発振周波数ｆは、 ｆ＝１／（２π×√（Ｌ×Ｃ）） （式１） 但し、 Ｃｏｘ＝1 ／（（１／Ｃ３）＋（１／（（１＋α）×Ｃ１）））（式２） Ｃ＝Ｃｏｘ＋Ｃ２ （式３） となる。
抗４１０は前記インバータ４０８の入力であるＰＭＯＳ
トランジスタ４０７ゲートと、出力であるＮＭＯＳトラ
ンジスタ４０７のドレイインの間に接続されている。ま
たＰＭＯＳトランジスタ４０７のゲートとグランドの間
にはコンデンサ４１２が接続され、ＰＭＯＳトランジス
タ４０７のドレインにはミラー容量４０６が接続され
て、電圧制御発振器４００を構成する。ＰＭＯＳトラン
ジスタ４０７とＮＭＯＳトランジスタ４０８より構成さ
れるＣＭＯＳインバータ４０８を発振信号の増幅器と
し、コンデンサ４０９、４１２及び前記ミラー容量４０
６と、インダクタ４１１の共振周波数によって発振周波
数が決定される。ＭＯＳトランジスタ４０１，４０２及
び４０３により構成される反転増幅器４２０の増幅率を
（−α）、インダクタ４１１のインダクタンスをＬ、コ
ンデンサ４０４の容量値をＣ１、コンデンサ４０９の容
量値をＣ２、コンデンサ４１２の容量値をＣ３とする
と、発振周波数ｆは、 ｆ＝１／（２π×√（Ｌ×Ｃ）） （式１） 但し、 Ｃｏｘ＝1 ／（（１／Ｃ３）＋（１／（（１＋α）×Ｃ１）））（式２） Ｃ＝Ｃｏｘ＋Ｃ２ （式３） となる。
【００２１】図５は、本発明による電圧制御発振器４０
０の制御入力電圧４０５に対する、反転増幅器４２０の
増幅率の絶対値αの関係を示したものである。制御入力
電圧４０５の増加に伴って、反転増幅器４２０の増幅率
の絶対値αは、単調に増加する。従って、ミラー容量４
０６は制御入力電圧４０５の増加に伴って、単調に増加
する。これにより（式２）に従って、コンデンサ４１２
とミラー容量４０６による合成された容量値Ｃｏｘは増
加する。
０の制御入力電圧４０５に対する、反転増幅器４２０の
増幅率の絶対値αの関係を示したものである。制御入力
電圧４０５の増加に伴って、反転増幅器４２０の増幅率
の絶対値αは、単調に増加する。従って、ミラー容量４
０６は制御入力電圧４０５の増加に伴って、単調に増加
する。これにより（式２）に従って、コンデンサ４１２
とミラー容量４０６による合成された容量値Ｃｏｘは増
加する。
【００２２】図６は、本発明による電圧制御発振器４０
０の制御入力電圧０５に対する、ＶＣＯ出力信号４１３
の発振周波数の関係を示したものである。制御入力電圧
４０５が増加すると、（式２）に従って、コンデンサ４
１２とミラー容量４０６による合成された容量値Ｃｏｘ
が増加するこ。これにより（式３）、（式１）に従っ
て、ＶＣＯ出力信号４１３の発振周波数は、単調に減少
する。
０の制御入力電圧０５に対する、ＶＣＯ出力信号４１３
の発振周波数の関係を示したものである。制御入力電圧
４０５が増加すると、（式２）に従って、コンデンサ４
１２とミラー容量４０６による合成された容量値Ｃｏｘ
が増加するこ。これにより（式３）、（式１）に従っ
て、ＶＣＯ出力信号４１３の発振周波数は、単調に減少
する。
【００２３】以上説明したように、本発明により、ＭＯ
Ｓトランジスタによって構成した増幅器４２０を用いた
ミラー容量４０６を使用した周波数可変手段により、発
振周波数の制御を行なうことができるので、ＣＭＯＳプ
ロセスを用いてＭＯＳトランジスタによって構成した電
圧制御発振器４００を得ることができる。また、本発明
によるミラー容量４０６は、現在使用されているバリキ
ャップによる可変容量に対して、面積が、約４分の１で
あるので、集積回路上で形成した電圧制御発振器４００
の面積の小型化を図ることができる。また、コンデンサ
とインダクタの共振により発振が行われるので、発振信
号は正弦波状である。従って、歪率が良く、キャリア対
ノイズ比（Ｃ／Ｎ比）も高い。
Ｓトランジスタによって構成した増幅器４２０を用いた
ミラー容量４０６を使用した周波数可変手段により、発
振周波数の制御を行なうことができるので、ＣＭＯＳプ
ロセスを用いてＭＯＳトランジスタによって構成した電
圧制御発振器４００を得ることができる。また、本発明
によるミラー容量４０６は、現在使用されているバリキ
ャップによる可変容量に対して、面積が、約４分の１で
あるので、集積回路上で形成した電圧制御発振器４００
の面積の小型化を図ることができる。また、コンデンサ
とインダクタの共振により発振が行われるので、発振信
号は正弦波状である。従って、歪率が良く、キャリア対
ノイズ比（Ｃ／Ｎ比）も高い。
【００２４】次に、図７を用いて、本発明の第２の実施
例について説明する。図７は本発明の第２実施例のミラ
ー容量４０６を使用したＶＣＯ回路を示したものであ
る。図７は、ミラー容量４０６と、ＭＯＳトランジスタ
によって構成したマルチバイブレータ７１０にて、電圧
制御発振器７００を構成した例である。図７において、
ミラー容量４０６は、図４と同一である。
例について説明する。図７は本発明の第２実施例のミラ
ー容量４０６を使用したＶＣＯ回路を示したものであ
る。図７は、ミラー容量４０６と、ＭＯＳトランジスタ
によって構成したマルチバイブレータ７１０にて、電圧
制御発振器７００を構成した例である。図７において、
ミラー容量４０６は、図４と同一である。
【００２５】ＮＭＯＳトランジスタ７０１のドレインは
ＮＭＯＳトランジスタ７０２のゲートに接続され、ま
た、ＮＭＯＳトランジスタ７０２のドレインはＮＭＯＳ
トランジスタ７０１のゲートに接続されている。また、
ＮＭＯＳトランジスタ７０１のソースとＮＭＯＳトラン
ジスタ７０２のソースは互いに接続されており、ＮＭＯ
Ｓトランジスタ７０１と７０２によりマルチバイブレー
タ７１０を構成する。
ＮＭＯＳトランジスタ７０２のゲートに接続され、ま
た、ＮＭＯＳトランジスタ７０２のドレインはＮＭＯＳ
トランジスタ７０１のゲートに接続されている。また、
ＮＭＯＳトランジスタ７０１のソースとＮＭＯＳトラン
ジスタ７０２のソースは互いに接続されており、ＮＭＯ
Ｓトランジスタ７０１と７０２によりマルチバイブレー
タ７１０を構成する。
【００２６】ＮＭＯＳトランジスタ７０８のソースはグ
ランドに接続され、ＮＭＯＳトランジスタ７０８のドレ
インは、マルチバイブレータ７１０を構成するＮＭＯＳ
トランジスタ７０１，７０２のソースに接続されてお
り、マルチバイブレータ７１０に電流を供給する。ＮＭ
ＯＳトランジスタ７０８のゲートはＮＭＯＳトランジス
タ７０７のゲートに接続され、ＮＭＯＳトランジスタ７
０７と７０８でカレントミラー回路を構成する。ＮＭＯ
Ｓトランジスタ７０７のソースはグランドに接続されて
いる。ＮＭＯＳトランジスタ７０７のドレインは電流入
力端子７０９に接続されて、電流入力端子７０９から電
流が入力される。ＮＭＯＳトランジスタ７０７を流れる
電流と同じ電流値の電流がＮＭＯＳトランジスタ７０８
を流れて、マルチバイブレータ７１０に電流を供給す
る。ＮＭＯＳトランジスタ７０８を流れる電流は、マル
チバイブレータ７１０を構成するＮＭＯＳトランジスタ
７０１と７０２のゲートソース間電圧の大きさに従っ
て、ＮＭＯＳトランジスタ７０１と７０２に振り分けら
れる。
ランドに接続され、ＮＭＯＳトランジスタ７０８のドレ
インは、マルチバイブレータ７１０を構成するＮＭＯＳ
トランジスタ７０１，７０２のソースに接続されてお
り、マルチバイブレータ７１０に電流を供給する。ＮＭ
ＯＳトランジスタ７０８のゲートはＮＭＯＳトランジス
タ７０７のゲートに接続され、ＮＭＯＳトランジスタ７
０７と７０８でカレントミラー回路を構成する。ＮＭＯ
Ｓトランジスタ７０７のソースはグランドに接続されて
いる。ＮＭＯＳトランジスタ７０７のドレインは電流入
力端子７０９に接続されて、電流入力端子７０９から電
流が入力される。ＮＭＯＳトランジスタ７０７を流れる
電流と同じ電流値の電流がＮＭＯＳトランジスタ７０８
を流れて、マルチバイブレータ７１０に電流を供給す
る。ＮＭＯＳトランジスタ７０８を流れる電流は、マル
チバイブレータ７１０を構成するＮＭＯＳトランジスタ
７０１と７０２のゲートソース間電圧の大きさに従っ
て、ＮＭＯＳトランジスタ７０１と７０２に振り分けら
れる。
【００２７】ＮＭＯＳトランジスタ７０１のドレインと
電源ＶＣＣの間には抵抗７０４が接続されており、一
方、ＮＭＯＳトランジスタ７０２のドレインと電源ＶＣ
Ｃの間にはインダクタ７０５、コンデンサ７０３、及び
ミラー容量７０６が接続されて電圧制御発振器７００を
構成する。なお、インダクタ７０５とコンデンサ７０３
は、本回路を半導体集積回路で構成する場合、半導体集
積回路の内部に形成できない場合には、半導体集積回路
の外部で構成する。
電源ＶＣＣの間には抵抗７０４が接続されており、一
方、ＮＭＯＳトランジスタ７０２のドレインと電源ＶＣ
Ｃの間にはインダクタ７０５、コンデンサ７０３、及び
ミラー容量７０６が接続されて電圧制御発振器７００を
構成する。なお、インダクタ７０５とコンデンサ７０３
は、本回路を半導体集積回路で構成する場合、半導体集
積回路の内部に形成できない場合には、半導体集積回路
の外部で構成する。
【００２８】ＮＭＯＳトランジスタ７０１，７０２及び
７０３により構成される反転増幅器４２０の増幅率を
（−α）、インダクタ７０５のインダクタンスをＬ、コ
ンデンサ４０４の容量値をＣ１、コンデンサ７０３の容
量値をＣ２、とすると、発振周波数ｆは、 ｆ＝１／（２π×√（Ｌ×（Ｃ２＋Ｃ１（１＋α）））） （式４） となる。
７０３により構成される反転増幅器４２０の増幅率を
（−α）、インダクタ７０５のインダクタンスをＬ、コ
ンデンサ４０４の容量値をＣ１、コンデンサ７０３の容
量値をＣ２、とすると、発振周波数ｆは、 ｆ＝１／（２π×√（Ｌ×（Ｃ２＋Ｃ１（１＋α）））） （式４） となる。
【００２９】制御入力電圧４０５の増加に伴って、反転
増幅器４２０の増幅率の絶対値αは、単調に増加する。
従って、（式４）に示すように発振周波数は、単調に減
少する。以上説明したように、本発明により、ＭＯＳト
ランジスタによって構成した増幅器４２０を用いたミラ
ー容量４０６により、発振周波数の制御を行なうことが
できるので、ＣＭＯＳプロセスを用いてＭＯＳトランジ
スタによって構成した電圧制御発振器７００を得ること
ができる。また、本発明によるミラー容量４０６は、現
在使用されているバリキャップによる可変容量に対し
て、面積が、約４分の１であるので、本発明により集積
回路上で形成した電圧制御発振器７００の面積の小型化
を図ることができる。また、コンデンサとインダクタの
共振により発振周波数が決定されるので、発振信号は正
弦波状であるので、キャリア対ノイズ比（Ｃ／Ｎ比）が
高くまた, 歪率が良い。
増幅器４２０の増幅率の絶対値αは、単調に増加する。
従って、（式４）に示すように発振周波数は、単調に減
少する。以上説明したように、本発明により、ＭＯＳト
ランジスタによって構成した増幅器４２０を用いたミラ
ー容量４０６により、発振周波数の制御を行なうことが
できるので、ＣＭＯＳプロセスを用いてＭＯＳトランジ
スタによって構成した電圧制御発振器７００を得ること
ができる。また、本発明によるミラー容量４０６は、現
在使用されているバリキャップによる可変容量に対し
て、面積が、約４分の１であるので、本発明により集積
回路上で形成した電圧制御発振器７００の面積の小型化
を図ることができる。また、コンデンサとインダクタの
共振により発振周波数が決定されるので、発振信号は正
弦波状であるので、キャリア対ノイズ比（Ｃ／Ｎ比）が
高くまた, 歪率が良い。
【００３０】次に、図８及び図９を用いて本発明の第３
実施例を説明する。本実施例は、本発明のＶＣＯを送受
信器に用いた場合の例である。図８は、本発明のＶＣＯ
を用いた送受信機の送信部８００を示したものである。
送信部は、主にＰＬＬ周波数シンセサイザ８０１、音声
処理部８０９、ＰＬＬ周波数シンセサイザ８０１の制御
部８１５、変調段８１６、高周波パワー部８１９、共用
器８２０及びアンテナ８２１より構成される。ＰＬＬ周
波数シンセサイザ８０１は、基準周波数信号源８０２、
ＶＣＯ８０８、低域通過フィルタ８０７及び、位相比較
部８０３より構成される。位相比較部８０３では、基準
周波数信号源８０２の出力信号を固定分周器８０５で分
周した信号と、ＶＣＯ８０８の出力信号を可変分周器８
０４で分周した信号の位相が位相比較器８０６で比較さ
れ位相誤差信号が低域通過フィルタ８０７に出力され
る。低域通過フィルタ８０７により高域成分を削除され
た位相誤差信号は、ＶＣＯ８０８に入力し、ＶＣＯ８０
８の発振周波数が制御される。ＰＬＬ周波数シンセサイ
ザ８０１の中のＶＣＯ８０８の出力する信号の周波数
は、制御部８１５により可変分周器８０４の分周比を任
意の値に設定することにより、任意の周波数を選択する
ことができる。送信部８００の送信周波数は、制御部８
１５によって可変分周期８０４の分周比を設定すること
により設定される。また、本発明のＶＣＯ８０８は、主
にロジック回路で構成される位相比較部８０３ととも
に、ＣＭＯＳ集積回路上に形成することができる。
実施例を説明する。本実施例は、本発明のＶＣＯを送受
信器に用いた場合の例である。図８は、本発明のＶＣＯ
を用いた送受信機の送信部８００を示したものである。
送信部は、主にＰＬＬ周波数シンセサイザ８０１、音声
処理部８０９、ＰＬＬ周波数シンセサイザ８０１の制御
部８１５、変調段８１６、高周波パワー部８１９、共用
器８２０及びアンテナ８２１より構成される。ＰＬＬ周
波数シンセサイザ８０１は、基準周波数信号源８０２、
ＶＣＯ８０８、低域通過フィルタ８０７及び、位相比較
部８０３より構成される。位相比較部８０３では、基準
周波数信号源８０２の出力信号を固定分周器８０５で分
周した信号と、ＶＣＯ８０８の出力信号を可変分周器８
０４で分周した信号の位相が位相比較器８０６で比較さ
れ位相誤差信号が低域通過フィルタ８０７に出力され
る。低域通過フィルタ８０７により高域成分を削除され
た位相誤差信号は、ＶＣＯ８０８に入力し、ＶＣＯ８０
８の発振周波数が制御される。ＰＬＬ周波数シンセサイ
ザ８０１の中のＶＣＯ８０８の出力する信号の周波数
は、制御部８１５により可変分周器８０４の分周比を任
意の値に設定することにより、任意の周波数を選択する
ことができる。送信部８００の送信周波数は、制御部８
１５によって可変分周期８０４の分周比を設定すること
により設定される。また、本発明のＶＣＯ８０８は、主
にロジック回路で構成される位相比較部８０３ととも
に、ＣＭＯＳ集積回路上に形成することができる。
【００３１】送信する音声信号８２２およびデータ（Ｄ
Ｔ）８２３は、音声処理部８０９に入力する。音声信号
８２２は、最初にコンプレッサ８１０により圧縮され、
次にプリエンファシス部８１１でプリエンファシス処理
が施され、更にリミッタ８１２により振幅制限された後
に、混合部８１３に入力する。混合部８１３においてデ
ータＤＴと混合された後に、フィルタ８１４により帯域
制限された後に、変調段８１６に入力し、ＶＣＯ８０８
の出力信号を変調する。
Ｔ）８２３は、音声処理部８０９に入力する。音声信号
８２２は、最初にコンプレッサ８１０により圧縮され、
次にプリエンファシス部８１１でプリエンファシス処理
が施され、更にリミッタ８１２により振幅制限された後
に、混合部８１３に入力する。混合部８１３においてデ
ータＤＴと混合された後に、フィルタ８１４により帯域
制限された後に、変調段８１６に入力し、ＶＣＯ８０８
の出力信号を変調する。
【００３２】変調段８１６の出力信号は、高周波パワー
部８１９に入力される。高周波パワー部８１９では、最
初に増幅器８１７で増幅した後、次にフィルタを介して
帯域制限を行う。高周波パワー部８１９により増幅さ
れ、帯域制限された送信信号は、共用器８２０を介して
アンテナ８２１に送られ送信される。図９は、本発明の
ＶＣＯを用いた送受信機の受信部９００を示したもので
ある。受信部は、主にＰＬＬ周波数シンセサイザ８０
１、ＰＬＬ周波数シンセサイザ８０１の制御部８１５、
アンテナ８２１、共用器８２０、ＲＦアンプ９０１、ミ
キサ９０２、ＩＦアンプ９０３、ミキサ９０４及び音声
復調部９０６より構成される。ＰＬＬ周波数シンセサイ
ザ８０１及び制御部８１５は図８に示したものと同一で
ある。先ず、制御部８１５によって可変分周器８０４の
分周比を設定することにより、受信部９００の受信周波
数を決定する。
部８１９に入力される。高周波パワー部８１９では、最
初に増幅器８１７で増幅した後、次にフィルタを介して
帯域制限を行う。高周波パワー部８１９により増幅さ
れ、帯域制限された送信信号は、共用器８２０を介して
アンテナ８２１に送られ送信される。図９は、本発明の
ＶＣＯを用いた送受信機の受信部９００を示したもので
ある。受信部は、主にＰＬＬ周波数シンセサイザ８０
１、ＰＬＬ周波数シンセサイザ８０１の制御部８１５、
アンテナ８２１、共用器８２０、ＲＦアンプ９０１、ミ
キサ９０２、ＩＦアンプ９０３、ミキサ９０４及び音声
復調部９０６より構成される。ＰＬＬ周波数シンセサイ
ザ８０１及び制御部８１５は図８に示したものと同一で
ある。先ず、制御部８１５によって可変分周器８０４の
分周比を設定することにより、受信部９００の受信周波
数を決定する。
【００３３】アンテナ８２１で受信した受信信号は、共
用器８２０を介してＲＦアンプ９０１に送られる。ＲＦ
アンプ９０１では、アンテナ８２１で受信した微弱信号
を増幅する。次に、ミキサ９０２においてＰＬＬ周波数
シンセサイザ８０１の出力信号とＲＦアンプ９０１の出
力信号が混合される。次に、ミキサ９０２の出力信号
は、中間周波数（ＩＦ）アンプ９０３で増幅される。更
に、ＩＦアンプ９０３で増幅された信号と、水晶振動子
９０５の振動周波数で決まる周波数の基準信号が、ミキ
サ９０４で混合された後、音声復調部９０６に送られ
る。音声復調部９０６では、音声信号を復調して出力す
る。
用器８２０を介してＲＦアンプ９０１に送られる。ＲＦ
アンプ９０１では、アンテナ８２１で受信した微弱信号
を増幅する。次に、ミキサ９０２においてＰＬＬ周波数
シンセサイザ８０１の出力信号とＲＦアンプ９０１の出
力信号が混合される。次に、ミキサ９０２の出力信号
は、中間周波数（ＩＦ）アンプ９０３で増幅される。更
に、ＩＦアンプ９０３で増幅された信号と、水晶振動子
９０５の振動周波数で決まる周波数の基準信号が、ミキ
サ９０４で混合された後、音声復調部９０６に送られ
る。音声復調部９０６では、音声信号を復調して出力す
る。
【００３４】以上説明したように、本実施例に拠れば、
本発明のＶＣＯを用いたＰＬＬ周波数シンセサイザを使
用した送受信器を構成することができる。なお、本実施
例は、送受信器に本発明を適用した例であるが、これに
限定されず、トランシーバ、通信機、ラジオ受信機、テ
レビジョン受信機、携帯電話等の電子装置に適用でき
る。
本発明のＶＣＯを用いたＰＬＬ周波数シンセサイザを使
用した送受信器を構成することができる。なお、本実施
例は、送受信器に本発明を適用した例であるが、これに
限定されず、トランシーバ、通信機、ラジオ受信機、テ
レビジョン受信機、携帯電話等の電子装置に適用でき
る。
【００３５】次に図１０を用いて本発明の第４実施例に
ついて説明する。図４は本発明のミラー容量１０００を
半導体集積回路上に構成した例である。本ミラー容量１
０００は、拡散部１００１の上に構成される３個のＮＭ
ＯＳトランジスタと、拡散部１０１８の上に構成される
容量とによって構成される。図１０のミラー容量の集積
回路上での構成と、図４において説明したミラー容量４
０６の回路図との対応について、以下説明する。
ついて説明する。図４は本発明のミラー容量１０００を
半導体集積回路上に構成した例である。本ミラー容量１
０００は、拡散部１００１の上に構成される３個のＮＭ
ＯＳトランジスタと、拡散部１０１８の上に構成される
容量とによって構成される。図１０のミラー容量の集積
回路上での構成と、図４において説明したミラー容量４
０６の回路図との対応について、以下説明する。
【００３６】先ず最初に、拡散部１００１上に構成され
る３個のＮＭＯＳトランジスタについて説明する。ポリ
シリコン１００４、１００８及び１０１１は、ＮＭＯＳ
トランジスタのゲートを、構成する。ポリシリコン１０
０４は、図４のＮＭＯＳトランジスタ４０１のゲート
を、ポリシリコン１００８は、ＮＭＯＳトランジスタ４
０２のゲートをまた、ポリシリコン１０１１は、ＮＭＯ
Ｓトランジスタ４０３のゲートをそれぞれ構成する。拡
散部１００１の左端とポリシリコン１００４の間の拡散
部１００１には、ＮＭＯＳトランジスタ４０１のドレイ
ンが形成される。１層目のアルミ１００２は、１層目の
窓１００３−１〜１００３−５によって、拡散部１００
１に形成されたＮＭＯＳトランジスタ４０１のドレイン
に接続されている。又、１層目のアルミ１００２は、電
源Ｖｃｃに接続される。
る３個のＮＭＯＳトランジスタについて説明する。ポリ
シリコン１００４、１００８及び１０１１は、ＮＭＯＳ
トランジスタのゲートを、構成する。ポリシリコン１０
０４は、図４のＮＭＯＳトランジスタ４０１のゲート
を、ポリシリコン１００８は、ＮＭＯＳトランジスタ４
０２のゲートをまた、ポリシリコン１０１１は、ＮＭＯ
Ｓトランジスタ４０３のゲートをそれぞれ構成する。拡
散部１００１の左端とポリシリコン１００４の間の拡散
部１００１には、ＮＭＯＳトランジスタ４０１のドレイ
ンが形成される。１層目のアルミ１００２は、１層目の
窓１００３−１〜１００３−５によって、拡散部１００
１に形成されたＮＭＯＳトランジスタ４０１のドレイン
に接続されている。又、１層目のアルミ１００２は、電
源Ｖｃｃに接続される。
【００３７】ポリシリコン１００４とポリシリコン１０
０８に挟まれた部分の拡散部１００１には、ＮＭＯＳト
ランジスタ４０１のソース及び、ＮＭＯＳトランジスタ
４０２のドレインが構成される。ＮＭＯＳトランジスタ
４０１のソース及び、ＮＭＯＳトランジスタ４０２のド
レインの２つの部分は、拡散部１００１の１つの領域と
して構成される。ＮＭＯＳトランジスタ４０１のソース
は、１層目の窓１００７−１〜１００７−５によって１
層目のアルミ１００５と接続され、また、１層目のアル
ミ１００５は、１層目の窓１００６−１と１００６−２
によって、ＮＭＯＳトランジスタ４０１のゲートである
ポリシリコン１００４に接続されている。
０８に挟まれた部分の拡散部１００１には、ＮＭＯＳト
ランジスタ４０１のソース及び、ＮＭＯＳトランジスタ
４０２のドレインが構成される。ＮＭＯＳトランジスタ
４０１のソース及び、ＮＭＯＳトランジスタ４０２のド
レインの２つの部分は、拡散部１００１の１つの領域と
して構成される。ＮＭＯＳトランジスタ４０１のソース
は、１層目の窓１００７−１〜１００７−５によって１
層目のアルミ１００５と接続され、また、１層目のアル
ミ１００５は、１層目の窓１００６−１と１００６−２
によって、ＮＭＯＳトランジスタ４０１のゲートである
ポリシリコン１００４に接続されている。
【００３８】ポリシリコン１００８とポリシリコン１０
１１に挟まれた拡散部１００１には、ＮＭＯＳトランジ
スタ４０２のソース及び、ＮＭＯＳトランジスタ４０３
のドレインが構成される。ＮＭＯＳトランジスタ４０２
のソース及び、ＮＭＯＳトランジスタ４０３のドレイン
の２つの部分は、拡散部１００１の１つの領域として構
成される。ＮＭＯＳトランジスタ４０２のソースは、１
層目の窓１０１０−１〜１０１０−５によって１層目の
アルミ１００９と接続されている。
１１に挟まれた拡散部１００１には、ＮＭＯＳトランジ
スタ４０２のソース及び、ＮＭＯＳトランジスタ４０３
のドレインが構成される。ＮＭＯＳトランジスタ４０２
のソース及び、ＮＭＯＳトランジスタ４０３のドレイン
の２つの部分は、拡散部１００１の１つの領域として構
成される。ＮＭＯＳトランジスタ４０２のソースは、１
層目の窓１０１０−１〜１０１０−５によって１層目の
アルミ１００９と接続されている。
【００３９】拡散部１００１の右端とポリシリコン１０
１１の間の拡散部１００１には、ＮＭＯＳトランジスタ
４０３のソースが形成される。１層目のアルミ１０１４
は、１層目の窓１０１５−１〜１０１５−５によって、
拡散部１００１に形成されたＮＭＯＳトランジスタ４０
１のソースに接続されている。又、１層目のアルミ１０
１４は、グランドに接続される。ＮＭＯＳトランジスタ
４０３のゲートであるポリシリコン１０１１は、１層目
の窓１０１３により１層目のアルミ１０１２に接続さ
れ、１層目のアルミ１０１２から、制御電圧４０５が入
力される。以上のように、拡散部１００１に３個のＮＭ
ＯＳトランジスタが形成される。
１１の間の拡散部１００１には、ＮＭＯＳトランジスタ
４０３のソースが形成される。１層目のアルミ１０１４
は、１層目の窓１０１５−１〜１０１５−５によって、
拡散部１００１に形成されたＮＭＯＳトランジスタ４０
１のソースに接続されている。又、１層目のアルミ１０
１４は、グランドに接続される。ＮＭＯＳトランジスタ
４０３のゲートであるポリシリコン１０１１は、１層目
の窓１０１３により１層目のアルミ１０１２に接続さ
れ、１層目のアルミ１０１２から、制御電圧４０５が入
力される。以上のように、拡散部１００１に３個のＮＭ
ＯＳトランジスタが形成される。
【００４０】次に、図４のミラー容量４０６を構成する
容量４０４の構成について説明する。容量４０４は、拡
散部１０１８とポリシリコン１０２０の重なり合う斜線
部分１０３０に形成される。１層目のアルミ１００５
は、前記したように、ＮＭＯＳトランジスタ４０１のゲ
ートとソース及び、ＮＭＯＳトランジスタ４０２のドレ
インに接続されている。１層目のアルミ１００５は、１
層目の窓１０１９−１〜１０１９−１４によって、拡散
部１０１８と接続されている。拡散部１０１８は容量４
０４の一方の電極を形成する。容量４０４の他方の電極
は、ポリシリコン１０２０によって形成される。拡散部
１０１８とポリシリコン１０２０の間の層には、酸化膜
等が形成され、前記２つの電極が分離される。これによ
り、拡散部１０１８とポリシリコン１０２０の重なり合
う斜線部分１０３０に容量４０４が形成される。ポリシ
リコン１０２０は、１層目の窓１０２４−１〜１０２４
−１３によって、１層目のアルミ１０２３と接続されて
いる。１層目のアルミ１０２３は、２層目の窓１０２６
−１〜１０２６−３によって、２層目のアルミ１０２５
と接続されている。２層目のアルミ１０２５は、２層目
の窓１０２７により、１層目のアルミ１０２８と接続さ
れている。１層目のアルミ１０２８は、斜線部分に形成
されている。１層目のアルミ１０２８は、１層目の窓１
０２９−１と１０２９−２によって、ＮＭＯＳトランジ
スタ４０２のゲートであるポリシリコン１００８に接続
されている。
容量４０４の構成について説明する。容量４０４は、拡
散部１０１８とポリシリコン１０２０の重なり合う斜線
部分１０３０に形成される。１層目のアルミ１００５
は、前記したように、ＮＭＯＳトランジスタ４０１のゲ
ートとソース及び、ＮＭＯＳトランジスタ４０２のドレ
インに接続されている。１層目のアルミ１００５は、１
層目の窓１０１９−１〜１０１９−１４によって、拡散
部１０１８と接続されている。拡散部１０１８は容量４
０４の一方の電極を形成する。容量４０４の他方の電極
は、ポリシリコン１０２０によって形成される。拡散部
１０１８とポリシリコン１０２０の間の層には、酸化膜
等が形成され、前記２つの電極が分離される。これによ
り、拡散部１０１８とポリシリコン１０２０の重なり合
う斜線部分１０３０に容量４０４が形成される。ポリシ
リコン１０２０は、１層目の窓１０２４−１〜１０２４
−１３によって、１層目のアルミ１０２３と接続されて
いる。１層目のアルミ１０２３は、２層目の窓１０２６
−１〜１０２６−３によって、２層目のアルミ１０２５
と接続されている。２層目のアルミ１０２５は、２層目
の窓１０２７により、１層目のアルミ１０２８と接続さ
れている。１層目のアルミ１０２８は、斜線部分に形成
されている。１層目のアルミ１０２８は、１層目の窓１
０２９−１と１０２９−２によって、ＮＭＯＳトランジ
スタ４０２のゲートであるポリシリコン１００８に接続
されている。
【００４１】以上説明したように、本実施例により、図
４に示したミラー容量４０６の回路を、半導体集積回路
上に構成することができる。
４に示したミラー容量４０６の回路を、半導体集積回路
上に構成することができる。
【００４２】
【発明の効果】以上詳細に説明したように、本発明によ
れば、 電界効果型トランジスタによって構成した増幅
器を用いたミラー容量を使用した電圧制御容量により、
発振周波数の制御を行なうことができるので、ＣＭＯＳ
プロセス等を用いて、電界効果型トランジスタによって
構成した電圧制御発振器を得ることができる。また、本
発明によるミラー容量は、現在使用されているバリキャ
ップによる可変容量に対して、面積を縮小することがで
きるので、本発明により集積回路上で形成した電圧制御
発振器の面積の低減を図ることができる。また、コンデ
ンサとインダクタの共振により発振が行われるので、発
振信号は正弦波状である。従って、歪率が良く、キャリ
ア対ノイズ比（Ｃ／Ｎ比）も高い電圧制御発振器を得る
ことができる。
れば、 電界効果型トランジスタによって構成した増幅
器を用いたミラー容量を使用した電圧制御容量により、
発振周波数の制御を行なうことができるので、ＣＭＯＳ
プロセス等を用いて、電界効果型トランジスタによって
構成した電圧制御発振器を得ることができる。また、本
発明によるミラー容量は、現在使用されているバリキャ
ップによる可変容量に対して、面積を縮小することがで
きるので、本発明により集積回路上で形成した電圧制御
発振器の面積の低減を図ることができる。また、コンデ
ンサとインダクタの共振により発振が行われるので、発
振信号は正弦波状である。従って、歪率が良く、キャリ
ア対ノイズ比（Ｃ／Ｎ比）も高い電圧制御発振器を得る
ことができる。
【００４３】更に、本発明によるＶＣＯを持った電子装
置を得ることができるという効果がある。更に、本発明
によるＶＣＯを搭載した半導体集積回路を得ることがで
きるという効果がある。
置を得ることができるという効果がある。更に、本発明
によるＶＣＯを搭載した半導体集積回路を得ることがで
きるという効果がある。
【図１】従来技術のバイポーラトランジスタを使用した
コルピッツ型ＶＣＯの説明図。
コルピッツ型ＶＣＯの説明図。
【図２】従来技術のＣＭＯＳリング型ＶＣＯの説明図。
【図３】従来技術のＣＭＯＳインバータを使用したＶＣ
Ｏの説明図。
Ｏの説明図。
【図４】本発明の第 1実施例のミラー容量使用のＶＣＯ
回路
回路
【図５】本発明の第 1実施例の制御電圧対アンプゲイン
の関係を示す図。
の関係を示す図。
【図６】本発明の第 1実施例の制御電圧対発振周波数の
関係を示す図。
関係を示す図。
【図７】本発明の第２実施例のミラー容量使用のＶＣＯ
回路。
回路。
【図８】本発明の送受信器の送信部。
【図９】本発明の送受信器の受信部。
【図１０】本発明のミラー容量の構成例。
１０１ バイポーラトランジスタ １０７ バリキャップ ２０１ ＮＭＯＳトランジスタ ２０４ ＰＭＯＳトランジスタ ３０１ ＣＭＯＳインバータ ３０４ 水晶発振子 ３０６ バリキャップ ４００ 電圧制御発振器 ４０６ ミラー容量 ４２０ 増幅器４２０ ７００ 電圧制御発振器 ８００ 送受信器の送信部 ８０１ ＰＬＬ周波数シンセサイザ ８０８ ＶＣＯ ９００ 送受信器の受信部 １０００ ミラー容量 １０３０ 容量部分
Claims (4)
- 【請求項１】電界効果型トランジスタを含む増幅器を有
する電圧制御発振器において、 電界効果型トランジスタによって構成した増幅率が電圧
で制御される反転増幅器と前記反転増幅器の入出力間に
接続された容量を含む電圧制御容量を有することを特徴
とする電圧制御発振器。 - 【請求項２】電界効果型トランジスタを含む増幅器を有
する電圧制御発振器を含む半導体集積回路において、 電界効果型トランジスタによって構成した増幅率が電圧
で制御される反転増幅器と前記反転増幅器の入出力間に
接続された容量を含む電圧制御容量を有する電圧制御発
振器含むことを特徴とする半導体集積回路装置。 - 【請求項３】請求項２記載の半導体集積回路装置におい
て、 前記電圧制御発振器の一部を構成するインダクタと容量
を接続する接続端子を有することを特徴とする半導体集
積回路装置。 - 【請求項４】電圧制御発振器を含む電子装置において、 電界効果型トランジスタによって構成した増幅率が電圧
で制御される反転増幅器と前記反転増幅器の入出力間に
接続された容量を含む電圧制御容量を有する電圧制御発
振器と、 前記電圧制御発振器の発振周波数を制御する制御部を含
むことを特徴とする電子装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11109931A JP2000307344A (ja) | 1999-04-16 | 1999-04-16 | 電圧制御発振器及び半導体集積回路装置 |
| US09/538,226 US6292064B1 (en) | 1999-04-16 | 2000-03-30 | Voltage controlled oscillator and semiconductor IC device including a voltage controlled capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11109931A JP2000307344A (ja) | 1999-04-16 | 1999-04-16 | 電圧制御発振器及び半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000307344A true JP2000307344A (ja) | 2000-11-02 |
Family
ID=14522749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11109931A Pending JP2000307344A (ja) | 1999-04-16 | 1999-04-16 | 電圧制御発振器及び半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6292064B1 (ja) |
| JP (1) | JP2000307344A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003010881A1 (fr) * | 2001-07-25 | 2003-02-06 | Niigata Seimitsu Co., Ltd. | Oscillateur |
| KR100399585B1 (ko) * | 2002-09-12 | 2003-09-26 | (주) 가인테크 | 상보성 트랜지스터를 이용한 전압 제어 발진기 |
| JP2005269083A (ja) * | 2004-03-17 | 2005-09-29 | Sony Ericsson Mobilecommunications Japan Inc | 発振回路及び通信装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016442A (ja) * | 2000-06-30 | 2002-01-18 | Toshiba Corp | Ｆｍ信号発振回路及び変調レベル補正方法 |
| JP3998233B2 (ja) * | 2001-11-09 | 2007-10-24 | セイコーＮｐｃ株式会社 | 発振回路および発振用集積回路 |
| US7400172B2 (en) * | 2006-10-16 | 2008-07-15 | Freescale Semiconductor, Inc. | Miller capacitance tolerant buffer element |
| CN108964659B (zh) * | 2018-07-19 | 2022-04-05 | 重庆湃芯入微科技有限公司 | 一种振荡器频率调节环路的稳定性补偿和阻抗变换电路 |
| WO2022051913A1 (zh) * | 2020-09-08 | 2022-03-17 | 深圳市汇顶科技股份有限公司 | 晶体振荡器、芯片和电子设备 |
| CN111953315B (zh) * | 2020-09-08 | 2024-02-20 | 深圳市汇顶科技股份有限公司 | 晶体振荡器、芯片和电子设备 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1203961A (en) * | 1967-04-21 | 1970-09-03 | Cambridge Consultants | An active capacitance reactance network |
| GB1434332A (en) * | 1973-02-15 | 1976-05-05 | Motorola Inc | Integrated circuit filtering circuit |
| US4071830A (en) * | 1975-07-03 | 1978-01-31 | Motorola, Inc. | Complementary field effect transistor linear amplifier |
| US4025867A (en) * | 1976-06-16 | 1977-05-24 | Bell Telephone Laboratories, Incorporated | Capacitance magnification circuit |
| US4644306A (en) * | 1985-07-15 | 1987-02-17 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Programmable electronic synthesized capacitance |
| FR2718853B1 (fr) * | 1994-04-18 | 1996-05-15 | Telemecanique | Détecteur de proximité inductif à fréquence ajustable. |
| GB2330711B (en) * | 1997-10-21 | 2000-06-28 | Lsi Logic Corp | Controllable reactance circuit for an integrated circuit |
-
1999
- 1999-04-16 JP JP11109931A patent/JP2000307344A/ja active Pending
-
2000
- 2000-03-30 US US09/538,226 patent/US6292064B1/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003010881A1 (fr) * | 2001-07-25 | 2003-02-06 | Niigata Seimitsu Co., Ltd. | Oscillateur |
| US7378709B2 (en) | 2001-07-25 | 2008-05-27 | Niigata Seimitsu Co., Ltd. | Oscillator with a guard ring formed around an N well and constituent components integrally formed on the N well, on a semiconductor substrate |
| KR100399585B1 (ko) * | 2002-09-12 | 2003-09-26 | (주) 가인테크 | 상보성 트랜지스터를 이용한 전압 제어 발진기 |
| JP2005269083A (ja) * | 2004-03-17 | 2005-09-29 | Sony Ericsson Mobilecommunications Japan Inc | 発振回路及び通信装置 |
| JP4507070B2 (ja) * | 2004-03-17 | 2010-07-21 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | 通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6292064B1 (en) | 2001-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8385875B2 (en) | Semiconductor integrated circuit | |
| US7689191B2 (en) | Semiconductor integrated circuit having built-in PLL circuit | |
| US7239209B2 (en) | Serially RC coupled quadrature oscillator | |
| US7589596B2 (en) | Voltage controlled oscillator and wireless transceiver using the same | |
| US6833769B2 (en) | Voltage controlled capacitive elements having a biasing network | |
| US20080174375A1 (en) | Voltage-controlled oscillator and communication device using the same | |
| Zhang et al. | A direct conversion CMOS transceiver for IEEE 802.11 a WLANs | |
| US20030013419A1 (en) | Differential to single-ended converter with large output swing | |
| JP2004120728A (ja) | 発振回路および通信用半導体集積回路 | |
| JP4406378B2 (ja) | 送信機及びそれを用いた移動体通信端末 | |
| JP2002208819A (ja) | 発振回路 | |
| JP4015008B2 (ja) | 通信用半導体集積回路および無線通信システム | |
| US8866557B2 (en) | XTAL oscillator | |
| Durec | An integrated silicon bipolar receiver subsystem for 900-MHz ISM band applications | |
| JP2000307344A (ja) | 電圧制御発振器及び半導体集積回路装置 | |
| US20060068726A1 (en) | Transmitter and radio communication terminal using the same | |
| US20040201427A1 (en) | Phase locked loop that avoids false locking | |
| US6640091B1 (en) | Dual-band output switching high-frequency transmission circuit with a transmission mixer having two outputs | |
| US7570122B2 (en) | Low voltage LOGEN | |
| Song et al. | A 0.25-/spl mu/m CMOS quad-band GSM RF transceiver using an efficient LO frequency plan | |
| JP2004119724A (ja) | 電圧制御発振器及びこれを用いた無線通信装置 | |
| JP3560774B2 (ja) | 偶高調波ミクサ、直交ミクサ、イメージリジェクションミクサ、受信装置及び位相同期発振器 | |
| KR20010013185A (ko) | 통신 장치 | |
| Cipriani et al. | Fully integrated zero IF transceiver for GPRS/GSM/DCS/PCS application | |
| Durec et al. | A digital FDD transceiver system for 900 MHz ISM band applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031205 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |