JP2009206122A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009206122A
JP2009206122A JP2008043966A JP2008043966A JP2009206122A JP 2009206122 A JP2009206122 A JP 2009206122A JP 2008043966 A JP2008043966 A JP 2008043966A JP 2008043966 A JP2008043966 A JP 2008043966A JP 2009206122 A JP2009206122 A JP 2009206122A
Authority
JP
Japan
Prior art keywords
resistors
resistor
trimming
main
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008043966A
Other languages
English (en)
Other versions
JP5433957B2 (ja
Inventor
Tomoyuki Goto
智幸 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2008043966A priority Critical patent/JP5433957B2/ja
Priority to US12/364,744 priority patent/US7764109B2/en
Priority to CN2009100049587A priority patent/CN101521200B/zh
Publication of JP2009206122A publication Critical patent/JP2009206122A/ja
Application granted granted Critical
Publication of JP5433957B2 publication Critical patent/JP5433957B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/04Voltage dividers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802Resistors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】抵抗値が大きく異なる抵抗の組み合わせでもよく、しかも配線がそれほど煩雑にならず高精度が必要な抵抗の抵抗値比を正確に設定することができる分圧回路を構成することができる半導体装置を得る。
【解決手段】抵抗値が大きい上位3つの主要3抵抗R1,R2,Rt1ごとの単位抵抗をまとめた小ブロックを隣接して配置した組A〜Gを作り、該組を単位として、抵抗レイアウト領域の中央部に隣接して配置し、残りのトリミング抵抗Rt2〜Rt7は、それぞれ単位抵抗単位で2つに分割し、主要3抵抗R1,R2,Rt1の両側に対称に配置するようにした。このとき、抵抗値の大きいトリミング抵抗ほど中央寄りに配置し、更に抵抗レイアウト領域の最も外側にはそれぞれダミー抵抗を配置するようにした。
【選択図】図2

Description

本発明は、定電圧回路の出力電圧検出等に使用する、抵抗を使用して分圧する抵抗分圧回路を内蔵した半導体装置に関し、特にトリミング抵抗を備えた該抵抗分圧回路を内蔵した半導体装置に関する。
定電圧回路の出力電圧検出等に使用される抵抗分圧回路は、分圧電圧を正確に出力するために、抵抗値の絶対値よりも分圧回路を構成している各抵抗の抵抗値比の精度を向上させることが重要である。半導体装置に形成された抵抗は、同じ形状の抵抗であっても、半導体チップ内で離れた場所に配置された場合は、製造プロセスの影響を受けて同じ抵抗値にはならなかった。また、半導体装置に形成された抵抗は、モールド処理における応力の掛かり方等が異なるというような要因でも抵抗値が変化していた。このため、分圧回路に使用する抵抗は、通常、半導体チップの抵抗レイアウト領域にまとめて形成されているが、該抵抗レイアウト領域の中央付近と周辺部や両端では、同じ構成の抵抗であっても抵抗値が異なり、正確な抵抗値比を得ることが難しかった。
このような問題を解決するために、分圧回路を構成している抵抗を複数の単位抵抗に分割して、その単位抵抗を抵抗ごとに交互に並べて配置する方法があった(例えば、特許文献1及び2参照。)。また、この他に、分圧抵抗を構成する各抵抗のうち、相対的な精度が要求される複数の抵抗を隣接して前記抵抗レイアウト領域の中央部に配置し、その他の抵抗はその外側に配置する方法があった(例えば、特許文献3参照。)。
特開昭58−100449号公報 特開2000−294732号公報 特許第3887260号公報
しかし、前者の前記方法では、単位抵抗を抵抗ごとに交互に並べて配置するため配線が煩雑になるという問題があった。また、単位抵抗の数をおよそ同数にそろえる必要があるため、単位抵抗の数が増えて前記抵抗レイアウト領域が大きくなったり、極端に抵抗値が異なる場合は交互に並べられない場合が発生したりする等の問題があった。更に、高精度が必要な抵抗とそうでない抵抗を一律に交互に並べているため、分圧回路を構成する抵抗の数が多くなると高精度が必要な抵抗の精度を上げることが難しいという問題も発生していた。
また、後者の前記方法では、抵抗値の大きさには関係せず、配線も簡単であるが、抵抗値比の精度に関しては前者の前記方法ほどの効果は期待できなかった。
本発明は、このような問題を解決するためになされたものであり、抵抗値が大きく異なる抵抗の組み合わせでもよく、しかも配線がそれほど煩雑にならず高精度が必要な抵抗の抵抗値比を正確に設定することができる分圧回路を構成することができる半導体装置を得ることを目的とする。
この発明に係る半導体装置は、半導体チップ上に複数の単位抵抗を平行に並べて形成された抵抗レイアウト領域に、少なくとも、第1抵抗と、第2抵抗と、前記抵抗レイアウト領域外に形成されたトリミングヒューズが並列に接続された1つ以上のトリミング抵抗とを直列に接続した回路が形成され、該直列回路に印加された電圧を分圧して出力する分圧回路を内蔵した半導体装置において、
前記第1抵抗、第2抵抗及びトリミング抵抗の中で抵抗値の大きい上位3つの主要3抵抗は、それぞれ所定の数の前記単位抵抗からなる各ブロックに分割され、該主要3抵抗の各1つの該ブロックが隣接して配置されてなる1つの組をそれぞれ形成し、該各組は、前記抵抗レイアウト領域の中央部に、隣接して配置されるものである。
また、複数の前記トリミング抵抗を有する場合、前記分圧回路を形成する、前記主要3抵抗を除く各他の抵抗は、前記単位抵抗単位で2つのブロックに分割され、該各他の抵抗における各1つの該ブロックは、前記主要3抵抗の両側に対称に配置されるようにした。
この場合、前記各他の抵抗の前記各ブロックは、前記主要3抵抗の両側に、抵抗値の大きい順に配置されるようにした。
また、前記各他の抵抗の前記各ブロックは、前記主要3抵抗の両側に、抵抗値比の要求精度が高い順に配置されるようにしてもよい。
また、複数の前記トリミング抵抗を有する場合、前記分圧回路を形成する、前記主要3抵抗を除く各他の抵抗の内、抵抗値比の要求精度が高い抵抗は、偶数個の前記ブロックに分割され、該各ブロックは、前記主要3抵抗の前記各組の間に配置されるようにした。
具体的には、前記各他の抵抗の前記各ブロックは、前記抵抗レイアウト領域の中央部に対して対称に配置されるようにした。
本発明の半導体装置によれば、分圧回路を構成する各抵抗の内、特に高精度を必要とする抵抗を3つに絞り、この3つの主要3抵抗を複数に分割して組み合わせた組単位で抵抗レイアウト領域の中央付近に配置するようにしたことから、抵抗間の配線をそれほど煩雑にすることなく、前記主要3抵抗の抵抗値比を高精度に設定することができる。
また、前記主要3抵抗以外の前記トリミング抵抗を、それぞれ2つに分割して前記主要3抵抗の両側に配置するようにしたことから、前記主要3抵抗との抵抗値比を高精度に維持することができる。
更に、前記トリミング抵抗の内、高抵抗のもの又は抵抗値比の要求精度が高いものから順に抵抗レイアウト領域の内側から外側に配置するようにしたことから、トリミング抵抗の中でも重要な抵抗ほど主要3抵抗との抵抗値比を正確に設定することができる。
更に、前記トリミング抵抗の中で特に高精度が要求されるものは、前記主要3抵抗の前記各組の間に配置するようにしたことから、前記トリミング抵抗の中でも重要な抵抗ほど、前記主要3抵抗との抵抗値比をより正確に設定することができる。
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第1の実施の形態.
図1は、本発明の第1の実施の形態における半導体装置に内蔵される分圧回路の回路例を示した図である。
図1において、分圧回路1は、所定の機能を有する半導体集積回路で構成された半導体装置に内蔵され、入力電圧Vinを分圧して分圧電圧Voutとして出力するものであり、主抵抗である抵抗R1,R2と、トリミングヒューズF1〜F7と、トリミングヒューズF1〜F7が対応して並列に接続されたトリミング抵抗Rt1〜Rt7で構成されている。なお、抵抗R1は第1抵抗を、抵抗R2は第2抵抗をそれぞれなす。
入力電圧Vinと抵抗R2の一端との間に、トリミング抵抗Rt1〜Rt7が直列に接続され、トリミング抵抗Rt1〜Rt7にはトリミングヒューズF1〜F7が対応して並列に接続されている。抵抗R2の他端と接地電圧GNDとの間に抵抗R1が接続され、抵抗R1と抵抗R2との接続部から分圧電圧Voutが出力される。
このような構成において、図1のすべての抵抗は、半導体チップ上では2本以上の単位抵抗でそれぞれ構成され、抵抗レイアウト領域にそれぞれ形成されている。図1では、各抵抗の符号の横に示した括弧内の数値は、右側から順に、単位抵抗の抵抗値に対する比率、その抵抗値を得るために使用している単位抵抗の数、その抵抗を構成する単位抵抗のブロックの数及び1つのブロックに含まれている単位抵抗の数を示している。
例えば、抵抗R1の括弧内の表記は(6,24,4×6)となっている。この意味は、最初の6が、抵抗R1の抵抗値が単位抵抗の抵抗値の6倍であることを示し、2番目の24は、単位抵抗を24本使用して構成していることを示している。更に、3番目の4×6は、単位抵抗4本を1ブロックとしたものが6組あることを示している。同様に、抵抗R2では、抵抗値が単位抵抗の30倍で、単位抵抗を30本使用し、単位抵抗4本を1ブロックとしたものが5組あり、5本を1ブロックとしたものが2組あることを示している。更に、トリミング抵抗Rt7では、抵抗値が単位抵抗の1/16倍で、単位抵抗を16本使用し、単位抵抗8本を1ブロックとしたものが2組あることを示している。
トリミング抵抗Rt1〜Rt7の各抵抗値は、トリミング抵抗Rt1が最も大きく、トリミングRt7が最も小さい。また、各トリミング抵抗の抵抗値の関係は、例えばトリミング抵抗Rt2がトリミング抵抗Rt1の半分であるというように、符号の添え字の数字が大きくなるほど抵抗値は2のべき乗分の1の割合で小さくなるよう設定されている。なお、図1では、説明を分かりやすくするために、各トリミング抵抗Rt1〜Rt7は抵抗値順に並べられており、しかも抵抗R2と入力電圧Vinとの間に直列に接続されているが、これは一例であり、各トリミング抵抗Rt1〜Rt7と抵抗R1,R2が直列に接続されていれば、どのような配置になっていてもよい。また、各トリミング抵抗Rt1〜Rt7の直列回路は、接地電圧GND側に接続されるようにしてもよい。
図2は、図1の分圧回路1における各抵抗の配置例を示した図であり、図2では、該各抵抗を、半導体チップ上の抵抗レイアウト領域に配置した場合を示している。なお、図2の各抵抗の符号の右側に示した角括弧内の数値は、その抵抗の分割数と何番目の組であるかということを分数で示している。また、トリミングヒューズF1〜F7は、抵抗レイアウト領域外に形成されていることから図示していない。
図3は、図2の中央部に配置されているB〜F組の内の1つを詳細に示した図である。
図1の分圧回路1で最も抵抗値比の精度が要求される抵抗は、抵抗R1とR2である。次にトリミング抵抗の中で最も抵抗値の大きいものはトリミング抵抗Rt1である。このようなことから、主要な抵抗R1、R2及びトリミング抵抗Rt1を抵抗レイアウト領域の中央に配置している。また、その配置の方法として、この主要な3つの抵抗を構成している単位抵抗の数をほぼ同数の組に分割している。図3では、抵抗R1を6組、抵抗R2を7組、トリミング抵抗Rt1を8組に分割している。
抵抗R1の分割数が6組とやや少ない理由は、抵抗R1が図3に示すように、単位抵抗4本を1ブロックとしており、該4本を更に2本ごとの小ブロックに分けて、該小ブロックの2本を並列に接続したものを更に直列に接続していることから、1ブロックを4本単位で分割するのが配線を簡素化する上で好ましいためである。このような条件を考慮して、できるだけ同数に近い数に分割すればよい。
分割された各抵抗を構成する単位抵抗は、図3に示すように抵抗ごとに隣接して配置されて結線されている。すなわち、抵抗R1は、前記のように4本の抵抗を2本ずつ並列に接続したものを更に直列に接続しており、抵抗R2は、4本の抵抗をすべて直列に接続している。更に、トリミング抵抗Rt1は、2本の抵抗を並列に接続している。
このように、抵抗ごとの単位抵抗をまとめた小ブロックを隣接して配置した組を作っており、図2では、該各組をA〜Gで示し、該組を単位として、図2に示すように抵抗レイアウト領域の中央部に隣接して配置している。残りのトリミング抵抗Rt2〜Rt7は、それぞれ単位抵抗単位で2つに分割し、前記主要3抵抗の両側に対象に配置している。このとき、抵抗値の大きいトリミング抵抗ほど中央寄りに配置している。更に、抵抗レイアウト領域の最も外側にはそれぞれダミー抵抗を配置している。
このような構成にすることにより、各抵抗の単位抵抗を交互に並べる場合と比較して、単位抵抗同士の配線が大幅に簡素化することができ、しかも適度に前記主要3抵抗が交じり合っているため、抵抗値比の精度を向上させることができる。また、トリミング抵抗の下位ビットのように抵抗値比の精度が比較的低くてもよい抵抗は、前記主要3抵抗の外側に配置することにより、前記主要3抵抗の抵抗値比の精度低下を防止することができる。更に、トリミング抵抗の中でも高い抵抗値比の精度が要求される抵抗ほど、抵抗レイアウト領域の内側に配置したことから、トリミング精度の低下を防ぐことができる。更に、前記ダミー抵抗を設けることにより、抵抗レイアウト領域の最も変動の大きくなる領域には、実際に使用する抵抗を配置しないようにしたため、より抵抗値比の精度を向上させることができる。
ここで、トリミング抵抗Rt2の抵抗値比の精度を更に向上させる必要がある場合、図2を図4のようにすればよい。図4では、トリミング抵抗Rt2を2つに分割し、中央に配置した前記主要3抵抗のD組の上下にそれぞれ配置している。このようにすることにより、トリミング抵抗Rt2と前記主要3抵抗との抵抗値比は、図2の場合よりも向上させることができる。しかし、前記主要3抵抗同士の抵抗値比の精度は僅かに低下するため、各抵抗の抵抗値や分圧電圧の要求精度等を総合的に考慮して、図2又は図4の何れの配置を採用するかを判断する必要がある。
次に、図5は、図1の分圧回路1における各抵抗の他の配置例を示した図であり、図5では、図2と同じもの又は同様のものは同じ符号で示している。
図5は、トリミング抵抗Rt2に加えてトリミング抵抗Rt3の抵抗値比の精度も向上させるようにしたものである。
図5において、トリミング抵抗Rt2及びRt3をそれぞれ2つに分割し、トリミング抵抗Rt2は、中央に配置した前記主要3抵抗のD組の上下両側に配置し、トリミング抵抗Rt3は、前記主要3抵抗のC組とE組の外側に対応して配置されている。このようにすることにより、トリミングRt3と前記主要3抵抗との抵抗値比は、図2及び図4よりも更に向上させることができる。しかし、前記主要3抵抗同士の抵抗値比精度は、図4の場合よりも更に少し低下する。このため、図2、図4及び図5の何れの配置を採用するかは、前記したように、各抵抗の抵抗値や分圧電圧の要求精度等を総合的に考慮して判断する必要がある。
なお、図4及び図5では、トリミング抵抗Rt2とRt3をそれぞれ2つに分割して、抵抗レイアウト領域の中央を挟んで2箇所に配置した場合を例にして示したが、トリミング抵抗Rt2やRt3を構成する単位抵抗の数が多い場合は、分割数を2つ以上の偶数個に増やして、前記主要3抵抗の各組の間で対称な位置に配置するようにしてもよい。また、前記説明では、7つのトリミング抵抗Rt1〜Rt7を有する場合を例にして説明したが、これは一例であり、本発明はこれに限定するものではなく、1つ以上のトリミング抵抗を有する場合に適用することができる。
本発明の第1の実施の形態における半導体装置に内蔵される分圧回路の回路例を示した図である。 図1の分圧回路1における各抵抗の配置例を示した図である。 図2の中央部に配置されているB〜F組の内の1つを詳細に示した図である。 図1の分圧回路1における各抵抗の他の配置例を示した図である。 図1の分圧回路1における各抵抗の他の配置例を示した図である。
符号の説明
1 分圧回路
R1,R2 抵抗
Rt1〜Rt7 トリミング抵抗
F1〜F7 トリミングヒューズ

Claims (7)

  1. 半導体チップ上に複数の単位抵抗を平行に並べて形成された抵抗レイアウト領域に、少なくとも、第1抵抗と、第2抵抗と、前記抵抗レイアウト領域外に形成されたトリミングヒューズが並列に接続された1つ以上のトリミング抵抗とを直列に接続した回路が形成され、該直列回路に印加された電圧を分圧して出力する分圧回路を内蔵した半導体装置において、
    前記第1抵抗、第2抵抗及びトリミング抵抗の中で抵抗値の大きい上位3つの主要3抵抗は、それぞれ所定の数の前記単位抵抗からなる各ブロックに分割され、該主要3抵抗の各1つの該ブロックが隣接して配置されてなる1つの組をそれぞれ形成し、該各組は、前記抵抗レイアウト領域の中央部に、隣接して配置されることを特徴とする半導体装置。
  2. 複数の前記トリミング抵抗を有する場合、前記分圧回路を形成する、前記主要3抵抗を除く各他の抵抗は、前記単位抵抗単位で2つのブロックに分割され、該各他の抵抗における各1つの該ブロックは、前記主要3抵抗の両側に対称に配置されること特徴とする請求項1記載の半導体装置。
  3. 前記各他の抵抗の前記各ブロックは、前記主要3抵抗の両側に、抵抗値の大きい順に配置されることを特徴とする請求項2記載の半導体装置。
  4. 前記各他の抵抗の前記各ブロックは、前記主要3抵抗の両側に、抵抗値比の要求精度が高い順に配置されることを特徴とする請求項2記載の半導体装置。
  5. 複数の前記トリミング抵抗を有する場合、前記分圧回路を形成する、前記主要3抵抗を除く各他の抵抗の内、抵抗値比の要求精度が高い抵抗は、偶数個の前記ブロックに分割され、該各ブロックは、前記主要3抵抗の前記各組の間に配置されることを特徴とする請求項1、2、3又は4記載の半導体装置。
  6. 前記各他の抵抗の前記各ブロックは、前記抵抗レイアウト領域の中央部に対して対称に配置されること特徴とする請求項5記載の半導体装置。
  7. 前記抵抗レイアウト領域の両端部にそれぞれ配置されたダミー抵抗を備えることを特徴とする請求項1、2、3、4、5又は6記載の半導体装置。
JP2008043966A 2008-02-26 2008-02-26 半導体装置 Expired - Fee Related JP5433957B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008043966A JP5433957B2 (ja) 2008-02-26 2008-02-26 半導体装置
US12/364,744 US7764109B2 (en) 2008-02-26 2009-02-03 Semiconductor device and voltage divider circuit
CN2009100049587A CN101521200B (zh) 2008-02-26 2009-02-20 半导体装置与分压电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008043966A JP5433957B2 (ja) 2008-02-26 2008-02-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2009206122A true JP2009206122A (ja) 2009-09-10
JP5433957B2 JP5433957B2 (ja) 2014-03-05

Family

ID=40997643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008043966A Expired - Fee Related JP5433957B2 (ja) 2008-02-26 2008-02-26 半導体装置

Country Status (3)

Country Link
US (1) US7764109B2 (ja)
JP (1) JP5433957B2 (ja)
CN (1) CN101521200B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103508A (ja) * 2008-09-25 2010-05-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
CN102193570A (zh) * 2010-03-18 2011-09-21 精工电子有限公司 分压电路以及半导体装置
WO2014041950A1 (ja) * 2012-09-14 2014-03-20 セイコーインスツル株式会社 分圧回路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102213967A (zh) * 2010-04-12 2011-10-12 辉达公司 具有电压调节功能的gpu芯片及其制作方法
JP2013153129A (ja) * 2011-09-29 2013-08-08 Rohm Co Ltd チップ抵抗器および抵抗回路網を有する電子機器
JP6259184B2 (ja) 2012-02-03 2018-01-10 ローム株式会社 チップ部品およびその製造方法
JP2014072242A (ja) * 2012-09-27 2014-04-21 Rohm Co Ltd チップ部品およびその製造方法
US9413342B2 (en) * 2014-09-11 2016-08-09 Nxp B.V. Resistive divider circuit for a differential signal communications receiver
JP2018170457A (ja) * 2017-03-30 2018-11-01 エイブリック株式会社 抵抗分圧回路を有する半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0269972A (ja) * 1988-09-05 1990-03-08 Seiko Epson Corp 半導体集積装置
JPH04352466A (ja) * 1991-05-30 1992-12-07 Mitsubishi Electric Corp R−2rラダー抵抗回路
JPH0951072A (ja) * 1994-08-19 1997-02-18 Seiko Instr Inc 半導体装置とその製造方法
JP2000164804A (ja) * 1998-11-24 2000-06-16 Lucent Technol Inc 集積回路レイアウトにおける複数組の素子配置
JP2003243513A (ja) * 2002-02-14 2003-08-29 Seiko Instruments Inc 抵抗回路
JP2008021726A (ja) * 2006-07-11 2008-01-31 Ricoh Co Ltd トリミング回路及び半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58100449A (ja) 1981-12-11 1983-06-15 Hitachi Ltd 半導体装置
JPH0449184A (ja) 1990-06-19 1992-02-18 Mitsubishi Electric Corp エレベータの信号伝送装置
JP3899109B2 (ja) 1997-06-09 2007-03-28 株式会社リコー 充放電保護回路
JP3561394B2 (ja) 1997-06-09 2004-09-02 株式会社リコー 充放電保護回路及びバッテリーパック
JP3710920B2 (ja) 1997-06-09 2005-10-26 株式会社リコー 充放電保護回路及びバッテリーパック
US6060760A (en) * 1997-08-13 2000-05-09 Tritech Microelectronics, Ltd. Optimal resistor network layout
JPH11352160A (ja) * 1998-06-08 1999-12-24 Seiko Instruments Inc 電圧検出回路
JP2000294732A (ja) 1999-04-02 2000-10-20 Fuji Electric Co Ltd 半導体装置
JP2002124639A (ja) * 2000-08-09 2002-04-26 Seiko Instruments Inc 半導体装置及びその製造方法
US7053751B2 (en) * 2001-05-14 2006-05-30 Ricoh Company, Ltd. Resistance hybrid, and voltage detection and constant voltage generating circuits incorporating such resistance hybrid
JP3887260B2 (ja) * 2002-04-09 2007-02-28 沖電気工業株式会社 分圧抵抗のレイアウト方法
JP3922553B2 (ja) 2002-09-12 2007-05-30 株式会社リコー 充放電保護回路
US6911896B2 (en) * 2003-03-31 2005-06-28 Maxim Integrated Products, Inc. Enhanced linearity, low switching perturbation resistor strings
JP3948435B2 (ja) 2003-06-16 2007-07-25 株式会社リコー 2次電池保護用icとそれを用いたバッテリパックおよび電子機器
JP2005168160A (ja) 2003-12-02 2005-06-23 Ricoh Co Ltd 過電流保護回路と充電式電池パック
JP2005168159A (ja) 2003-12-02 2005-06-23 Ricoh Co Ltd 過電流保護回路と充電式電池パック
JP4535910B2 (ja) 2005-03-16 2010-09-01 株式会社リコー 2次電池保護回路とバッテリパックおよび電子機器
US7449783B2 (en) * 2005-05-05 2008-11-11 Texas Instruments Incorporated Nonlinear via arrays for resistors to reduce systematic circuit offsets
JP4667157B2 (ja) 2005-08-08 2011-04-06 株式会社リコー 2次電池保護用半導体装置
JP4049184B2 (ja) 2005-12-27 2008-02-20 株式会社リコー 充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器
JP4740771B2 (ja) * 2006-03-03 2011-08-03 株式会社リコー 分圧回路、その分圧回路を使用した定電圧回路及び電圧検出回路、分圧回路のトリミング方法
US7825704B2 (en) * 2006-04-10 2010-11-02 Stmicroelectronics, Inc. Threshold personalization testmode
TWI328150B (en) * 2007-03-06 2010-08-01 Neotec Semiconductor Ltd Binary bidirectional trimming circuit
TW200944981A (en) * 2008-04-17 2009-11-01 Chunghwa Picture Tubes Ltd Resistive module, voltage divider and related layout methods thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0269972A (ja) * 1988-09-05 1990-03-08 Seiko Epson Corp 半導体集積装置
JPH04352466A (ja) * 1991-05-30 1992-12-07 Mitsubishi Electric Corp R−2rラダー抵抗回路
JPH0951072A (ja) * 1994-08-19 1997-02-18 Seiko Instr Inc 半導体装置とその製造方法
JP2000164804A (ja) * 1998-11-24 2000-06-16 Lucent Technol Inc 集積回路レイアウトにおける複数組の素子配置
JP2003243513A (ja) * 2002-02-14 2003-08-29 Seiko Instruments Inc 抵抗回路
JP2008021726A (ja) * 2006-07-11 2008-01-31 Ricoh Co Ltd トリミング回路及び半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103508A (ja) * 2008-09-25 2010-05-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US9960116B2 (en) 2008-09-25 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102193570A (zh) * 2010-03-18 2011-09-21 精工电子有限公司 分压电路以及半导体装置
WO2014041950A1 (ja) * 2012-09-14 2014-03-20 セイコーインスツル株式会社 分圧回路
JP2014059620A (ja) * 2012-09-14 2014-04-03 Seiko Instruments Inc 分圧回路
KR20150054820A (ko) * 2012-09-14 2015-05-20 세이코 인스트루 가부시키가이샤 분압 회로
KR102150242B1 (ko) * 2012-09-14 2020-09-01 에이블릭 가부시키가이샤 분압 회로

Also Published As

Publication number Publication date
US20090212749A1 (en) 2009-08-27
CN101521200A (zh) 2009-09-02
US7764109B2 (en) 2010-07-27
JP5433957B2 (ja) 2014-03-05
CN101521200B (zh) 2012-01-18

Similar Documents

Publication Publication Date Title
JP5433957B2 (ja) 半導体装置
TWI538166B (zh) Semiconductor integrated circuit
JP2012029325A5 (ja)
JP2009087974A (ja) 半導体素子、及びそのレイアウト方法
JP2011204925A (ja) 半導体装置
US20030154456A1 (en) Resistor circuit
JP2008153327A (ja) 半導体集積回路の設計方法、および、半導体集積回路
JP5754845B2 (ja) 表示装置用駆動回路及びドライバセル
US6848092B2 (en) Layout of networks using parallel and series elements
JPWO2010100849A1 (ja) 半導体集積回路装置
JP2007294768A (ja) 半導体装置
KR101069713B1 (ko) 반도체 메모리 장치의 전압 트리밍 회로 및 방법
JP3887260B2 (ja) 分圧抵抗のレイアウト方法
JP2008304262A (ja) 温度補償回路、トリミング回路及び加速度検出装置
JP2003234405A (ja) 高比精度抵抗レイアウトパターン
JP2008103565A (ja) ラダー抵抗の調整パターン構造及びこれを有する電子部品
US9021413B2 (en) Device matching layout and method for IC
JP2015143885A (ja) 表示装置用駆動回路
JP2008219683A (ja) 半導体集積回路
US20050012179A1 (en) Semiconductor device
JP5018508B2 (ja) 半導体集積回路装置及びクロックスキュー計測方法
JP2007042821A (ja) 半導体集積チップ
JP2005294406A (ja) 半導体集積回路装置および半導体集積回路装置の配線方法
JP2013027001A (ja) R−2rラダー抵抗回路、そのr−2rラダー抵抗回路を備えるd/a変換器及びr−2rラダー抵抗回路の製造方法
JP5531488B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131125

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees