JP2009200502A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009200502A JP2009200502A JP2009068296A JP2009068296A JP2009200502A JP 2009200502 A JP2009200502 A JP 2009200502A JP 2009068296 A JP2009068296 A JP 2009068296A JP 2009068296 A JP2009068296 A JP 2009068296A JP 2009200502 A JP2009200502 A JP 2009200502A
- Authority
- JP
- Japan
- Prior art keywords
- region
- wiring
- semiconductor
- collector
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
【解決手段】SOI基板1の半導体層において、互いに完全に電気的に分離された複数の単位バイポーラトランジスタQuを並列接続することにより、大電流容量を必要とするバイポーラトランジスタを構成する。また、所望の電流容量を与えるトランジスタは、幾何学的寸法が、実質的に同一サイズである複数の単位バイポーラトランジスタを、互いに電気的に並列接続することにより構成する。
【選択図】図4
Description
図1(a)は、本実施の形態の半導体集積回路装置を構成するトランジスタQを示している。このトランジスタQは、比較的大電流を流すことが可能な大電流トランジスタであり、導電形式はnpn型またはpnp型のいずれでも良い。
本実施の形態においては、単位トランジスタの変形例を説明する。図21は、本実施の形態のnpn型の単位トランジスタQuの要部断面図を示している。本実施の形態においては、深い溝型の分離部2bおよび絶縁層1bによって取り囲まれ分離された半導体島領域SAのコレクタ領域内に、2個のベース領域4a2が設けられ、その各々のベース領域4a2内にエミッタ領域6a2が設けられている。なお、ベース領域4a2およびエミッタ領域6a2を4個以上設けても良い。
1a 支持基板
1b 絶縁層
1c 半導体層
2a 浅い分離部
2b 深い溝型の分離部(素子分離用溝)
3a1,3a2 埋込コレクタ領域
3b1,3b2 コレクタ領域
3c1,3c2 コレクタ引出領域
4a1.4a2 ベース領域
4b1 ベース引出領域
5 ベース引出電極
6a1,6a2 エミッタ領域
7a1,7a2 エミッタ電極
8 絶縁膜
9B ベース電極
9E エミッタ電極
9C コレクタ電極
10L1 第1層配線
10LB1 第1層配線
10LE1 第1層配線
10LC1 第1層配線
10L2 第2層配線
10LB2 第2層配線
10L3 第3層配線
Q,Q1〜Q10 バイポーラトランジスタ
Qu 単位バイポーラトランジスタ
SA,SA1,SA2 半導体島領域
BC,EC,CC コンタクトホール
DRV ドライバ回路
Claims (14)
- 支持基板、絶縁層、半導体層の順に積層された基板であって、該積層基板の前記半導体層の主面に回路素子を形成するためのSOI基板と、
前記SOI基板の半導体層を横切る素子分離用溝によって互いに分離された複数の素子形成領域であって、該複数の素子形成領域は前記素子分離用溝によって互いに同一サイズに区画されて成る複数の半導体島領域と、
前記複数の半導体島領域のそれぞれに形成された互いに同一サイズの複数のバイポーラトランジスタであって、前記半導体層の主面に形成されたエミッタ領域、ベース領域およびコレクタ領域を有する複数の単位バイポーラトランジスタと、
前記複数の単位バイポーラトランジスタのエミッタ領域、ベース領域およびコレクタ領域を互いに並列接続することによって、所望の電気的特性を持つ1個のトランジスタとして機能させると共に、前記複数の単位バイポーラトランジスタのいずれかにて発生する熱を放散するための相互配線と
を有し、
前記電気的特性は、許容電流、増幅利得、ベース抵抗、および雑音指数の少なくともいずれか1つを含む特性である
ことを特徴とする半導体集積回路装置。 - 請求項1記載の半導体集積回路装置において、
前記複数の半導体島領域は互いに隣接して前記SOI基板の前記半導体層に行列状に形成されて成る
ことを特徴とする半導体集積回路装置。 - 請求項2記載の半導体集積回路装置において、
前記相互配線は行方向に配置された前記各半導体島領域のエミッタ領域、ベース領域およびコレクタ領域のそれぞれを電気的に共通接続するエミッタ配線、ベース配線およびコレクタ配線と、
各行方向におけるエミッタ配線、ベース配線およびコレクタ配線を列方向においてそれぞれ共通接続するためのエミッタ共通配線、ベース共通配線およびコレクタ共通配線と
を有することを特徴とする半導体集積回路装置。 - 請求項3記載の半導体集積回路装置において、
前記行方向に延在するエミッタ配線、ベース配線およびコレクタ配線は、前記列方向に延在するエミッタ共通配線、ベース共通配線およびコレクタ共通配線より下層の配線によって形成されて成る
ことを特徴とする半導体集積回路装置。 - 支持基板、絶縁層、半導体層の順に積層された基板であって、該積層基板の前記半導体層の主面に回路素子を形成するためのSOI基板と、
前記SOI基板の半導体層の第1領域において素子分離用溝によって他の半導体層から分離された第1半導体島領域、前記半導体層の第2領域において前記第1半導体島領域と同一サイズに素子分離用溝によって区画された複数の半導体島領域から成る第1グループの半導体島領域および前記半導体層の第3領域において前記第1半導体島領域と同一サイズに素子分離用溝によって区画された複数の半導体島領域から成る第2グループの半導体島領域と、
前記第1半導体島領域ならびに前記第1グループおよび前記第2グループの各複数の半導体島領域のそれぞれに形成された互いに同一サイズの複数のバイポーラトランジスタであって、前記半導体層の第1領域、第2領域および第3領域の主面に形成されたエミッタ領域、ベース領域およびコレクタ領域を有する複数の単位バイポーラトランジスタと、
前記半導体層の第1領域における前記単位バイポーラトランジスタ単独で第1の電気的特性を持つ第1トランジスタとして機能させるための第1相互配線と、
前記半導体層の第2領域における前記第1グループの単位バイポーラトランジスタのエミッタ領域、ベース領域およびコレクタ領域を互いに並列接続することによって、第2の電気的特性を持つ第2トランジスタとして機能させると共に、前記第1グループに属する前記複数の単位バイポーラトランジスタのいずれかにて発生する熱を放散するための第2相互配線と、
前記半導体層の第3領域における前記第2グループの単位バイポーラトランジスタのエミッタ領域、ベース領域およびコレクタ領域を互いに並列接続することによって、第3の電気的特性を持つ第3トランジスタとして機能させると共に、前記第2グループに属する前記複数の単位バイポーラトランジスタのいずれかにて発生する熱を放散するための第3相互配線と
を有し、
前記第1の電気特性、前記第2の電気特性、および、前記第3の電気特性は、いずれも、許容電流、増幅利得、ベース抵抗、および雑音指数の少なくともいずれか1つを含む特性である
ことを特徴とする半導体集積回路装置。 - 請求項5記載の半導体集積回路装置において、
前記第1グループおよび第2グループの各グループの前記複数の半導体島領域は互いに隣接して前記SOI基板の前記半導体層に行列状に形成されて成る
ことを特徴とする半導体集積回路装置。 - 請求項6記載の半導体集積回路装置において、
前記第2相互配線および前記第3相互配線の各相互配線は行方向に配置された前記各半導体島領域のエミッタ領域、ベース領域およびコレクタ領域のそれぞれを電気的に共通接続するエミッタ配線、ベース配線およびコレクタ配線と、
各行方向におけるエミッタ配線、ベース配線およびコレクタ配線を列方向においてそれぞれ共通接続するためのエミッタ共通配線、ベース共通配線およびコレクタ共通配線と
を有することを特徴とする半導体集積回路装置。 - 請求項7記載の半導体集積回路装置において、
前記第2相互配線および前記第3相互配線の各相互配線の前記行方向に延在するエミッタ配線、ベース配線およびコレクタ配線は、前記列方向に延在するエミッタ共通配線、ベース共通配線およびコレクタ共通配線より下層の配線によって形成されて成る
ことを特徴とする半導体集積回路装置。 - 請求項8記載の半導体集積回路装置において、
前記エミッタ共通配線、ベース共通配線およびコレクタ共通配線は、活性領域上において、前記エミッタ共通配線、ベース共通配線およびコレクタ共通配線の下層のエミッタ配線、ベース配線およびコレクタ配線と電気的に接続されている
ことを特徴とする半導体集積回路装置。 - 絶縁層上に半導体層が積層された基板であって、該積層基板の前記半導体層の主面に回路素子を形成するためのSOI基板と、
前記SOI基板の半導体層を横切り前記絶縁層に達する素子分離用溝によって互いに分離された複数の素子形成領域であって、該複数の素子形成領域は前記素子分離用溝によって互いに同一サイズに区画されて成る複数の半導体島領域と、
前記複数の半導体島領域のそれぞれに形成された互いに同一の複数のバイポーラトランジスタであって、前記半導体層の主面に形成されたエミッタ領域、ベース領域およびコレクタ領域を有する複数の単位バイポーラトランジスタと、
前記複数の単位バイポーラトランジスタのエミッタ領域、ベース領域およびコレクタ領域を互いに並列接続することによって、所望の電気的特性を持つ1個のトランジスタとして機能させると共に、前記複数の単位バイポーラトランジスタのいずれかにて発生する熱を放散するための相互配線と
を有し、
前記複数の半導体島領域は、2個で1組を成した状態で前記半導体層の主面に配置され、その組を成す半導体島領域の各々の単位バイポーラトランジスタの各々のベース領域は、前記組を成す各々の半導体島領域の隣接間上に一体的にパターニングされたベース引出電極と電気的に接続され、
前記電気的特性は、許容電流、増幅利得、ベース抵抗、および雑音指数の少なくともいずれか1つを含む特性である
ことを特徴とする半導体集積回路装置。 - 請求項10記載の半導体集積回路装置において、
前記複数の単位バイポーラトランジスタの各々のコレクタ領域は、第1層配線により互いに電気的に接続され、
前記複数の単位バイポーラトランジスタの各々のエミッタ領域は、前記コレクタ用の第1層配線に対して櫛歯状にかみ合わされるように配置された他の第1層配線により互いに電気的に接続され、
前記複数の単位バイポーラトランジスタの各々のベース領域は、さらに他の第1層配線で引き出され、そのさらに他の第1層配線の各々が第1層配線よりも上層の同一の第2層配線に電気的に接続されることで互いに電気的に接続されている
ことを特徴とする半導体集積回路装置。 - 絶縁層上に半導体層が積層された基板であって、該積層基板の前記半導体層の主面に回路素子を形成するためのSOI基板と、
前記SOI基板の半導体層を横切り前記絶縁層に達する素子分離用溝によって互いに分離された複数の素子形成領域であって、該複数の素子形成領域は前記素子分離用溝によって互いに同一サイズに区画されて成る複数の半導体島領域と、
前記複数の半導体島領域のそれぞれに形成された互いに同一の複数のバイポーラトランジスタであって、前記半導体層の主面に形成されたエミッタ領域、ベース領域およびコレクタ領域を有する複数の単位バイポーラトランジスタと、
前記複数の単位バイポーラトランジスタのエミッタ領域、ベース領域およびコレクタ領域を互いに並列接続することによって、所望の電気的特性を持つ1個のトランジスタとして機能させると共に、前記複数の単位バイポーラトランジスタのいずれかにて発生する熱を放散するための相互配線と
を有し、
前記複数の半導体島領域の各々の半導体島領域には、2個の単位バイポーラトランジスタが配置され、
前記電気的特性は、許容電流、増幅利得、ベース抵抗、および雑音指数の少なくともいずれか1つを含む特性である
ことを特徴とする半導体集積回路装置。 - 請求項12記載の半導体集積回路装置において、
前記複数の単位バイポーラトランジスタの各々のコレクタ領域は、第1層配線により互いに電気的に接続され、
前記複数の単位バイポーラトランジスタの各々のエミッタ領域は、前記コレクタ用の第1層配線に対して櫛歯状にかみ合わされるように配置された他の第1層配線により互いに電気的に接続され、
前記複数の単位バイポーラトランジスタの各々のベース領域は、さらに他の第1層配線で引き出され、そのさらに他の第1層配線の各々が第1層配線よりも上層の同一の第2層配線に電気的に接続されることで互いに電気的に接続されている
ことを特徴とする半導体集積回路装置。 - 絶縁層上に形成された半導体層に互いに分離された状態で同一サイズに区画されて成る複数の半導体島領域を配置する工程と、
前記半導体島領域の各々に設けられた同一のバイポーラトランジスタであって、前記半導体層の主面に形成されたエミッタ領域、ベース領域およびコレクタ領域を有する単位バイポーラトランジスタを相互配線によって互いに電気的に並列接続することで、所望の電気的特性を持つ1個のトランジスタを複数形成して集積回路を構成する工程と、
前記集積回路の回路シミュレーションを行う工程と、
前記回路シミュレーションの結果に基づいて、前記所望の電気的特性を持つ1個のトランジスタを構成する前記単位バイポーラトランジスタの並列接続数を決定する工程と
を有し、
前記相互配線は、前記所望の電気的特性を持つ1個のトランジスタにて発生する熱を放散するよう構成され、
前記電気的特性は、許容電流、増幅利得、ベース抵抗、および雑音指数の少なくともいずれか1つを含む特性である
ことを特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009068296A JP5503168B2 (ja) | 2009-03-19 | 2009-03-19 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009068296A JP5503168B2 (ja) | 2009-03-19 | 2009-03-19 | 半導体集積回路装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001098015A Division JP2002299466A (ja) | 2001-03-30 | 2001-03-30 | 半導体集積回路装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009200502A true JP2009200502A (ja) | 2009-09-03 |
JP5503168B2 JP5503168B2 (ja) | 2014-05-28 |
Family
ID=41143607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009068296A Expired - Fee Related JP5503168B2 (ja) | 2009-03-19 | 2009-03-19 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5503168B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011025043A1 (ja) | 2009-08-31 | 2011-03-03 | 本田技研工業株式会社 | 自動二輪車 |
JP2014003882A (ja) * | 2012-06-18 | 2014-01-09 | Samsung Electro-Mechanics Co Ltd | 過電圧保護回路及びその方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5561059A (en) * | 1978-10-31 | 1980-05-08 | Nec Corp | Semiconductor ic device |
JPS56110260A (en) * | 1980-02-05 | 1981-09-01 | Toshiba Corp | Semiconductor device |
JPH06163561A (ja) * | 1992-11-25 | 1994-06-10 | Nec Corp | 半導体装置 |
JPH07142566A (ja) * | 1993-11-17 | 1995-06-02 | Nippondenso Co Ltd | 絶縁物分離半導体装置 |
JPH09186240A (ja) * | 1995-12-27 | 1997-07-15 | Toshiba Corp | 半導体デバイス及びその製造方法 |
JPH10289948A (ja) * | 1997-04-15 | 1998-10-27 | Toshiba Corp | 誘電体分離半導体装置 |
JPH11102916A (ja) * | 1997-09-29 | 1999-04-13 | Nec Corp | 半導体集積回路装置およびその設計方法 |
JPH11260833A (ja) * | 1998-03-16 | 1999-09-24 | Murata Mfg Co Ltd | 高出力半導体デバイスおよびその設計方法ならびに半導体集積回路 |
JPH11354807A (ja) * | 1998-06-10 | 1999-12-24 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
JP2000315693A (ja) * | 1999-04-28 | 2000-11-14 | Mitsubishi Electric Corp | ヘテロジャンクション・バイポーラ・トランジスタ素子集積回路 |
JP2002299466A (ja) * | 2001-03-30 | 2002-10-11 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
-
2009
- 2009-03-19 JP JP2009068296A patent/JP5503168B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5561059A (en) * | 1978-10-31 | 1980-05-08 | Nec Corp | Semiconductor ic device |
JPS56110260A (en) * | 1980-02-05 | 1981-09-01 | Toshiba Corp | Semiconductor device |
JPH06163561A (ja) * | 1992-11-25 | 1994-06-10 | Nec Corp | 半導体装置 |
JPH07142566A (ja) * | 1993-11-17 | 1995-06-02 | Nippondenso Co Ltd | 絶縁物分離半導体装置 |
JPH09186240A (ja) * | 1995-12-27 | 1997-07-15 | Toshiba Corp | 半導体デバイス及びその製造方法 |
JPH10289948A (ja) * | 1997-04-15 | 1998-10-27 | Toshiba Corp | 誘電体分離半導体装置 |
JPH11102916A (ja) * | 1997-09-29 | 1999-04-13 | Nec Corp | 半導体集積回路装置およびその設計方法 |
JPH11260833A (ja) * | 1998-03-16 | 1999-09-24 | Murata Mfg Co Ltd | 高出力半導体デバイスおよびその設計方法ならびに半導体集積回路 |
JPH11354807A (ja) * | 1998-06-10 | 1999-12-24 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
JP2000315693A (ja) * | 1999-04-28 | 2000-11-14 | Mitsubishi Electric Corp | ヘテロジャンクション・バイポーラ・トランジスタ素子集積回路 |
JP2002299466A (ja) * | 2001-03-30 | 2002-10-11 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011025043A1 (ja) | 2009-08-31 | 2011-03-03 | 本田技研工業株式会社 | 自動二輪車 |
JP2014003882A (ja) * | 2012-06-18 | 2014-01-09 | Samsung Electro-Mechanics Co Ltd | 過電圧保護回路及びその方法 |
US9007737B2 (en) | 2012-06-18 | 2015-04-14 | Samsung Electro-Mechanics Co., Ltd | Overvoltage protection circuit and method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP5503168B2 (ja) | 2014-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002299466A (ja) | 半導体集積回路装置およびその製造方法 | |
JP4959140B2 (ja) | 半導体装置 | |
US5661329A (en) | Semiconductor integrated circuit device including an improved separating groove arrangement | |
JP3577131B2 (ja) | BiCMOSおよびCMOSゲートアレイ用の基本セル | |
JP6970348B2 (ja) | 半導体チップ | |
CN103650136B (zh) | 具有电源电压的稳定化结构的三维集成电路及其制造方法 | |
JP2004072017A (ja) | 半導体集積回路装置及びその製造方法 | |
JP4489366B2 (ja) | 半導体装置 | |
JP2007243140A (ja) | 半導体装置、電子装置および半導体装置の製造方法 | |
JPH10150150A (ja) | 半導体装置 | |
JP5503168B2 (ja) | 半導体集積回路装置 | |
CN111033720B (zh) | 半导体集成电路装置 | |
JP2012238741A (ja) | 半導体装置及びその製造方法 | |
JPH07297273A (ja) | 半導体集積回路装置 | |
US7317240B2 (en) | Redundant interconnect high current bipolar device and method of forming the device | |
JPH0214549A (ja) | 複数個の回路の抵抗性基板分離を有する集積回路ダイ | |
JP2019041127A (ja) | 半導体装置 | |
JPH0478163A (ja) | 半導体装置 | |
JP2014022390A (ja) | 半導体装置、ピラートランジスタのレイアウト方法及びそのレイアウト方法を用いて製造した半導体装置 | |
TW201201369A (en) | Bipolar junction transistor device | |
EP0240273A2 (en) | Programmable transistors | |
JP3019764B2 (ja) | 半導体集積回路装置およびその回路セルの多段接続構造 | |
JP2012119710A (ja) | 半導体装置 | |
KR20060010665A (ko) | 종방향 트랜지스터 | |
JPH10173040A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120814 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121015 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130405 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130412 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5503168 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |