JP2009175753A - D/a変換器 - Google Patents
D/a変換器 Download PDFInfo
- Publication number
- JP2009175753A JP2009175753A JP2009105303A JP2009105303A JP2009175753A JP 2009175753 A JP2009175753 A JP 2009175753A JP 2009105303 A JP2009105303 A JP 2009105303A JP 2009105303 A JP2009105303 A JP 2009105303A JP 2009175753 A JP2009175753 A JP 2009175753A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- switch
- gradation
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】階調選択回路27は、複数のスイッチ回路31及びショートスイッチSW1〜SW5を備える。各スイッチ回路31は、入力信号D7〜D2に基づいて制御され、各ショートスイッチSW1〜SW5は、入力信号D2〜D0に基づいて制御される。複数のスイッチ回路31及びショートスイッチSW1〜SW5は、導通または非導通する論理スイッチとして機能する。スイッチ回路31及びショートスイッチSW1,SW2の導通時には、それらのオン抵抗により画素電圧を生成するための分圧回路が形成される。また、ショートスイッチSW1〜SW5は、入力信号D2〜D0に応じたスイッチング動作を実現するために、複数のスイッチング素子から構成されている。
【選択図】図3
Description
ノート型パーソナルコンピュータ等の電子機器には、多階調表示が可能な液晶表示装置が搭載されている。その表示装置を駆動するためのドライバICは、画像信号に応じた階調電圧を選択するための階調選択回路を備える。階調電選択回路は、複数のゲートを用いて構成されており、ドライバICに占める面積の割合が大きい。そのため、階調選択回路のゲート数を削減し、ドライバICの小型化を図る技術が要求されている。
図12は、液晶パネルを駆動するドライバIC1の構成図である。
階調選択回路4には、ラダー抵抗Rの直列回路2aが接続されており、該ラダー抵抗Rによる分圧電圧が入力される。なお、直列回路2aにおけるラダー抵抗Rは、基準電圧を256分割する。すなわち、ラダー抵抗Rによる各分圧電圧は、256階調に対応した電圧になっている。また、図12に示すように、ラダー抵抗Rの直列回路2aは前記ロジック部2に設けられ、直列回路2aと階調選択回路4とは、複数の階調線6を介して接続される。
以下、本発明を具体化した第1実施形態を図面に従って説明する。
図1は、液晶表示装置11のブロック回路図である。
液晶パネル12には、それぞれ直交する走査線(ゲート配線)G1〜Gnと、データ線(ソース配線)S1〜Smとが備えられている。尚、nおよびmは整数である。
図3に示すように、階調選択回路27は、複数のスイッチ回路31と、第1〜第5ショートスイッチSW1〜SW5とを含む。各スイッチ回路31は、入力信号D7〜D2に基づいてオン・オフし、ショートスイッチSW1〜SW5は、入力信号D2〜D0に基づいてオン・オフする。各入力信号D7〜D0は、デジタル部23のデータラッチ回路25の動作により入力される8ビットの画像信号である。この入力信号D7〜D0により、階調選択回路27における選択動作が制御される。
この場合、各信号D3,D2によってスイッチ回路31a,31bがオンされることで、分圧点P1の電圧Vp1が第1配線L1に伝達され、スイッチ回路31bがオンして分圧点P2の電圧Vp2が第2配線L2に伝達される。
この場合、各信号(D2=0、D1=0、D0=1)により、スイッチSW1がオン、スイッチSW2がオン、スイッチSW3がオフ、スイッチSW4がオフ、スイッチSW5がオンされる(図6参照)。ここで、スイッチSW1,SW2がオンすることで、スイッチ回路31aとスイッチSW1とスイッチSW2とスイッチ回路31bとの直列回路が抵抗R1に並列に接続される。その直列回路が、各分圧点P1,P2の電圧Vp1,Vp2の中間電圧を生成するための分圧回路になる。そして、スイッチ回路31aとスイッチSW1との接続部における電圧がスイッチSW5を介してオペアンプ28に入力される。
(1)階調選択回路27におけるスイッチ回路31及びショートスイッチSW1〜SW5が入力信号D7〜D0に基づいて制御され、導通または非導通する論理スイッチとして機能することで複数の分圧電圧のいずれかが選択される。また、スイッチ回路31及びショートスイッチSW1,SW2における導通時のオン抵抗によって、階調表示に必要な画素電圧を生成するための分圧回路が形成される。この場合、ラダー抵抗R0〜R7による分圧電圧をスイッチ回路31及びショートスイッチSW1,SW2からなる分圧回路で更に分圧することができるため、階調選択回路27を構成するゲート数の削減が可能となる。また、スイッチ回路31及びショートスイッチSW1,SW2は論理スイッチの機能と分圧抵抗の機能とを兼ねるため、それらを別々に設ける場合と比較して回路面積が低減される。よって、ドライバIC21のチップサイズの小型化を図ることができる。
以下、本発明を具体化した第2実施形態を説明する。
図9に示すように、本実施形態の階調選択回路40は、従来の階調選択回路4と上記第1実施形態の階調選択回路27との回路構成を併用したものである。
(1)階調選択回路40は、第1実施形態の階調選択回路27と同一の回路構成の第2選択部42を備えるので、従来技術の階調選択回路4と比較してゲート数を低減できる。この階調選択回路40を用いることによりドライバIC21のチップサイズの小型化が可能となる。
以下、本発明を具体化した第3実施形態を説明する。
液晶パネル12では、液晶自身の劣化を防ぐために、ソースドライバ14から画素セルGCに供給する駆動電圧(画素電圧)の極性を反転するよう構成している。
詳しくは、図10に示すように、ドライバIC51のロジック部52には、ラダー抵抗からなる第1回路52a及び第2回路52bが形成されている。第1回路52aは、コモン電圧Vcomに対して+極性の分圧電圧を生成し、第2回路52bは、コモン電圧Vcomに対して−極性の分圧電圧を生成する。第1回路52aの各ラダー抵抗は+側階調線53aを介して第1の選択回路55に接続され、第2回路52bの各ラダー抵抗は−側階調線53bを介して第2の選択回路56に接続されている。
ドライバIC51は、複数の第1,第2D/A変換器57,58を含む。第1D/A変換器57は、第1の選択回路(セレクタ)55とオペアンプ59とを含み、第2D/A変換器58は、第2の選択回路(セレクタ)56とオペアンプ59とを含む。なお、セレクタ55,56の回路構成は、上記第1実施形態の階調選択回路27と同様である。
各セレクタ(選択回路)55,56は、その分圧回路にスイッチ論理回路機能と分圧抵抗とを兼ね備えたダイナミック回路を用いたことにより実現したものであり、一般的なCMOS論理回路と分圧回路との組み合わせによりこの機能を構成した選択回路と比較して、回路の小型化を図ることができる。
・上記各実施形態では、液晶表示装置11に具体化するものであったが、これ以外に、プラズマ表示装置(PDP)等の階調表示を実現できる表示装置に具体化してもよい。
21,51 駆動回路としてのドライバIC
27,27a,40 選択回路としての階調選択回路
28,59 オペアンプ
29 階調線
31,31a〜31g スイッチ手段としてのスイッチ回路
41 第1選択部
42 第2選択部
55 第1の選択回路
56 第2の選択回路
57,58 D/A変換器
R0〜R7 分圧手段としてのラダー抵抗
ro 配線抵抗
SW1〜SW5 スイッチ手段としてのショートスイッチ
Claims (1)
- 分圧手段による複数の分圧電圧を入力し、該分圧電圧を用いてデジタルアナログ変換を行うD/A変換器であって、
複数のスイッチ手段を含み、入力信号に基づいて前記各スイッチ手段が制御されることで前記複数の分圧電圧のいずれかを選択する選択回路を備え、
前記選択回路におけるスイッチ手段は、導通または非導通する論理スイッチとして機能するとともに、導通時のオン抵抗により分圧回路を形成する手段としての機能とデコード回路としての機能とデジタルアナログ変換機能とを兼ね備え、
前記選択回路におけるスイッチ手段のうちの少なくとも一つのスイッチ手段は、前記入力信号をデコードするように接続された複数のスイッチング素子を含む
ことを特徴とするD/A変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009105303A JP4983853B2 (ja) | 2009-04-23 | 2009-04-23 | D/a変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009105303A JP4983853B2 (ja) | 2009-04-23 | 2009-04-23 | D/a変換器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002325743A Division JP4467877B2 (ja) | 2002-11-08 | 2002-11-08 | 表示装置の駆動方法、及び表示装置の駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009175753A true JP2009175753A (ja) | 2009-08-06 |
JP4983853B2 JP4983853B2 (ja) | 2012-07-25 |
Family
ID=41030825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009105303A Expired - Fee Related JP4983853B2 (ja) | 2009-04-23 | 2009-04-23 | D/a変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4983853B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6224713A (ja) * | 1985-07-25 | 1987-02-02 | Toshiba Corp | デイジタル/アナログ変換器 |
JPH05333817A (ja) * | 1992-05-29 | 1993-12-17 | Fujitsu Ltd | 液晶表示装置の駆動回路 |
JPH09138670A (ja) * | 1995-11-14 | 1997-05-27 | Fujitsu Ltd | 液晶表示装置の駆動回路 |
JPH09311666A (ja) * | 1996-05-21 | 1997-12-02 | Fujitsu Ltd | 階調電圧発生回路 |
-
2009
- 2009-04-23 JP JP2009105303A patent/JP4983853B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6224713A (ja) * | 1985-07-25 | 1987-02-02 | Toshiba Corp | デイジタル/アナログ変換器 |
JPH05333817A (ja) * | 1992-05-29 | 1993-12-17 | Fujitsu Ltd | 液晶表示装置の駆動回路 |
JPH09138670A (ja) * | 1995-11-14 | 1997-05-27 | Fujitsu Ltd | 液晶表示装置の駆動回路 |
JPH09311666A (ja) * | 1996-05-21 | 1997-12-02 | Fujitsu Ltd | 階調電圧発生回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4983853B2 (ja) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4467877B2 (ja) | 表示装置の駆動方法、及び表示装置の駆動回路 | |
US8089438B2 (en) | Data line driver circuit for display panel and method of testing the same | |
JP2006292807A (ja) | 液晶表示駆動用半導体集積回路 | |
US7423572B2 (en) | Digital-to-analog converter | |
US20060198009A1 (en) | Reference voltage generation circuit, display driver, electro-optical device, and electronic instrument | |
JP4442455B2 (ja) | 基準電圧選択回路、基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 | |
US7245283B2 (en) | LCD source driving circuit having reduced structure including multiplexing-latch circuits | |
US7245284B2 (en) | Liquid crystal display panel driving apparatus and liquid crystal display apparatus | |
KR20080078772A (ko) | 액정표시장치의 구동회로 | |
JP4983853B2 (ja) | D/a変換器 | |
US7528819B2 (en) | Source driver and the data switching circuit thereof | |
JP2008111917A (ja) | 電圧選択回路、駆動回路、電気光学装置及び電子機器 | |
KR100438659B1 (ko) | 엘씨디 선구동을 위한 칼럼 구동 집적 회로 및 칼럼 구동방법 | |
JP6205112B2 (ja) | ソースドライバおよびそれを用いた液晶ディスプレイ装置、電子機器 | |
JP3346323B2 (ja) | 表示装置の駆動回路 | |
KR20060065275A (ko) | 액정표시장치의 소스 구동회로 및 소스구동 방법 | |
JP2007219091A (ja) | 駆動回路、電気光学装置及び電子機器 | |
JP5354899B2 (ja) | 表示パネルのデータ線駆動回路、ドライバ回路、表示装置 | |
JP2003131625A (ja) | 表示装置の駆動装置及びそれを用いた表示装置モジュール | |
JP4147175B2 (ja) | 液晶表示装置 | |
JP4163161B2 (ja) | 液晶表示装置及びデータライン・ドライバ | |
JP4080511B2 (ja) | 液晶表示装置及びデータライン・ドライバ | |
KR100583317B1 (ko) | 액정표시장치의 구동장치 및 구동방법 | |
JP2006018087A (ja) | 画像表示装置 | |
JP2007183670A (ja) | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120229 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120409 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4983853 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |