JP2009170746A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009170746A
JP2009170746A JP2008008773A JP2008008773A JP2009170746A JP 2009170746 A JP2009170746 A JP 2009170746A JP 2008008773 A JP2008008773 A JP 2008008773A JP 2008008773 A JP2008008773 A JP 2008008773A JP 2009170746 A JP2009170746 A JP 2009170746A
Authority
JP
Japan
Prior art keywords
layer
region
interface
semiconductor device
axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008008773A
Other languages
English (en)
Inventor
Yoshiharu Kouji
吉春 孝治
Shizue Matsuda
志津江 松田
Atsuko Yamashita
敦子 山下
Kazuyoshi Furukawa
和由 古川
Akira Ishiguro
陽 石黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008008773A priority Critical patent/JP2009170746A/ja
Publication of JP2009170746A publication Critical patent/JP2009170746A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】製造が容易で、超高周波数、高速特性、低雑音性のノーマリオフ型のＨＥＭＴ半導体装置及び製造方法を提供する。
【解決手段】第１の窒化物半導体からなる第１の層１３０と、該層の上に設けられ、窒化物半導体からなる第２の層１４０と、前記第１の層１３０と前記第２の層１４０との界面のうち、前記第１の層１３０のｃ軸２１０に対して平行な第１の領域２５０において、前記第２の層１４０の上に設けられたゲート電極１５０と前記ｃ軸２１０に対して非平行な第２の領域２６０における前記第２の層１４０の上、及び、ソース電極１６０と、前記第１の層１３０と前記第２の層１４０との前記界面のうち、前記ｃ軸２１０に対して非平行な第３の領域２７０における前記第２の層１４０の上、及び、前記第３の領域２７０の端部のいずれかに設けられたドレイン電極１７０と、を備えた半導体装置。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。
高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）は、例えば、ＡｌＧａＮ／ＧａＮヘテロ界面における高分極効果による２次元電子ガスの高移動度特性を利用することから、超高周波数、高速特性、低雑音性の特長を有する。しかし、通常のＨＥＭＴは、ゲート電圧が無い場合でも電流が流れるノーマリオン型であり、消費電力や回路設計上などの観点から、ノーマリオフ型のＨＥＭＴの実現が望まれている。
ノーマリオフ型のＨＥＭＴを作製する方法の１つとして、ゲート電極下のＡｌＧａＮ層の層厚をリセスにより薄くする手法が提案されている。しかし、この方法では、数ｎｍオーダーの層厚でＡｌＧａＮ層を残す必要があり、そして、この残し量が動作特性に大変敏感なため、製造が困難であり、実用的ではなかった。
また、特許文献１には、結晶のｃ軸方向を基板の主面に平行とした基板を用いたプレーナ構造によりノーマリオフ型のＨＥＭＴを得る技術が提案されている。しかし、プレーナ構造を有するこの方法では、ＡｌＧａＮ／ＧａＮヘテロ接合の高移動度特性を十分に活用できず、不純物をドーピングする必要もあり、超高周波数、高速特性、低雑音性の特長を享受できなかった。
また、従来の構造では、ＡｌＧａＮ／ＧａＮのエピタキシャル膜の膜応力により、ウェーハの反りが大きくなり、製造が困難となる問題もあった。
特開２００７−８０８５５号公報
本発明の目的は、製造が容易で、超高周波数、高速特性、低雑音性のノーマリオフ型のＨＥＭＴ半導体装置及びその製造方法を提供することである。
本発明の一態様によれば、第１の窒化物半導体からなる第１の層と、前記第１の層の上に設けられ、前記第１の窒化物半導体よりもバンドギャップが大なる第２の窒化物半導体からなる第２の層と、前記第１の層と前記第２の層との界面のうち、前記第１の層のｃ軸に対して実質的に平行な第１の領域において、前記第２の層の上に設けられたゲート電極と、前記第１の層と前記第２の層との前記界面のうち、前記ｃ軸に対して実質的に非平行な第２の領域における前記第２の層の上、及び、前記第２の領域の端部、の少なくともいずれかに設けられたソース電極と、前記第１の層と前記第２の層との前記界面のうち、前記ｃ軸に対して実質的に非平行であり前記第２の領域との間に前記第１の領域を介在させる第３の領域における前記第２の層の上、及び、前記第３の領域の端部、の少なくともいずれかに設けられたドレイン電極と、を備えたことを特徴とする半導体装置が提供される。
本発明の別の一態様によれば、第１の窒化物半導体からなり、前記第１の窒化物半導体のｃ軸と実質的に平行な第１の面と、前記ｃ軸と実質的に非平行な第２の面と、前記ｃ軸と実質的に非平行で前記第２の面との間に前記第１の面を介在させる第３の面と、を有する第１の層を形成し、前記第１の窒化物半導体よりもバンドギャップが大なる第２の窒化物半導体からなり、前記第１の面と、前記第２の面と、前記第３の面と、を覆う第２の層を形成し、前記第１の面の前記第２の層の上にゲート電極を形成し、前記第２の面の前記第２の層の上、及び、前記第２の面における前記第１の層と前記第２の層との界面の端部、の少なくともいずれかにソース電極を形成し、前記第３の面の前記第２の層の上、及び、前記第３の面における前記第１の層と前記第２の層との界面の端部、の少なくともいずれかにドレイン電極を形成することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、製造が容易で、超高周波数、高速特性、低雑音性のノーマリオフ型のＨＥＭＴ半導体装置及びその製造方法が提供される。
以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、本願明細書及び各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施の形態）
図１は、本発明の第１の実施形態に係る半導体装置の構成を例示する模式断面図である。
図１に表したように、本発明の第１の実施形態に係る半導体装置１０は、第１の窒化物半導体からなる第１の層１３０と、第１の層１３０の上に設けられ、第１の窒化物半導体よりもバンドギャップが大なる第２の窒化物半導体からなる第２の層１４０と、を備える。第１の窒化物半導体は、例えば、ＧａＮとすることができ、また、第２の窒化物半導体は、例えば、ＡｌＧａＮとすることができる。
また、第１の層１３０は、基板１１０の上にバッファ層１２０を介して設けることができる。基板１１０は、例えばサファイアとすることができ、またバッファ層１２０には、例えば、窒化アルミニウム（ＡｌＮ）膜を用いることができる。
そして、図１に例示したように、半導体装置１０の場合は、第１の層１３０（ＧａＮ層）のｃ軸２１０は、基板１１０の主面１１４に対して垂直方向とされている。なお、第２の層１４０（ＡｌＧａＮ層）の結晶軸と、第１の層１３０（ＧａＮ層）の結晶軸と、は互いに実質的に平行になるので、第２の層１４０（ＡｌＧａＮ層）のｃ軸は、第１の層１３０（ＧａＮ層）のｃ軸２１０に対して実質的に平行となる。
そして、半導体装置１０は、ゲート電極１５０をさらに備える。ゲート電極１５０は、第１の層１３０と第２の層１４０の界面のうち、第１の層１３０のｃ軸２１０と実質的に平行な第１の界面２５１を有する第１の領域２５０の、第２の層１４０の上に設けられる。なお、ゲート電極１５０と第２の層１４０との間に、図示しない絶縁膜を設けても良い。
また、半導体装置１０は、ソース電極１６０をさらに備える。ソース電極１６０は、第１の層１３０と第２の層１４０の界面のうちの第２の領域２６０の、第２の層１４０の上に設けられている。第２の領域２６０は、第１の層１３０と第２の層１４０の界面のうち、第１の層１３０のｃ軸２１０と実質的に非平行な第２の界面２６１を有する領域である。なお、後述するように、ソース電極１６０は、第２の領域２６０の第２の界面２６１に接して、すなわち、第２の界面２６１の端部の上、すなわち、第２の領域２６０の端部に設けても良い。
また、半導体装置１０は、ドレイン電極１７０をさらに備える。ドレイン電極１７０は、第１の層１３０と第２の層１４０の界面のうちの第３の領域２７０の第２の層１４０の上に設けられている。第３の領域２７０は、第１の層１３０と第２の層１４０の界面のうちの第１の層１３０のｃ軸２１０と実質的に非平行で、第２の界面２６１と異なる第３の界面２７１を有しており、第１の領域２５０を介して、第２の領域２６０と対向する領域である。すなわち、第３の領域２７０は、第２の領域２６０との間に、第１の領域２５０を介在させる。なお、後述するように、ドレイン電極１７０は、第３の領域２７０の第３の界面２７１に接して、すなわち、第３の界面２７１の端部の上、すなわち、第３の領域２７０の端部に設けても良い。
すなわち、図１に例示した半導体装置１０には、第１の層１３０に段差部１３１が設けられている。なお、この段差部１３１の部分において、第２の層１４０にも段差部１４１が設けられる。そして、この段差部１３１、１４１の部分が、第１の領域２５０であり、この第１の領域２５０では、第１の層１３０と第２の層１４０の第１の界面２５１はｃ軸２１０と平行になる。結果として、ゲート電極１５０が、ｃ軸２１０と平行な第２の層１４０の上に設けられている。
なお、第１の界面２５１が、第１の層１３０のｃ軸２１０に対して平行である時、第１の界面２５１は、第１の層１３０のｍ面のいずれかに対して実質的に平行とすることができる。しかし、本発明はそれには限定されず、第１の界面２５１は、第１の層１３０のｍ面に対して実質的に非平行でも良い。
また、図１に例示した半導体装置１０においては、段差部１３１、１４１に対応する第１の領域２５０以外の部分、すなわち、第１の層１３０と第２の層１４０の第２の界面２６１と第３の界面２７１は、第１の層１３０のｃ軸２１０と実質的に垂直となっている。ただし、これは一例であり、第２の界面２６１と第３の界面２７１は、ｃ軸２１０と実質的に垂直でなくても良く、実質的に非平行とされる。
なお、このような構造は、例えば、以下のようにして形成できる。すなわち、まず、基板１１０に用いられる例えばサファイアの結晶のｃ軸を基板１１０の主面１１４に対して垂直になるように設定し、その上にバッファ層１２０を介して第１の層１３０となる第１の窒化物半導体の層をエピタキシャル成長によって形成する。そして、その上に所定のレジストマスクを設けた後に、第１の窒化物半導体の層をエッチングして段差部１３１を形成する。その後、その上に第２の層１４０を形成することによって段差部１４１が形成される。その上に、ゲート電極１５０、ソース電極１６０、ドレイン電極１７０を形成することで、図１に例示した半導体装置１０の構造が得られる。ただし、本発明はこれには限定されず、他の手法を用いても良い。
これにより、第１の領域２５０では、第１の層１３０と第２の層１４０の界面２５１に２次元電子ガスが形成されず、キャリアが無い状態となる。また、第２の領域２６０と第３の領域２７０では、第１の層１３０と第２の層１４０の界面２６１、２７１に２次元電子ガスが形成され、高移動度のキャリアを有することができる。
これにより、半導体装置１０は、超高周波数、高速特性、低雑音性のノーマリオフ型のＨＥＭＴ半導体装置を実現できる。
図２は、本発明の第１の実施形態に係る半導体装置に用いられる窒化物半導体の結晶構造を例示する模式図である。
図２（ａ）は、窒化物半導体の結晶構造を例示する模式図である。
図２（ａ）に表したように、本発明の第１の実施形態に係る半導体装置に用いられる窒化物半導体は、六方晶の結晶構造を有しており、ｃ面２１２、ａ面２１３、ｍ面２１４を有する。そして、［０００１］、［１０００］、［０１００］及び［００１０］の結晶軸を有する。このとき、ｃ面２１２に垂直な［０００１］の軸方向がｃ軸である。
そして、図２（ａ）に表したように、本実施形態において用いられる第１の窒化物系半導体（例えばＧａＮ）と第２の窒化物半導体（例えばＡｌＧａＮ）との界面においては、ピエゾ分極４１０が誘起され、ピエゾ分極４１０に起因する電界４１１が発生する。
図２（ｂ）は、窒化物半導体のウェーハ上の結晶方位を例示する平面図である。
図２（ｂ）に表したように、本発明の第１の実施形態に係る半導体装置に用いられる窒化物半導体（第１の窒化物半導体１１３）は、基板１１０となるウェーハ１１７の面内（紙面対して平行）に、結晶軸［１０００］、［０１００］、［００１０］が配置され、紙面に対して垂直方向に［０００１］の結晶軸を有する例である。これにより、第１の層１３０のｃ軸２１０は基板１１０（ウェーハ１１７）の主面１１４に対して、垂直とすることができる。なお、図２（ｂ）の基板１１０はオリエンテーションフラット１１８を有しており、これにより、基板１１０の面内での結晶軸の方向を特定することができる。
なお、第１の層１３０のｃ軸２１０の方向は、用いられる基板１１０（例えばサファイア）の主面１１４に対する基板１１０の結晶軸の方向の設定により、任意に設定することができる。すなわち、図１に例示した半導体装置１０においては、ｃ軸２１０は、基板１１０の主面１１４に対して垂直であったが、この他、水平とすることもでき、その他任意の角度とすることができる。
図３は、本発明の第１の実施形態に係る半導体装置に用いられる窒化物半導体のバンド構造を例示するバンド模式図である。
図３に表したように、第２の層１４０に電界４１１が発生し、第１の層１３０と第２の層１４０との界面４１２に２次元電子ガス４１３が発生する。この２次元電子ガス４１３は、第１の層１３０中の不純物が少ない場合に、電子が移動する際の不純物散乱が小さいため、高移動度となる。これにより、本実施形態に係る半導体装置１０は、超高周波数、高速特性、低雑音性の特長を有する。
そして、本実施形態に係る半導体装置１０においては、ゲート電極１５０に対向する第１の領域２５０における、第１の層１３０と第２の層１４０との第１の界面２５１は、ｃ軸２１０に対して実質的に平行なので、ピエゾ分極４１０に起因する電界４１１が発生しない。従って、２次元電子ガス４１３は発生しない。このため、半導体装置１０は、ノーマリオフの動作が可能となる。
さらに、ソース電極１６０とドレイン電極１７０にそれぞれ対応する、第２の領域２６０と第３の領域２７０においては、第１の層１３０と第２の層１４０との第２の界面２６１と第３の界面２７１は、ｃ軸２１０と非平行（図１の例ではｃ軸に対して垂直）となっている。これにより、第２の界面２６１と第３の界面２７１は、ピエゾ分極４１０に起因する電界４１１と非平行（図１の例では垂直）となる。このため、第２の界面２６１と第３の界面２７１において、２次元電子ガス４１３が発生し、これにより、ソース電極１６０とドレイン電極１７０のコンタクト抵抗を下げることができる。
なお、第１の界面２５１が、第１の層１３０のｃ軸２１０に対して平行である時、第１の界面２５１は、第１の層１３０のｍ面に対して平行でも、非平行でも良いが、第１の層１３０のｍ面に対して実質的に平行である場合、ピエゾ分極４１０に起因する電界４１１を最も効率的に発生させることができるので、より望ましい。ただし、本発明はこれには限定されない。
以下、比較例について説明する。
図４は、第１〜第３の比較例の半導体装置の構成を例示する模式断面図である。
（第１の比較例）
図４（ａ）に表したように、第１の比較例の半導体装置９１は、基板１１０、バッファ層１２０、第１の層１３０、第２の層１４０を有し、その上に設けられたゲート電極１５０と、ゲート電極１５０の両側のソース電極１６０とドレイン電極１７０を有している。そして、第１の層１３０のｃ軸２１０は基板１１０の主面１１４に対して垂直である例である。そして、第１の層１３０、第２の層１４０には段差部が設けられておらず、ゲート電極１５０、ソース電極１６０、ドレイン電極１７０は、同じ平面内に設けられている。この時、ゲート電極１５０に対応する第４の領域３５０の、第１の層１３０と第２の層１４０との界面は、ｃ軸２１０に対して垂直となっている。また、ソース電極１６０とドレイン電極１７０とにそれぞれ対応する、第５の領域３６０と第６の領域３７０の、第１の層１３０と第２の層１４０の界面もｃ軸２１０に対して垂直となっている。
このため、第５の領域３６０と第６の領域３７０においては２次元電子ガス４１３が発生し、高移動度が得られる。しかしながら、ゲート電極１５０に対応する第４の領域３５０の界面もｃ軸２１０に対して垂直であるので、２次元電子ガスが発生し、ゲート電圧に印加される電圧が閾値電圧以下の場合も電流が流れてしまい、ノーマリオンの動作となってしまう。
（第２の比較例）
図４（ｂ）に表したように、第２の比較例の半導体装置９２では、同様に基板１１０、バッファ層１２０、第１の層１３０、第２の層１４０が設けられ、その上において、ゲート電極１５０とソース電極１６０とドレイン電極１７０とが同一平面上に設けられている。ただし、第１の層１３０のｃ軸２１０は基板１１０の主面１１４に対して平行とされている。この時、ゲート電極１５０に対応する第４の領域３５０の、第１の層１３０と第２の層１４０の界面は、ｃ軸２１０に対して平行で、ソース電極１６０とドレイン電極１７０とにそれぞれ対応する、第５の領域３６０と第６の領域３７０の、第１の層１３０と第２の層１４０の界面もｃ軸２１０に対して平行となっている。
本比較例の場合、ゲート電極１５０に対応する第４の領域３５０の界面には２次元電子ガスが発生せず、ノーマリオフの動作が可能となる。しかしながら、第５の領域３６０と第６の領域３７０においても、第１の層１３０と第２の層１４０の界面にも２次元電子ガス４１３が発生せず、ソース領域とドレイン領域においてコンタクトが十分に得られず、またはコンタクト抵抗が高くなってしまう。すなわち、第２の比較例の半導体装置９２では、ノーマリオフの動作は実現できるが、ＦＥＴの素子抵抗が高くなってしまう。
なお、この構造において、ソース領域とドレイン領域におけるコンタクト抵抗を下げるために、半導体層に不純物を注入する方法も考えられるが、もし、第４〜第６の領域３５０、３６０、３７０の全面に不純物を注入するとオフ特性が劣化する。また、ソース電極１６０とドレイン電極１７０にそれぞれ対応する第５、第６の領域３６０、３７０のみに不純物を注入する方法は、製造工程数が増加する点で不利となる。
（第３の比較例）
図４（ｃ）に表したように、第３の比較例の半導体装置９３は、同様に基板１１０、バッファ層１２０、第１の層１３０、第２の層１４０、ゲート電極１５０、ソース電極１６０、ドレイン電極１７０を有するが、第１の層１３０に斜面１３２（段差部）が設けられた例である。そして、第１の層１３０のｃ軸２１０は、基板１１０の主面１１４に対して垂直とされている。そして、斜面１３２は、例えば、（１−１０１）の結晶面方位とされている。これにより、ソース電極１６０とドレイン電極１７０とにそれぞれ対応する、第５の領域３６０と第６の領域３７０の、第１の層１３０と第２の層１４０の界面はｃ軸２１０に対して垂直となっている。
そして、ゲート電極１５０に対応する第４の領域３５０の、第１の層１３０と第２の層１４０の界面は、（１−１０１）の面方位の角度となっており、ｃ軸２１０に対して、非平行である。この構造では、斜面１３２が、（１−１０１）の結晶面方位とされているため、第１の層１３０の上に第２の層１４０を結晶成長させる際に、成長の速度が遅くなり、結果として、斜面１３２の部分の第２の層１４０の層厚が、他の領域（第５の領域３６０や第６の領域３７０）より薄くできる。これにより、ノーマリオフ動作の特性が得られる。しかしながら、斜面１３２の部分（第４の領域３５０）において、第１の層１３０と第２の層１４０との界面は、ｃ軸２１０に対して非平行であるため、やはり２次元電子ガス４１３が発生する。このため、第３の比較例では、一応のノーマリオフの動作が可能であるが、オフ抵抗が低く、消費電力や回路設計上などの観点から改善の余地がある。
これに対し、本実施形態に係る半導体装置１０のように、ゲート電極１５０に対応する第１の領域２５０において、第１の層１３０と第２の層１４０との界面が、ｃ軸２１０に対して実質的に平行となっているので、第３の比較例に比べて、オフ抵抗が高い。このため、低消費電力で回路設計上も有利なノーマリオフ型のＨＥＭＴ半導体装置が得られる。
以下、本実施形態に係る半導体装置の別の例について説明する。
図５は、本発明の第１の実施形態に係る別の半導体装置の構成を例示する模式断面図である。
図５に表したように、本発明の第１の実施形態に係る別の半導体装置１１は、基板１１０とバッファ層１２０に段差部が設けられている。すなわち、図１に例示した半導体装置１０においては、第１の層１３０に段差部１３１が、第２の層１４０に段差部１４１が設けられ、基板１１０とバッファ層１２０には段差部が設けられていなかったが、図５に例示する半導体装置１１においては、第１の層１３０の段差部１３１や、第２の層１４０の段差部１４１に対応して、基板１１０に段差部１１１が、バッファ層１２０に段差部１２１が設けられている。
この半導体装置１１は、以下のようにして形成できる。まず、例えばサファイアの結晶のｃ軸を適切に設定して基板１１０を準備し、基板１１０の上に所定のレジストマスクを設けた後に、基板１１０をエッチングすることにより基板１１０に段差部１１１を設ける。その後、その上にバッファ層１２０を設け段差部１２１が形成された後、さらにその上に、第１の層１３０、第２の層１４０を形成する。これにより、段差部１３１、１４１が形成できる。そして、第２の層１４０の上に、ゲート電極１５０、ソース電極１６０、ドレイン電極１７０を形成することによって図５に例示した半導体装置１１の構造が得られる。ただし、これに限らず他の手法を用いても良い。また、ゲート電極１５０と第２の層１４０の間に、図示しない絶縁膜を設けても良い。
半導体装置１１においても、ゲート電極１５０は、第１の層１３０と第２の層１４０の界面のうち、第１の層１３０のｃ軸２１０と実質的に平行な第１の界面２５１を有する第１の領域２５０の、第２の層１４０の上に設けられている。そして、ソース電極１６０とドレイン電極１７０は、第１の層１３０と第２の層１４０の界面がｃ軸２１０と垂直である、それぞれ第２の領域２６０と第３の領域３７０に対応して設けられている。
これにより、ゲート電極１５０に対応する第１の領域２５０では２次元電子ガスが形成されず、また、ソース電極１６０とドレイン電極１７０にそれぞれ対応するそれぞれ第２の領域２６０と第３の領域２７０では２次元電子ガスが形成される。これにより、製造が容易で、ソース・ドレイン領域におけるコンタクト抵抗が低く、超高周波数、高速特性、低雑音性のノーマリオフ型のＨＥＭＴ半導体装置が実現できる。
なお、図１と図５に例示した本実施形態に係る半導体装置１０、１１において、第１の領域２５０における第１の層１３０と第２の層１４０の第１の界面２５１は、第１の層１３０のｃ軸２１０と実質的に平行とされた。これは、ｃ軸２１０が、基板１１０の主面１１４に対して実質的に垂直で、第１の層１３０の段差部１３１及び第２の層１４０の段差部１４１を基板１１０の主面１１４に対して垂直に設けることによって実現された。しかし、本発明はこれには限定されず、種々の変形が可能である。
また、半導体装置１０、１１において、段差部１３１と段差部１４１とが、基板１１０の主面１１４に対して傾斜を持った斜面であっても、第１の界面２５１とｃ軸２１０とが実質的に平行であれば良い。すなわち、製造条件等からの要請等によって、段差部１３１、１４１が、基板１１０の主面１１４に対してテーパを持っていて（傾斜していて）も、第１の界面２５１とｃ軸２１０とが実質的に平行で、第２の界面２６１と第３の界面がｃ軸２１０と非平行であれば良い。また、これは、以下説明する種々の実施形態についても同様である。
（第２の実施形態）
第２の実施形態では、ソース電極１６０とドレイン電極１７０とが、それぞれ、第２の領域２６０の第２の界面２６１と、第３の領域２７０の第３の界面２７１に接して設けられた例である。
図６は、本発明の第２の実施形態に係る半導体装置の構成を例示する模式断面図である。
図６（ａ）、（ｂ）に例示した半導体装置２０、２１は、それぞれ、図１、図５に例示した半導体装置１０、１１に類似した構造を有している。しかし、図６（ａ）、（ｂ）に例示した第２の実施形態に係る半導体装置２０、２１では、ソース電極１６０とドレイン電極１７０とが、それぞれ、第２の領域２６０の第２の界面２６１と、第３の領域２７０の第３の界面２７１に接して、すなわち、第２の界面２６１の端部（第２の領域２６０の端部）、第３の界面２７１の端部（第３の領域２７０の端部）に、設けられている。これにより、これら界面に存在する２次元電子ガスによるキャリアに対して、ソース電極１６０とドレイン電極１７０が直接接触でき、２次元電子ガスを取り出しや易くなる。
これらの構造においても、ゲート電極１５０に対応する第１の領域２５０では２次元電子ガスが形成されず、また、ソース電極１６０とドレイン電極１７０に対応する第２の領域２６０、第３の領域２７０では２次元電子ガスが形成されるので、半導体装置２０、２１により、製造が容易で、コンタクト抵抗が低く、超高周波数、高速特性、低雑音性のノーマリオフ型のＨＥＭＴ半導体装置が実現できる。
なお、ソース電極１６０とドレイン電極１７０のどちらか一方を、第２の層１４０の上に設け、他方が第１の層１３０と第２の層１４０の界面に接して、すなわち、第１の層１３０と第２の層１４０の界面の端部の上に、設けても良い。すなわち、図１と図６（ａ）、または、図５と図６（ｂ）を混成した構造でも良い。
さらに、図１、図５、図６に例示した半導体装置においては、ソース電極１６０とドレイン電極１７０にそれぞれ対応する第２の領域２６０と第３の領域２７０における、第１の層１３０と第２の層１４０の界面２６１、２７１は、ｃ軸に対して実質的に垂直であったが、これに限らず、ｃ軸に対して実質的に非平行であれば良い。
図７は、本発明の第２の実施形態に係る別の半導体装置の構成を例示する模式断面図である。
図７（ａ）に表したように、本実施形態に係る別の半導体装置２１ａは、ソース電極１６０とドレイン電極１７０にそれぞれ対応する第２の領域２６０と第３の領域２７０における、第１の層１３０と第２の層の界面２６１、２７１が、ｃ軸に対して斜めである例である。そして、ゲート電極１５０に対応する第１の領域２５０における第１の層１３０と第２の層の界面２５１は、ｃ軸２１０に対して実質的に平行とされている。この構造においても、第２の界面２６１、第３の界面２７１において２次元電子ガスが形成されるので、半導体装置２１ａによって、製造が容易で、コンタクト抵抗が低く、超高周波数、高速特性、低雑音性のノーマリオフ型のＨＥＭＴ半導体装置が実現できる。
図７（ｂ）、（ｃ）に表したように、本実施形態に係る別の半導体装置２１ｂ、２１ｃでは、第２の界面２６１と第３の界面２７１のどちらか一方が、ｃ軸２１０に対して実質的に垂直で、他方がｃ軸に対して斜めになっている。この場合も、第２の界面２６１、第３の界面２７１において２次元電子ガスが形成されるので、半導体装置２１ｂ、２１ｃによって、製造が容易で、コンタクト抵抗が低く、超高周波数、高速特性、低雑音性のノーマリオフ型のＨＥＭＴ半導体装置が実現できる。
図７（ｄ）に表したように、本実施形態に係る別の半導体装置２１ｄでは、ソース電極１６０、ドレイン電極１７０が、それぞれ、ｃ軸２１０に対して実質的に非平行な第２の界面２６１及び第３の界面２７１に接している。すなわち、ソース電極１６０とドレイン電極１７０が、第１の層１３０と第２の層１４０の界面の端部の上（すなわち、第２の領域２６０の端部、第３の領域２７０の端部）に設けられている。この構造でも、ソース電極１６０とドレイン電極１７０は、それぞれ、第２の界面２６１及び第３の界面２７１と導通できる。半導体装置２１ｄによって、製造が容易で、コンタクト抵抗がさらに低く、超高周波数、高速特性、低雑音性のノーマリオフ型のＨＥＭＴが実現できる。
また、図７（ｂ）、（ｃ）に例示した構造において、ソース電極１６０とドレイン電極１７０のどちらか一方を第２の層１４０の上に設け、他方を、第２の界面２６１または第３の界面２７１に接して設けても良い。
また、上に説明した実施形態に係る半導体装置の例では、第１の層１３０のｃ軸２１０が基板１１０の主面１１４に対して実質的に垂直であったが、これに限らず、第１の層１３０のｃ軸２１０と、基板１１０の主面１１４と、の角度は、任意の角度とすることができる。
図８は、本発明の第２の実施形態に係る別の半導体装置の構成を例示する模式断面図である。
図８（ａ）に表したように、本発明の第２の実施形態に係る別の半導体装置２２ａにおいては、第１の層１３０のｃ軸２１０は、基板１１０の主面１１４に対して斜めとなっている。ゲート電極１５０は、第１の領域２５０の第２の層１４０の上に設けられている。そして、第１の領域２５０においては、第１の層１３０と第２の層１４０の第１の界面２５１は、基板１１０の主面１１４に対して斜めであり、ｃ軸２１０に対して実質的に平行とされている。また、ｃ軸２１０に対して実質的に非平行である第２の界面２６１と第３の界面２７１とを有する、それぞれ、第２の領域２６０と第３の領域２７０において、ソース電極１６０とドレイン電極１７０が第２の層１４０の上に設けられている。この構造の半導体装置２２ａによっても、製造が容易で、コンタクト抵抗が低く、超高周波数、高速特性、低雑音性のノーマリオフ型のＨＥＭＴ半導体装置が実現できる。
また、図８（ｂ）に表したように、本発明の第２の実施形態に係る別の半導体装置２２ｂにおいては、ソース電極１６０とドレイン電極１７０は、それぞれ、第２の界面２６１と第３の界面２７１に接して、すなわち、第１の層１３０と第２の層１４０の界面の端部の上に、設けられている。この構造の半導体装置２２ｂによっても、製造が容易で、コンタクト抵抗が低く、超高周波数、高速特性、低雑音性のノーマリオフ型のＨＥＭＴ半導体装置が実現できる。
なお、ソース電極１６０とドレイン電極１７０のどちらか一方を第２の層１４０の上に設け、他方を、第２の界面２６１または第２の界面２７１に接して設けても良い。
また、第１の層１３０のｃ軸２１０は、基板１１０の主面１１４に対して平行としても良い。以下、第３の実施形態によって説明する。
（第３の実施形態）
図９は、本発明の第３の実施形態に係る半導体装置の構成を例示する模式断面図である。
図９に表したように、本発明の第９の実施形態に係る別の半導体装置３０においては、基板１１０にトレンチ１８０が設けられており、そのトレンチ１８０の内部に第１の層１３０と第２の層１４０が設けられている。なお、基板１１０と第１の層１３０の間にバッファ層１２０を設けても良い。
そして、第１の層１３０のｃ軸２１０は、トレンチ１８０の底面に対して実質的に平行とされている。そして、図９に表した例では、トレンチ１８０の側面は、トレンチ１８０の底面に対して実質的に垂直とされている例である。このため、第１の層１３０のｃ軸２１０は、トレンチ１８０の側面に対して実質的に垂直となっている。
そして、トレンチ１８０の底面に対応する部分が、第１の領域２５０であり、第１の領域２５０では、第１の層１３０と第２の層１４０の界面（第１の界面２５１）とｃ軸２１０とが実質的に平行となっている。そして、この第１の領域２５０（トレンチ１８０の底面の部分）において、第２の層１４０の上にゲート電極１５０が設けられている。
また、第１の領域２５０を介して、互いに対向する、トレンチ１８０の側面部分が、第２の領域２６０と第３の領域２７０となる。すなわち、第１の層１３０と第２の層１４０との界面がｃ軸２１０と垂直（非平行）な、第２の領域２５０と第３の領域における、第２の界面２６１と第３の界面２７１に、それぞれ接して、ソース電極１６０とドレイン電極１７０が設けられている。この場合、第２の界面２６１の端部、第３の界面２７１の端部の上（すなわち、第２の領域２６０の端部、第３の領域２７０の端部）に、それぞれ、ソース電極１６０とドレイン電極１７０が設けられている。
このような構造の半導体装置３０においても、ゲート電極１５０に対応する第１の領域２５０では２次元電子ガスが形成されず、また、ソース電極１６０とドレイン電極１７０にそれぞれ対応する第２の領域２６０と第３の領域２７０では２次元電子ガスが形成される。これにより、半導体装置３０によって、製造が容易で、コンタクト抵抗が低く、超高周波数、高速特性、低雑音性のノーマリオフ型のＨＥＭＴ半導体装置が実現できる。
また、図９に例示した半導体装置３０では、第１の層１３０及び第２の層１４０が、トレンチ１８０の内部に設けられている。これにより、第１の層１３０及び第２の層１４０に発生する膜応力が緩和される。これにより、基板１１０の反りが低減でき、安定して製造でき、性能の安定した半導体装置が得られる。また、トレンチ構造にすることで、チップ面積の縮小が可能になる利点を併せ持つ。
また、図９に例示した第３の実施形態に係る半導体装置３０は、種々の変形が可能である。
図１０は、本発明の第３の実施形態に係る別の半導体装置の構成を例示する模式断面図である。
図１０（ａ）に表したように、本実施形態に係る別の半導体装置３１ａでは、ソース電極１６０、ドレイン電極１７０は、トレンチ１８０の内側に設けられている。すなわち、第１の層１３０と第２の層１４０との界面がｃ軸２１０と非平行（垂直）な第２の領域２６０と第３の領域２７０の第２の層１４０の上に、それぞれソース電極１６０とドレイン電極１７０が設けられている。なお、基板１１０と第１の層１３０の間に、バッファ層１２０を設けることができる。以下の図１０（ｂ）〜（ｅ）においても同様である。
また、図１０（ｂ）に表したように、本実施形態に係る別の半導体装置３１ｂでは、ソース電極１６０は、第１の層１３０と第２の層１４０との界面に接して設けられ、ドレイン電極１７０は、第３の領域２７０の第２の層１４０の上に設けられている。
また、図１０（ｃ）に表したように、本実施形態に係る別の半導体装置３１ｃでは、トレンチ１８０の側面が、トレンチ１８０の底面に対して斜めであり、テーパ形状となっている。そして、第２の領域２６０、第３の領域２７０における第１の層１３０と第２の層１４０との界面、すなわち、第２の界面２６１と第３の界面２７１は、ｃ軸２１０に対して実質的に非平行である。そして、この第２の界面２６１と第３の界面２７１にそれぞれ接して、ソース電極１６０、ドレイン電極１７０が設けられている。
また、図１０（ｄ）に表したように、本実施形態に係る別の半導体装置３１ｄでは、トレンチ１８０の側面がテーパ形状であり、第２の領域２６０、第３の領域２７０における第１の層１３０と第２の層１４０との界面、すなわち、第２の界面２６１と第３の界面２７１は、ｃ軸２１０に対して実質的に非平行である。そして、第２の界面２６１に接してソース電極１６０が設けられ、また、第３の領域２７０の第２の層１４０の上（トレンチの内側）にドレイン電極１７０が設けられている。
なお、同図において、ソース電極１６０とドレイン電極１７０とを互いに入れ替えた構造としても良い。
また、図１０（ｅ）に表したように、本実施形態に係る別の半導体装置３１ｅでは、トレンチ１８０の側面がテーパ形状であり、第２の領域２６０、第３の領域２７０における第１の層１３０と第２の層１４０の界面、すなわち、第２の界面２６１と第３の界面２７１は、ｃ軸２１０に対して実質的に非平行である。そして、第２の界面２６１に接し、そして、第２の領域２６０の第２の層１４０の上にも、ソース電極１６０が設けられている。そして、第３の領域２７０の第２の層１４０の上（トレンチの内側）にドレイン電極１７０が設けられている。
なお、同図において、ソース電極１６０とドレイン電極１７０とを互いに入れ替えた構造としても良い。
これら、半導体装置３１ａ〜ｅにおいても、ゲート電極１５０に対応する第１の領域２５０では２次元電子ガスが形成されず、また、ソース電極１６０とドレイン電極１７０にそれぞれ対応する第２の領域２６０と第３の領域２７０では２次元電子ガスが形成される。これにより、半導体装置３１ａ〜ｅによって、製造が容易で、コンタクト抵抗が低く、超高周波数、高速特性、低雑音性のノーマリオフ型のＨＥＭＴ半導体装置が実現できる。
図１１は、本発明の第３の実施形態に係る別の半導体装置の構成を例示する模式断面図である。
図１１（ａ）に表したように、本実施形態に係る別の半導体装置３２ａでは、基板１１０に凸部１８１が設けられている。そして、凸部１８１の上面の部分が第１の領域２５０であり、第１の領域２５０における第１の層１３０と第２の層１４０との界面、すなわち、第１の界面２５１は、第１の層１３０のｃ軸２１０に対して実質的に平行となっている。そして、この第１の領域２５０の第２の層１４０の上にゲート電極１５０が設けられている。
また、図１１（ａ）の例では、凸部１８１の互いに対向する２つの側面が、凸部１８１の上面に対して実質的に垂直である。そして、これら側面の部分が、第２の領域２６０と第３の領域２７０に相当する。すなわち、第２の領域２６０と第３の領域２７０における第１の層１３０と第２の層１４０との界面、すなわち、第２の界面２６１、第３の界面２７１は、ｃ軸２１０に対して垂直（非平行）である。そして、これら第２の領域２６０と第３の領域２７０の第２の層１４０の上に、それぞれ、ソース電極１６０とドレイン電極１７０が設けられている。
この構造により、半導体装置３２ａでは、ゲート電極１５０に対応する第１の領域２５０では２次元電子ガスが形成されず、また、ソース電極１６０とドレイン電極１７０にそれぞれ対応する第２の領域２６０と第３の領域２７０では２次元電子ガスが形成される。これにより、半導体装置３２ａによって、製造が容易で、コンタクト抵抗が低く、超高周波数、高速特性、低雑音性のノーマリオフ型のＨＥＭＴ半導体装置が実現できる。
図１１（ａ）に例示した半導体装置３２ａの構造は、種々の変形が可能である。以下説明する。
例えば、図１１（ｂ）に表したように、本実施形態に係る別の半導体装置３２ｂでは、図１１（ａ）に例示した半導体装置３２ａに対して、ソース電極１６０とドレイン電極１７０の構造が変えられている。すなわち、ソース電極１６０とドレイン電極１７０が、それぞれ第２の領域２６０の第２の界面２６１と、第３の領域２７０の第３の界面２７１と接して設けられている。
また、図１１（ｃ）に表したように、本実施形態に係る別の半導体装置３２ｃでは、ソース電極１６０は、第２の領域２６０の第２の界面２６１と接して設けられており、ドレイン電極１７０は、第３の領域２７０の第２の層１４０の上に設けられている。
なお、同図において、ソース電極１６０とドレイン電極１７０とを互いに入れ替えた構造としても良い。
また、図１１（ｄ）に表したように、本実施形態に係る別の半導体装置３２ｄでは、凸部１８１の側面がテーパ形状である。この場合も、第２の界面２６１と第３の界面２７１は、ｃ軸２１０と非平行（斜め）である。そして、ソース電極１６０とドレイン電極１７０は、それぞれ第２の領域２６０と第３の領域２７０において、第２の層１４０の上に設けられている。
また、図１１（ｅ）に表したように、本実施形態に係る別の半導体装置３２ｅでは、凸部１８１の側面がテーパ形状で、ソース電極１６０とドレイン電極１７０は、それぞれ第２の界面２６１と第３の界面２７１と接して設けられている。
また、図１１（ｆ）に表したように、本実施形態に係る別の半導体装置３２ｆでは、凸部１８１の側面がテーパ形状で、ソース電極１６０は、第２の領域２６０の第２の層１４０の上に設けられ、また、ドレイン電極１７０は、第３の界面２７１と接して設けられている。
なお、同図において、ソース電極１６０とドレイン電極１７０とを互いに入れ替えた構造としても良い。
これら半導体装置３２ｂ〜ｆにおいても、ゲート電極１５０に対応する第１の領域２５０では２次元電子ガスが形成されず、また、ソース電極１６０とドレイン電極１７０にそれぞれ対応する第２の領域２６０と第３の領域２７０では２次元電子ガスが形成される。これにより、半導体装置３２ｂ〜ｆによって、製造が容易で、コンタクト抵抗が低く、超高周波数、高速特性、低雑音性のノーマリオフ型のＨＥＭＴ半導体装置が実現できる。
（第４の実施の形態）
図１２は、本発明の第４の実施形態に係る半導体装置の構成を例示する模式図である。 図１２（ａ）は、第４の実施形態に係る半導体装置の構成を例示する模式平面図であり、図１２（ｂ）は、図１２（ａ）のＡ−Ａ線断面図である。
図１２（ａ）に表したように、本発明の第４の実施形態に係る半導体装置４０は、櫛形のゲート電極１５０、櫛形のソース電極１６０、櫛形のドレイン電極１７０を有する。そして、図１２（ｂ）に表したように、第１の層１３０は、凸部１８１と凹部１８２とを有している。そして、その上に第２の層１４０が設けられている。なお、凸部１８１と凹部１８２とは、互いに相対的なものなので、どちらか一方を設けても良い。
そして、図１２（ｂ）に表したように、半導体装置４０では、第１の層１３０のｃ軸２１０は、凸部１８１の上面、及び、凹部１８２の底面に対して垂直となっている。そして、ゲート電極１５０は、凸部１８１と凹部１８２の側面部の第２の層１４０の上に設けられている。そして、これら凸部１８１と凹部１８２の側面部が第１の領域２５０であり、第１の領域２５０の第１の界面２５１は、ｃ軸２１０と実質的に平行となっている。
また、凹部１８２の底面である第２の領域２６０の第２の層１４０の上に、ソース電極１６０が設けられている。そして、第２の領域２６０の第２の界面２６１は、ｃ軸２１０に対して垂直（非平行）となっている。そして、凸部１８１の上面である第３の領域２７０の第２の層１４０の上に、ドレイン電極１７０が設けられている。そして、第３の領域２７０の第３の界面２７１は、ｃ軸２１０に対して垂直（非平行）となっている。
このような構造においても、ゲート電極１５０に対応する第１の領域２５０では２次元電子ガスが形成されず、また、ソース電極１６０とドレイン電極１７０にそれぞれ対応する第２の領域２６０と第３の領域２７０では２次元電子ガスが形成される。これにより、半導体装置４０によって、製造が容易で、コンタクト抵抗が低く、超高周波数、高速特性、低雑音性のノーマリオフ型のＨＥＭＴ半導体装置が実現できる。
また、このような櫛形電極を有する場合も、種々の変形が可能である。一例を説明する。
図１３は、本発明の第４の実施形態に係る別の半導体装置の構成を例示する模式図である。
図１３（ａ）は、第４の実施形態に係る別の半導体装置の構成を例示する模式平面図であり、図１３（ｂ）は、図１３（ａ）のＡ−Ａ線断面図である。
図１３（ａ）に表したように、本発明の第４の実施形態に係る別の半導体装置４１は、櫛形のゲート電極１５０、櫛形のソース電極１６０、櫛形のドレイン電極１７０を有し、第１の層１３０は、凸部１８１と凹部１８２とを有している。そして、その上に第２の層１４０が設けられている。
そして、図１３（ｂ）に表したように、第１の層１３０のｃ軸２１０は、凸部１８１の上面、凹部１８２の底面に対して平行となっている。そして、ゲート電極１５０は、凸部１８１の上面部と凹部１８２の底面部の第２の層１４０の上に設けられている。すなわち、これら凸部１８１の上面の部分と凹部１８２の底面の部分が第１の領域であり、この第１の領域２５０の第１の界面２５１は、ｃ軸２１０と実質的に平行となっている。
また、凸部１８１と凹部１８２の側面における第２の層１４０の上に、ソース電極１６０とドレイン電極１７０が設けられている。そして、第２の領域２６０の第２の界面２６１は、ｃ軸２１０に対して垂直（非平行）となっている。そして、第３の領域２７０の第３の界面２７１も、ｃ軸２１０に対して垂直（非平行）となっている。
このような構造においても、ゲート電極１５０に対応する第１の領域２５０では２次元電子ガスが形成されず、また、ソース電極１６０とドレイン電極１７０にそれぞれ対応する第２の領域２６０と第３の領域２７０では２次元電子ガスが形成される。これにより、半導体装置４０によって、製造が容易で、コンタクト抵抗が低く、超高周波数、高速特性、低雑音性のノーマリオフ型のＨＥＭＴ半導体装置が実現できる。
なお、図１３（ｂ）において、凸部１８１と凹部１８２の側面は、凸部１８１の上面、凹部１８２の底面に対して垂直の側面となっているが、これに限らず、凸部１８１の上面、凹部１８２の底面に対して斜めのテーパ形状の側面となっていても良い。
（第５の実施の形態）
図１４は、本発明の第５の実施形態に係る半導体装置の構成を例示する模式図である。 図１４（ａ）は、第５の実施形態に係る半導体装置の構成を例示する模式平面図であり、図１４（ｂ）は、図１４（ａ）のＡ−Ａ線断面図である。
図１４（ａ）に表したように、本発明の第５の実施形態に係る半導体装置５０は、六角形の環状のゲート電極１５０、六角形のソース電極１６０、及び、六角形の環状のドレイン電極１７０を有する。そして、図１４（ｂ）に表したように、第１の層１３０は、平面視で六角形の凹部１８２を有している。そして、凹部１８２の深さ方向が、ｃ軸２１０に対して実質的に平行とされている。また、図１４（ａ）、（ｂ）に示した例では、六角形の凹部１８２において、それぞれ実質的に平行でない３つの側面２１９ａ、２１９ｂ、２１９ｃは、第１の層１３０の結晶の３つのｍ面２１４に対して、それぞれ実質的に平行とされている。
そして、この凹部１８２の内側に第２の層１４０が設けられている。そして、凹部１８２の内側の側面の部分が第１の領域２５０であり、そして、凹部１８２の側面における第１の層１３０と第２の層１４０との界面が、第１の界面２５１となる。すなわち、第１の界面２５１は、ｃ軸２１０と実質的に平行であり、かつ、六角形の凹部１８２のそれぞれの側面は、第１の層１３０のｍ面２１４に対して、それぞれ平行である。
一方、凹部１８２の底面の部分が、第２の領域２６０であり、第２の領域２６０における第１の層１３０と第２の層１４０との界面、すなわち、第２の界面２６１は、ｃ軸２１０に対して垂直（非平行）である。そして、この第２の領域２６０の第２の層１４０の上にソース電極１６０が設けられている。
また、凹部１８２以外の第１の層１３０の上の面の部分が、第３の領域２７０となる。そして、第３の領域２７０における第１の層１３０と第２の層１４０との界面、すなわち、第３の界面２７１は、ｃ軸に対して垂直（非平行）である。そして、この第３の領域２７０の第２の層１４０の上に六角形の環状のドレイン電極１７０が設けられている。
なお、本実施形態の半導体装置５０において、ソース電極１６０とドレイン電極１７０とを互いに入れ替えても良い。
このような構成の半導体装置５０でも、ゲート電極１５０に対応する第１の領域２５０では２次元電子ガスが形成されず、また、ソース電極１６０とドレイン電極１７０にそれぞれ対応する第２の領域２６０と第３の領域２７０では２次元電子ガスが形成される。これにより、半導体装置５０によって、製造が容易で、コンタクト抵抗が低く、超高周波数、高速特性、低雑音性のノーマリオフ型のＨＥＭＴ半導体装置が実現できる。
なお、上記の半導体装置図５０において、凹部１８２の代わりに凸部１８１を形成してもよい。以下説明する。
図１５は、本発明の第５の実施形態に係る別の半導体装置の構成を例示する模式断面図である。
図１５に例示される第５の実施形態に係る別の半導体装置５１の平面構造は図１４（ａ）と同様なので省略する。そして、図１５は、図１４（ａ）のＡ−Ａ線断面図である。
図１５に表したように、本発明の第５の実施形態に係る別の半導体装置５１においては、第１の層１３０は、平面視で六角形の凸部１８１を有している。そして、凸部１８１の高さ方向が、ｃ軸２１０に対して実質的に平行とされている。そして、図１５に示した例では、六角形柱状の凸部１８１において、それぞれ実質的に平行でない３つの側面２１９ａ、２１９ｂ、２１９ｃは、第１の層１３０の結晶の３つのｍ面２１４に対して、それぞれ実質的に平行である。
そして、この凸部１８１の上面及び側面、並びに凸部１８１の周囲の、第１の層１３０の上に第２の層１４０が設けられている。そして、凸部１８１の側面の部分が第１の領域２５０であり、そして、凸部１８１の側面における第１の層１３０と第２の層１４０との界面が、第１の界面２５１となる。すなわち、第１の界面２５１は、ｃ軸２１０に対して実質的に平行であり、かつ、六角形の凸部１８１のそれぞれの側面は、第１の層１３０のｍ面２１４に対して、それぞれ平行である。
一方、凸部１８１の上面の部分が、第２の領域２６０であり、第２の領域２６０における第１の層１３０と第２の層１４０との界面、すなわち、第２の界面２６１は、ｃ軸２１０に対して垂直（非平行）である。そして、この第２の領域２６０の第２の層１４０の上にソース電極１６０が設けられている。
また、凸部１８１の上面でなく、かつ側面でもない部分、すなわち、凸部１８１の周囲の部分が、第３の領域２７０となる。そして、第３の領域２７０における第１の層１３０と第２の層１４０との界面、すなわち、第３の界面２７１は、ｃ軸２１０に対して垂直（非平行）である。そして、この第３の領域２７０の第２の層１４０の上に六角形の環状のドレイン電極１７０が設けられている。
なお、本実施形態の半導体装置５１において、ソース電極１６０とドレイン電極１７０とを互いに入れ替えても良い。
このような構成の半導体装置５１も、ゲート電極１５０に対応する第１の領域２５０では２次元電子ガスが形成されず、また、ソース電極１６０とドレイン電極１７０にそれぞれ対応する第２の領域２６０と第３の領域２７０では２次元電子ガスが形成される。これにより、半導体装置５１によって、製造が容易で、コンタクト抵抗が低く、超高周波数、高速特性、低雑音性のノーマリオフ型のＨＥＭＴ半導体装置が実現できる。
（第６の実施の形態）
図１６は、本発明の第６の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。
図１６に表したように、本発明の第６の実施形態に係る半導体装置の製造方法においては、まず、第１の窒化物半導体１１３からなり、第１の窒化物半導体１１３のｃ軸２１０と実質的に平行な第１の面と、ｃ軸２１０と実質的に非平行な第２の面と、ｃ軸２１０と実質的に非平行で第２の面との間に第１の面を介在させる第３の面と、を有する第１の層１３０を形成する（ステップＳ１１０）。ここで、第１の窒化物半導体１１３には、例えばＧａＮを用いることができる。
これは、以下のようにして行う。例えば、まず、基板１１０に用いられる例えばサファイアの結晶のｃ軸を基板１１０の主面１１４に対して適切に設定し、第１の層１３０となる第１の窒化物半導体１１３の層をエピタキシャル成長によって形成する。そして、その上に所定のレジストマスクを設けた後に、第１の窒化物半導体１１３の層をエッチングして段差部１３１を形成することによって実現できる。
あるいは、例えばサファイアの結晶のｃ軸を適切に設定した基板１１０を準備し、基板１１０の上に所定のレジストマスクを設けた後に、基板１１０をエッチングすることにより、まず、基板１１０に段差部１１１を設ける。そして、その段差部１１１を覆うように、第１の層１３０を形成することによって実現できる。
なお上記において、基板１１０の主面１１４の上にバッファ層１２０を形成し、その上に第１の層１３０を形成することができる。
そして、第１の窒化物半導体１１３よりもバンドギャップが大なる第２の窒化物半導体からなり、第１の面と、第２の面と、第３の面とを覆う第２の層１４０を形成する（ステップＳ１２０）。なお、第１の面、第２の面、第３の面は、それぞれ、既に説明した第１の界面２５１、第２の界面２６１、第３の界面２７１と同義である。
そして、第１の領域２５０の第２の層１４０の上にゲート電極１５０を形成する（ステップＳ１３０）。
そして、第２の領域２６０の第２の層１４０の上、及び、第２の面における第１の層１３０と第２の層１４０との界面（第２の界面２６１）の端部、の少なくともいずれかの上にソース電極１６０を形成する（ステップＳ１４０）。
そして、第３の領域２７０の第２の層１４０の上、及び、第３の面における第１の層１３０と第２の層１４０との界面（第３の界面２７１）の端部、の少なくともいずれかの上にドレイン電極１７０を形成する（ステップＳ１５０）。
これにより製造された半導体装置は、ゲート電極１５０に対応する第１の領域２５０では２次元電子ガスが形成されず、また、ソース電極１６０とドレイン電極１７０にそれぞれ対応する第２の領域２６０と第３の領域２７０では２次元電子ガスが形成される。これにより、本半導体装置は、超高周波数、高速特性、低雑音性のノーマリオフ型の動作が可能である。すなわち、本実施形態の製造方法により、コンタクト抵抗が低く、超高周波数、高速特性、低雑音性のノーマリオフ型ＨＥＭＴ半導体装置を容易に製造できる。
なお、図１６に例示したステップＳ１１０〜Ｓ１５０の順序は、技術的に可能な範囲で入れ替えても良く、また、ステップＳ１１０〜Ｓ１５０を同時に行っても良い。例えば、ゲート電極１５０を形成するステップＳ１３０は、ステップＳ１４０やステップＳ１５０の後に行っても良く、また、ソース電極１６０を形成するステップＳ１４０とドレイン電極１７０を形成するステップＳ１５０は、同時に実施しても良い。この他、種々の変形が可能である。
（第１の実施例）
以下、本実施形態の第１の実施例として、図９に例示した半導体装置３０の製造方法について説明する。
図１７は、本発明の第１の実施例の半導体装置の製造方法を例示する工程順の模式断面図である。
まず、サファイアからなる基板１１０を準備する。この時、サファイアの結晶のｃ軸２１１が、基板１１０の主面１１４と実質的に平行になるようにする。例えば、後述するトレンチ１８０の側面が、（０００１）（０００−１）となるようなウェーハ１１７を用いれば良い。そして、図１７（ａ）に表したように、基板１１０の主面１１４の上に、例えば、酸化膜からなるマスク材１９０を、所定の形状で形成する。
次に、図１７（ｂ）に表したように、マスク材１９０をマスクにして、例えば、ＲＩＥ（Reactive Ion Etching）法により、基板１１０をエッチングし、トレンチ１８０を形成する。
そして、図１７（ｃ）に表したように、トレンチ１８０の内部に、バッファ層１２０として例えばＡｌＮを形成した後、第１の層１３０としてＧａＮを例えば３μｍ、第２の層としてＡｌＧａＮを例えば２０ｎｍの厚さで、順次エピタキシャル成長する。これによりステップＳ１１０及びステップＳ１２０が実施される。なお、第１の層１３０のｃ軸２１０は、サファイアからなる基板１１０のｃ軸２１１に対して平行となる。
そして、マスク材１９０を除去した後、図１７（ｄ）に表したように、基板１１０の主面１１４及びトレンチ１８０の内部にレジスト１９１を、所定の形状で形成する。
そして、この上に、例えばＴｉ／Ａｌ膜を成膜し、そして、レジスト１９１を剥離することにより、図１７（ｅ）に表したように、ソース電極１６０及びドレイン電極１７０を形成する。この時、ソース電極１６０とドレイン電極１７０は、第１の層１３０と第２の層１４０の界面と接するように、すなわち、界面の端部の上に形成する。これにより、２次元電子ガスが取り出しやすくなる。
そして、図示しない適当なレジストを設けた後、例えば、ゲート電極１５０となるＰｔ／Ａｕ膜を成膜し、レジストを剥離することにより、図１７（ｆ）に表すように、ゲート電極１５０を形成する。
このようにして、第１の層１３０と第２の層１４０との界面を、ゲート電極１５０の部分（第１の領域２５０）ではｃ軸に対して平行で、ソース電極１６０とドレイン電極１７０の部分（第２の領域２６０と第３の領域２７０）ではｃ軸に対して垂直（非平行）にできる。これにより、ゲート電極１５０に対応する第１の領域２５０では２次元電子ガスが形成されず、また、ソース電極１６０とドレイン電極１７０にそれぞれ対応する第２の領域２６０と第３の領域２７０では２次元電子ガスが形成され、本実施形態に係る本半導体装置は、コンタクト抵抗が低く、超高周波数、高速特性、低雑音性のノーマリオフ型の動作が可能となる。
（第２の実施例）
図１８は、本実施形態の第２の実施例の半導体装置の製造方法を例示する工程順の模式断面図である。
第２の実施例において、基板１１０にトレンチ１８０を形成し、その内部に、バッファ層１２０、第１の層１３０、第２の層１４０を形成する工程は、図１７（ａ）〜（ｃ）で説明した第１の実施例と同様とすることができるので説明を省略する。
マスク材１９０を除去した後、図１８（ａ）に表したように、基板１１０の主面１１４及びトレンチ１８０の内部に、絶縁膜１９２として、例えば、窒化シリコンを例えば１０ｎｍの厚さで形成する。なお、絶縁膜１９２としては、上記に限らず、例えば、酸化シリコン等各種の材料を用いることができる。
そして、絶縁膜１９２の上に、図示しない所定形状のレジストを形成した後、絶縁膜１９２にウエットエッチングまたはドライエッチングを施し、ソース・ドレイン電極形成部の絶縁膜１９２を除去する。その後、第１の実施例と同様に、例えばＴｉ／Ａｌ膜を成膜し、リフトオフ法によって、図１８（ｂ）に表したように、ソース電極１６０及びドレイン電極１７０を形成する。
そして、図示しない適当なレジストを設けた後、例えば、ゲート電極１５０となるＰｔ／Ａｕ膜を成膜し、レジストを剥離することにより、図１８（ｃ）に表すように、ゲート電極１５０を形成する。
このようにして、第２の実施例によっても、第１の層１３０と第２の層１４０との界面を、ゲート電極１５０の部分（第１の領域２５０）ではｃ軸に対して平行で、ソース電極１６０とドレイン電極１７０の部分（第２の領域２６０と第３の領域２７０）ではｃ軸に対して垂直（非平行）にできる。これにより、ゲート電極１５０に対応する第１の領域２５０では２次元電子ガスが形成されず、また、ソース電極１６０とドレイン電極１７０にそれぞれ対応する第２の領域２６０と第３の領域２７０では２次元電子ガスが形成され、本実施形態に係る本半導体装置は、コンタクト抵抗が低く、超高周波数、高速特性、低雑音性のノーマリオフ型の動作が可能となる。また、本実施例では、ゲート電極１５０と第２の層１４０の間に絶縁膜１９２を設けているので、動作安定性が高く、また信頼性の高い半導体装置が得られる。
なお、上記の第１、第２の実施例では、基板１１０として、サファイアを用いた例を示したが、基板１１０はこれに限定されない。すなわち、例えばシリコンのような立方晶を基板とした時、トレンチ側面が（１１１）（−１−１−１）となる（０１１）ウェーハを用いれば良い。また、サファイアやＧａＮのような六方晶を用いた時は、トレンチ１８０の側面が（０００１）（０００−１）となるウェーハを用いれば良い。
また、本発明の実施形態に用いられる基板１１０は、作製する半導体装置の第１〜第３の界面２５１、２６１、２７１と、ｃ軸２１０とのなす角が適切に設定されるように、準備されれば良く、用いる材料は任意である。
なお、本願明細書を通じて「平行」には、製造工程のばらつき等による厳密な平行からのずれが含まれ、実質的に平行であれば良い。また、同様に、本願明細書を通じて、「垂直」には、厳密な垂直からのずれが含まれ、実質的に垂直であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置及びその製造方法を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明の第１の実施形態に係る半導体装置の構成を例示する模式断面図である。 本発明の第１の実施形態に係る半導体装置に用いられる窒化物半導体の結晶構造を例示する模式図である。 本発明の第１の実施形態に係る半導体装置に用いられる窒化物半導体のバンドを例示するバンド模式図である。 第１〜第３の比較例の半導体装置の構成を例示する模式断面図である。 本発明の第１の実施形態に係る別の半導体装置の構成を例示する模式断面図である。 本発明の第２の実施形態に係る半導体装置の構成を例示する模式断面図である。 本発明の第２の実施形態に係る別の半導体装置の構成を例示する模式断面図である。 本発明の第２の実施形態に係る別の半導体装置の構成を例示する模式断面図である。 本発明の第３の実施形態に係る半導体装置の構成を例示する模式断面図である。 本発明の第３の実施形態に係る別の半導体装置の構成を例示する模式断面図である。 本発明の第３の実施形態に係る別の半導体装置の構成を例示する模式断面図である。 本発明の第４の実施形態に係る半導体装置の構成を例示する模式図である。 本発明の第４の実施形態に係る別の半導体装置の構成を例示する模式図である。 本発明の第５の実施形態に係る半導体装置の構成を例示する模式図である。 本発明の第５の実施形態に係る別の半導体装置の構成を例示する模式断面図である。 本発明の第６の実施形態に係る半導体装置の製造方法を例示するフローチャート図である。 本発明の第１の実施例の半導体装置の製造方法を例示する工程順の模式断面図である。 本発明の第２の実施例の半導体装置の製造方法を例示する工程順の模式断面図である。
符号の説明
１０、１１、２０、２１、２１ａ〜ｄ、２２ａ〜ｂ、３０、３１ａ〜ｅ、３２ａ〜ｆ、４０、４１、５０、５１、９１〜９３ 半導体装置
１１０ 基板
１１１、１２１、１３１、１４１ 段差部
１１３ 第１の窒化物半導体
１１４ 主面
１１７ ウェーハ
１１８ オリエンテーションフラット
１２０ バッファ層
１３０ 第１の層
１３２ 斜面
１４０ 第２の層
１５０ ゲート電極
１６０ ソース電極
１７０ ドレイン電極
１８０ トレンチ
１８１ 凸部
１８２ 凹部
１９０ マスク材
１９１ レジスト
１９２ 絶縁膜
２１０、２１１ ｃ軸
２１２ ｃ面
２１３ ａ面
２１４ ｍ面
２１９ａ〜ｃ 側面
２５０ 第１の領域
２５１ 第１の界面
２６０ 第２の領域
２６１ 第２の界面
２７０ 第３の領域
２７１ 第３の界面
３５０ 第４の領域
３６０ 第５の領域
３７０ 第６の領域
４１０ ピエゾ分極
４１１ 電界
４１２ 界面
４１３ ２次元電子ガス
４１４ フェルミ準位

Claims (5)

  1. 第１の窒化物半導体からなる第１の層と、
    前記第１の層の上に設けられ、前記第１の窒化物半導体よりもバンドギャップが大なる第２の窒化物半導体からなる第２の層と、
    前記第１の層と前記第２の層との界面のうち、前記第１の層のｃ軸に対して実質的に平行な第１の領域において、前記第２の層の上に設けられたゲート電極と、
    前記第１の層と前記第２の層との前記界面のうち、前記ｃ軸に対して実質的に非平行な第２の領域における前記第２の層の上、及び、前記第２の領域の端部、の少なくともいずれかに設けられたソース電極と、
    前記第１の層と前記第２の層との前記界面のうち、前記ｃ軸に対して実質的に非平行であり前記第２の領域との間に前記第１の領域を介在させる第３の領域における前記第２の層の上、及び、前記第３の領域の端部、の少なくともいずれかに設けられたドレイン電極と、
    を備えたことを特徴とする半導体装置。
  2. 前記第１の領域は、前記第１の層のｍ面のいずれかに対して実質的に平行であることを特徴とする請求項１記載の半導体装置。
  3. 前記第１の層は、段差部を有し、
    前記第１の領域は、前記段差部と、前記段差部に隣接する領域と、のいずれか一方に設けられ、
    前記第２及び第３の領域は、前記段差部と、前記段差部に隣接する領域と、のいずれか他方に設けられたことを特徴とする請求項１また２に記載の半導体装置。
  4. 前記段差部は、トレンチの側面部であり、
    前記第１の領域は、前記トレンチの底面部に設けられ、
    前記第２の領域と前記第３の領域は、前記トレンチの前記側面部に設けられたことを特徴とする請求項３記載の半導体装置。
  5. 第１の窒化物半導体からなり、前記第１の窒化物半導体のｃ軸と実質的に平行な第１の面と、前記ｃ軸と実質的に非平行な第２の面と、前記ｃ軸と実質的に非平行で前記第２の面との間に前記第１の面を介在させる第３の面と、を有する第１の層を形成し、
    前記第１の窒化物半導体よりもバンドギャップが大なる第２の窒化物半導体からなり、前記第１の面と、前記第２の面と、前記第３の面と、を覆う第２の層を形成し、
    前記第１の面の前記第２の層の上にゲート電極を形成し、
    前記第２の面の前記第２の層の上、及び、前記第２の面における前記第１の層と前記第２の層との界面の端部、の少なくともいずれかにソース電極を形成し、
    前記第３の面の前記第２の層の上、及び、前記第３の面における前記第１の層と前記第２の層との界面の端部、の少なくともいずれかにドレイン電極を形成することを特徴とする半導体装置の製造方法。
JP2008008773A 2008-01-18 2008-01-18 半導体装置及びその製造方法 Pending JP2009170746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008008773A JP2009170746A (ja) 2008-01-18 2008-01-18 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008008773A JP2009170746A (ja) 2008-01-18 2008-01-18 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009170746A true JP2009170746A (ja) 2009-07-30

Family

ID=40971586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008008773A Pending JP2009170746A (ja) 2008-01-18 2008-01-18 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009170746A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049521A (ja) * 2009-07-30 2011-03-10 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
JP2012204577A (ja) * 2011-03-25 2012-10-22 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体装置およびその製造方法
JP2012230991A (ja) * 2011-04-26 2012-11-22 Advanced Power Device Research Association 半導体装置
JP2014003146A (ja) * 2012-06-18 2014-01-09 Fujitsu Ltd 化合物半導体装置及びその製造方法
WO2015009576A1 (en) * 2013-07-15 2015-01-22 Hrl Laboratories, Llc Hemt device and method
WO2015056745A1 (ja) * 2013-10-17 2015-04-23 ローム株式会社 窒化物半導体装置およびその製造方法
US9601610B1 (en) 2015-06-18 2017-03-21 Hrl Laboratories, Llc Vertical super junction III/nitride HEMT with vertically formed two dimensional electron gas
JP2017130579A (ja) * 2016-01-21 2017-07-27 ソニー株式会社 半導体装置、電子部品、電子機器、および半導体装置の製造方法
EP2779247A3 (en) * 2013-03-15 2017-11-22 Semiconductor Components Industries, LLC High electron mobility semiconductor device and manufacturing method therefor
JP2019160966A (ja) * 2018-03-12 2019-09-19 富士通株式会社 半導体装置及び半導体装置の製造方法
WO2019188767A1 (ja) * 2018-03-29 2019-10-03 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049521A (ja) * 2009-07-30 2011-03-10 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
JP2012204577A (ja) * 2011-03-25 2012-10-22 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体装置およびその製造方法
JP2012230991A (ja) * 2011-04-26 2012-11-22 Advanced Power Device Research Association 半導体装置
JP2014003146A (ja) * 2012-06-18 2014-01-09 Fujitsu Ltd 化合物半導体装置及びその製造方法
US9595594B2 (en) 2012-06-18 2017-03-14 Fujitsu Limited Compound semiconductor device and method for manufacturing the same
EP2779247A3 (en) * 2013-03-15 2017-11-22 Semiconductor Components Industries, LLC High electron mobility semiconductor device and manufacturing method therefor
WO2015009576A1 (en) * 2013-07-15 2015-01-22 Hrl Laboratories, Llc Hemt device and method
CN105393359A (zh) * 2013-07-15 2016-03-09 Hrl实验室有限责任公司 Hemt器件和方法
US9490357B2 (en) 2013-07-15 2016-11-08 Hrl Laboratories, Llc Vertical III-nitride semiconductor device with a vertically formed two dimensional electron gas
US10325997B2 (en) 2013-07-15 2019-06-18 Hrl Laboratories, Llc Vertical III-nitride semiconductor device with a vertically formed two dimensional electron gas
CN105393359B (zh) * 2013-07-15 2018-12-14 Hrl实验室有限责任公司 Hemt器件和方法
WO2015056745A1 (ja) * 2013-10-17 2015-04-23 ローム株式会社 窒化物半導体装置およびその製造方法
US9799726B1 (en) 2015-06-18 2017-10-24 Hrl Laboratories, Llc Vertical super junction III/nitride HEMT with vertically formed two dimensional electron gas
US9601610B1 (en) 2015-06-18 2017-03-21 Hrl Laboratories, Llc Vertical super junction III/nitride HEMT with vertically formed two dimensional electron gas
WO2017126428A1 (en) * 2016-01-21 2017-07-27 Sony Corporation Semiconductor device, electronic part, electronic apparatus, and method for fabricating semiconductor device
CN108352408A (zh) * 2016-01-21 2018-07-31 索尼公司 半导体装置、电子部件、电子设备以及半导体装置的制造方法
JP2017130579A (ja) * 2016-01-21 2017-07-27 ソニー株式会社 半導体装置、電子部品、電子機器、および半導体装置の製造方法
TWI732813B (zh) * 2016-01-21 2021-07-11 日商新力股份有限公司 半導體裝置，電子部件，電子設備及用於製造半導體裝置之方法
CN108352408B (zh) * 2016-01-21 2021-09-17 索尼公司 半导体装置、电子部件、电子设备以及半导体装置的制造方法
JP2019160966A (ja) * 2018-03-12 2019-09-19 富士通株式会社 半導体装置及び半導体装置の製造方法
JP7102796B2 (ja) 2018-03-12 2022-07-20 富士通株式会社 半導体装置及び半導体装置の製造方法
WO2019188767A1 (ja) * 2018-03-29 2019-10-03 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP2009170746A (ja) 半導体装置及びその製造方法
JP5084262B2 (ja) 半導体装置
JP5245305B2 (ja) 電界効果半導体装置及びその製造方法
US10026834B2 (en) Method of manufacturing enhanced device and enhanced device
JP5203725B2 (ja) Ｉｉｉ族窒化物パワー半導体デバイス
US8405125B2 (en) Semiconductor device and method for producing the same
JP4786730B2 (ja) 電界効果型トランジスタおよびその製造方法
US7294540B2 (en) Method for manufacturing a nitride based semiconductor device
JP2008306130A (ja) 電界効果型半導体装置及びその製造方法
JP2009200395A (ja) Ｈｆｅｔおよびその製造方法
JP2009099774A (ja) ヘテロ接合電界効果型トランジスタ
JP2008311489A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP5158470B2 (ja) 窒化物半導体デバイスの作製方法
JP2003051508A (ja) ＧａＮ系半導体装置
JP2010165783A (ja) 電界効果型トランジスタおよびその製造方法
CN111755330A (zh) 一种半导体结构及其制造方法
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
TWI760937B (zh) 半導體結構及其製作方法
JP6301863B2 (ja) 窒化物半導体装置およびその製造方法
JP2010245240A (ja) ヘテロ接合型電界効果半導体装置及びその製造方法
TW201737354A (zh) 半導體裝置，電子部件，電子設備及用於製造半導體裝置之方法
JP2008227432A (ja) 窒化物化合物半導体素子およびその製造方法
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN113994481A (zh) 一种半导体结构及其制造方法
JP2007088186A (ja) 半導体装置及びその製造方法