JP2012230991A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012230991A JP2012230991A JP2011097875A JP2011097875A JP2012230991A JP 2012230991 A JP2012230991 A JP 2012230991A JP 2011097875 A JP2011097875 A JP 2011097875A JP 2011097875 A JP2011097875 A JP 2011097875A JP 2012230991 A JP2012230991 A JP 2012230991A
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- electrode
- layer
- substrate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】電流コラプスが抑制され、耐圧の高い半導体装置を提供する。
【解決手段】基板110と、基板110の上方に形成された窒化物系化合物半導体からなるバッファ層120と、バッファ層120上に形成された窒化物系化合物半導体からなるチャネル層130と、チャネル層130の上方に形成された窒化物系化合物半導体からなる電子供給層132と、電子供給層132の上方に形成された第1の電極136と、電子供給層132の上方に形成された第2の電極138と、を備え、第2の電極138の電位に対して、基板110の電位および第1の電極136の電位が同じ側であり、第2の電極138の下の領域のバッファ層120の厚さおよびチャネル層130の厚さの合計が、第1の電極136の下の領域のバッファ層120の厚さおよびチャネル層130の厚さの合計より、大きい半導体装置。
【選択図】図1
【解決手段】基板110と、基板110の上方に形成された窒化物系化合物半導体からなるバッファ層120と、バッファ層120上に形成された窒化物系化合物半導体からなるチャネル層130と、チャネル層130の上方に形成された窒化物系化合物半導体からなる電子供給層132と、電子供給層132の上方に形成された第1の電極136と、電子供給層132の上方に形成された第2の電極138と、を備え、第2の電極138の電位に対して、基板110の電位および第1の電極136の電位が同じ側であり、第2の電極138の下の領域のバッファ層120の厚さおよびチャネル層130の厚さの合計が、第1の電極136の下の領域のバッファ層120の厚さおよびチャネル層130の厚さの合計より、大きい半導体装置。
【選択図】図1
Description
本発明は、半導体装置に関する。
基板に窒化ガリウム層、窒化アルミニウムガリウム層、ソース電極、ドレイン電極およびゲート電極を設けて、2次元電子ガス(2DEG)を利用するHEMT(High Electron Mobility Transistor)が知られている(例えば特許文献1参照)。
特許文献1 特開2008−235738号公報
特許文献1 特開2008−235738号公報
窒化物系化合物半導体のHEMTでは、ゲート電極とドレイン電極の間に電圧が印加されると、オン抵抗が上昇する。このオン抵抗が上昇する現象は、電流コラプス、または、コラプスと呼ばれる。ゲート電極とドレイン電極の間に電圧が印加されると、ゲート電極のドレイン電極側端に発生する高い電界によって、ゲート電極から半導体に高いエネルギーを有する電子が注入されて、半導体の深い準位に捕捉される。捕捉された電子による負電荷によって2DEGの濃度が減少するので、オン抵抗が上昇する。
電流コラプスを抑制するために、バッファ層の一部または全部を、ソース電極と同電位の導電性の半導体層として、電界の集中を緩和することが知られている(例えば、特許文献1参照)。一方、バッファ層の一部または全部をソース電極と同電位とすると、導電性のバッファ層とドレイン電極との間のリーク電流および耐圧が問題になる。導電性のバッファ層とドレイン電極との間の半導体層および絶縁層の厚さの合計が大きい方が、導電性のバッファ層とドレイン電極との間のリーク電流が小さく、耐圧が大きい。しかし、導電性のバッファ層とゲート電極との間の半導体層および絶縁層の厚さの合計が大きいと、電界を緩和する効果が小さいので電流コラプスの抑制効果が小さい。
本発明の第1の態様においては、基板と、基板の上方に形成された窒化物系化合物半導体からなるバッファ層と、バッファ層上に形成された窒化物系化合物半導体からなるチャネル層と、チャネル層の上方に形成された窒化物系化合物半導体からなる電子供給層と、電子供給層の上方に形成された第1の電極と、電子供給層の上方に形成された第2の電極と、を備え、第2の電極の電位に対して、基板の電位および第1の電極の電位が同じ側であり、第2の電極の下の領域のバッファ層の厚さおよびチャネル層の厚さの合計が、第1の電極の下の領域のバッファ層の厚さおよびチャネル層の厚さの合計より、大きい半導体装置を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の第1の実施形態に係るHEMT100の模式的な断面図である。HEMT100は、基板110、バッファ層120、チャネル層130、電子供給層132、絶縁層134、ソース電極136、ドレイン電極138、ゲート電極140、フィールドプレート電極141および裏面電極142を備える。
基板110は導電性を有する導電性基板であってよい。基板110の電位およびゲート電極140の電位は、ドレイン電極138の電位に対して同じ側であってよい。ここで、基板110の電位をVw、ゲート電極140の電位をVg、および、ドレイン電極138の電位をVdとする。(Vw−Vd)の符号と、(Vg−Vd)の符号とが同じであるときに、基板110の電位(Vw)およびゲート電極140の電位(Vg)が、ドレイン電極138の電位(Vd)に対して同じ側であるとする。基板110とゲート電極140とが、電気的に接続されて、同じ電位であってよい。また、基板110とソース電極136とが、電気的に接続されて、同じ電位であってよい。
キャリアが電子で、ドレイン電極138に正の電圧が印加され、ソース電極136が接地される場合を、例として説明する。この場合、ゲート電極140およびフィールドプレート電極141が接地されているか、または、負の電圧が印加されているときにオフ状態となる。当該オフ状態で、裏面電極142および基板110に、ドレイン電極138の電位より低い電圧が印可されてよい。また、裏面電極142および基板110が接地されてもよい。これにより、ゲート電極140とドレイン電極138との間の電位差によって発生する電界が、ゲート電極140のドレイン電極138側の端部に集中することを防げる。
バッファ層120は、基板110の上方に、窒化物系化合物半導体で形成される。バッファ層120は、ゲート電極140の下の領域の領域より、ドレイン電極138の下の領域が厚くてよい。一例として、バッファ層120の下面が平坦で基板110の上面と平行であるのに対して、バッファ層120の上面が、ゲート電極140が電子供給層132に接する部分と、ドレイン電極138との間の少なくとも一部に、傾斜している領域を有してよい。
基板110の上面は、バッファ層120が形成される面であってよい。また、バッファ層120、その他の各層の下面は、基板110の上面と平行な2つの面のうち、基板110に近い方の面をいう。バッファ層120、その他の各層の上面は、基板110の上面と平行な2つの面のうち、基板110から遠い方の面をいう。
チャネル層130は、バッファ層120の上方に、窒化物系化合物半導体で形成される。チャネル層130は、均一の厚さで形成されてよい。したがって、ゲート電極140の下の領域のバッファ層120の厚さおよびチャネル層130の厚さの合計が、ドレイン電極138の下の領域のバッファ層120の厚さおよびチャネル層130の厚さの合計より小さくてよい。
ドレイン電極138と基板110との間では、バッファ層120の厚さおよびチャネル層130の厚さの合計が、ゲート電極140と基板110との間より大きい。これによって、ドレイン電極138と基板110との間の距離が遠いので、リーク電流が抑えられ、かつ、耐圧が高くなる。
ここで、ゲート電極140と基板110との間のバッファ層120の厚さおよびチャネル層130の厚さの合計が小さい方が、電界集中が緩和される効果が大きい。図1に示したHEMT100において、ゲート電極140と基板110との間では、バッファ層120の厚さおよびチャネル層130の厚さの合計が、ドレイン電極138と基板110との間より小さいので、電界集中が緩和されて電流コラプスが抑制される。
バッファ層120の上面は、ゲート電極140とドレイン電極138との間で、バッファ層120の下面に対して、傾斜してよい。バッファ層120の上面が有する傾斜は、バッファ層120の下面に対して、一定の角度を有してよい。また、バッファ層120の上面は、当該傾斜の途中に、バッファ層120の下面と平行な部分を有してよい。つまり、ゲート電極140とドレイン電極138との間のバッファ層120の上面が、2段階以上の階段状の形状を有してよい。
バッファ層120が、異なる材料からなる複数の層を階段状に積層して形成されてよい。このとき、バッファ層120が有する上側の層がエッチングされるときに、バッファ層120が有する下側の層のエッチング速度が上側の層より遅く、エッチングストップ層になるような材料の組み合わせを選んで、バッファ層120が形成されてよい。バッファ層120の上面の傾斜は、上に凸な曲面、または、下に凸な曲面であってもよい。
バッファ層120の上面は、ソース電極136とゲート電極140との間で、基板110の上面と平行でよい。これにより、ソース電極136の下の領域のバッファ層120の厚さおよびチャネル層130の厚さの合計が、ゲート電極140の下の領域のバッファ層120の厚さおよびチャネル層130の厚さの合計と同じでよい。
基板110は、不純物がドープされたシリコン基板であってよい。また、基板110に、不純物がドープされて導電性を有する、GaN(窒化ガリウム)基板、SiC(炭化ケイ素)基板、および、GaAs(ヒ化ガリウム)基板のいずれかを用いてもよい。
バッファ層120は、チャネル層130と基板110との、格子定数および熱膨張率などの特性差による相互作用を緩衝し、両者の接合強度を向上する。バッファ層120は、例えば、基板110上にAlN(窒化アルミニウム)からなる層で形成される。また、当該AlNからなる層上にさらに、GaNからなる層、および、AlNからなる層で構成される積層膜が、4回〜80回繰り返されて、バッファ層120が形成されてもよい。
バッファ層120は、基板110上に形成されてよい。また、バッファ層120と基板110との間の、ゲート電極140の下に、導電性の半導体からなる層を形成してもよい。これにより、ゲート電極140の近傍の電界がさらに緩和されてよい。
チャネル層130は、不純物をドープしていないGaNで形成されてよい。ここで、不純物をドープしていないGaNとは、GaNに導電性を与える不純物を意図的に添加しないで形成されたGaNをいう。ただし、チャネル層130が不純物をドープしていないGaNで形成されても、上下の層との関係から、第1の実施形態に係るHEMT100では、チャネル層130がn型のGaNとして振る舞ってよい。
電子供給層132は、チャネル層130の上方に形成されてよい。電子供給層132は、チャネル層130を形成する窒化物系化合物半導体よりバンドギャップエネルギーが大きい窒化物系化合物半導体で形成されてよい。一例として、電子供給層132はAlYGa1−YN(0<Y<1)(窒化アルミニウムガリウム)からなる。AlYGa1−YNはAlNとGaNの混晶である。Yで表される構成比で、電子供給層132のバンドギャップ、自発分極およびピエゾ分極が変化する。構成比は例えばY=0.25である。電子供給層132の膜厚は、20〜50nmとしてよい。
チャネル層130と電子供給層132のヘテロ接合によって、チャネル層130の電子供給層132との界面付近に2DEGが発生する。HEMT100のオン状態で、2DEGがキャリアとなるので、HEMT100のオン抵抗が低い。チャネル層130と電子供給層132との間に、キャリアの散乱を防ぐ他の層が形成されてもよい。キャリアの散乱を防ぐ層は例えば、AlNで形成してよい。
絶縁層134が、電子供給層132の上方であって、ゲート電極140とドレイン電極138との間に、形成されてよい。絶縁層134は、SiO2で形成されてよい。絶縁層134は、Si3N4またはAl2O3で形成されてよい。
ゲート電極140が、電子供給層132の上方に形成される。ゲート電極140の少なくとも一部が、絶縁層134が設けられていない部分で電子供給層132上に形成されてよい。ゲート電極140は、チャネル層130とショットキー接続する材料で形成されてよい。また、フィールドプレート電極141が、絶縁層134上に、ゲート電極140と電気的に接続されて形成されてよい。フィールドプレート電極141は、ゲート電極140と一体で形成されてよい。
フィールドプレート電極141によって、ゲート電極140のドレイン電極138側端部の近くに電界が集中することを抑制できる。これは、ゲート電極140のドレイン電極138側の端部近辺、および、フィールドプレート電極141のドレイン電極138側の端部近辺に、電界が分散されることによる。
ゲート電極140が、バッファ層120の膜厚が一定で、チャネル層130の上面が基板上面と平行な部分の上方で、電子供給層132に接してよい。さらに、ゲート電極140は、バッファ層120およびチャネル層130がソース電極136の下と同じ厚さの領域で、電子供給層132上に形成されてよい。フィールドプレート電極141の一部または全体が、バッファ層120の上面が斜面である部分の上方に形成されてよい。
ソース電極136およびドレイン電極138が、ゲート電極140を挟んで電子供給層132の上方に形成されてよい。ソース電極136およびドレイン電極138は、絶縁層134が設けられていない領域で、電子供給層132上に形成されよい。ソース電極136およびドレイン電極138は、チャネル層130とオーミック接続する材料で形成されてよい。
HEMT100の電流コラプスを測定したところ、ゲート電極140と基板110との間のバッファ層120の厚さおよびチャネル層130の厚さの合計が、3000nm以下で、電流コラプスが抑制できた。ゲート電極140と基板110との間のバッファ層120の厚さおよびチャネル層130の厚さの合計が3000nmを超えると、ゲート・ドレイン間に電圧を印可したあとに、電圧を印可する前にくらべて、オン抵抗が1.25倍より大きくなり、電流コラプスが起きた。
ドレイン電極138と基板110との間の耐圧をVb(V)として、ドレイン電極138と基板110との間のバッファ層120の厚さおよびチャネル層130の厚さの合計をt(nm)とすると、t=Vb×8となった。さらに、ゲート・ドレイン間の距離をLgd(nm)として、Lgd=t×αとすると、1.5≦α≦3の範囲が好ましい。ここでゲート・ドレイン間の距離とは、ゲート電極140が電子供給層132に接する部分のドレイン電極138側の端部と、ドレイン電極138のゲート電極140側の端部との間の上面から見たときの距離をいう。αが1.5より小さいとゲート電極140とドレイン電極138との間の耐圧が低く、αが3より大きいとオン抵抗が高い。
ここで、耐圧(Vb)を550Vとすると、上記の式よりt=4400(nm)となる。したがって、1.5≦α≦3であるためには、バッファ層120の厚さが一定である部分のバッファ層120の上面に対して、バッファ層120の上面の傾斜がなす角度をθとすると、θが6度以上であることが好ましい。また、ゲート電極140およびドレイン電極138の間でバッファ層120の上面が、バッファ層120の厚さが一定である部分に対して、一定の角度を有する傾斜を有するときには、θが12度以下であることが好ましい。ただし、バッファ層120の上面が傾斜している領域が、ゲート電極140およびドレイン電極138の間よりも狭いときには、θは90度以下が好ましい。
第1の実施形態に係るHEMT100は、基板110、バッファ層120、チャネル層130、および、電子供給層132を貫通する貫通孔に形成されたビアをさらに備えてもよい。当該ビアを介してソース電極136と、裏面電極142が電気的に接続されてよい。これにより、裏面電極142、基板110およびソース電極136が同電位になる。また、ソース電極136がチャネル層130に接するので、オン抵抗が小さくなる。
第1の実施形態に係るHEMT100の製造方法を以下に説明する。まず、バッファ層120を基板110上にエピタキシャル成長させてよい。例えば、基板110がMOCVD装置に設置されてから、トリメチルアルミ(TMAl)およびアンモニア(NH3)が、それぞれ、175μmol/minおよび35L/minの流量で、MOCVD装置のチャンバーに導入されて、厚さ40nmのAlNがエピタキシャル成長される。成長温度は、例えば1000℃である。
次にGaNからなる層とAlNからなる層との積層が、4回〜20回、繰り返されてよい。例えば、GaNからなる層は、トリメチルガリウム(TMGa)およびNH3が、それぞれ、58μmol/minおよび12L/minの流量で導入されて、エピタキシャル成長されてよい。AlNからなる層は、TMAlおよびNH3が、それぞれ、195μmol/minおよび12L/minの流量で導入されて、エピタキシャル成長されてよい。成長温度は、例えば1000℃である。
図2は、バッファ層120上にマスク144を形成した状態の模式的な断面図である。バッファ層120上にマスク144が形成される。マスク144は、SiO2で形成されてよい。例えば、バッファ層120上にSiO2がCVDで形成されて、フォトリソグラフィーでパターニングされる。
図3は、マスク144を用いて、バッファ層120をパターニングした状態の模式的な断面図である。例えば、異方性が小さい条件でバッファ層120およびマスク144がドライエッチングされることで、バッファ層120の上面の傾斜が形成される。エッチングレートを調節することで、バッファ層120の傾斜がその他の部分に対して有する角度を調節できる。他の例として、マスク144が、バッファ層120をパターニングするときの選択比率が異なる複数の材料で形成され、選択比率が異なることで傾斜の角度が調節される。選択比率の異なる材料は、例えば、フォトレジスト、SiO2、または、Si3N4である。このとき、フォトレジストは硬化温度で選択比率が調節できるので、傾斜の角度が調節される。エッチングは、例えば、ICP−RIEで行う。
次に、残ったマスク144が剥離される。フッ酸系水溶液でマスク144が剥離されてよい。チャネル層130は、バッファ層120上に厚さ100nmの不純物をドープしていないGaNで形成されてよい。TMGaおよびNH3が、それぞれ、19μmol/minおよび12L/minの流量で導入されて、1050℃の成長温度、および、200Torrの圧力下で、チャネル層130がエピタキシャル成長されてよい。
電子供給層132が、例えば、チャネル層130上に厚さ30nmのAlYGa1−YN(0<Y<1)で形成される。一例として、TMAl、TMGaおよびNH3が、それぞれ、100μmol/min、19μmol/min、および、12L/minの流量で導入されて、1050℃の成長温度で、Al0.25Ga0.75Nからなる電子供給層132がエピタキシャル成長される。
絶縁層134が電子供給層132上に、CVDおよびフォトリソグラフィーで形成されてよい。例えば、電子供給層132上の全面にSiO2がCVDで形成された後、ゲート電極140が電子供給層132に接する部分とドレイン電極138が形成される部分との間の部分を残して、他の部分のSiO2がフォトリソグラフィーで除去される。
ソース電極136およびドレイン電極138が、Tiからなる層で形成されてよい。ソース電極136およびドレイン電極138は、Tiからなる層の上に、さらにAlからなる層を有してもよい。ソース電極136およびドレイン電極138が、リフトオフ法を用いて、スパッタまたは蒸着で形成されてよい。次に、ソース電極136およびドレイン電極138を熱処理してよい。熱処理により、オーミック特性が良くなる。熱処理は、700℃、30分間行ってよい。
ゲート電極140およびフィールドプレート電極141が、Niからなる層で形成されてよい。ゲート電極140およびフィールドプレート電極141は、Niからなる層の上に、さらにAuからなる層を有してよい。ゲート電極140およびフィールドプレート電極141が、リフトオフ法を用いて、スパッタまたは蒸着により一体で形成されてよい。
裏面電極142が基板110の裏面に形成されてよい。裏面電極142は、Tiからなる層で形成されてよい。裏面電極142は、Tiからなる層の上に、さらにAlからなる層を有してもよい。
図4は、本発明の第2の実施形態に係るHEMT150の模式的な断面図である。図4において図1と同一の符号を付した要素は、図1において説明した要素と同一の機能および構成を有してよい。HEMT150は、基板110、バッファ層120、チャネル層130、電子供給層132、絶縁層134、ソース電極136、ドレイン電極138、ゲート電極140、フィールドプレート電極141および裏面電極142を備える。
バッファ層120は、ドレイン電極138の下方に形成された第1バッファ層122と、ドレイン電極138およびゲート電極140の電極の下方に形成された第2バッファ層124を有してよい。第1バッファ層122は第2バッファ層124より耐電圧が大きい窒化物系化合物半導体からなってよい。第2バッファ層124は、チャネル層130を形成する窒化物系化合物半導体の格子間距離との差が、第1バッファ層122より小さい窒化物系化合物半導体からなる層を含んでよい。
第1バッファ層122により、基板110とドレイン電極138との間の耐圧が高い。第2バッファ層124により、基板110とチャネル層130との間のストレスが低減され、かつ、結晶欠陥が基板110とバッファ層120との界面からチャネル層130に伝わることが抑制される。
一例として、第1バッファ層122はAlXGa1−XN(0<X≦1)で形成される。Xで表されるAlの組成比を、例えば、0.5以上とすることで、耐圧が大きい第1バッファ層122が形成される。第1バッファ層122は、下側にいくほどXの値が大きく、上側にいくほどXの値が小さくてもよい。これにより、第1バッファ層122は、耐圧が高く、かつ、第2バッファ層124との格子整合がよい。
第2バッファ層124はGaNからなる層とAlNからなる層とを積層して形成されてよい。GaNからなる層は、チャネル層130がGaNからなるときには、チャネル層130との格子間距離の差がないので、チャネル層130とバッファ層120との間のヘテロ接合による歪みを緩和する。AlNからなる層の膜厚を臨界膜厚以下としてよい。これにより、さらに第2バッファ層124とチャネル層130との間の格子整合がよい。
第2バッファ層124は、Alの組成比が第1バッファ層122より小さいAlZGa1−ZN(0<Z<1)からなる層であってもよい。Alの組成比が小さいと、GaNとの格子整合がよいからである。
第1バッファ層122は、基板110上に、AlXGa1−XN(0<X≦1)をMOCVDで形成し、フォトリソグラフィーでマスクを形成してからエッチングして形成してよい。基板110のエッチング速度がAlXGa1−XN(0<X≦1)のエッチング速度より遅い条件を選択して、基板110をエッチングストップ層としてよい。エッチングにより露出される基板110の上面が平坦なので、ソース電極136とゲート電極140との間の第2バッファ層124、チャネル層130、および、電子供給層132の上面が平坦になり好ましい。
基板110および第1バッファ層122上に第2バッファ層124が形成されてよい。第1バッファ層122が設けられていない領域で第2バッファ層124が基板110上に形成されてよい。また、第1バッファ層122の上面が傾斜している領域および第1バッファ層122の厚さが一定の領域上に第2バッファ層124が形成されてよい。
第2バッファ層124は、GaNからなる層およびAlNからなる層の積層を、4回〜20回、繰り返して形成されてよい。例えば、GaNからなる層は、トリメチルガリウム(TMGa)およびNH3が、それぞれ、58μmol/minおよび12L/minの流量で導入されて、エピタキシャル成長されてよい。AlNからなる層は、TMAlおよびNH3が、それぞれ、195μmol/minおよび12L/minの流量で導入されて、エピタキシャル成長されてよい。成長温度は、例えば1000℃である。チャネル層130の形成以降は、第1の実施形態に係るHEMT100と同様に形成してよい。
図5は、本発明の第3の実施形態に係るHEMT160の模式的な断面図である。図5において図1と同一の符号を付した要素は、図1において説明した要素と同一の機能および構成を有してよい。HEMT150は、基板110、バッファ層120、チャネル層130、電子供給層132、絶縁層134、ソース電極136、ドレイン電極138、ゲート電極140、フィールドプレート電極141、および、コンタクトホール162を備える。
コンタクトホール162が、電子供給層132、チャネル層130およびバッファ層120を貫通し、基板110に到達して、設けられてよい。コンタクトホール162は、さらに基板110の一部が除去されて設けられてもよい。ソース電極136は、コンタクトホール162に設けられてよい。
基板110の電位がソース電極136の電位と同じなので、基板110の電位は、ドレイン電極138の電位にくらべて、ゲート電極140の電位と同じ側になる。例えば、キャリアが電子のとき、オフ状態で、ソース電極136およびゲート電極140が接地され、ドレイン電極138に正の電圧が印可される。したがって、電界がゲート電極140のドレイン電極138側の端部に集中するのを防ぐことができる。
コンタクトホール162は、基板110上にバッファ層120、チャネル層130および電子供給層132を順次形成してから、形成してよい。フォトリソグラフィーおよびドライエッチングにより、コンタクトホール162が形成されてよい。
図6は、本発明の第4の実施形態に係るHEMT170の模式的な断面図である。図6において図1と同一の符号を付した要素は、図1において説明した要素と同一の機能および構成を有してよい。HEMT170は、基板110、バッファ層120、チャネル層130、電子供給層132、絶縁層134、ソース電極136、ドレイン電極138、ゲート電極140、フィールドプレート電極141、および、裏面電極142を備える。
バッファ層120の上面は、ソース電極136とドレイン電極138の間で、傾斜せず、平坦であってよい。バッファ層120の下面は、ゲート電極140およびドレイン電極138の間の少なくとも一部に傾斜面を有してよい。また、ゲート電極140の下方の基板の厚さと、ゲート電極140の下方の基板の厚さが異なってよい。これにより、ドレイン電極138の下方のバッファ層120の厚さが、ゲート電極140の下方のバッファ層120の厚さより厚くてよい。
バッファ層120の下面および基板の上面は、ゲート電極140の下の領域のバッファ層120が薄い部分と、ドレイン電極138の下の領域のバッファ層120が厚い部分の間で、少なくとも一部に、バッファ層120の上面に対して、傾斜してよい。また、バッファ層120の下面および基板の上面の傾斜は、バッファ層120の上面に対して、一定の角度を有してよい。
バッファ層120の下面および基板110の上面の傾斜の途中に、バッファ層120の下面および基板110の上面が、バッファ層120の上面と平行な部分を有してよい。つまり、ゲート電極140とドレイン電極138との間のバッファ層120の下面および基板の上面が、2段階以上の階段状の形状を有してよい。バッファ層120が異なる材料からなる複数の層を積層して形成されて、バッファ層120の下面が、異なる材料からなる層で階段状に形成されてよい。
バッファ層120が、基板110上に形成された下側のバッファ層、および、基板110および下側のバッファ層上に形成された上側のバッファ層を有してよい。下側のバッファ層が、基板110が薄くなっている領域および基板110の上面が傾斜している領域に形成されてよい。下側のバッファ層の上面と、基板110が厚い領域の基板110の上面が同一平面であってよい。上側のバッファ層は下側のバッファ層上、および、下側のバッファ層が設けられていない領域の基板110上に形成されてよい。
下側のバッファ層と、上側のバッファ層とは異なる材料で形成されてよい。下側のバッファ層は上側のバッファ層より耐電圧が大きい窒化物系化合物半導体からなってよい。上側のバッファ層は、チャネル層130を形成する窒化物系化合物半導体の格子間距離との差が、下側のバッファ層より小さい窒化物系化合物半導体からなる層を含んでよい。すなわち、第4の実施形態に係るHEMT170の下側のバッファ層が、第2の実施形態に係るHEMT150の第1バッファ層122と同一の機能および構成を有してよい。また、第4の実施形態に係るHEMT170の上側のバッファ層が、第2の実施形態に係るHEMT150の第2バッファ層124と同一の機能および構成を有してよい。
バッファ層120の下面および基板110の上面は、ソース電極136とゲート電極140との間で傾斜せず、基板110の厚さが一定である部分の上面と平行でよい。これにより、ソース電極136の下の領域の、バッファ層120の厚さおよびチャネル層130の厚さの合計が、ゲート電極140の下の領域のバッファ層120の厚さおよびチャネル層130の厚さの合計と同じでよい。
第1の実施形態に係るHEMT100と同様に、耐圧を550Vとして、バッファ層120の厚さが一定である部分のバッファ層120の下面および基板110の上面に対して、バッファ層120の上面および基板110の下面の傾斜がなす角度をθとすると、θが6度以上であることが好ましい。また、ゲート電極140とドレイン電極138と間でバッファ層120の下面および基板110の上面が、一定の角度の傾斜を有するときには、θが12度以下であることが好ましい。ただし、斜面が、ゲート電極140とドレイン電極138との間より狭いときには、θは90度以下が好ましい。
第4の実施形態に係るHEMT100の製造方法を以下に説明する。図7は、基板110上にマスク172を形成した状態の模式的な断面図である。図7において図1と同一の符号を付した要素は、図1において説明した要素と同一の機能および構成を有してよい。基板110上にマスク172が形成される。マスク172は、SiO2で形成されてよい。例えば、基板110上にSiO2がCVDで形成されて、フォトリソグラフィーでパターニングされる。
次に、例えば、異方性が小さい条件で基板110およびマスク144がエッチングされることで、基板110の上面の傾斜が形成される。エッチングレートを調節することで、基板110の傾斜がその他の部分に対して有する角度を調節できる。他の例として、マスク144が、バッファ層120をパターニングするときの選択比率が異なる複数の材料で形成され、選択比率が異なることで傾斜の角度が調節される。選択比率の異なる材料は、例えば、フォトレジスト、SiO2、または、Si3N4である。このとき、フォトレジストは硬化温度で選択比率が調節できるので、傾斜の角度が調節される。エッチングは、例えば、ICP−RIEで行う。
残ったマスク172が剥離されて、バッファ層120が基板110上にエピタキシャル成長されてよい。バッファ層120は、第1の実施形態に係るHEMT100と同様にAlNからなる層、並びに、GaNからなる層とAlNからなる層との積層の繰り返しで形成され、上面がエッチングで平坦化されてよい。
バッファ層120が下側のバッファ層および上側のバッファ層を有し、下側のバッファ層が、基板110が薄い領域および基板110の上面が傾斜している領域に形成され、基板110およびバッファ層120の上面が平坦化されてから、均一な厚さの上側のバッファ層が形成されてもよい。平坦化はエッチングで行われてよい。
図8は、基板110上にバッファ層120が形成され、バッファ層120の上面が平坦化された状態の模式的な断面図である。図8において図1と同一の符号を付した要素は、図1において説明した要素と同一の機能および構成を有してよい。バッファ層120上にチャネル層130が形成されてよい。これ以降の製造方法は、第1の実施形態に係るHEMT100と同様である。
図9は、本発明の第5の実施形態に係るHEMT180の模式的な断面図である。図9において図1または図6と同一の符号を付した要素は、図1または図6において説明した要素と同一の機能および構成を有してよい。HEMT180は、基板110、バッファ層120、チャネル層130、電子供給層132、絶縁層134、ソース電極136、ドレイン電極138、ゲート電極140、フィールドプレート電極141および裏面電極142を備える。
バッファ層120の上面および下面のいずも、ドレイン電極138およびゲート電極140の間で、少なくとも一部に傾斜面を有してよい。これにより、ドレイン電極138の下の領域のバッファ層120の厚さが、ゲート電極140の下の領域のバッファ層120の厚さより厚くてよい。
バッファ層120の上面が、第1の実施形態に係るHEMT100と同様に傾斜を有してよい。また、バッファ層120の上面が階段状の形状を有してもよい。バッファ層120の下面および基板110の上面が、第4の実施形態に係るHEMT100と同様に傾斜を有してよい。また、バッファ層120の下面および基板110の上面が階段状の形状を有してもよい。
バッファ層120が、下側のバッファ層と上側のバッファ層を有してよい。当該下側のバッファ層が、基板110が薄い部分および基板110の上面が傾斜している部分に形成されてよい。下側のバッファ層の上面が、ゲート電極140とドレイン電極138との間に傾斜面を有してよい。上側のバッファ層が、下側のバッファ層が形成されていない基板110上、および、下側のバッファ層上に、均一な厚さで形成されてよい。下側のバッファ層が、第2の実施形態に係るHEMT150の第1バッファ層122と同一の機能および構成を有してよい。また、上側のバッファ層が、第2の実施形態に係るHEMT150の第2バッファ層124と同一の機能および構成を有してよい。
バッファ層120の上面および下面に設けられた傾斜が、バッファ層120の厚さが一定である領域の上面および下面に対してなす角度をそれぞれ、θ1およびθ2とすると、θ1とθ2の合計が6度以上であることが好ましい。これにより、HEMT180の耐圧が550V以上である。
図10は、本発明の第6の実施形態に係るHEMT190の模式的な断面図である。図10において図1と同一の符号を付した要素は、図1において説明した要素と同一の機能および構成を有してよい。ただし、バッファ層120の上面は、基板110の上面と平行である。HEMT190は、基板110、バッファ層120、チャネル層130、電子供給層132、絶縁層134、ソース電極136、ドレイン電極138、ゲート電極140、フィールドプレート電極141および裏面電極142を備える。
基板110が、ゲート電極140の下に開口192を有してよい。開口192に、裏面電極142が形成され、開口192が形成されていない部分の裏面電極142に電気的に接続されてよい。開口192は、ゲート電極140の下の領域のバッファ層120の一部を除去して形成されて、バッファ層120がドレイン電極138の下より、ゲート電極140の下で薄くてよい。これにより、チャネル層130およびバッファ層120の厚さの合計が、ゲート電極140の下より、ドレイン電極138の下で大きいので、電界がゲート電極140のドレイン電極138側に集中することを防げる。
開口192は、フィールドプレート電極141の少なくとも一部の下に広がって形成されてもよい。開口192はソース電極136の少なくとも一部の下に広がって形成されてもよい。
HEMT190の製造法を以下に説明する。基板110上に、バッファ層120、チャネル層130および電子供給層132が順次、形成されてよい。次に、絶縁層134、ソース電極136、ドレイン電極138、ゲート電極140およびフィールドプレート電極141が形成されてよい。バッファ層120の上面が傾斜を有していないことを除き、第1の実施形態に係るHEMT100と同様に形成されてよい。次に、開口192がフォトリソグラフィーおよびエッチングで形成されてよい。開口192および基板110の裏面を覆って、裏面電極142が形成されてよい。
図11は、本発明の第7の実施形態に係るSBD200(ショットキーバリアダイオード)の模式的な断面図である。図11において図1と同一の符号を付した要素は、図1において説明した要素と同一の機能および構成を有してよい。SBD200は、基板110、バッファ層120、チャネル層130、電子供給層132、絶縁層134、アノード210、フィールドプレート電極211、および、カソード212を備える。
第7の実施形態に係るSBD200のアノード210、フィールドプレート電極211、および、カソード212は、それぞれ、第1の実施形態に係るゲート電極140、フィールドプレート電極141、および、ドレイン電極138に対応する。アノード210がチャネル層130にショットキー接続してよい。カソード212がチャネル層130にオーミック接続してよい。
例として、キャリアが電子の場合について説明する。逆バイアスの状態で、カソード212に正の電圧が印可され、アノード210が接地あるいは負の電圧が印可されてよい。カソード212の下の領域のバッファ層120が、アノード210の下の領域のバッファ層120がアノード210より厚いので、当該逆バイアスの状態で、カソード212と裏面電極142との間の耐圧が高い。また、アノード210の下の領域のバッファ層120がカソード212の下の領域のバッファ層120より薄いので、アノード210のカソード212側の端部に電界が集中することを防ぎ、電流コラプスが抑制される。
第7の実施形態では、バッファ層120の上面が、アノード210とカソード212との間に傾斜を有するSBD200の例を示した。しかし、第2〜第6の実施形態に示したような、SBDの態様が実現できることが当業者に明らかである。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。例えば、本発明を窒化物化合物半導体系MOS−HEMT、あるいは、窒化物化合物半導体系MIS−HEMTにも適用できることが当業者に明らかである。また、上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
100 HEMT、110 基板、120 バッファ層、122 第1バッファ層、124 第2バッファ層、130 チャネル層、132 電子供給層、134 絶縁層、136 ソース電極、138 ドレイン電極、140 ゲート電極、141 フィールドプレート電極、142 裏面電極、144 マスク、150 HEMT、160 HEMT、162 コンタクトホール、170 HEMT、172 マスク、180 HEMT、190 HEMT、192 開口、200 SBD、210 アノード、211 フィールドプレート電極、212 カソード
Claims (13)
- 基板と、
前記基板の上方に形成された窒化物系化合物半導体からなるバッファ層と、
前記バッファ層上に形成された窒化物系化合物半導体からなるチャネル層と、
前記チャネル層の上方に形成された窒化物系化合物半導体からなる電子供給層と、
前記電子供給層の上方に形成された第1の電極と、
前記電子供給層の上方に形成された第2の電極と、を備え、
前記第2の電極の電位に対して、前記基板の電位および前記第1の電極の電位が同じ側であり、
前記第2の電極の下の領域の前記バッファ層の厚さおよび前記チャネル層の厚さの合計が、前記第1の電極の下の領域の前記バッファ層の厚さおよび前記チャネル層の厚さの合計より、大きい半導体装置。 - 前記基板の電位と、前記第1の電極の電位が同じである請求項1に記載の半導体装置。
- 前記第2の電極の下の領域の前記バッファ層の厚さが、前記第1の電極の下の領域の前記バッファ層の厚さより厚い請求項1または2に記載の半導体装置。
- 前記第1の電極および前記第2の電極の間で、前記バッファ層の下面が平坦であり、前記バッファ層の上面の少なくとも一部に傾斜面を有する請求項3に記載の半導体装置。
- 前記第1の電極および前記第2の電極の間で、前記バッファ層の上面が平坦であり、前記バッファ層の下面の少なくとも一部に傾斜面を有する請求項3に記載の半導体装置。
- 前記第1の電極の下の領域の前記基板の厚さと、前記第2の電極の下の領域の前記基板の厚さが異なる請求項1から5のいずれか一項に記載の半導体装置。
- 前記第1の電極および前記第2の電極の間で、前記バッファ層の上面および下面のいずにも、少なくとも一部に傾斜面を有する請求項3に記載の半導体装置。
- 前記基板の下面に第3の電極を更に備える請求項1から7のいずれか一項に記載の半導体装置。
- 前記基板が、前記第2の電極の下に開口を有し、
前記開口に形成され、前記第3の電極に電気的に接続された第4の電極をさらに備える請求項8に記載の半導体装置。 - 前記第1の電極に対して前記第2の電極の反対側に、前記電子供給層の上方に形成された第5の電極を更に備え、
前記第5の電極の下の領域の前記バッファ層の厚さおよび前記チャネル層の厚さの合計が、前記第2の電極の下の領域の前記バッファ層の厚さおよび前記チャネル層の厚さの合計と同じである請求項8または9に記載の半導体装置。 - 前記基板、前記バッファ層、前記チャネル層、および、前記電子供給層を貫通する貫通孔に形成されたビアをさらに備え、
前記第3の電極と、前記第5の電極が前記ビアを介して電気的に接続されている請求項10に記載の半導体装置。 - 前記バッファ層は、
前記第1の電極の下方に形成された第1のバッファ層と、
前記第1の電極および前記第2の電極の下方に形成され、前記チャネル層を形成する窒化物系化合物半導体の格子間距離との差が、前記第1のバッファ層より小さい窒化物系化合物半導体からなる層を含む第2のバッファ層と、
前記第1のバッファ層は、前記第2のバッファ層より耐電圧が大きい窒化物系化合物半導体からなる
請求項1から11のいずれか一項に記載の半導体装置。 - 前記第1のバッファ層はGaNからなる層とAlNからなる層とを積層して形成され、
前記第2のバッファ層はAlGaNからなる請求項12に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011097875A JP2012230991A (ja) | 2011-04-26 | 2011-04-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011097875A JP2012230991A (ja) | 2011-04-26 | 2011-04-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012230991A true JP2012230991A (ja) | 2012-11-22 |
Family
ID=47432327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011097875A Pending JP2012230991A (ja) | 2011-04-26 | 2011-04-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012230991A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012178454A (ja) * | 2011-02-25 | 2012-09-13 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
JP2014146646A (ja) * | 2013-01-28 | 2014-08-14 | Fujitsu Ltd | 半導体装置 |
JP2020502801A (ja) * | 2016-12-15 | 2020-01-23 | グリフィス・ユニバーシティGriffith University | 炭化シリコンショットキーダイオード |
CN113299737A (zh) * | 2021-05-20 | 2021-08-24 | 中国电子科技集团公司第二十四研究所 | 一种功率半导体器件制造方法及功率半导体器件 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004221168A (ja) * | 2003-01-10 | 2004-08-05 | Sumitomo Electric Ind Ltd | 横型接合型電界効果トランジスタおよびその製造方法 |
JP2004363563A (ja) * | 2003-05-15 | 2004-12-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2006216671A (ja) * | 2005-02-02 | 2006-08-17 | Toshiba Corp | 窒素化合物半導体素子 |
JP2006339561A (ja) * | 2005-06-06 | 2006-12-14 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ及びその製造方法 |
JP2007088185A (ja) * | 2005-09-21 | 2007-04-05 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2007112633A (ja) * | 2005-10-17 | 2007-05-10 | Toshiba Corp | 窒化物半導体ウェーハ及び窒化物半導体素子 |
JP2009170746A (ja) * | 2008-01-18 | 2009-07-30 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2009182107A (ja) * | 2008-01-30 | 2009-08-13 | Furukawa Electric Co Ltd:The | 半導体装置 |
JP2010003959A (ja) * | 2008-06-23 | 2010-01-07 | Sanken Electric Co Ltd | 半導体装置 |
JP2011060912A (ja) * | 2009-09-08 | 2011-03-24 | Toshiba Corp | 半導体装置 |
-
2011
- 2011-04-26 JP JP2011097875A patent/JP2012230991A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004221168A (ja) * | 2003-01-10 | 2004-08-05 | Sumitomo Electric Ind Ltd | 横型接合型電界効果トランジスタおよびその製造方法 |
JP2004363563A (ja) * | 2003-05-15 | 2004-12-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2006216671A (ja) * | 2005-02-02 | 2006-08-17 | Toshiba Corp | 窒素化合物半導体素子 |
JP2006339561A (ja) * | 2005-06-06 | 2006-12-14 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ及びその製造方法 |
JP2007088185A (ja) * | 2005-09-21 | 2007-04-05 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2007112633A (ja) * | 2005-10-17 | 2007-05-10 | Toshiba Corp | 窒化物半導体ウェーハ及び窒化物半導体素子 |
JP2009170746A (ja) * | 2008-01-18 | 2009-07-30 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2009182107A (ja) * | 2008-01-30 | 2009-08-13 | Furukawa Electric Co Ltd:The | 半導体装置 |
JP2010003959A (ja) * | 2008-06-23 | 2010-01-07 | Sanken Electric Co Ltd | 半導体装置 |
JP2011060912A (ja) * | 2009-09-08 | 2011-03-24 | Toshiba Corp | 半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012178454A (ja) * | 2011-02-25 | 2012-09-13 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
JP2014146646A (ja) * | 2013-01-28 | 2014-08-14 | Fujitsu Ltd | 半導体装置 |
JP2020502801A (ja) * | 2016-12-15 | 2020-01-23 | グリフィス・ユニバーシティGriffith University | 炭化シリコンショットキーダイオード |
JP7112099B2 (ja) | 2016-12-15 | 2022-08-03 | グリフィス・ユニバーシティ | 炭化シリコンショットキーダイオード |
CN113299737A (zh) * | 2021-05-20 | 2021-08-24 | 中国电子科技集团公司第二十四研究所 | 一种功率半导体器件制造方法及功率半导体器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11699748B2 (en) | Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof | |
US10026834B2 (en) | Method of manufacturing enhanced device and enhanced device | |
JP5813279B2 (ja) | 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法 | |
JP4895520B2 (ja) | ショットキーダイオードおよびその製造方法 | |
JP5323527B2 (ja) | GaN系電界効果トランジスタの製造方法 | |
JP5190923B2 (ja) | GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法 | |
JP5780613B2 (ja) | 改良された接着力を有する半導体デバイス及びその製造方法 | |
US7985984B2 (en) | III-nitride semiconductor field effect transistor | |
JP5566670B2 (ja) | GaN系電界効果トランジスタ | |
JP2007220895A (ja) | 窒化物半導体装置およびその製造方法 | |
JP2006269534A (ja) | 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板 | |
JP6035721B2 (ja) | 半導体装置の製造方法 | |
JP2008306130A (ja) | 電界効果型半導体装置及びその製造方法 | |
JP2009200395A (ja) | Hfetおよびその製造方法 | |
US7821030B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2007088185A (ja) | 半導体装置及びその製造方法 | |
JP2012248632A (ja) | 窒化物半導体装置および窒化物半導体装置の製造方法 | |
JP2012231003A (ja) | 半導体装置 | |
TW202025486A (zh) | 用於矽上iii-v族元件的摻雜緩衝層 | |
US20120091508A1 (en) | Compound semiconductor device | |
JP2012231002A (ja) | 半導体装置 | |
JP5415668B2 (ja) | 半導体素子 | |
JP2012230991A (ja) | 半導体装置 | |
CN116053306A (zh) | 基于氮化镓的高电子迁移率晶体管器件及其制备方法 | |
JP2007088186A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131129 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140408 |