JP2009164440A - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009164440A JP2009164440A JP2008001835A JP2008001835A JP2009164440A JP 2009164440 A JP2009164440 A JP 2009164440A JP 2008001835 A JP2008001835 A JP 2008001835A JP 2008001835 A JP2008001835 A JP 2008001835A JP 2009164440 A JP2009164440 A JP 2009164440A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- silicon carbide
- semiconductor layer
- recombination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 102
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 80
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 230000006798 recombination Effects 0.000 claims description 117
- 238000005215 recombination Methods 0.000 claims description 109
- 239000012535 impurity Substances 0.000 claims description 47
- 229910052723 transition metal Inorganic materials 0.000 claims description 10
- 150000003624 transition metals Chemical class 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052720 vanadium Inorganic materials 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 229910052735 hafnium Inorganic materials 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 229910052758 niobium Inorganic materials 0.000 claims description 5
- 229910052706 scandium Inorganic materials 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 229910052727 yttrium Inorganic materials 0.000 claims description 5
- 229910052726 zirconium Inorganic materials 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 91
- 150000002500 ions Chemical class 0.000 description 7
- 238000002109 crystal growth method Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 239000011651 chromium Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 239000010955 niobium Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】順方向抵抗の経時的な上昇を抑制するとともに、順方向抵抗や素子のＯＮ抵抗の初期値の上昇を抑制可能な炭化珪素半導体装置を得ることを目的とする。
【解決手段】本発明に係る炭化珪素半導体装置は、炭化珪素基板１上に形成されたｎ型を有するドリフト層２と、ドリフト層２に接して形成されたｐ型を有するベース領域３と、ドリフト層２に形成され、再結合中心が導入された再結合領域７とを備える。再結合領域７は、ドリフト層２とベース領域３との接合界面であるＰＮ界面のうち、順方向通電開始直後に電流が流れる経路上にのみ形成される。
【選択図】図１
【解決手段】本発明に係る炭化珪素半導体装置は、炭化珪素基板１上に形成されたｎ型を有するドリフト層２と、ドリフト層２に接して形成されたｐ型を有するベース領域３と、ドリフト層２に形成され、再結合中心が導入された再結合領域７とを備える。再結合領域７は、ドリフト層２とベース領域３との接合界面であるＰＮ界面のうち、順方向通電開始直後に電流が流れる経路上にのみ形成される。
【選択図】図１
Description
本発明は、炭化珪素半導体装置およびその製造方法に関するものである。
モータ等を制御するために用いられるインバータ回路の駆動時において、各相の上下アームでの短絡を抑制するため、上下アームのＭＯＳＦＥＴがともにオフされるデッドタイムと呼ばれる数マイクロ秒の期間が設けられている。このデッドタイムの間、直前にオフされたＭＯＳＦＥＴから反対側アームのＭＯＳＦＥＴに回流した電流を流すため、多くの場合、インバータ回路では、各ＭＯＳＦＥＴと逆並列に帰還ダイオードが接続されている。その中でも、Ｓｉを用いたデバイスでは、部品点数削減によるコスト削減や小型化のために、帰還ダイオードを接続せずに、ボディーダイオードと呼ばれるＭＯＳＦＥＴ寄生のＰＮダイオードの順方向に、回流した電流を流している。しかし、炭化珪素（ＳｉＣ）を用いたバイポーラ・デバイスでは、ＰＮ界面に通電した場合に界面付近の積層欠陥等において電子−正孔の再結合が起こると、放出されたエネルギによって積層欠陥等が成長する。その結果、正孔の寿命が短くなり、上述のＰＮ積層順方向の抵抗（以下、順方向抵抗）が上昇するといった問題があった。
これに対して、特許文献１では、バイポーラ・デバイスのＰ型層およびＮ型層それぞれの層厚を、層内での少数キャリア拡散長よりも大きく設定することによって、これらの層における少数キャリア濃度を固有レベルに低下させる。これにより、積層欠陥が一部の領域を除いたデバイス全域に増殖し続けることを抑制し、順方向抵抗の上昇を抑制している。
また、特許文献２および特許文献３には、ＰＮ積層部に形成されたダイオードが記載されている。このダイオードでは、それぞれの層あるいはいずれかの層にチタンやバナジウム等のイオンを含んでなる再結合中心として導入した再結合領域を備える。この再結合領域では、電子−正孔の再結合を早めることができるため、順方向通電から逆阻止状態に切り替えた際に界面付近に存在する少数キャリアの再結合を早めている。
しかしながら、特許文献１に開示された炭化珪素半導体装置では、ＰＮ界面付近から離れたデバイス領域において、積層欠陥が増殖し続けることは抑制できるが、ＰＮ界面付近の積層欠陥の増殖を抑制することはできない。そのため、順方向抵抗の経時的な上昇を避けることができないという問題があった。
また、特許文献２および特許文献３に開示された炭化珪素半導体装置によれば、導入された再結合領域により、積層欠陥を増やさずに再結合が行われる。そのため、積層欠陥等における再結合が抑制され、順方向抵抗の経時的な上昇を抑制することができる。しかしながら、これら発明では、順方向通電から逆阻止状態に切り換えた際に界面近傍に存在する少数キャリアの再結合を早めることを目的とする。そのため、再結合領域そのものの抵抗が大きいにも関わらず、再結合領域がＰＮ界面全面に導入されているため、順方向抵抗の初期値が大きくなるという問題があった。また、ＭＯＳＦＥＴなどのＰＮ積層部が内在するデバイスに上記発明を適用した場合、順方向の抵抗の初期値に加えて、ＯＮ抵抗の初期値も大きくなるという問題があった。
本発明は、上記のような問題点を解決するためになされたものであり、順方向抵抗の経時的な上昇を抑制するとともに、順方向抵抗や素子のＯＮ抵抗の初期値の上昇も抑制可能な炭化珪素半導体装置を得ることを目的とする。
本発明に係る炭化珪素半導体装置は、炭化珪素基板上に形成された第１の導電型を有する第１の半導体層と、前記第１の半導体層に接して形成された第２の導電型を有する第２の半導体層と、前記第１の半導体層、および／または、前記第２の半導体層に形成され、再結合中心が導入された再結合領域とを備える。前記再結合領域は、前記第１の半導体層と前記第２の半導体層との接合界面であるＰＮ界面のうち、順方向通電開始直後に電流が流れる経路上にのみ形成される。
本発明の炭化珪素半導体装置によれば、再結合領域が、電子−正孔が積層欠陥において再結合する機会を減らし、積層欠陥の経時的な成長を抑制するため、順方向の電気抵抗の経時的な上昇を抑制することができる。また、順方向通電開始直後に電流が流れる経路上のみに再結合領域を形成することにより、順方向の電気抵抗や素子のＯＮ抵抗の初期値の上昇も抑制することができる。
＜実施の形態１＞
本実施の形態では、第１の導電型をｎ型、第２の導電型をｐ型であるものとして説明する。図１は、本実施の形態に係る炭化珪素半導体装置を示す断面図である。図１に示すように、本実施の形態に係る炭化珪素半導体装置は、第１の半導体層であるドリフト層２と、第２の半導体層であるベース領域３と、第３の半導体層である中濃度ｐ型（第２の導電型）領域６と、再結合領域７とを備える。
本実施の形態では、第１の導電型をｎ型、第２の導電型をｐ型であるものとして説明する。図１は、本実施の形態に係る炭化珪素半導体装置を示す断面図である。図１に示すように、本実施の形態に係る炭化珪素半導体装置は、第１の半導体層であるドリフト層２と、第２の半導体層であるベース領域３と、第３の半導体層である中濃度ｐ型（第２の導電型）領域６と、再結合領域７とを備える。
本実施の形態に係る炭化珪素半導体装置は、ｎチャネル炭化珪素ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effective Transistor）を備え、このｎチャネル炭化珪素ＭＯＳＦＥＴは、ｎ型（第１の導電型）を有する炭化珪素基板１と、ｎ型（第１の導電型）を有するドリフト層２と、ｐ型（第２の導電型）を有するベース領域３と、ｎ型（第１の導電型）のソース領域４と、高濃度ｐ型（第２の導電型）領域５と、ゲート絶縁膜８と、ゲート電極９と、層間絶縁膜１０と、ソース電極１１と、ドレイン電極１２とを備える。
このｎチャネル炭化珪素ＭＯＳＦＥＴでは、ゲート電極９に電圧を印加すると、ゲート電極９近傍のベース領域３にチャネルが形成される。本発明の趣旨は、図２に記載のＯＮ時の通電経路２１と別な位置にできるボディーダイオード順方向通電開始箇所２２のｐｎ接合部のどちらか、または、両方に再結合領域７を形成していることにある。なお、本実施の形態に係る炭化珪素半導体装置では、図１に係るｎチャネル炭化珪素ＭＯＳＦＥＴを複数個備え、炭化珪素基板１に周期的に形成されているものとする。
次に、本実施の形態に係る炭化珪素半導体装置の構成およびその製造工程について説明する。まず、ｎ型を有する炭化珪素基板１を準備する。この炭化珪素基板１の抵抗率は、例えば、０．１Ωｃｍ以下が好適である。
第１の半導体層であるドリフト層２は、ｎ型を有し、炭化珪素基板１上に形成される。ドリフト層２は、ｎ型の炭化珪素からなり、例えば、エピタキシャル結晶成長法により形成される。このドリフト層２の濃度は、例えば、１×１０15ｃｍ-3以上１×１０17ｃｍ-3以下、厚みは、例えば、８〜１２μｍであることが好ましい。
エピタキシャル結晶成長法によりドリフト層２を形成した後、レジストをマスクとしてｎ型のドリフト層２の中に活性イオン種を注入し、再結合領域７を形成する。なお、注入エネルギを制御することにより、ドリフト層２表面から所望の深さに不純物を注入することができる。また、本実施の形態では、ｐ型のベース領域３と再結合領域７との境界でベース領域３側に、当該ベース領域３よりも不純物濃度が高い中濃度ｐ型領域６を形成する。これら再結合領域７および中濃度ｐ型領域６については、後で詳述する。
第２の半導体層であるベース領域３は、ｐ型を有し、ドリフト層２に接して形成される。このｐ型のベース領域３は、例えば、ドリフト層２上にレジストを形成して、そのレジストをマスクとして不純物をイオン注入して形成される。ｐ型となる不純物としては、例えば、ボロン（Ｂ）あるいはアルミニウム（Ａｌ）が挙げられる。ｐ型のベース領域３の不純物濃度は、例えば、１×１０18ｃｍ-3以上、厚みは、例えば、０．２〜１μｍが好ましい。
こうして、第２の半導体層であるベース領域３は、ｐ型を有し、ドリフト層２に接して形成される。本実施の形態では、隣り合うｎチャネル炭化珪素ＭＯＳＦＥＴのベース領域３同士を、所定の間隔で互いを離間した部位に形成する。
次に、ｐ型のベース領域３上にレジストを形成した後、そのレジストをマスクとして各ベース領域３中に不純物をイオン注入して、ｎ型のソース領域４を形成する。ｎ型となる不純物としては、例えば、リン（Ｐ）あるいは窒素（Ｎ）が挙げられる。
さらに、ベース領域３上およびソース領域４上にレジストを形成し、そのレジストをマスクとして各ソース領域４中にｐ型の不純物をイオン注入する。このイオン注入により、高濃度ｐ型領域５を形成する。本実施の形態では、高濃度ｐ型領域５は、再結合領域７の真上に形成する。なお、この高濃度ｐ型領域５の不純物濃度は、例えば、１×１０20ｃｍ-3以上、厚みは、例えば、０．２〜０．５μｍが好ましい。ただし、高濃度ｐ型領域５と中濃度ｐ型領域６との厚さの和は、ベース領域３の厚さよりも小さくしなければならない。ｎ型不純物およびｐ型不純物のイオン注入後、熱処理装置によってウエハ（炭化珪素基板１）を高温でアニール処理すると、注入イオンが電気的に活性化される。
次に、ドリフト層２の上部を熱酸化法によって酸化することによって、ウエハ上側にＳｉＯ2からなるゲート絶縁膜８を形成する。なお、ウエハの平面視において、ドリフト層２を熱酸化法によって酸化する範囲は全部でも一部でもよい。ドリフト層２を熱酸化法によって酸化してなるゲート絶縁膜８の膜厚は、もとのおよそ２倍となる。熱酸化後、Ｏ2雰囲気をＡｒ雰囲気あるいはＮ2雰囲気に切り換え、冷却する。
次に、ゲート絶縁膜８上にゲート電極９を成膜およびパターニングする。ゲート電極９の形状は、例えば、その端部が、ベース領域３上およびソース領域４上に位置するとともに、その中央が、隣り合うベース領域３の間のドリフト層２上に位置するように形成する。
さらに、層間絶縁膜１０を成膜後、各ソース領域４上部は、ゲート絶縁膜８の一部とあわせて、リソグラフィ技術およびエッチング技術によって除去される。除去後、ソース領域４が表面に露出した部位にソース電極１１を成膜し、パターニングする。その後、炭化珪素基板１の裏面側にドレイン電極１２を形成する。こうして、図１に示すような素子構造の主要部が完成する。
次に、本実施の形態に係る炭化珪素半導体装置が備える中濃度ｐ型領域６と、再結合領域７について説明する。
まず、再結合領域７について説明する。再結合領域７は、ドリフト層２に形成され、再結合中心が導入された領域である。本実施の形態に係る再結合領域７は、ｎ型のドリフト層２とｐ型のベース領域３との接合界面であるＰＮ界面のうち、図２に記載のボディーダイオード順方向通電開始直後に電流が流れる経路２３上にのみ形成される。本実施の形態では、その経路２３は、正孔がベース領域３から中濃度ｐ型領域６を介してドリフト層２へ進む経路である。また、本実施の形態では、再結合領域７は、ｐ型のベース領域３の直下で、ベース領域３より深い位置に形成される。
また、本実施の形態では、再結合領域７は、遷移金属を含んでなり、その遷移金属は、Ｓｃ（スカンジウム），Ｔｉ（チタン），Ｖ（バナジウム），Ｃｒ（クロム），Ｙ（イットリウム），Ｚｒ（ジルコニウム），Ｎｂ（ニオブ），Ｍｏ（モリブデン），Ｈｆ（ハフニウム），Ｔａ（タンタル），Ｗ（タングステン）の少なくとも一つを含む。また、本実施の形態では、再結合領域７の所定の不純物の濃度は、１×１０17ｃｍ-3以上であり、再結合領域７の厚さは、０．１μｍ以上であるものとする。
次に、中濃度ｐ型領域６について説明する。第３の半導体層である中濃度ｐ型領域６は、ベース領域３に形成され、当該ベース領域３よりも不純物濃度が高い。本実施の形態では、この中濃度ｐ型領域６は、再結合領域７に隣接して形成されている。この中濃度ｐ型領域６の不純物濃度は、周辺のベース領域３の不純物濃度より１桁程度大きければよく、ここに示す実施の形態の場合、例えば、１×１０19ｃｍ-3以上であることが好ましい。また、厚みは、例えば、０．１〜０．５μｍであることが好ましい。
以上の構成からなる本実施の形態に係る炭化珪素半導体装置では、再結合中心が導入された再結合領域７が形成されている。この再結合領域７では、積層欠陥を増やさずに電子−正孔の再結合を行う。これにより、電子−正孔が積層欠陥において再結合する機会を減らし、積層欠陥の経時的な成長を抑制するため、積層欠陥の経時的な成長を抑制することにより、順方向抵抗の経時的な上昇を抑制することができる。また、本実施の形態では、図２に記載のボディーダイオード順方向通電開始直後に電流が流れる経路２３上にのみ再結合領域７を形成している。このように、ドリフト層２と、ベース領域３との間のＰＮ界面全面に、大きな抵抗を有する再結合領域７を形成していないため、順方向抵抗や素子のＯＮ抵抗の初期値の上昇を抑制することができる。
また、本実施の形態では、再結合領域７に隣接して中濃度ｐ型領域６を設けた。この中濃度ｐ型領域６は、周辺の同導電型の領域よりも抵抗が低い。そのため、順方向通電開始直後に電流（少数キャリア）が流れる経路２３を所望の経路にすることができ、効率よく再結合領域７に電流を導くことができる。
また、本実施の形態では、再結合領域７は、遷移金属を有し、その遷移金属は、Ｓｃ，Ｔｉ，Ｖ，Ｃｒ，Ｙ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，Ｗの少なくとも一つを含む。そのため、少数キャリアをさらに効率的に捕らえることができる。
また、本実施の形態では、再結合領域７の所定の不純物の濃度は、１×１０17ｃｍ-3以上であり、再結合領域７の厚さは、０．１μｍ以上である。そのため、順方向抵抗や素子のＯＮ抵抗の初期値の上昇を抑制することができるとともに、効率的に電子−正孔の再結合を行うことができる。
なお、本実施の形態に係る炭化珪素半導体装置の構成は、図１の構成に限ったものではなく、図３に示すような終端構造を有するように作成してもよい。なお、図の点線で示される構造１４は、図１と同じ構造であり、この構造１４を周期的に繰り返したものであってもよい。そして、終端部にＪＴＥ（Junction Termination Extension）部１３を形成する。ＪＴＥ部１３は、終端部の電界集中を低減する役割をする。このＪＴＥ部１３は、上述のベース領域３の形成後、イオン注入法により形成する。このＪＴＥ部１３の不純物濃度は、１×１０17ｃｍ-3以上、厚みは０．２〜１μｍが好ましい。
なお、本実施の形態では、図４（ａ）に示すようにドリフト層２に再結合領域７を設けた構成について説明した。しかし、これに限ったものではなく、再結合領域７は、図４（ｄ）（ｅ）（ｆ）に示すように、ベース領域３に設ける構成であってもよく、図４（ｇ）（ｈ）（ｉ）に示すように、ドリフト層２およびベース領域３の両方に設ける構成であってもよい。これらの構成であっても、上述と同様に、順方向抵抗の経時的な上昇を抑制することができるとともに、順方向抵抗を低減することができる。
また、本実施の形態では、図４（ａ）に示すように、ベース領域３に形成され、当該ベース領域３よりも不純物濃度が高い第３の半導体層である中濃度ｐ型領域６を設けた構成について説明した。そして、中濃度ｐ型領域６を、再結合領域７に隣接して形成した。しかし、これに限ったものではなく、図４（ｄ）（ｅ）（ｇ）（ｈ）に示すように、中濃度ｐ型領域６を、再結合領域７に重ねて形成してもよい。また、中濃度ｐ型領域６の代わりに、ドリフト層２に形成され、当該ドリフト層２よりも不純物濃度が高い第３の半導体層である中濃度ｎ型領域２４を設ける。そして、図４（ｆ）に示すように、中濃度ｎ型領域２４を、再結合領域７と隣接して形成してもよく、あるいは、図４（ｂ）（ｃ）（ｈ）（ｉ）に示すように、中濃度ｎ型領域２４を、再結合領域７に重ねて形成してもよい。また、図４（ｂ）（ｅ）（ｈ）に示すように、中濃度ｐ型領域６と中濃度ｎ型領域２４の両方を設ける構成であってもよい。これらの構成であっても、上述と同様に、順方向通電開始直後に電流が流れる経路２３を所望の経路にすることができ、効率よく再結合領域７に電流を流すことができる。
また、本実施の形態では、第１の導電型をｎ型、第２の導電型をｐ型であるものとして説明したが、これに限ったものではなく、第１の導電型をｐ型、第２の導電型をｎ型とするものであってもよい。
＜実施の形態２＞
本実施の形態では、第１の導電型をｎ型、第２の導電型をｐ型であるものとして説明する。図５に、本実施の形態に係る炭化珪素半導体装置の断面図を示す。図５に示すように、本実施の形態に係る炭化珪素半導体装置は、第１の半導体層であるドリフト層２と、第２の半導体層であるガードリング領域１５と、第３の半導体層である中濃度ｐ型（第２の導電型）領域６と、再結合領域７とを備える。以下、本実施の形態に係る半導体装置の構成のうち、実施の形態１と同一の構成については、同一の符号を付すものとし、新たに説明しない構成については、実施の形態１と同じであるものとする。
本実施の形態では、第１の導電型をｎ型、第２の導電型をｐ型であるものとして説明する。図５に、本実施の形態に係る炭化珪素半導体装置の断面図を示す。図５に示すように、本実施の形態に係る炭化珪素半導体装置は、第１の半導体層であるドリフト層２と、第２の半導体層であるガードリング領域１５と、第３の半導体層である中濃度ｐ型（第２の導電型）領域６と、再結合領域７とを備える。以下、本実施の形態に係る半導体装置の構成のうち、実施の形態１と同一の構成については、同一の符号を付すものとし、新たに説明しない構成については、実施の形態１と同じであるものとする。
本実施の形態に係る炭化珪素半導体装置は、炭化珪素ＳＢＤ（ショートバリアダイオード）を備え、この炭化珪素ＳＢＤは、ｎ型（第１の導電型）を有する炭化珪素基板１と、ｎ型（第１の導電型）を有するドリフト層２と、中濃度ｐ型領域６と、再結合領域７と、ｐ型（第２の導電型）を有するガードリング領域１５と、ｐ型（第２の導電型）を有するＪＴＥ領域１６と、ショットキー電極１７と、アノード電極１８と、カソード電極１９とを備える。
次に、本実施の形態に係る炭化珪素半導体装置の構成およびその製造工程について説明する。まず、ｎ型を有する炭化珪素基板１を準備する。この炭化珪素基板１の抵抗率は、例えば、０．１Ωｃｍ以下が好適である。
第１の半導体層であるドリフト層２は、ｎ型を有し、炭化珪素基板１上に形成される。ドリフト層２は、ｎ型の炭化珪素からなり、例えば、エピタキシャル結晶成長法により形成される。このドリフト層２の濃度は、例えば、１×１０15ｃｍ-3以上１×１０17ｃｍ-3以下、厚みは、例えば、８〜１２μｍであることが好ましい。
エピタキシャル結晶成長法によりドリフト層２を形成した後、レジストをマスクとしてｎ型のドリフト層２の中に活性イオン種を注入し、再結合領域７を形成する。なお、注入エネルギを制御することにより、ドリフト層２表面から所望の深さに不純物を注入することができる。また、本実施の形態では、ｐ型のガードリング領域１５と再結合領域７との境界でガードリング領域１５側に、当該ガードリング領域１５よりも不純物濃度が高い中濃度ｐ型領域６を形成する。これら再結合領域７および中濃度ｐ型領域６については、後で詳述する。
第２の半導体層であるガードリング領域１５は、ｐ型を有し、ドリフト層２に接して形成される。このｐ型のガードリング領域１５は、例えば、ドリフト層２上の所定の部位にレジストを形成した後、そのレジストをマスクとして不純物をイオン注入して形成される。ｐ型のＪＴＥ領域１６も、ガードリング領域１５と同様に形成される。ｐ型となる不純物としては、例えば、ボロン（Ｂ）あるいはアルミニウム（Ａｌ）が挙げられる。ｐ型のガードリング領域１５の不純物濃度は、例えば、１×１０17ｃｍ-3以上、厚みは、例えば、０．２〜１μｍが好ましい。ｐ型のＪＴＥ領域１６の不純物濃度は、例えば、１×１０17ｃｍ-3以上、厚みは、例えば、０．２〜１μｍが好ましい。
このｐ型不純物のイオン注入後、熱処理装置によってウエハを高温でアニール処理すると、注入イオンが電気的に活性化される。その後、ショットキー電極１７、アノード電極１８を順次成膜、パターニングし、炭化珪素基板１の裏面側にカソード電極１９を形成する。こうして、図５に示すような素子構造の主要部が完成する。
次に、本実施の形態に係る炭化珪素半導体装置が備える中濃度ｐ型領域６と、再結合領域７について説明する。
まず、再結合領域７について説明する。再結合領域７は、ドリフト層２に形成され、再結合中心が導入された領域である。本実施の形態に係る再結合領域７は、ｎ型のドリフト層２とｐ型のガードリング領域１５との接合界面であるＰＮ界面のうち、順方向通電開始直後に電流が流れる経路上にのみ形成される。本実施の形態では、その経路は、ガードリング領域１５から中濃度ｐ型領域６を介してドリフト層２へ進む経路である。また、本実施の形態では、再結合領域７は、ｐ型のガードリング領域１５の直下で、ガードリング領域１５より深い位置に形成される。
本実施の形態では、再結合領域７は、遷移金属を含んでなり、その遷移金属は、Ｓｃ，Ｔｉ，Ｖ，Ｃｒ，Ｙ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，Ｗの少なくとも一つを含む。また、本実施の形態では、再結合領域７の所定の不純物の濃度は、１×１０17ｃｍ-3以上であり、再結合領域７の厚さは、０．１μｍ以上であるものとする。
次に、中濃度ｐ型領域６について説明する。第３の半導体層である中濃度ｐ型領域６は、ガードリング領域１５に形成され、当該ガードリング領域１５よりも不純物濃度が高い。本実施の形態では、この中濃度ｐ型領域６は、再結合領域７と隣接して形成されている。この中濃度ｐ型領域６の不純物濃度は、周辺のガードリング領域１５の不純物濃度より１桁程度大きければよく、ここに示す実施の形態の場合、例えば、１×１０18ｃｍ-3以上であることが望ましい。また、厚みは、例えば、０．１〜０．５μｍであることが好ましい。
以上の構成からなる本実施の形態に係る炭化珪素半導体装置では、再結合中心が導入された再結合領域７が形成されている。この再結合領域７では、積層欠陥を増やさずに電子−正孔の再結合を行う。そのため、積層欠陥の経時的な成長を抑制することにより、順方向抵抗の経時的な上昇を抑制することができる。また、本実施の形態では、順方向通電開始直後に電流が流れる経路上にのみ再結合領域７を形成している。このように、ドリフト層２と、ガードリング領域１５との間のＰＮ界面全面に、大きな抵抗を有する再結合領域７を形成していないため、順方向抵抗や素子のＯＮ抵抗の初期値の上昇を抑制することができる。
また、本実施の形態では、再結合領域７に隣接して中濃度ｐ型領域６を設けた。これにより、順方向通電開始直後に電流が流れる経路を所望の経路にすることができ、効率よく再結合領域７に電流を流すことができる。また、実施の形態１のその他の効果も得ることができる。
なお、本実施の形態では、第１の導電型をｎ型、第２の導電型をｐ型であるものとして説明したが、これに限ったものではなく、第１の導電型をｐ型、第２の導電型をｎ型とするものであってもよい。
＜実施の形態３＞
本実施の形態では、第１の導電型をｎ型、第２の導電型をｐ型であるものとして説明する。図６に、本実施の形態に係る炭化珪素半導体装置の断面図を示す。図６に示すように、本実施の形態に係る炭化珪素半導体装置は、第１の半導体層であるドリフト層２と、第２の半導体層であるガードリング領域１５およびｐ型（第２の導電型）領域２０と、第３の半導体層である中濃度ｐ型（第２の導電型）領域６，２１と、再結合領域７とを備える。以下、本実施の形態に係る半導体装置の構成のうち、実施の形態１と同一の構成については、同一の符号を付すものとし、新たに説明しない構成については、実施の形態２と同じであるものとする。
本実施の形態では、第１の導電型をｎ型、第２の導電型をｐ型であるものとして説明する。図６に、本実施の形態に係る炭化珪素半導体装置の断面図を示す。図６に示すように、本実施の形態に係る炭化珪素半導体装置は、第１の半導体層であるドリフト層２と、第２の半導体層であるガードリング領域１５およびｐ型（第２の導電型）領域２０と、第３の半導体層である中濃度ｐ型（第２の導電型）領域６，２１と、再結合領域７とを備える。以下、本実施の形態に係る半導体装置の構成のうち、実施の形態１と同一の構成については、同一の符号を付すものとし、新たに説明しない構成については、実施の形態２と同じであるものとする。
本実施の形態に係る炭化珪素半導体装置は、炭化珪素ＳＢＤ（ショートバリアダイオード）を備え、この炭化珪素ＳＢＤは、ｎ型（第１の導電型）を有する炭化珪素基板１と、ｎ型（第１の導電型）を有するドリフト層２と、高濃度ｐ型領域５と、中濃度ｐ型領域６，２１と、再結合中心が導入された再結合領域７と、ｐ型（第２の導電型）を有するガードリング領域１５と、ｐ型（第２の導電型）を有するＪＴＥ領域１６と、ショットキー電極１７と、アノード電極１８と、カソード電極１９と、ｐ型領域２０とを備える。
次に、本実施の形態に係る炭化珪素半導体装置の構成およびその製造工程について説明する。まず、ｎ型を有する炭化珪素基板１を準備する。この炭化珪素基板１の抵抗率は、例えば、０．１Ωｃｍ以下が好適である。
第１の半導体層であるドリフト層２は、ｎ型を有し、炭化珪素基板１上に形成される。ドリフト層２は、ｎ型の炭化珪素からなり、例えば、エピタキシャル結晶成長法により形成される。このドリフト層２の濃度は、例えば、１×１０15ｃｍ-3以上１×１０17ｃｍ-3以下、厚みは、例えば、８〜１２μｍであることが好ましい。
エピタキシャル結晶成長法によりドリフト層２を形成した後、レジストをマスクとしてｎ型のドリフト層２の中に活性イオン種を注入し、再結合領域７を形成する。なお、注入エネルギを制御することにより、ドリフト層２表面から所望の深さに不純物を注入することができる。また、ｐ型のガードリング領域１５と再結合領域７との境界でガードリング領域１５側に、当該ガードリング領域１５よりも不純物濃度が高い中濃度ｐ型領域６を形成する。また、本実施の形態では、ｐ型領域２０と再結合領域７との境界でｐ型領域２０側に、当該ｐ型領域２０よりも不純物濃度が高い中濃度ｐ型領域２１を形成する。これら再結合領域７および中濃度ｐ型領域６，２１については、後で詳述する。
第２の半導体層であるガードリング領域１５およびｐ型領域２０は、ｐ型を有し、ドリフト層２に接して形成される。このｐ型のガードリング領域１５およびｐ型領域２０は、例えば、ドリフト層２上の所定の部位にレジストを形成した後、そのレジストをマスクとして不純物をイオン注入して形成される。ｐ型のＪＴＥ領域１６も、これらと同様に形成される。ｐ型となる不純物としては、例えば、ボロン（Ｂ）あるいはアルミニウム（Ａｌ）が挙げられる。ｐ型のガードリング領域１５の不純物濃度は、例えば、１×１０17ｃｍ-3以上、厚みは、例えば、０．２〜１μｍが好ましい。ｐ型のＪＴＥ領域１６の不純物濃度は、例えば、１×１０17ｃｍ-3以上、厚みは、例えば、０．２〜１μｍが好ましい。ｐ型領域２０の不純物濃度は、例えば、１×１０18ｃｍ-3以上、厚みは、例えば、０．２〜１μｍが好ましい。
さらに、ドリフト層２上の所定の部位にレジストを形成した後、そのレジストをマスクとして不純物をイオン注入することにより、高濃度ｐ型領域５を形成する。これらｐ型不純物のイオン注入後、熱処理装置によってウエハを高温でアニール処理すると、注入イオンが電気的に活性化される。その後、ショットキー電極１７、アノード電極１８を順次成膜、パターニングし、炭化珪素基板１の裏面側にカソード電極１９を形成する。こうして、図６に示すような素子構造の主要部が完成する。
次に、本実施の形態に係る炭化珪素半導体装置が備える中濃度ｐ型領域６と、再結合領域７について説明する。
まず、再結合領域７について説明する。再結合領域７は、ドリフト層２に形成され、再結合中心が導入された領域である。本実施の形態では、再結合領域７は、ｎ型のドリフト層２とｐ型のガードリング領域１５との接合界面であるＰＮ界面のうち、順方向通電開始直後に電流が流れる経路上にのみ形成される。その経路は、ガードリング領域１５から中濃度ｐ型領域６を介してドリフト層２へ進む経路である。本実施の形態では、再結合領域７は、ｐ型のガードリング領域１５の直下で、ガードリング領域１５より深い位置に形成される。
また、本実施の形態では、再結合領域７は、ｎ型ドリフト層２とｐ型領域２０との接合界面であるＰＮ界面のうち、順方向通電開始直後に電流が流れる経路上にのみ形成される。その経路は、ｐ型領域２０から中濃度ｐ型領域６を介してドリフト層２へ進む経路である。本実施の形態では、再結合領域７は、ｐ型領域２０の直下で、ｐ型領域２０より深い位置に形成される。
本実施の形態では、再結合領域７は、遷移金属を含んでなり、その遷移金属は、Ｓｃ，Ｔｉ，Ｖ，Ｃｒ，Ｙ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，Ｗの少なくとも一つを含む。また、本実施の形態では、再結合領域７の所定の不純物の濃度は、１×１０17ｃｍ-3以上であり、再結合領域７の厚さは、０．１μｍ以上であるものとする。
次に、中濃度ｐ型領域６について説明する。第３の半導体層である中濃度ｐ型領域６は、ガードリング領域１５に形成され、当該ガードリング領域１５よりも不純物濃度が高い。本実施の形態では、この中濃度ｐ型領域６は、再結合領域７と隣接して形成されている。この中濃度ｐ型領域６の不純物濃度は、周辺のガードリング領域１５の不純物濃度より１桁程度大きければよく、ここに示す実施の形態の場合、例えば、１×１０18ｃｍ-3以上であることが好ましい。また、厚みは、例えば、０．１〜０．５μｍであることが好ましい。中濃度ｐ型領域２１については、ガードリング領域１５が、ｐ型領域２０に変更する以外は、中濃度ｐ型領域６と同じである。
以上の構成からなる本実施の形態に係る炭化珪素半導体装置では、再結合中心が導入された再結合領域７が形成されている。この再結合領域７では、積層欠陥を増やさずに電子−正孔の再結合を行う。そのため、積層欠陥の経時的な成長を抑制することにより、順方向抵抗の経時的な上昇を抑制することができる。また、本実施の形態では、順方向通電開始直後に電流が流れる経路上にのみ再結合領域７を形成している。このように、ドリフト層２とガードリング領域１５との間、および、ドリフト層２とｐ型領域２０との間それぞれのＰＮ界面全面に、大きな抵抗を有する再結合領域７を形成していないため、順方向抵抗や素子のＯＮ抵抗の初期値の上昇を抑制することができる。
また、本実施の形態では、再結合領域７に隣接して中濃度ｐ型領域６，２１を設けた。これにより、順方向通電開始直後に電流が流れる経路を所望の経路にすることができ、効率よく再結合領域７に電流を流すことができる。また、実施の形態１のその他の効果も得ることができる。
なお、本実施の形態では、第１の導電型をｎ型、第２の導電型をｐ型であるものとして説明したが、これに限ったものではなく、第１の導電型をｐ型、第２の導電型をｎ型とするものであってもよい。
また、本実施の形態では、ガードリング領域１５側とｐ型領域２０側の両方に再結合領域７を形成した。しかしこれに限ったものではなく、ガードリング領域１５側とｐ型領域２０の片方に再結合領域７を形成した構成であってもよい。
１ 炭化珪素基板、２ ドリフト層、３ ベース領域、４ ソース領域、５ 高濃度ｐ型領域、６，２１ 中濃度ｐ型領域、７ 再結合領域、８ ゲート絶縁膜、９ ゲート電極、１０ 層間絶縁膜、１１ ソース電極、１２ ドレイン電極、１３ ＪＴＥ部、１４ 構造、１５ ガードリング領域、１６ ＪＴＥ領域、１７ ショットキー電極、１８ アノード電極、１９ カソード電極、２０ ｐ型領域、２１ ＯＮ時の通電経路、２２ ボディーダイオード順方向通電開始箇所、２３ ボディーダイオード順方向通電開始直後に電流が流れる経路、２４ 中濃度ｎ型領域。
Claims (10)
- 炭化珪素基板上に形成された第１の導電型を有する第１の半導体層と、
前記第１の半導体層に接して形成された第２の導電型を有する第２の半導体層と、
前記第１の半導体層、および／または、前記第２の半導体層に形成され、再結合中心が導入された再結合領域とを備え、
前記再結合領域は、
前記第１の半導体層と前記第２の半導体層との接合界面であるＰＮ界面のうち、順方向通電開始直後に電流が流れる経路上にのみ形成された、
炭化珪素半導体装置。 - 前記第１の半導体層、および／または、前記第２の半導体層に形成され、当該半導体層よりも不純物濃度が高い第３の半導体層をさらに備え、
前記第３の半導体層は、前記再結合領域に隣接して形成された、
請求項１に記載の炭化珪素半導体装置。 - 前記第１の半導体層、および／または、前記第２の半導体層に形成され、当該半導体層よりも不純物濃度が高い第３の半導体層をさらに備え、
前記第３の半導体層は、前記再結合領域に重ねて形成された、
請求項１に記載の炭化珪素半導体装置。 - 前記第３の半導体層の不純物濃度が１×１０19ｃｍ-3以上である、
請求項２または請求項３に記載の炭化珪素半導体装置。 - 前記第３の半導体層の厚みが、０．１〜０．５μｍである、
請求項２乃至請求項４のいずれかに記載の炭化珪素半導体装置。 - 前記再結合領域は、
遷移金属を含んでなる、
請求項１乃至請求項５のいずれかに記載の炭化珪素半導体装置。 - 前記遷移金属は、
Ｓｃ，Ｔｉ，Ｖ，Ｃｒ，Ｙ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，Ｗの少なくとも一つを含む、
請求項６に記載の炭化珪素半導体装置。 - 前記再結合領域の前記遷移金属の濃度は、１×１０17ｃｍ-3以上である、
請求項６または請求項７に記載の炭化珪素半導体装置。 - 前記再結合領域の厚さは、０．１μｍ以上である、
請求項６乃至請求項８のいずれかに記載の炭化珪素半導体装置。 - （ａ）炭化珪素基板上に、第１の導電型を有する第１の半導体層を形成する工程と、
（ｂ）前記第１の半導体層に接して、第２の導電型を有する第２の半導体層を形成する工程と、
（ｃ）前記第１の半導体層、および／または、前記第２の半導体層に、再結合中心が導入された再結合領域を形成する工程とを備え、
前記工程（ｃ）における前記再結合領域は、
前記第１の半導体層と前記第２の半導体層との接合界面であるＰＮ界面のうち、順方向通電開始直後に電流が流れる経路上にのみ形成された、
炭化珪素半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008001835A JP5036569B2 (ja) | 2008-01-09 | 2008-01-09 | 炭化珪素半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008001835A JP5036569B2 (ja) | 2008-01-09 | 2008-01-09 | 炭化珪素半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009164440A true JP2009164440A (ja) | 2009-07-23 |
| JP5036569B2 JP5036569B2 (ja) | 2012-09-26 |
Family
ID=40966689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008001835A Active JP5036569B2 (ja) | 2008-01-09 | 2008-01-09 | 炭化珪素半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5036569B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015033673A1 (ja) * | 2013-09-09 | 2015-03-12 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP2015173290A (ja) * | 2011-02-02 | 2015-10-01 | ローム株式会社 | 半導体装置 |
| US9799734B2 (en) | 2013-06-17 | 2017-10-24 | Hitachi, Ltd. | Semiconductor device and manufacturing method for same, as well as power conversion device |
| JP2019153677A (ja) * | 2018-03-02 | 2019-09-12 | 株式会社東芝 | 半導体装置 |
| US10418445B2 (en) | 2017-06-09 | 2019-09-17 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device |
| JP2020087954A (ja) * | 2018-11-15 | 2020-06-04 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US11239356B2 (en) | 2014-09-08 | 2022-02-01 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| DE102015112584B4 (de) | 2014-08-04 | 2023-12-14 | Infineon Technologies Ag | Halbleitervorrichtung und herstellungsverfahren |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62298120A (ja) * | 1986-06-18 | 1987-12-25 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS63177473A (ja) * | 1987-01-16 | 1988-07-21 | Nissan Motor Co Ltd | 縦型ｍｏｓｆｅｔ |
| JPH03129879A (ja) * | 1989-10-16 | 1991-06-03 | Toshiba Corp | 過電圧保護機能付半導体装置及びその製造方法 |
| JP2001502474A (ja) * | 1996-10-14 | 2001-02-20 | エービービー リサーチ リミテッド | 炭化珪素バイポーラ素子の製造方法および炭化珪素バイポーラ素子 |
| JP2001094098A (ja) * | 1999-09-21 | 2001-04-06 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
| JP2005276953A (ja) * | 2004-03-23 | 2005-10-06 | National Institute Of Advanced Industrial & Technology | バイポーラ型ＳｉＣ半導体装置及びその製造方法 |
| JP2006511961A (ja) * | 2002-12-20 | 2006-04-06 | クリー インコーポレイテッド | 縦型ｊｆｅｔ制限型シリコンカーバイドパワー金属酸化膜半導体電界効果トランジスタおよび縦型ｊｆｅｔ制限型シリコンカーバイド金属酸化膜半導体電界効果トランジスタを製造する方法 |
| JP2006524433A (ja) * | 2003-04-24 | 2006-10-26 | クリー インコーポレイテッド | 自己整合ソースおよびウェル領域を有する炭化珪素パワーデバイスならびにその製造方法 |
| JP2007103770A (ja) * | 2005-10-06 | 2007-04-19 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
-
2008
- 2008-01-09 JP JP2008001835A patent/JP5036569B2/ja active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62298120A (ja) * | 1986-06-18 | 1987-12-25 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS63177473A (ja) * | 1987-01-16 | 1988-07-21 | Nissan Motor Co Ltd | 縦型ｍｏｓｆｅｔ |
| JPH03129879A (ja) * | 1989-10-16 | 1991-06-03 | Toshiba Corp | 過電圧保護機能付半導体装置及びその製造方法 |
| JP2001502474A (ja) * | 1996-10-14 | 2001-02-20 | エービービー リサーチ リミテッド | 炭化珪素バイポーラ素子の製造方法および炭化珪素バイポーラ素子 |
| JP2001094098A (ja) * | 1999-09-21 | 2001-04-06 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
| JP2006511961A (ja) * | 2002-12-20 | 2006-04-06 | クリー インコーポレイテッド | 縦型ｊｆｅｔ制限型シリコンカーバイドパワー金属酸化膜半導体電界効果トランジスタおよび縦型ｊｆｅｔ制限型シリコンカーバイド金属酸化膜半導体電界効果トランジスタを製造する方法 |
| JP2006524433A (ja) * | 2003-04-24 | 2006-10-26 | クリー インコーポレイテッド | 自己整合ソースおよびウェル領域を有する炭化珪素パワーデバイスならびにその製造方法 |
| JP2005276953A (ja) * | 2004-03-23 | 2005-10-06 | National Institute Of Advanced Industrial & Technology | バイポーラ型ＳｉＣ半導体装置及びその製造方法 |
| JP2007103770A (ja) * | 2005-10-06 | 2007-04-19 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015173290A (ja) * | 2011-02-02 | 2015-10-01 | ローム株式会社 | 半導体装置 |
| US9698216B2 (en) | 2011-02-02 | 2017-07-04 | Rohm Co., Ltd. | Semiconductor device having a breakdown voltage holding region |
| US9799734B2 (en) | 2013-06-17 | 2017-10-24 | Hitachi, Ltd. | Semiconductor device and manufacturing method for same, as well as power conversion device |
| WO2015033673A1 (ja) * | 2013-09-09 | 2015-03-12 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP2015053427A (ja) * | 2013-09-09 | 2015-03-19 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| US9887263B2 (en) | 2013-09-09 | 2018-02-06 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method of manufacturing the same |
| DE102015112584B4 (de) | 2014-08-04 | 2023-12-14 | Infineon Technologies Ag | Halbleitervorrichtung und herstellungsverfahren |
| US11239356B2 (en) | 2014-09-08 | 2022-02-01 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US10418445B2 (en) | 2017-06-09 | 2019-09-17 | Fuji Electric Co., Ltd. | Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device |
| JP2019153677A (ja) * | 2018-03-02 | 2019-09-12 | 株式会社東芝 | 半導体装置 |
| JP2020087954A (ja) * | 2018-11-15 | 2020-06-04 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP7090530B2 (ja) | 2018-11-15 | 2022-06-24 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5036569B2 (ja) | 2012-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5036569B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| CN110473903B (zh) | 碳化硅半导体装置、电力变换装置以及碳化硅半导体装置的制造方法 | |
| JP5194273B2 (ja) | 半導体装置 | |
| JP6611960B2 (ja) | 炭化珪素半導体装置および電力変換装置 | |
| JP7106881B2 (ja) | 炭化珪素基板および炭化珪素半導体装置 | |
| JP6144510B2 (ja) | 半導体装置の製造方法 | |
| JP2009094203A (ja) | 炭化珪素半導体装置 | |
| JP6641488B2 (ja) | 半導体装置 | |
| JPWO2013103051A1 (ja) | 半導体装置 | |
| JP2019003969A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP2011129547A (ja) | 半導体装置およびその製造方法 | |
| JP2009194197A (ja) | 半導体装置及びその製造方法 | |
| JP2017168561A (ja) | 半導体装置及びその製造方法 | |
| JP2024015214A (ja) | 半導体装置の製造方法 | |
| JP2017059667A (ja) | 半導体装置 | |
| WO2021005903A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP2004247593A (ja) | 半導体装置及びその製造方法 | |
| JP5028749B2 (ja) | 半導体装置の製造方法 | |
| JP5469068B2 (ja) | バイポーラ型炭化珪素半導体装置およびその製造方法 | |
| JP2018082056A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5400252B2 (ja) | 半導体素子、半導体装置、およびその製造方法 | |
| JP2019096776A (ja) | 半導体装置及びその製造方法 | |
| WO2012017878A1 (ja) | 半導体装置 | |
| JP2022042526A (ja) | 半導体装置 | |
| WO2024028995A1 (ja) | 半導体装置および電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120703 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5036569 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |