JP2009159534A - アナログデジタル変換装置、アナログデジタル変換方法、制御装置及びプログラム - Google Patents
アナログデジタル変換装置、アナログデジタル変換方法、制御装置及びプログラム Download PDFInfo
- Publication number
- JP2009159534A JP2009159534A JP2007338228A JP2007338228A JP2009159534A JP 2009159534 A JP2009159534 A JP 2009159534A JP 2007338228 A JP2007338228 A JP 2007338228A JP 2007338228 A JP2007338228 A JP 2007338228A JP 2009159534 A JP2009159534 A JP 2009159534A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- analog
- converter
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims description 9
- 238000012937 correction Methods 0.000 claims abstract description 136
- 230000001419 dependent effect Effects 0.000 claims abstract description 70
- 238000005070 sampling Methods 0.000 claims abstract description 35
- 230000002194 synthesizing effect Effects 0.000 claims abstract description 11
- 238000005259 measurement Methods 0.000 claims description 22
- 238000013459 approach Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 238000003786 synthesis reaction Methods 0.000 abstract description 9
- 238000012986 modification Methods 0.000 description 22
- 230000004048 modification Effects 0.000 description 22
- 238000004088 simulation Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000001228 spectrum Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
- H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】アナログの入力信号をデジタルの出力信号に変換するアナログデジタル変換装置であって、所定位相ずつ異なるサンプリングクロックが与えられ、それぞれが、与えられたサンプリングクロックにより入力信号をデジタル化した個別信号を出力する複数のADコンバータと、複数のADコンバータに対応して設けられ、それぞれが、対応するADコンバータが出力した個別信号を、個別信号の振幅に応じた補正係数により補正して、補正済個別信号を生成する複数の振幅依存特性補正部と、複数の補正済個別信号を合成して出力信号を生成する合成部と、を備えるアナログデジタル変換装置を提供する。
【選択図】図1
Description
20 ADコンバータ
22 振幅依存特性補正部
24 合成部
26 クロック出力部
28 測定部
40 複素数化部
42 複素補正部
44 実数化部
50 テーブル
52 係数出力部
54 複素乗算部
60 周波数依存特性補正部
1900 コンピュータ
2000 CPU
2010 ROM
2020 RAM
2030 通信インターフェイス
2040 ハードディスクドライブ
2050 フレキシブルディスク・ドライブ
2060 CD−ROMドライブ
2070 入出力チップ
2075 グラフィック・コントローラ
2080 表示装置
2082 ホスト・コントローラ
2084 入出力コントローラ
2090 フレキシブルディスク
2095 CD−ROM
Claims (12)
- アナログの入力信号をデジタルの出力信号に変換するアナログデジタル変換装置であって、
所定位相ずつ異なるサンプリングクロックが与えられ、それぞれが、与えられた前記サンプリングクロックにより前記入力信号をデジタル化した個別信号を出力する複数のADコンバータと、
前記複数のADコンバータに対応して設けられ、それぞれが、対応する前記ADコンバータが出力した前記個別信号を、前記個別信号の振幅に応じた補正係数により補正して、補正済個別信号を生成する複数の振幅依存特性補正部と、
複数の前記補正済個別信号を合成して前記出力信号を生成する合成部と、
を備えるアナログデジタル変換装置。 - 前記複数の振幅依存特性補正部のそれぞれは、前記補正済個別信号を基準値に近づけるように、対応する前記ADコンバータが出力した前記個別信号を補正する
請求項1に記載のアナログデジタル変換装置。 - 前記複数の振幅依存特性補正部のそれぞれは、基準とするアナログデジタル変換器から出力されるべき信号に対する、対応する前記ADコンバータから出力される前記個別信号の割合を表す特性の逆特性に応じた前記補正係数を、前記個別信号に乗算して前記補正済個別信号を生成する
請求項2に記載のアナログデジタル変換装置。 - 前記複数の振幅依存特性補正部のそれぞれは、
対応する前記ADコンバータが出力した前記個別信号を、複素数により表される複素個別信号に変換する複素数化部と、
複素数により表される前記補正係数により前記複素個別信号を補正して、複素補正済個別信号を生成する複素補正部と、
前記複素補正済個別信号を、実数により表される前記補正済個別信号に変換する実数化部と、
を有する
請求項1に記載のアナログデジタル変換装置。 - 前記複素補正部は、
基準とするアナログデジタル変換器が出力するべき信号を複素数化した信号の位相及び振幅に対する、対応する前記ADコンバータが出力した前記個別信号を複素数化した複素化個別信号の位相及び振幅の割合を表す特性の逆特性に応じた前記補正係数を、対応する前記ADコンバータが出力した前記個別信号の振幅に応じて出力する係数出力部と、
前記複素個別信号及び前記補正係数を複素乗算した前記複素補正済個別信号を出力する複素乗算部と、
を含む
請求項4に記載のアナログデジタル変換装置。 - 前記複素補正部は、前記個別信号の振幅毎に前記補正係数を記憶するテーブルを更に含み、
前記係数出力部は、対応する前記ADコンバータが出力した前記個別信号の振幅に応じた前記補正係数を、前記テーブルから読み出して前記複素乗算部に与える
請求項5に記載のアナログデジタル変換装置。 - 入力信号の各振幅に対して出力される個別信号の特性を一の前記ADコンバータについて予め測定し、測定結果に基づき一の前記ADコンバータに対応する前記補正係数を生成する測定部を更に備える
請求項1に記載のアナログデジタル変換装置。 - 前記複数のADコンバータに対応して設けられ、それぞれが、対応する前記ADコンバータが出力した前記個別信号を、対応する前記ADコンバータの周波数特性に応じて補正する複数の周波数依存特性補正部を更に備える
請求項1に記載のアナログデジタル変換装置。 - 前記複数の周波数依存特性補正部のそれぞれは、対応する前記振幅依存特性補正部により生成された前記補正済個別信号を、対応する前記ADコンバータの周波数特性に応じて補正し、
前記合成部は、前記複数の振幅依存特性補正部により生成された複数の前記補正済個別信号に代えて、前記複数の周波数依存特性補正部により生成された複数の前記補正済個別信号を合成して前記出力信号を生成する
請求項8に記載のアナログデジタル変換装置。 - 複数のADコンバータを用いて、アナログの入力信号をデジタルの出力信号に変換するアナログデジタル変換方法であって、
前記複数のADコンバータに対して所定位相ずつ異なるサンプリングクロックを与え、前記複数のADコンバータのそれぞれに、与えられた前記サンプリングクロックにより前記入力信号をデジタル化した個別信号を出力させ、
前記複数のADコンバータのそれぞれについて、対応する前記ADコンバータが出力した前記個別信号を、前記個別信号の振幅に応じた補正係数により補正して、補正済個別信号を生成し、
生成された複数の前記補正済個別信号を合成して前記出力信号を生成する
アナログデジタル変換方法。 - 複数のADコンバータを用いて、アナログの入力信号をデジタルの出力信号に変換するアナログデジタル変換装置として動作する制御装置であって、
前記複数のADコンバータに対して所定位相ずつ異なるサンプリングクロックを与え、前記複数のADコンバータのそれぞれに、与えられた前記サンプリングクロックにより前記入力信号をデジタル化した個別信号を出力させるクロック出力部と、
前記複数のADコンバータに対応して設けられ、それぞれが、対応する前記ADコンバータが出力した前記個別信号を、前記個別信号の振幅に応じた補正係数により補正して、補正済個別信号を生成する複数の振幅依存特性補正部と、
複数の前記補正済個別信号を合成して前記出力信号を生成する合成部と、
を備える制御装置。 - 複数のADコンバータを用いて、アナログの入力信号をデジタルの出力信号に変換するアナログデジタル変換装置として制御装置を動作させるプログラムであって、
前記制御装置を、
前記複数のADコンバータに対して所定位相ずつ異なるサンプリングクロックを与え、前記複数のADコンバータのそれぞれに、与えられた前記サンプリングクロックにより前記入力信号をデジタル化した個別信号を出力させるクロック出力部と、
前記複数のADコンバータに対応して設けられ、それぞれが、対応する前記ADコンバータが出力した前記個別信号を、前記個別信号の振幅に応じた補正係数により補正して、補正済個別信号を生成する複数の振幅依存特性補正部と、
複数の前記補正済個別信号を合成して前記出力信号を生成する合成部
として機能させるプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007338228A JP5070571B2 (ja) | 2007-12-27 | 2007-12-27 | アナログデジタル変換装置、アナログデジタル変換方法、制御装置及びプログラム |
US12/344,286 US7821432B2 (en) | 2007-12-27 | 2008-12-26 | Analog digital convert apparatus, analog digital convert method, control apparatus and program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007338228A JP5070571B2 (ja) | 2007-12-27 | 2007-12-27 | アナログデジタル変換装置、アナログデジタル変換方法、制御装置及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009159534A true JP2009159534A (ja) | 2009-07-16 |
JP5070571B2 JP5070571B2 (ja) | 2012-11-14 |
Family
ID=40962986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007338228A Expired - Fee Related JP5070571B2 (ja) | 2007-12-27 | 2007-12-27 | アナログデジタル変換装置、アナログデジタル変換方法、制御装置及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7821432B2 (ja) |
JP (1) | JP5070571B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013074308A (ja) * | 2011-09-26 | 2013-04-22 | Toshiba Corp | アナログデジタル変換装置及び信号処理システム |
WO2014038056A1 (ja) * | 2012-09-07 | 2014-03-13 | 株式会社日立製作所 | インターリーブa/d変換器 |
KR20140112412A (ko) * | 2013-03-13 | 2014-09-23 | 아날로그 디바이시즈 테크놀로지 | 언더샘플링 디지털 전치 왜곡 아키텍처 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2596583B1 (en) * | 2010-07-21 | 2016-08-24 | Dr. Matthias Frei | Improvements relating to high speed pulse shaping technology |
DE102011003736B4 (de) * | 2011-02-08 | 2022-08-11 | Robert Bosch Gmbh | Messsignal-Korrekturvorrichtung und Verfahren zur Korrektur eines Messsignals |
JP5733027B2 (ja) * | 2011-05-31 | 2015-06-10 | ソニー株式会社 | Ad変換装置および信号処理システム |
DE102011085547B4 (de) * | 2011-11-02 | 2021-07-22 | Robert Bosch Gmbh | Vorrichtung und Verfahren zur Korrektur eines Sensorsignals |
KR20150071267A (ko) | 2013-12-18 | 2015-06-26 | 삼성전기주식회사 | 정현파 생성 장치 및 방법, 그를 이용한 피에조 액츄에이터 구동 시스템 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004328436A (ja) * | 2003-04-25 | 2004-11-18 | Anritsu Corp | A/d変換装置 |
JP2005347967A (ja) * | 2004-06-01 | 2005-12-15 | Advantest Corp | アナログディジタル変換方法、及びアナログディジタル変換装置 |
JP3984284B2 (ja) * | 2005-01-11 | 2007-10-03 | アンリツ株式会社 | 改良された時間インタリーブ方式のアナログ−デジタル変換装置及びそれを用いる高速信号処理システム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6809668B2 (en) * | 2001-01-24 | 2004-10-26 | Advantest Corporation | Interleaving A/D conversion type waveform digitizer module and a test apparatus |
US6522282B1 (en) * | 2001-11-07 | 2003-02-18 | Telefonaktiebolaget Lm Ericsson (Publ) | Estimation of timing offsets in parallel A/D converters |
US7292166B2 (en) * | 2005-05-26 | 2007-11-06 | Advantest Corporation | Analog/digital converter and program therefor |
TWI330000B (en) * | 2006-07-27 | 2010-09-01 | Realtek Semiconductor Corp | A calibration apparatus for mismatches of time-interleaved analog-to-digital converter |
-
2007
- 2007-12-27 JP JP2007338228A patent/JP5070571B2/ja not_active Expired - Fee Related
-
2008
- 2008-12-26 US US12/344,286 patent/US7821432B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004328436A (ja) * | 2003-04-25 | 2004-11-18 | Anritsu Corp | A/d変換装置 |
JP2005347967A (ja) * | 2004-06-01 | 2005-12-15 | Advantest Corp | アナログディジタル変換方法、及びアナログディジタル変換装置 |
JP3984284B2 (ja) * | 2005-01-11 | 2007-10-03 | アンリツ株式会社 | 改良された時間インタリーブ方式のアナログ−デジタル変換装置及びそれを用いる高速信号処理システム |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013074308A (ja) * | 2011-09-26 | 2013-04-22 | Toshiba Corp | アナログデジタル変換装置及び信号処理システム |
WO2014038056A1 (ja) * | 2012-09-07 | 2014-03-13 | 株式会社日立製作所 | インターリーブa/d変換器 |
KR20140112412A (ko) * | 2013-03-13 | 2014-09-23 | 아날로그 디바이시즈 테크놀로지 | 언더샘플링 디지털 전치 왜곡 아키텍처 |
KR101711175B1 (ko) | 2013-03-13 | 2017-02-28 | 아날로그 디바이시즈 테크놀로지 | 언더샘플링 디지털 전치 왜곡 아키텍처 |
US9680423B2 (en) | 2013-03-13 | 2017-06-13 | Analog Devices Global | Under-sampling digital pre-distortion architecture |
Also Published As
Publication number | Publication date |
---|---|
US20100060495A1 (en) | 2010-03-11 |
US7821432B2 (en) | 2010-10-26 |
JP5070571B2 (ja) | 2012-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5070571B2 (ja) | アナログデジタル変換装置、アナログデジタル変換方法、制御装置及びプログラム | |
JP4498184B2 (ja) | 直線性補償回路 | |
JP5080349B2 (ja) | アナログデジタル変換装置、アナログデジタル変換方法、試験装置、および、プログラム | |
US9030340B1 (en) | N-path interleaving analog-to-digital converter (ADC) with background calibration | |
JP4813474B2 (ja) | アナログデジタル変換装置、プログラム、及び記録媒体 | |
WO2006075505A1 (ja) | 改良された時間インタリーブ方式のアナログ-デジタル変換装置及びそれを用いる高速信号処理システム | |
JP5537527B2 (ja) | 時間誤差推定装置、誤差補正装置およびa/d変換器 | |
JP2010252331A (ja) | 検出装置、算出装置、測定装置、検出方法、算出方法、伝送システム、プログラム、および、記録媒体 | |
JP5066073B2 (ja) | 測定装置、測定方法、試験装置、試験方法、及び電子デバイス | |
US20040174284A1 (en) | Method and apparatus for the recovery of signals acquired by an interleaved system of digitizers with mismatching frequency response characteristics | |
JP2009290885A (ja) | A/d変換装置およびキャリブレーション装置 | |
JP4365821B2 (ja) | デジタイザ装置、波形発生装置、変換方法、波形発生方法、及びそのプログラムを記録した記録媒体 | |
JP4451486B2 (ja) | アナログ/デジタル変換装置およびデジタル/アナログ変換装置 | |
JP2006129497A (ja) | 周期的サンプリング誤差の補正方法 | |
JP2016194517A (ja) | 試験測定装置及び入力信号デジタル化方法 | |
JP3947185B2 (ja) | アナログディジタル変換方法、及びアナログディジタル変換装置 | |
US20120112807A1 (en) | Test and measurement instrument with oscillator phase dejitter | |
JP4721919B2 (ja) | 補正方法および補正装置 | |
JP2011188436A (ja) | 測定装置、測定方法およびプログラム | |
JP3795446B2 (ja) | Mtie試験信号発生装置 | |
JP2000284008A (ja) | 周波数測定方法及び周波数測定装置 | |
US11784729B2 (en) | Calibration device, conversion device, calibration method, and non-transitory computer-readable medium having recorded thereon calibration program | |
JP7204064B2 (ja) | 周波数検出器 | |
JP5161877B2 (ja) | 測定装置およびプログラム | |
JP2006029826A (ja) | 遅延量測定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120730 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |