JP2009157981A - 半導体装置およびその制御方法、並びに電子機器 - Google Patents
半導体装置およびその制御方法、並びに電子機器 Download PDFInfo
- Publication number
- JP2009157981A JP2009157981A JP2007333463A JP2007333463A JP2009157981A JP 2009157981 A JP2009157981 A JP 2009157981A JP 2007333463 A JP2007333463 A JP 2007333463A JP 2007333463 A JP2007333463 A JP 2007333463A JP 2009157981 A JP2009157981 A JP 2009157981A
- Authority
- JP
- Japan
- Prior art keywords
- storage unit
- signal
- fuse
- bit
- writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
Landscapes
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】本発明の半導体装置は、第1記憶部と、第2記憶部と、判定部とを有し、判定部には第1信号と第2信号とが入力される。第1信号は、第1記憶部もしくは第2記憶部に書き込みを許可する。第2信号は、第1記憶部に所定の情報が書き込み済であるか否かを示す。所定の情報が書き込み済であることを第2信号が示す場合に、第2記憶部への書き込みを禁止する信号を判定部は出力する。これにより、第三者による不当な書き込みを防止することができる。
【選択図】図3
Description
第1信号Cont1は、第1記憶部もしくは第2記憶部に書き込みを許可する第1信号の一例である。
第2信号Cont2は、第1記憶部に所定の情報もしくは第1情報が書き込み済であるか否かを示す第2信号の一例である。
ANDゲート60は、判定部の一例である。
判定部6の出力信号ENは、第2記憶部への書き込みを禁止する信号の一例である。
第1記憶部20の有する1bit E‐Fuse10、10‐2のE‐Fuse素子は、第1フューズの一例である。
第2記憶部21の有する1bit E‐Fuse110、…、11(n−1)のE‐Fuse素子は、第2フューズの一例である。
ラッチ70は、保持部の一例である。
NORゲート80は、演算部の一例である。
1bit E‐Fuse10への書き込み情報、1bit E‐Fuse110、…、11(n−1)への書き込み情報は、所定の情報もしくは第1情報の一例である。
出力信号OUT[0]、…、OUT[n−1]は、第2記憶部における情報の書き込みを読み出した信号もしくは第2情報の一例である。
例えば、第1記憶部20および第2記憶部21における情報の書き込みは、各1bit E‐FuseのE‐Fuse素子の切断もしくは非切断に基づく書き込みであるとして説明されたが、これに限定されるものではない。E‐Fuse素子のデータについて、切断前はLレベル、切断後はHレベルとして説明したが、この逆であっても本発明の目的を達成することは可能である。図2に表された1bit E‐Fuseの機能についても、これに限られるものではない。
第1、第2実施形態では、第1記憶部20の有する1bit E‐Fuse10への情報の書き込みをきっかけにして、第2記憶部21への書き込みを禁止する。第3実施形態では、第2記憶部21の有する1bit E‐Fuse110、…、11(n−1)への情報の書き込みをきっかけにして、第2記憶部21への書き込みを禁止する。これらを組み合わせることも当然に考えられる。そうすることで、例えば、第2記憶部21の有する各ビット情報記憶ユニット210、…、21(n−1)の書き込み状況と、第2記憶部21全体の書き込み回数との2条件から第2記憶部21への書き込みの禁止を制御することができる。
本発明の記憶部に製造番号や電子機器の動作情報等といった種々の情報を格納し、格納された種々の情報を読み出し、読み出した種々の情報に基づいて電子機器を動作させる。
本発明の記憶部は耐タンパ性を有するので、種々の情報が書き換えられることはなく、電子機器を正常な状態で動作させることができる。
1a 書き込み回路
1b イーフューズ素子(E‐Fuse素子)
1c 読み出し回路
20 第1記憶部
21 第2記憶部
210、…、21(n−1) ビット情報記憶ユニット
3、30、30‐2、310、…、31(n−1) フリップフロップ(FF)
40、40‐2、410、…、41(n−1) ANDゲート
51、56、58 ORゲート
52、53、55、57 インバータ
54 ANDゲート
6 判定部
60 ANDゲート
7 保持部
70 ラッチ(LATCH)
8 演算部
80 NORゲート
CLK クロック信号
Cont1 第1信号
Cont2 第2信号
EN 判定部6の出力信号
FO フューズデータ出力信号
OUT[0]、…、OUT[n−1] ビット情報記憶ユニット210、…、21(n−1)の出力信号
POR パワーオンリセット信号
SENSE 読み出し制御信号
SENSEWP 書き込み保護読み出し制御信号
WE 書き込み信号
Claims (10)
- 第1記憶部と、
第2記憶部と、
前記第1記憶部もしくは前記第2記憶部に書き込みを許可する第1信号と、前記第1記憶部に所定の情報が書き込み済であるか否かを示す第2信号とが入力される判定部とを有し、
前記判定部は、前記第2信号が前記所定の情報が書き込み済であることを示す場合に、前記第2記憶部への書き込みを禁止する信号を出力することを特徴とする半導体装置。 - 前記第1記憶部および前記第2記憶部は、情報の書き込みを一度のみ許容する記憶部であることを特徴とする請求項1に記載の半導体装置。
- 前記第1記憶部は第1フューズを有し、
前記第2記憶部は第2フューズを有し、
前記第1記憶部および前記第2記憶部における前記情報の書き込みは、前記第1フューズもしくは前記第2フューズの切断もしくは非切断に基づく書き込みであることを特徴とする請求項2に記載の半導体装置。 - 前記第2信号は、電源電圧が所定の動作条件を満たさない場合でも、前記判定部が前記第2記憶部への書き込みを禁止する信号を出力することを可能とする信号であることを特徴とする請求項1乃至3の少なくとも何れか1項に記載の半導体装置。
- 前記第1記憶部が複数の前記第1フューズを有することで、前記第2信号が前記第2記憶部への書き込みを禁止する信号を出力することを可能にすることを特徴とする請求項4に記載の半導体装置。
- 前記第2信号を、電源立ち上げに伴う初期化動作に応じて、ロジック回路で論理判定可能な電圧レベルに保持する保持部を有することを特徴とする請求項1乃至3の少なくとも何れか1項に記載の半導体装置。
- 前記第1記憶部は演算部を有し、
前記演算部は、前記第2記憶部における前記情報の書き込みを読み出した信号を入力とすることを特徴とする請求項1乃至3、もしくは6の少なくとも何れか1項に記載の半導体装置。 - 前記判定部は、前記第2信号が前記所定の情報が書き込み済であることを示す場合に、前記第1信号をマスクすることを特徴とする請求項1に記載の半導体装置。
- 第1記憶部もしくは第2記憶部に書き込みを許可する第1信号と、前記第1記憶部に所定の情報が書き込み済であるか否かを示す第2信号とを入力し、
前記第2信号が前記所定の情報が書き込み済であることを示す場合に、前記第2記憶部への書き込みを禁止する信号を出力することを特徴とする半導体装置の制御方法。 - 第1記憶部と、
第2記憶部と、
前記第2記憶部に格納された第2情報に応じた動作をする回路と、
前記第1記憶部もしくは前記第2記憶部に書き込みを許可する第1信号と、前記第1記憶部に第1情報が書き込み済であるか否かを示す第2信号とが入力される判定部とを有し、
前記判定部は、前記第2信号が前記第1情報が書き込み済であることを示す場合に、前記第2記憶部への書き込みを禁止する信号を出力することを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007333463A JP2009157981A (ja) | 2007-12-26 | 2007-12-26 | 半導体装置およびその制御方法、並びに電子機器 |
US12/340,083 US7881131B2 (en) | 2007-12-26 | 2008-12-19 | Semiconductor device, information control method and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007333463A JP2009157981A (ja) | 2007-12-26 | 2007-12-26 | 半導体装置およびその制御方法、並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009157981A true JP2009157981A (ja) | 2009-07-16 |
Family
ID=40798225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007333463A Pending JP2009157981A (ja) | 2007-12-26 | 2007-12-26 | 半導体装置およびその制御方法、並びに電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7881131B2 (ja) |
JP (1) | JP2009157981A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8514638B2 (en) | 2011-02-17 | 2013-08-20 | Fujitsu Semiconductor Limited | Write control circuit and semiconductor device |
JP2017157256A (ja) * | 2016-02-29 | 2017-09-07 | 日本放送協会 | 記憶装置 |
JP6207670B1 (ja) * | 2016-05-24 | 2017-10-04 | 三菱電機株式会社 | ワンタイムメモリの制御装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102341264B1 (ko) * | 2015-02-02 | 2021-12-20 | 삼성전자주식회사 | 래치를 이용한 레이저 검출기 및 이를 포함하는 반도체 장치 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6025099A (ja) * | 1983-07-22 | 1985-02-07 | Fujitsu Ltd | 書込み防止装置付きep−rom |
JPS6236800A (ja) * | 1985-08-09 | 1987-02-17 | Hitachi Ltd | Icメモリ装置 |
JPH01155595A (ja) * | 1987-12-11 | 1989-06-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH01181146A (ja) * | 1988-01-13 | 1989-07-19 | Fujitsu Ltd | シングルチップマイクロコンピュータ |
JPH0346198A (ja) * | 1989-07-14 | 1991-02-27 | Seiko Instr Inc | 半導体集積回路装置 |
JPH05109291A (ja) * | 1991-10-14 | 1993-04-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2000293996A (ja) * | 1999-02-03 | 2000-10-20 | Seiko Instruments Inc | メモリ回路 |
JP2001519960A (ja) * | 1998-02-02 | 2001-10-23 | モトローラ・インコーポレイテッド | プログラマブル・メモリを具備するデバイスおよびプログラミング方法 |
JP2002245023A (ja) * | 2001-02-16 | 2002-08-30 | Mitsubishi Electric Corp | マイクロコンピュータ |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004245060A (ja) | 2003-02-12 | 2004-09-02 | Hitachi Ltd | 書換可能不揮発性メモリへの書込み方法 |
US7472244B2 (en) * | 2005-12-08 | 2008-12-30 | Intel Corporation | Scheme for securing a memory subsystem or stack |
US7948786B2 (en) * | 2008-02-06 | 2011-05-24 | Micron Technology, Inc. | Rank select using a global select pin |
-
2007
- 2007-12-26 JP JP2007333463A patent/JP2009157981A/ja active Pending
-
2008
- 2008-12-19 US US12/340,083 patent/US7881131B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6025099A (ja) * | 1983-07-22 | 1985-02-07 | Fujitsu Ltd | 書込み防止装置付きep−rom |
JPS6236800A (ja) * | 1985-08-09 | 1987-02-17 | Hitachi Ltd | Icメモリ装置 |
JPH01155595A (ja) * | 1987-12-11 | 1989-06-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH01181146A (ja) * | 1988-01-13 | 1989-07-19 | Fujitsu Ltd | シングルチップマイクロコンピュータ |
JPH0346198A (ja) * | 1989-07-14 | 1991-02-27 | Seiko Instr Inc | 半導体集積回路装置 |
JPH05109291A (ja) * | 1991-10-14 | 1993-04-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2001519960A (ja) * | 1998-02-02 | 2001-10-23 | モトローラ・インコーポレイテッド | プログラマブル・メモリを具備するデバイスおよびプログラミング方法 |
JP2000293996A (ja) * | 1999-02-03 | 2000-10-20 | Seiko Instruments Inc | メモリ回路 |
JP2002245023A (ja) * | 2001-02-16 | 2002-08-30 | Mitsubishi Electric Corp | マイクロコンピュータ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8514638B2 (en) | 2011-02-17 | 2013-08-20 | Fujitsu Semiconductor Limited | Write control circuit and semiconductor device |
JP2017157256A (ja) * | 2016-02-29 | 2017-09-07 | 日本放送協会 | 記憶装置 |
JP6207670B1 (ja) * | 2016-05-24 | 2017-10-04 | 三菱電機株式会社 | ワンタイムメモリの制御装置 |
Also Published As
Publication number | Publication date |
---|---|
US20090168562A1 (en) | 2009-07-02 |
US7881131B2 (en) | 2011-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5535547B2 (ja) | セキュアメモリインターフェース | |
CN101399084B (zh) | 存储器装置 | |
US20080022396A1 (en) | Memory data protection device and IC card LSI | |
KR101061313B1 (ko) | 보안 제어장치를 포함하는 반도체 메모리 장치 | |
US6601202B2 (en) | Circuit configuration with deactivatable scan path | |
CN101243453A (zh) | 控制内置存储器访问 | |
JP2009157981A (ja) | 半導体装置およびその制御方法、並びに電子機器 | |
KR20060043234A (ko) | 반도체회로 | |
JP2004039127A (ja) | 不揮発性半導体記憶装置およびその書き換え禁止制御方法 | |
EP1378836A2 (en) | Memory data protection system | |
US20060050876A1 (en) | Integrated circuit with coded security signal, security process, corresponding security device and signal coded using a dynamic key | |
CN106935266B (zh) | 从存储器中读取配置信息的控制方法、装置和*** | |
JP3086052B2 (ja) | Eeprom | |
JPS6325748A (ja) | 電子回路の制御方法およびこの制御方法を実施するための回路 | |
KR101393306B1 (ko) | 보안기능을 갖는 레지스터 및 이를 구비하는 컴퓨터 시스템 | |
JP3296184B2 (ja) | 半導体集積回路 | |
JP4202116B2 (ja) | メモリ制御回路、メモリ装置およびマイクロコンピュータ | |
US20230153472A1 (en) | Integrated Circuit and Method for Protecting an Integrated Circuit Against Reverse Engineering | |
JP2005085398A (ja) | 不揮発性メモリ | |
US20230244820A1 (en) | Integrated circuit protection against reverse engineering | |
Xiao et al. | A physically-secure write scheme of Multi-time Programmable RRAM for critical information storage | |
JP3888571B2 (ja) | モード切替回路 | |
JP2023000117A (ja) | 不正防止装置、メモリシステム、不正防止方法、およびプログラム | |
Crow | Advanced security schemes for Spartan-3A/3AN/3A DSP FPGAs | |
JP2008005020A (ja) | プログラマブル論理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100723 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121016 |