JP2009151920A - メモリデバイスと放電回路とを備える集積回路 - Google Patents
メモリデバイスと放電回路とを備える集積回路 Download PDFInfo
- Publication number
- JP2009151920A JP2009151920A JP2008306999A JP2008306999A JP2009151920A JP 2009151920 A JP2009151920 A JP 2009151920A JP 2008306999 A JP2008306999 A JP 2008306999A JP 2008306999 A JP2008306999 A JP 2008306999A JP 2009151920 A JP2009151920 A JP 2009151920A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- operation time
- line
- voltage line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
Landscapes
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】ウェル電圧ラインと第1電圧ラインと第2電圧供給源とを接続し、第2電圧供給源が第1電圧と接続電圧よりも低い第2電圧を印加する第1スイッチ回路と、第1スイッチ回路と参照電圧とを接続し、参照電圧は第1電圧よりも低い第2スイッチ回路と、第1スイッチ回路と接続し、第1放電動作時間帯に第1制御電圧を印加して第1スイッチ回路を導通させ、ウェル電圧ラインと第1電圧ラインとを第2電圧供給源に接続する第1制御電圧供給源と、第2スイッチ回路と接続し、第2放電動作時間帯に第2制御電圧を印加して第2スイッチ回路を導通させ、ウェル電圧ラインと第1電圧ラインを参照電圧に接続する第2制御電圧供給源とを備える放電回路と、メモリデバイスとを備える集積回路とする。
【選択図】図1
Description
B: 前記メモリデバイスのウェルと接続している前記ウェル電圧ライン。
C: 前記メモリセルの第1の第1ノードと接続している前記第1電圧ライン。
D: 前記第1電圧を前記ウェル電圧ラインに印加し、前記データの消去動作時間帯に前記第1電圧ラインに接続電圧を印加する第1電圧供給源。
F: 前記第1電圧と接続電圧よりも小さい第2電圧を印加する第2電圧供給源と第2制御電圧供給源とに接続しており、第2放電動作時間帯に第2制御電圧を印加することで導通し、前記第1スイッチ回路と当該参照電圧とを接続し、前記ウェル電圧ラインと前記第1電圧ラインとを前記参照電圧と接続する第2スイッチ回路。
F: 前記第1電圧と接続電圧よりも小さい第2電圧を印加する第2電圧供給源と第2制御電圧供給源とに接続しており、第2放電動作時間帯に第2制御電圧を印加することで導通し、前記第1スイッチ回路と当該参照電圧とを接続し、前記ウェル電圧ラインと前記第1電圧ラインとを前記参照電圧と接続する第2スイッチ回路。
G: 第2放電動作時間帯に第3制御電圧を印加することで導通し、第5ゲートを備え、当該第4トランジスタと当該参照電圧とを接続するための第5トランジスタと、前記第4トランジスタと前記参照電圧とを接続するキャパシタとを備える第3スイッチ回路。
第1段階放電回路: 前記第1放電動作時間帯に前記第1電圧供給源が前記第1電圧を前記第1スイッチ回路に印加し、前記第1スイッチ回路が導通して前記ウェル電圧ラインと前記第1電圧ラインとを当該接続ノードに接続し、前記第2制御電圧供給源が前記第2制御電圧を前記第2スイッチ回路に印加して前記第2スイッチ回路が導通し、当該接続ノードと前記キャパシタとを接続する回路。
第2段階放電回路: 前記第2放電動作時間帯に前記第5制御電圧供給源が前記第5電圧を前記第3スイッチ回路に印加して前記第3スイッチ回路が導通し、前記接続ノードと前記参照電圧とを接続する回路。
前記ビットラインは前記メモリセルの第1の前記第2ノードと前記選択トランジスタの第2の第1ノードと接続し、前記ソースドレイン電圧ラインは当該選択トランジスタの第2の第2ノードと接続し、前記選択電圧ラインは当該選択トランジスタのゲートと接続し、前記ソースドレイン電圧ラインは更に前記接続ノードと接続し、前記選択電圧ラインは前記第1制御電圧と接続したものであることも好ましい。
11 メモリセル
12 選択トランジスタ
20、30 放電回路
201、202、301、302、303 スイッチ回路
A、B、C、D、E、F、G、H 時間帯
BL ビットライン
FG フローゲート
I21、I22、I23、I24、I31、I32、I33、I34、I36、I37 電流
N1、N2 接続ノード
N_well Nウェル
P_sub 基板
P_well、LV_P_well Pウェル
SL 選択電圧ライン
T21、T22、T23、T24、T31、T32、T33、T34、T35 トランジスタ
WL ワードライン
V_couple、V_ctrl1、V_ctrl2、V_ctrl3、V_ctrl5、V_erase、V_pass、VSS 電圧
VCTS1、VCTS2、VCTS3、VCTS5、VPASS 電圧供給源
VPW、YBL、Virpwr 電圧ライン
Claims (21)
- メモリデバイスと放電回路とを備える集積回路であって、
前記メモリデバイスは以下のA〜Dを備え、且つ、メモリセル中に保存されたデータを消去するのに十分な第1電圧を備えることを特徴とし、前記放電回路が前記データの消去動作時間帯の終了後にウェル電圧ラインと第1電圧ラインとを放電させるものであることを特徴とする集積回路。
A: 前記メモリセル。
B: 前記メモリデバイスのウェルと接続している前記ウェル電圧ライン。
C: 前記メモリセルの第1の第1ノードと接続している前記第1電圧ライン。
D: 前記第1電圧を前記ウェル電圧ラインに印加し、前記データの消去動作時間帯に前記第1電圧ラインに接続電圧を印加する第1電圧供給源。 - 前記放電回路は、以下のE及びFを備えるものである請求項1に記載の集積回路。
E: 第1制御電圧供給源と前記ウェル電圧ラインと前記第1電圧ラインとに接続しており、第1放電動作時間帯に第1制御電圧を印加することで導通し、前記ウェル電圧ラインと前記第1電圧ラインとを当該接続ノードに接続する第1スイッチ回路。
F: 前記第1電圧と接続電圧よりも小さい第2電圧を印加する第2電圧供給源と第2制御電圧供給源とに接続しており、第2放電動作時間帯に第2制御電圧を印加することで導通し、前記第1スイッチ回路と当該参照電圧とを接続し、前記ウェル電圧ラインと前記第1電圧ラインとを前記参照電圧と接続する第2スイッチ回路。 - 前記第1スイッチ回路は、第1ゲートを備え、前記ウェル電圧ラインと前記接続ノードとを接続するための第1トランジスタと、第2ゲートを備え、前記第1電圧ラインと当該接続ノードとを接続するための第2トランジスタとを備え、当該第1ゲートと当該第2ゲートとはそれぞれ前記第1制御電圧供給源と接続し、当該接続ノードは前記第2スイッチ回路と接続したものである請求項1又は請求項2に記載の集積回路。
- 前記第2スイッチ回路は、第3ゲートを備え、前記接続ノードと第2電圧供給源とを接続するための第3トランジスタと、第4ゲートを備え、当該接続ノードと前記参照電圧とを接続するための第4トランジスタとを備え、当該第3ゲートは第3制御電圧供給源と接続し、当該第4ゲートは第2制御電圧供給源と接続したものである請求項1又は〜請求項3のいずれかに記載の集積回路。
- 前記第1放電動作時間帯に第1制御電圧が前記第1ゲートと前記第2ゲートとに印加されて、前記第1トランジスタが導通して第1電流を前記ウェル電圧ラインから前記接続ノードに流し、前記第2トランジスタが導通して第2電流を前記第1電圧ラインから当該接続ノードに流し、第3制御電圧が前記第3ゲートに印加されて前記第3トランジスタが導通して第3電流を当該接続ノードから前記第2電圧供給源に流すものである請求項1〜請求項4のいずれかに記載の集積回路。
- 前記第2放電動作時間帯に第2制御電圧が前記第4ゲートに印加されて、前記第4トランジスタが導通して第4電流を前記接続ノードから前記参照電圧に流すものである請求項1〜請求項5のいずれかに記載の集積回路。
- 前記第1制御電圧は前記第1放電動作時間帯及び前記第2放電動作時間帯にロジック高電圧を維持するものであり、前記第2制御電圧は前記第1放電動作時間帯にロジック低電圧を維持して当該第2放電動作時間帯に当該ロジック高電圧を維持するものである請求項1〜請求項6のいずれかに記載の集積回路。
- 前記第3制御電圧は前記第1制御電圧供給源が供給するものである請求項1〜請求項7のいずれかに記載の集積回路。
- 前記第1制御電圧が8V〜17Vである請求項1〜請求項8のいずれかに記載の集積回路。
- 前記放電回路が以下のE〜Gを備えるものである請求項1に記載の集積回路。
E: 第1制御電圧供給源と前記ウェル電圧ラインと前記第1電圧ラインとに接続しており、第1放電動作時間帯に第1制御電圧を印加することで導通し、前記ウェル電圧ラインと前記第1電圧ラインとを当該接続ノードに接続する第1スイッチ回路。
F: 前記第1電圧と接続電圧よりも小さい第2電圧を印加する第2電圧供給源と第2制御電圧供給源とに接続しており、第2放電動作時間帯に第2制御電圧を印加することで導通し、前記第1スイッチ回路と当該参照電圧とを接続し、前記ウェル電圧ラインと前記第1電圧ラインとを前記参照電圧と接続する第2スイッチ回路。
G: 第2放電動作時間帯に第3制御電圧を印加することで導通し、第5ゲートを備え、当該第4トランジスタと当該参照電圧とを接続するための第5トランジスタと、前記第4トランジスタと前記参照電圧とを接続するキャパシタとを備える第3スイッチ回路。 - 前記放電回路は、上記第1スイッチ回路と第2スイッチ回路と第3スイッチ回路とを組み合わせ、以下の準備回路、第1段階放電回路及び第2段階放電回路を構成するものである請求項10に記載の集積回路。
準備回路: 準備時間帯に前記第2制御電圧供給源が前記第2制御電圧を前記第2スイッチ回路に印加し、前記第3制御電圧供給源が前記第3制御電圧を前記第2スイッチ回路に印加し、当該第2スイッチ回路を導通して前記キャパシタを前記第2電圧まで充電する回路。
第1段階放電回路: 前記第1放電動作時間帯に前記第1電圧供給源が前記第1電圧を前記第1スイッチ回路に印加し、前記第1スイッチ回路が導通して前記ウェル電圧ラインと前記第1電圧ラインとを当該接続ノードに接続し、前記第2制御電圧供給源が前記第2制御電圧を前記第2スイッチ回路に印加して前記第2スイッチ回路が導通し、当該接続ノードと前記キャパシタとを接続する回路。
第2段階放電回路: 前記第2放電動作時間帯に前記第5制御電圧供給源が前記第5電圧を前記第3スイッチ回路に印加して前記第3スイッチ回路が導通し、前記接続ノードと前記参照電圧とを接続する回路。 - 前記放電回路は、前記第1制御電圧が前記準備時間帯に前記ロジック高電圧を維持して前記第1放電動作時間帯と前記第2放電動作時間帯とに前記ロジック低電圧を維持し、前記第2制御電圧が当該準備時間帯と当該第1放電動作時間帯と当該第2放電動作時間帯とに当該ロジック高電圧を維持し、前記第3制御電圧が当該準備動作時間帯に当該ロジック低電圧を維持して当該第1放電動作時間帯と当該第2放電動作時間帯に当該ロジック高電圧を維持し、前記第4制御電圧が当該準備時間帯と当該第1放電動作時間帯に当該ロジック低電圧を維持して当該第2放電動作時間帯に当該ロジック高電圧を維持するものである請求項10又は請求項11に記載の集積回路。
- 前記放電回路は、前記準備時間帯に前記第3トランジスタが導通して第4電流を前記第2電圧供給源から前記接続ノードに流し、前記第4トランジスタが導通して前記第4電流を前記接続ノードから前記キャパシタに流すものである請求項10〜請求項12のいずれかに記載の集積回路。
- 前記放電回路は、前記第1放電動作時間帯に前記第1トランジスタが導通して前記第1電流を前記ウェル電圧ラインから前記接続ノードに流し、前記第2トランジスタが導通して前記第2電流を前記第1電圧ラインから当該接続ノードに流し、前記第4トランジスタが導通して第4電流を当該接続ノードから前記キャパシタに流すものである請求項10〜請求項13のいずれかに記載の集積回路。
- 前記放電回路は、前記第2放電動作時間帯に前記第4トランジスタと前記第5トランジスタとが導通して第6電流と第7電流とを流す回路であって、
第6電流が前記ウェル電圧ラインから前記第1トランジスタと前記第4トランジスタと前記第5トランジスタとを経由して前記参照電圧に流れ、第7電流が前記第1電圧ラインから前記第2トランジスタと当該第4トランジスタと当該第5トランジスタとを経由して前記参照電圧に流れるものである請求項10〜請求項14のいずれかに記載の集積回路。 - 前記第1制御電圧が8V〜17Vである請求項10〜請求項15のいずれかに記載の集積回路。
- 前記メモリデバイスは、前記メモリセルの第1の第2ノードと接続したビットラインを備え、且つ、選択電圧ラインと接続した選択ゲートを備える選択トランジスタと、前記ビットラインと接続した第2の前記第1ノードと、ソースドレイン電圧ラインと接続した第2の第2ノードとを備えるものであって、
前記ソースドレイン電圧ラインが前記接続ノードと接続し、前記選択電圧ラインが前記第1制御電圧供給源と接続したものである請求項1〜請求項16のいずれかに記載の集積回路。 - 前記ウェル電圧ラインと前記第1電圧ラインと前記ビットラインと前記ソースドレイン電圧ラインとは、前記第1放電動作時間帯に前記第1電圧と前記参照電圧との間の電圧を維持し、前記第2放電動作時間帯に前記参照電圧にほぼ等しい電圧を維持するものである請求項1〜請求項17のいずれかに記載の集積回路。
- 前記メモリデバイスは、選択トランジスタと前記ビットラインと前記ソースドレイン電圧ラインと選択電圧ラインとを備えるものであって、
前記ビットラインは前記メモリセルの第1の前記第2ノードと前記選択トランジスタの第2の第1ノードと接続し、前記ソースドレイン電圧ラインは当該選択トランジスタの第2の第2ノードと接続し、前記選択電圧ラインは当該選択トランジスタのゲートと接続し、前記ソースドレイン電圧ラインは更に前記接続ノードと接続し、前記選択電圧ラインは前記第1制御電圧と接続したものである請求項1〜請求項18のいずれかに記載の集積回路。 - 前記メモリデバイスはフラッシュメモリである請求項1〜請求項19のいずれかに記載の集積回路。
- 前記選択トランジスタは中電圧のMOSトランジスタである請求項1〜請求項20のいずれかに記載の集積回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096148594A TWI358067B (en) | 2007-12-19 | 2007-12-19 | Integrated circuits and discharge circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009151920A true JP2009151920A (ja) | 2009-07-09 |
JP2009151920A5 JP2009151920A5 (ja) | 2011-10-27 |
Family
ID=40788427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008306999A Pending JP2009151920A (ja) | 2007-12-19 | 2008-12-02 | メモリデバイスと放電回路とを備える集積回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7903470B2 (ja) |
JP (1) | JP2009151920A (ja) |
TW (1) | TWI358067B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101258346B1 (ko) * | 2010-07-08 | 2013-04-26 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 조정 접지 노드들을 구비한 메모리 |
JP5883494B1 (ja) * | 2014-11-19 | 2016-03-15 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8000151B2 (en) | 2008-01-10 | 2011-08-16 | Micron Technology, Inc. | Semiconductor memory column decoder device and method |
WO2014124324A1 (en) * | 2013-02-08 | 2014-08-14 | Sandisk Technologies Inc. | Non-volatile memory including bit line switch transistors formed in a triple-well |
WO2016131010A1 (en) * | 2015-02-13 | 2016-08-18 | Apple Inc. | Charge pump having ac and dc outputs for touch panel bootstrapping and substrate biasing |
CN107370351B (zh) * | 2016-05-13 | 2019-12-27 | 中芯国际集成电路制造(天津)有限公司 | 电荷泄放电路 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11232888A (ja) * | 1997-11-25 | 1999-08-27 | Samsung Electronics Co Ltd | 負の高電圧を放電させるための回路を備えたフラッシュメモリ装置 |
JP2000021186A (ja) * | 1998-07-02 | 2000-01-21 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2002261240A (ja) * | 2001-02-28 | 2002-09-13 | Sharp Corp | 不揮発性半導体メモリのウェル電圧設定回路およびそれを備えた半導体メモリ装置 |
JP2005310301A (ja) * | 2004-04-23 | 2005-11-04 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2006080247A (ja) * | 2004-09-09 | 2006-03-23 | Renesas Technology Corp | 半導体装置 |
WO2006118601A1 (en) * | 2005-05-02 | 2006-11-09 | Freescale Semiconductor, Inc. | Integrated circuit having a non-volatile memory with discharge rate control and method therefor |
JP2006313611A (ja) * | 2005-05-04 | 2006-11-16 | Samsung Electronics Co Ltd | メモリ装置の消去電圧のディスチャージ方法及びそのディスチャージ回路 |
JP2007179647A (ja) * | 2005-12-27 | 2007-07-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2008004336A (ja) * | 2006-06-21 | 2008-01-10 | Yazaki Corp | コネクタ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5740109A (en) * | 1996-08-23 | 1998-04-14 | Motorola, Inc. | Non-linear charge pump |
US6667910B2 (en) * | 2002-05-10 | 2003-12-23 | Micron Technology, Inc. | Method and apparatus for discharging an array well in a flash memory device |
DE102004028934B3 (de) * | 2004-06-15 | 2006-01-05 | Infineon Technologies Ag | Entladeschaltung für eine kapazitive Last |
JP2008004236A (ja) * | 2006-06-26 | 2008-01-10 | Samsung Electronics Co Ltd | 不揮発性半導体記憶装置の消去放電制御方法 |
-
2007
- 2007-12-19 TW TW096148594A patent/TWI358067B/zh active
-
2008
- 2008-12-02 JP JP2008306999A patent/JP2009151920A/ja active Pending
- 2008-12-15 US US12/335,189 patent/US7903470B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11232888A (ja) * | 1997-11-25 | 1999-08-27 | Samsung Electronics Co Ltd | 負の高電圧を放電させるための回路を備えたフラッシュメモリ装置 |
JP2000021186A (ja) * | 1998-07-02 | 2000-01-21 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2002261240A (ja) * | 2001-02-28 | 2002-09-13 | Sharp Corp | 不揮発性半導体メモリのウェル電圧設定回路およびそれを備えた半導体メモリ装置 |
JP2005310301A (ja) * | 2004-04-23 | 2005-11-04 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2006080247A (ja) * | 2004-09-09 | 2006-03-23 | Renesas Technology Corp | 半導体装置 |
WO2006118601A1 (en) * | 2005-05-02 | 2006-11-09 | Freescale Semiconductor, Inc. | Integrated circuit having a non-volatile memory with discharge rate control and method therefor |
JP2006313611A (ja) * | 2005-05-04 | 2006-11-16 | Samsung Electronics Co Ltd | メモリ装置の消去電圧のディスチャージ方法及びそのディスチャージ回路 |
JP2007179647A (ja) * | 2005-12-27 | 2007-07-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2008004336A (ja) * | 2006-06-21 | 2008-01-10 | Yazaki Corp | コネクタ |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101258346B1 (ko) * | 2010-07-08 | 2013-04-26 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 조정 접지 노드들을 구비한 메모리 |
US8576611B2 (en) | 2010-07-08 | 2013-11-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory with regulated ground nodes |
US9218857B2 (en) | 2010-07-08 | 2015-12-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of memory with regulated ground nodes |
US9530487B2 (en) | 2010-07-08 | 2016-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of writing memory with regulated ground nodes |
US9978446B2 (en) | 2010-07-08 | 2018-05-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory with regulated ground nodes and method of retaining data therein |
JP5883494B1 (ja) * | 2014-11-19 | 2016-03-15 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
TW200929221A (en) | 2009-07-01 |
US7903470B2 (en) | 2011-03-08 |
US20090161440A1 (en) | 2009-06-25 |
TWI358067B (en) | 2012-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6122531B1 (ja) | バイト消去動作を実行することができるメモリアレイ | |
US7668014B2 (en) | Non-volatile memory device and program method | |
US6418058B1 (en) | Nonvolatile semiconductor memory device | |
US4601020A (en) | Semiconductor memory device | |
US6791878B2 (en) | Word line decoder in nand type flash memory device | |
JP2009026369A (ja) | 半導体記憶装置 | |
JP2008234821A (ja) | 不揮発性半導体記憶装置 | |
JP4047001B2 (ja) | 不揮発性半導体メモリ装置、そのローカルロウデコーダ構造、及び半導体メモリ装置、同装置でのワードライン駆動方法 | |
US7180789B2 (en) | Semiconductor memory device with MOS transistors, each having a floating gate and a control gate, and memory card including the same | |
JP2009151920A (ja) | メモリデバイスと放電回路とを備える集積回路 | |
TW201714182A (zh) | 半導體記憶體裝置及其操作方法 | |
JP2009151920A5 (ja) | ||
KR20040015897A (ko) | 비트라인 커플링과 로딩 효과에 대해 안정적인 소스라인을 갖는 플레쉬 메모리 어레이 | |
US9472292B1 (en) | Semiconductor memory device | |
KR101459506B1 (ko) | Mtp 메모리 장치 | |
KR100672121B1 (ko) | 불휘발성 메모리 장치 및 그것의 프로그램/판독 방법 | |
US8559230B2 (en) | Row decoder and non-volatile memory device | |
US6831860B2 (en) | Nonvolatile semiconductor memory device | |
US9564231B2 (en) | Non-volatile memory device and corresponding operating method with stress reduction | |
US5896317A (en) | Nonvolatile semiconductor memory device having data line dedicated to data loading | |
CN101504866B (zh) | 集成电路与放电电路 | |
US20120188822A1 (en) | Control voltage generation circuit and non-volatile memory device including the same | |
JP2009245527A (ja) | 半導体記憶装置 | |
KR100632367B1 (ko) | 불휘발성 반도체 메모리 장치의 프로그램 비트 스캔표시회로 | |
EP0453812A2 (en) | Worldline driver circuit for nonvolatile memory cell array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110906 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130308 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131024 |