JP2009137776A - GaAs半導体基板およびその製造方法、ならびにIII−V族化合物半導体デバイスおよびその製造方法 - Google Patents

GaAs半導体基板およびその製造方法、ならびにIII−V族化合物半導体デバイスおよびその製造方法 Download PDF

Info

Publication number
JP2009137776A
JP2009137776A JP2007313286A JP2007313286A JP2009137776A JP 2009137776 A JP2009137776 A JP 2009137776A JP 2007313286 A JP2007313286 A JP 2007313286A JP 2007313286 A JP2007313286 A JP 2007313286A JP 2009137776 A JP2009137776 A JP 2009137776A
Authority
JP
Japan
Prior art keywords
gaas semiconductor
semiconductor substrate
main surface
gaas
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007313286A
Other languages
English (en)
Inventor
Takayuki Nishiura
隆幸 西浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2007313286A priority Critical patent/JP2009137776A/ja
Priority to TW101100847A priority patent/TWI634623B/zh
Priority to TW104117543A priority patent/TWI634624B/zh
Priority to TW097146001A priority patent/TW200940757A/zh
Priority to US12/326,452 priority patent/US8044493B2/en
Priority to CNA2008101788825A priority patent/CN101452894A/zh
Publication of JP2009137776A publication Critical patent/JP2009137776A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02395Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02543Phosphides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】主表面上に少なくとも1層の3種類以上の元素を含むIII−V族化合物半導体層を成長させても高い特性を有するIII−V族化合物半導体デバイスが得られるGaAs半導体基板およびその製造方法を提供する。
【解決手段】GaAs半導体基板10は、主表面10mが(100)面10aに対して6〜16°の傾斜角θを有し、主表面10mにおける塩素原子濃度が1×1013cm-2以下である。また、GaAs半導体基板10の製造方法は、GaAs半導体ウエハを研磨する研磨工程と、研磨されたGaAs半導体ウエハを洗浄する1次洗浄工程と、1次洗浄後のGaAs半導体ウエハの厚さおよび主表面10mの粗さを検査する検査工程と、検査後のGaAs半導体ウエハを塩酸以外の酸およびアルカリのいずれかにより洗浄する2次洗浄工程と、を備える。
【選択図】図1

Description

本発明は、III−V族化合物半導体デバイスの基板として好適に用いられるGaAs半導体基板およびその製造方法、ならびにそのGaAs半導体基板を含むIII−V族化合物半導体デバイスおよびその製造方法に関する。
GaAs半導体基板は、LED(発光ダイオード)、LD(レーザダイオード)などに用いられるIII−V族化合物半導体デバイスの基板として広く用いられている。ここで、III−V族化合物半導体デバイスは、GaAs半導体基板の主表面上に1層以上のIII−V族化合物半導体層を形成することにより得られる。
GaAs半導体基板の主表面に不純物たる酸性物質が多く存在すると、その主表面が荒れる。このGaAs半導体基板の荒れた主表面上に形成されるIII−V族化合物半導体層には形状欠陥が発生する。このため、III−V族化合物半導体デバイスの歩留まりが低下する。
このため、III−V族化合物半導体デバイスの歩留まりを高めるため、たとえば、研磨および洗浄後の表面において1cm2当たりの酸性物質の原子の個数が5×1012以下であるIII−V族化合物半導体ウエハおよびその製造方法が提案されている(特許文献1を参照)。
特許第3480411号明細書
しかし、主表面における塩素原子濃度が高いGaAs半導体基板のその主表面上に少なくとも1層のIII−V族化合物半導体層を成長させてIII−V族化合物半導体デバイスを作製すると、半導体デバイスの歩留まりの低下だけでなく、半導体デバイスの特性が低下することが見出された。特に、3種類以上の元素を含むIII−V族化合物半導体層を成長させる場合に得られる半導体デバイスについて、その特性の低下が大きいことが見出された。
そこで、本発明は、その主表面上に少なくとも1層の3種類以上の元素を含むIII−V族化合物半導体層を成長させても高い特性を有するIII−V族化合物半導体デバイスが得られるGaAs半導体基板およびその製造方法を提案することを目的とする。
本発明は、主表面が(100)面に対して6〜16°の傾斜角を有し、主表面における塩素原子濃度が1×1013cm-2以下であるGaAs半導体基板である。ここで、主表面における塩素原子濃度は3×1012cm-2以下が好ましい。
また、本発明は、上記のGaAs半導体基板の製造方法であって、GaAs半導体ウエハを研磨する研磨工程と、研磨されたGaAs半導体ウエハを洗浄する1次洗浄工程と、1次洗浄後のGaAs半導体ウエハの厚さおよび主表面の粗さを検査する検査工程と、検査後のGaAs半導体ウエハを塩酸以外の酸およびアルカリのいずれかにより洗浄する2次洗浄工程と、を備えるGaAs半導体基板の製造方法である。
本発明にかかるGaAs半導体基板の製造方法において、1次洗浄工程は、研磨されたGaAs半導体ウエハを塩酸で洗浄する塩酸洗浄サブ工程を含むことができる。
また、本発明にかかるGaAs半導体基板の製造方法において、1次洗浄工程、検査工程および2次洗浄工程はクリーン室内で行われ、クリーン室内では、室外から純水の霧中を通過して空気が導入され、導入された前記空気は前記活性炭を含んだフィルタを通過して循環され得る。ここで、2次洗浄後におけるクリーン室内の塩素原子含有濃度を、1500ng・m-3以下、さらに、400ng・m-3以下とすることができる。
また、本発明は、上記のGaAs半導体基板と、GaAs半導体基板の主表面上に形成されている少なくとも1層の3種類以上の元素を含むIII−V族化合物半導体層と、を備えるIII−V族化合物半導体デバイスである。
また、本発明は、上記のIII−V族化合物半導体デバイスの製造方法であって、GaAs半導体基板を準備する工程と、GaAs半導体基板の主表面上に少なくとも1層の3種類以上の元素を含むIII−V族化合物半導体層を成長させる工程と、を備えるIII−V族化合物半導体デバイスの製造方法である。
本発明によれば、その主表面上に少なくとも1層の3種類以上の元素を含むIII−V族化合物半導体層を成長させても高い特性を有するIII−V族化合物半導体デバイスが得られるGaAs半導体基板およびその製造方法が提供される。
(実施形態1)
本発明にかかるGaAs半導体基板の一実施形態は、図1を参照して、主表面10mが(100)面10aに対して6〜16°の傾斜角θを有し、主表面10mにおける塩素原子濃度が1×1013cm-2以下である。かかるGaAs半導体基板の主表面上に少なくとも1層の3種類以上の元素を含むIII−V族化合物半導体層を成長させても高い特性を有するIII−V族化合物半導体デバイスが得られる。
本実施形態のGaAs半導体基板10は、その主表面10mが(100)面10aに対して有する傾斜角θが6〜16°であることから、この主表面上に3種類以上の元素を含むIII−V族化合物半導体層を結晶性よくかつ容易に成長させることができる。傾斜角θが6°より小さいと、または、傾斜角θが16°より大きいと、半導体層の結晶性が低下し、III−V族化合物半導体デバイスの特性が低下する。
また、本実施形態のGaAs半導体基板10は、その主表面10mにおける塩素原子濃度が1×1013cm-2以下であることから、その主表面10m上に3種類以上の元素を含むIII−V族化合物半導体層を1層以上成長させても高い特性を有するIII−V族化合物半導体デバイスが得られる。
ここで、3種類以上の元素を含むIII−V族窒化物化合物半導体層とは、III−V族化合物半導体層であって、III族元素およびV族元素から3種類以上の元素を含む層(III−V族多元素化合物半導体層)をいい、特に制限はないが、たとえば、Al、GaおよびAsの3種類の元素を含むAlxGa1-xAs(0<x<1)半導体層、Al、Ga、InおよびPの4種類の元素を含むAlxGayIn1-x-yP(0<x、0<y、x+y<1)半導体層などが挙げられる。
主表面10mにおける塩素原子濃度が1×1013cm-2より高いと、3種類以上の元素を含むIII−V族窒化物化合物半導体層に塩素原子が取り込まれやすくなり、III−V族化合物半導体デバイスの特性が低下する。ここで、GaAs半導体基板10の主表面10mにおける塩素原子濃度は、TXRF(全反射蛍光X線分析)によって測定することができる。さらに、本実施形態において、主表面10mにおける塩素原子濃度は、3×1013cm-2であることが、特性の高いIII−V族化合物半導体デバイスが得られる観点から好ましい。
(実施形態2)
本発明にかかるGaAs半導体基板の製造方法の一実施形態は、図2を参照して、実施形態1のGaAs半導体基板の製造方法であって、GaAs半導体ウエハを研磨する研磨工程S1と、研磨されたGaAs半導体ウエハを洗浄する1次洗浄工程S2と、1次洗浄後のGaAs半導体ウエハの厚さおよび主表面の粗さを検査する検査工程S3と、検査後のGaAs半導体ウエハを塩酸以外の酸およびアルカリのいずれかにより洗浄する2次洗浄工程S4とを備える。かかる製造方法によって、実施形態1のGaAs半導体基板を製造することが可能となる。
本実施形態のGaAs半導体基板は、図2を参照して、具体的には以下のようにして製造される。まず、GaAs半導体ウエハを準備する。GaAs半導体ウエハは、GaAs半導体結晶インゴットを(100)面に対して6〜16°の傾斜角を有する互いに平行な面でスライスして、その外周を研削して外形を整え、その表面部の加工変質層をエッチングにより除去することにより得られる。ここで、GaAs半導体結晶インゴットを成長させる方法には、特に制限はなく、HB(水平ブリッジマン)法、LEC(液体封止型チョクラルスキー)法、VB(垂直ブリッジマン)法などの各種方法によって成長させることができる。
次に、上記のようにして得られたGaAs半導体ウエハを研磨する(研磨工程S1)。研磨工程には、1以上のサブ工程が含まれ得る。ウエハの研磨効率を高めるため、ラッピング、粗(ラフ)ポリシング、微細(ファイン)ポリシングの3つのサブ工程が含まれることが好ましい。ここで、ラッピングにおいては、平均粒径が2μm〜10μm程度の酸化セリウム砥粒または酸化アルミニウム砥粒が好ましく用いられる。また、粗ポリシングにおいては、コロイダルシリカと塩素系研磨剤との混合物が好ましく用いられる。また、微細ポリシングにおいては、塩素系研磨剤が好ましく用いられる。
次に、研磨されたGaAs半導体ウエハを1次洗浄する(1次洗浄工程S2)。1次洗浄工程には、1以上のサブ洗浄工程が含まれ得る。ウエハの洗浄効率を高めるために、有機溶剤洗浄、酸およびアルカリのいずれかによる洗浄、純水洗浄などのサブ工程が含まれることが好ましい。また、洗浄剤を除去するために、1次洗浄工程の最終サブ工程として、純水洗浄が好ましく行なわれる。
ここで、GaAs半導体ウエハの主表面の粗さを低減する観点から、1次洗浄工程S2はGaAs半導体ウエハを塩酸で洗浄する塩酸洗浄サブ工程S2aを含むことが好ましい。しかし、塩酸洗浄サブ工程S2a後のGaAs半導体ウエハの主表面には5×1012cm-2程度の濃度の塩素原子が残存するため、そのサブ工程後のGaAs半導体ウエハを塩酸以外の酸およびアルカリのいずれかにより洗浄することが好ましい。
次いで、1次洗浄されたGaAs半導体ウエハを乾燥させる。かかる乾燥工程には、1以上のサブ工程が含まれ得る。ウエハの乾燥効率を高めるために、アルコール蒸気乾燥(たとえばイソプロピルアルコール蒸気乾燥)、スピン乾燥、マランゴニ乾燥、ロタゴニ乾燥などのサブ工程が含まれることが好ましい。
次に、1次洗浄後のGaAs半導体ウエハの厚さおよび主表面の平坦度を検査する(検査工程S3)。ここで、主表面の平坦度とは、ウエハの厚さバラツキ(TTV:Total Thickness Variation)、そり(Warp)などウエハ全面に渡る平面の形状精度をいい、フィゾー干渉計などにより測定される。ウエハの厚さはウエハの機械的強度に関わる。また、ウエハの主表面の平坦度は、その主表面上に形成されるIII−V族化合物半導体層上にパターンを形成してIII−V族化合物半導体デバイスを製造する場合に、そのパターンの精度を左右する。したがって、半導体ウエハの厚さおよび主表面の平坦度は、III−V族化合物半導体デバイスの特性に関わる重要な検査項目である。
次に、検査後のGaAs半導体ウエハを塩酸以外の酸およびアルカリのいずれかにより洗浄する(2次洗浄工程S4)。上記の検査工程S3においても、ウエハの主表面に塩素原子が付着する場合があるからである。ウエハの主表面に存在する塩素原子は、Ga、In、As、Pまたは主表面上に存在するアンモニアなどのアルカリと反応して塩化物を形成する。かかる塩化物は、塩酸以外の酸およびアルカリのいずれかによる洗浄により容易に除去される。塩酸以外の酸およびアルカリのいずれかにより洗浄されたGaAs半導体ウエハは、その後、純水洗浄され、次いで乾燥される。ここで、乾燥方法は、1次洗浄後の乾燥と同様の方法が行なわれる。
次に、2次洗浄されたGaAs半導体ウエハ(これをGaAs半導体基板いう)を、必要最小限の表面検査を行なった後、PP(ポリプロピレン)、PC(ポリカーボネート)、PBT(ポリブチルテレフタレート)などの材質で形成された容器に入れ、その容器を酸素バリア性の高いアルミニウム箔をラミネートしたPE(ポリエチレン)などの材質で形成された袋に入れて、その袋内を665Pa(5Torr)以下の真空とした後、窒素ガスを入れて、その袋をシールすることにより、ウエハを窒素ガス雰囲気内に封入する。
または、上記表面検査後のGaAs半導体基板を入れた上記容器を酸素透過度が0.5ml・m-2・day-1・atm-1以上の第1の樹脂袋に入れて、第1の樹脂袋をシール(1次シール)する。次いで、1次シールされた第1の樹脂袋を、脱酸素剤とともに、酸素透過度が0.5ml・m-2・day-1・atm-1未満の第2の樹脂袋に入れて、第2の樹脂袋をシールする。ここで、脱酸素剤として脱水作用をも有するもの(たとえば、鉄粉末、二酸化チタン粉末など)を用いることにより、上記容器内部の水分も低減することができる。
ここで、図3を参照して、本実施形態のGaAs半導体基板の製造方法において、1次洗浄工程、検査工程および2次洗浄工程はクリーン室1内で行われ、クリーン室1内では、室外から純水の霧2w中を通過して空気が導入され、導入された空気は活性炭を含んだフィルタ4fを通過して循環されることが好ましい。クリーン室1内の空気が循環の際にフィルタ4fを通過することに加えて、室外の空気がクリーン室1内に導入される際に純水の霧2w中を通過することにより、クリーン室1内の塩素原子含有濃度を効率よく低減し、低く維持することができる。このクリーン室内で、GaAs半導体ウエハの1次洗浄工程、検査工程および2次洗浄工程を行なうことにより、2次洗浄工程後のGaAs半導体基板の主表面における塩素原子濃度を低く維持することができる。
図3を参照して、室外からクリーン室内への空気の導入は、たとえば以下のようにして行なわれる。ここで、図3の矢印は空気ライン6における空気の流れを示す。まず、室外の空気は空気ライン6aを通して純水スクラバ室2内に導入される。純水スクラバ室2内では純水の霧2wが形成されており、空気は純水の霧2w中を通過することにより、空気中の塩素原子含有濃度が低減される。純水の霧2w中を通過した空気は、空気ライン6bを通して除湿室3に導入され、空気中の湿度が低減される。除湿室3内を通過した空気は、空気ライン6cを通してフィルタ室4に導入される。フィルタ室4には活性炭を含んだフィルタ4fが配置されており、空気は活性炭を含んだフィルタ4fを通過することにより、空気中の塩素原子含有濃度がさらに低減される。こうして、空気は活性炭を含んだフィルタ4fを通過した塩素原子含有濃度が極めて低減した空気が、空気ライン6dを通してクリーン室1内に導入される。
また、クリーン室内の空気の循環は、たとえば空気ライン6eに設置された空気循環装置7により、以下のようにして行なわれる。クリーン室1内の空気は、負圧バッファ室5を経由して空気ライン6eおよび6fを通してフィルタ室4内に流れる。空気はフィルタ4室内の活性炭を含んだフィルタ4fを通過することにより、クリーン室1の微小な隙間などからクリーン室1内に侵入した塩素原子、室内で発生した塩素原子などが効率的に除去され、空気中の塩素原子含有濃度がさらに低減され低く維持される。この塩素原子含有濃度がさらに低減され低く維持された空気が、空気ライン6dを通してクリーン室1内に戻る。ここで、空気循環装置7としては、循環ファン、循環ポンプなどが用いられる。
このようにして、塩素原子含有濃度が低減かつ維持されたクリーン室1が得られ、かかるクリーン室1内でGaAs半導体ウエハの1次洗浄工程、検査工程および2次洗浄工程を行なうことにより、主表面における塩素原子濃度が低減したGaAs半導体基板が得られる。ここで、主表面における塩素原子濃度が1×1013cm-2以下のGaAs半導体基板を得る観点から、2次洗浄後におけるクリーン室内の塩素原子含有濃度は、1500ng・m-3以下であることが好ましい。また、主表面における塩素原子濃度が3×1012cm-2以下のGaAs半導体基板を得る観点から、2次洗浄後におけるクリーン室内の塩素原子含有濃度は、400ng・m-3以下であることがより好ましい。
(実施形態3)
本発明にかかるIII−V族化合物半導体デバイスの一実施形態は、図4を参照して、主表面10mが(100)面10aに対して6〜16°の傾斜角θを有し主表面10mにおける塩素原子濃度が1×1013cm-2以下であるGaAs半導体基板10と、GaAs半導体基板10の主表面10m上に形成されている少なくとも1層の3種類以上の元素を含むIII−V族化合物半導体層20と、を備える。かかる半導体デバイスは、GaAs半導体基板の主表面における塩素原子濃度が1×1013cm-2以下であるため、III−V族化合物半導体層への塩素原子の取り込みが少なく、半導体デバイスの特性が高くなる。
本実施形態のIII−V族化合物半導体デバイスは、たとえば、図4を参照して、GaAs半導体基板10であるn型GaAs半導体基板と、GaAs半導体基板10の主表面10m上に形成されている少なくとも1層の3種類以上の元素を含むIII−V族化合物半導体層20としてn型Alx1Gay1In1-x1-y1P(0<x1、0<y1、x1+y1<1)半導体層21、5対の井戸層(Gay3In1-y3P(0<y3<1)層)と障壁層(Alx4Gay4In1-x4-y4P(0<x4、0<y4、x4+y4<1)層)で形成される多重量子井戸構造の発光層22およびp型Alx2Gay2In1-x2-y2P(0<x2、0<y2、x2+y2<1)半導体層23とを備えるLEDである。
また、本実施形態のLEDは、3種類以上の元素を含むIII−V族化合物半導体層20の最上層であるp型Alx2Gay2In1-x2-y2P(0<x2、0<y2、x2+y2<1)半導体層23上にp型GaAsコンタクト層25が形成され、このp型GaAsコンタクト層25上にp側電極30としてAu−Zn電極を備え、n型GaAs半導体基板(GaAs半導体基板10)のIII−V族化合物半導体層20が形成されていない主表面上にn側電極40としてAu−Ge電極を備える。
本実施形態のLEDは、GaAs半導体基板10の主表面10mにおける塩素原子濃度が1×1013cm-2以下であるため、III−V族化合物半導体層20への塩素原子の取り込みが少ないため、発光層22からの発光が阻害されないため、高い発光強度が得られる。
(実施形態4)
本発明にかかるIII−V族化合物半導体デバイスの製造方法の一実施形態は、図4を参照して、実施形態3のIII−V族化合物半導体デバイスの製造方法であって、GaAs半導体基板10を準備する工程と、GaAs半導体基板10の主表面10m上に少なくとも1層の3種類以上の元素を含むIII−V族化合物半導体層20を成長させる工程とを備える。かかる製造方法により、高い特性を有するIII−V族化合物半導体デバイスが容易に得られる。
ここで、GaAs半導体基板10を準備する工程において、たとえば、実施形態2の製造方法により得られるGaAs半導体基板を準備することができる。
また、図4を参照して、GaAs半導体基板10の主表面10m上に少なくとも1層の3種類以上の元素を含むIII−V族化合物半導体層20を成長させる工程において、たとえば、GaAs半導体基板10であるn型GaAs半導体基板の主表面上に、MOVPE(有機金属気相成長)法により、少なくとも1層の3種類以上の元素を含むIII−V族化合物半導体層20として、n型Alx1Gay1In1-x1-y11P(0<x1、0<y1、x1+y1<1)半導体層21、5対の井戸層(Gay3In1-y3P(0<y3<1)層)と障壁層(Alx4Gay4In1-x4-y4P(0<x4、0<y4、x4+y4<1)層)で形成される多重量子井戸構造の発光層22およびp型Alx2Gay2In1-x2-y2P(0<x2、0<y2、x2+y2<1)半導体層23を順次成長させる。
次に、III−V族化合物半導体層20の最上層であるp型Alx2Gay2In1-x2-y2P(0<x2、0<y2、x2+y2<1)半導体層23上に、MOVPE(有機金属気相成長)法により、p型GaAsコンタクト層25を成長させる。
次に、p型GaAsコンタクト層25上に、真空蒸着法により、p側電極30としてAu−Zn電極を形成し、n型GaAs半導体基板(GaAs半導体基板10)のIII−V族化合物半導体層20が形成されていない主表面上に、真空蒸着法により、n側電極40としてAu−Ge電極を形成する。
(実施例1)
1.GaAs半導体ウエハの準備
縦型ボート(垂直ブリッジマン)法により成長させたGaAs半導体インゴットを、(100)面から[011]方向に15°傾いた面に平行にワイヤーソーでスライスして、GaAs半導体ウエハを得た。このGaAs半導体ウエハの主表面は、(100)面から[011]方向に15°傾いた面に対して0.1°以下の面である。このGaAs半導体ウエハの外周部分をダイヤモンド砥石で研削し、外形を整えた。外形を整えたGaAs半導体ウエハの加工変質層を除去するため、その主表面をアンモニアおよび過酸化水素を含む水溶液(アンモニア濃度4質量%、過酸化水素濃度4質量%)でエッチングした。
2.研磨工程(S1)
GaAs半導体ウエハの研磨する主表面と反対側の主表面(主裏面)にワックスを塗布して加熱したセラミック板に接着した。このセラミック板を冷却した後、以下の手順でGaAs半導体ウエハの主表面のラッピング、粗ポリッシュ、微細ポリッシュを実施した。まず、平均粒径が6μmのSiC砥粒あるいは酸化アルミニウム砥粒を用いて、ラッピングを実施した。次いで、平均粒径0.03μmのコロイダルシリカと塩素系研磨剤(フジミインコーポレーテッド社製INSEC NIB)の混合物を用いて、粗ポリシングを実施した。次いで、塩素系研磨剤(フジミ研磨剤社製INSEC NIB)を用いて、微細ポリッシュを実施した。
3.1次洗浄工程(S2)
上記研磨後に、GaAS半導体ウエハを超純水(本願においては、比抵抗10MΩ・cm以上に精製された純水をいう。以下同じ。)で洗浄して、ウエハをセラミックス板から分離した。次に、上記研磨後のGaAs半導体ウエハを、クリーン室内に移動して、クリーン室内において以下の有機溶剤洗浄、酸およびアルカリのいずれかによる洗浄、純水洗浄を実施した。まず、ウエハの主裏面のワックスをイソプロピルアルコールで有機溶剤洗浄を実施した。次いで、1質量%の塩酸および0.5質量%のTMAH(テトラメチルアンモニウムハイドロオキシド)のいずれかによる洗浄を実施した。次いで、超純水で純水洗浄した。次いで、クリーン室内で、1次洗浄後のGaAs半導体ウエハをイソプロピルアルコールでアルコール蒸気乾燥を行なった。
4.検査工程(S3)
次に、クリーン室内で、乾燥後のGaAs半導体ウエハの厚さおよび主表面の粗さを検査した。検査方法には、特に制限はないが、ウエハの厚さは非接触厚さ計などにより検査し、主表面の平坦度はフィゾー干渉計などにより検査した。
5.2次洗浄工程(S4)
次に、クリーン室内で、検査後のGaAs半導体ウエハについて、以下の手順で塩酸以外の酸およびアルカリのいずれかによる洗浄、純水洗浄を実施した。まず、1質量%の硝酸および0.5質量%のアンモニアのいずれかによる洗浄を実施した。次いで、超純水で純水洗浄を実施した。次いで、2次洗浄後のGaAs半導体ウエハをイソプロピルアルコールでアルコール蒸気乾燥を実施した。
図3を参照して、上記1次洗浄工程、検査工程および2次洗浄工程が行なわれるクリーン室1は、室外から純水の霧2w中を通過して空気が導入され、導入された空気は活性炭を含んだフィルタ4fを通過して循環させた。このため、クリーン室内の塩素原子含有濃度は低く維持されており、上記2次洗浄後のクリーン室内の塩素原子含有濃度は120ng・cm-3であった。
上記の工程を経た後のGaAs半導体ウエハ(すなわちGaAs半導体基板)を、表面検査をして、クリーン室内に2時間置いた。このときのGaAs半導体基板の主表面における塩素原子濃度は、TXRFにより測定したところ、167×1010cm-2であった。結果を表1にまとめた。
6.AlxGayIn1-x-yP(0≦x、0≦y、x+y≦1)エピタキシャル層の成長
次に、図GaAs半導体基板の主表面上に、少なくとも1層の3種類以上の元素を含むIII−V族化合物半導体層20として、OMVPE(有機金属気相成長)法により、厚さ1μmのn型Alx1Gay1In1-x1-y1P(x1=0.25、y1=0.25)半導体層21、5対の厚さ10nmの井戸層(Gay3In1-y3P(y3=0.5)半導体層)と厚さ10nmの障壁層(Alx4Gay4In1-x4-y4P(x4=0.25、y4=0.25)半導体層)で形成される多重量子井戸構造の発光層22およびp型Gay3In1-y3P(y3=0.5)半導体層23を順にエピタキシャル成長させた。こうして得られる複数のエピタキシャル成長層をAlGaInPエピタキシャル層と呼ぶ。
こうして得られたAlGaInPエピタキシャル層のPL(フォトルミネッセンス)強度を以下のようにして測定した。励起光としてArレーザをAlGaInPエピタキシャル層に照射して、AlGaInPエピタキシャル層から放出されるPL光として波長が600nm以上700nm以下の範囲の光を分光して、フォトマルで検出してPL強度を算出した。本実施例におけるAlGaInPエピタキシャル層のPL強度は、70AU(任意単位)であった。結果を表1にまとめた。
(実施例2)
2次洗浄後のクリーン室内の塩素原子含有濃度Xが750ng・cm-3であること以外は、実施例1と同様にして、GaAs半導体ウエハについて、研磨工程、1次洗浄工程、検査工程および2次洗浄工程を実施してGaAs半導体基板を得た。本実施例で得られたGaAs半導体基板の主表面における塩素原子濃度Yは、668×1010cm-2であった。次に、実施例1と同様にして、このGaAs半導体基板の主表面上にAlGaInPエピタキシャル層を形成した。本実施例におけるAlGaInPエピタキシャル層のPL強度Zは、64AUであった。結果を表1にまとめた。
(比較例1)
1次洗浄工程、検査工程および2次洗浄工程を上記クリーン室で行なうことなく、2次洗浄後の基板の周りの雰囲気塩素原子濃度Xが1514ng・cm-3であること以外は、実施例1と同様にして、GaAs半導体ウエハについて、研磨工程、1次洗浄工程、検査工程および2次洗浄工程を実施してGaAs半導体基板を得た。本比較例で得られたGaAs半導体基板の主表面における塩素原子濃度Yは、1302×1010cm-2であった。次に、実施例1と同様にして、このGaAs半導体基板の主表面上にAlGaInPエピタキシャル層を形成した。本比較例におけるAlGaInPエピタキシャル層のPL強度Zは、60AUであった。結果を表1にまとめた。
(比較例2)
2次洗浄後の基板の周りの雰囲気塩素原子濃度Xが5387ng・cm-3であること以外は、比較例1と同様にして、GaAs半導体ウエハについて、研磨工程、1次洗浄工程、検査工程および2次洗浄工程を実施してGaAs半導体基板を得た。本比較例で得られたGaAs半導体基板の主表面における塩素原子濃度Yは、2299×1010cm-2であった。次に、実施例1と同様にして、このGaAs半導体基板の主表面上にAlGaInPエピタキシャル層を形成した。本比較例におけるAlGaInPエピタキシャル層のPL強度Zは、53AUであった。
(比較例3)
2次洗浄後の基板の周りの雰囲気塩素原子濃度Xが2471ng・cm-3であること以外は、比較例1と同様にして、GaAs半導体ウエハについて、研磨工程、1次洗浄工程、検査工程および2次洗浄工程を実施してGaAs半導体基板を得た。本比較例で得られたGaAs半導体基板の主表面における塩素原子濃度Yは、2413×1010cm-2であった。次に、実施例1と同様にして、このGaAs半導体基板の主表面上にAlGaInPエピタキシャル層を形成した。本比較例におけるAlGaInPエピタキシャル層のPL強度Zは、51AUであった。
(比較例4)
2次洗浄後の基板の周りの雰囲気塩素原子濃度Xが5700ng・cm-3であること以外は、比較例1と同様にして、GaAs半導体ウエハについて、研磨工程、1次洗浄工程、検査工程および2次洗浄工程を実施してGaAs半導体基板を得た。本比較例で得られたGaAs半導体基板の主表面における塩素原子濃度Yは、4421×1010cm-2であった。次に、実施例1と同様にして、このGaAs半導体基板の主表面上にAlGaInPエピタキシャル層を形成した。本比較例におけるAlGaInPエピタキシャル層のPL強度Zは、38AUであった。
(比較例5)
2次洗浄後の基板の周りの雰囲気塩素原子濃度Xが6800ng・cm-3であること以外は、比較例1と同様にして、GaAs半導体ウエハについて、研磨工程、1次洗浄工程、検査工程および2次洗浄工程を実施してGaAs半導体基板を得た。本比較例で得られたGaAs半導体基板の主表面における塩素原子濃度Yは、4895×1010cm-2であった。次に、実施例1と同様にして、このGaAs半導体基板の主表面上にAlGaInPエピタキシャル層を形成した。本比較例におけるAlGaInPエピタキシャル層のPL強度Zは、32AUであった。結果を表1にまとめた。
Figure 2009137776
ここで、実施例1,2および比較例1〜5のそれぞれにおける2次洗浄後の基板の周りの雰囲気塩素原子含有濃度(実施例1,2においては、クリーン室内の塩素原子含有濃度X(単位:ng・m-3)と基板の主表面における塩素原子濃度Y(単位:×1010cm-2)との関係を、それぞれA点〜G点として、図6のグラフにプロットした。さらに、他の実施例および比較例における上記関係を図6のグラフにプロットした。
図6から明らかなように、2次洗浄後の基板の周りの雰囲気塩素原子含有濃度X(単位:ng・m-3)と基板の主表面における塩素原子濃度Y(単位:×1010cm-2)との間には、相関係数r=0.8709の強さで、式(1)
Y=1.3066X0.9261 (1)
の相関関係が認められる。なお、両対数目盛りである図6において、(1)式は、logY=0.9261logX+1.3066と表わされる。
式(1)から、2次洗浄後のクリーン室内の塩素含有濃度Xを1500ng・m-3以下とすることにより主表面における塩素原子濃度Yが1×1013cm-2以下のGaAs半導体基板が得られ、2次洗浄後のクリーン室内の塩素含有濃度Xを400ng・m-3以下とすることにより主表面における塩素原子濃度Yが3×1012cm-2以下のGaAs半導体基板が得られることがわかる。
また、実施例1,2および比較例1〜5のそれぞれにおける基板の主表面における塩素原子濃度Y(単位:×1010cm-2)とその基板の主表面上に形成したAlGaInNエピタキシャル層のPL強度Z(単位:AU(任意単位))との関係を、それぞれA点〜G点として、図7のグラフにプロットした。
図7から明らかなように、基板の主表面における塩素原子濃度Y(単位:×1010cm-2)と基板の主表面上に形成されたAlGaInPエピタキシャル層のPL強度Z(単位:AU)との間には、相関係数r=0.9972の強さで、式(2)
Z=−0.0075Y+69.792 (2)
の相関関係が認められる。
式(2)から、主表面における塩素原子濃度Yが1×1013cm-2以下のGaAs半導体基板の主表面上に62AU以上の高いPL強度を有するAlGaInPエピタキシャル層が形成され、主表面における塩素原子濃度Yが3×1012cm-2以下のGaAs半導体基板の主表面上に69AU以上のさらに高いPL強度を有するAlGaInPエピタキシャル層が形成されることがわかる。ここで、PL強度が高いAlGaInPエピタキシャル層を有する半導体デバイスほど発光が強く閾値が下がり高性能となる。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
本発明にかかるGaAs半導体基板の一実施形態を示す概略断面図である。 本発明にかかるGaAs半導体基板の製造方法の一実施形態を示すフローチャートである。 本発明にかかるGaAs半導体基板の製造方法において用いられるクリーン室の一実施形態を示す概略図である。 本発明にかかるIII−V族化合物半導体デバイスの一実施形態を示す概略断面図である。 エピタキシャル層の構造の一例を示す概略断面図である。 2次洗浄後の基板の周りの雰囲気塩素原子含有濃度と基板の主表面における塩素原子濃度との関係を示すグラフである。 基板の主表面における塩素原子濃度と基板の主表面上に形成されたAlGaInPエピタキシャル層のPL強度との関係を示すグラフである。
符号の説明
1 クリーン室、2 純水スクラバ室、2w 純水の霧、3 除湿室、4 フィルタ室、4f フィルタ4、5 負圧バッファ室、5d ダンパー、6,6a,6b,6c,6d,6e,6f 空気ライン、7 空気循環装置、10 GaAs半導体基板、10a (100)面、10m 主表面、20 III−V族化合物半導体層、21 n型Alx1Gay1In1-x1-y1P半導体層、22 発光層、23 p型Alx2Gay2In1-x2-y2P半導体層、25 p型GaAsコンタクト層、30 p側電極、40 n側電極、S1 研磨工程、S2 1次洗浄工程、S3 検査工程、S4 2次洗浄工程。

Claims (9)

  1. 主表面が(100)面に対して6〜16°の傾斜角を有し、前記主表面における塩素原子濃度が1×1013cm-2以下であるGaAs半導体基板。
  2. 前記主表面における前記塩素原子濃度が3×1012cm-2以下である請求項1に記載のGaAs半導体基板。
  3. 請求項1または請求項2のGaAs半導体基板の製造方法であって、
    GaAs半導体ウエハを研磨する研磨工程と、研磨された前記GaAs半導体ウエハを洗浄する1次洗浄工程と、1次洗浄後の前記GaAs半導体ウエハの厚さおよび主表面の粗さを検査する検査工程と、検査後の前記GaAs半導体ウエハを塩酸以外の酸およびアルカリのいずれかにより洗浄する2次洗浄工程と、を備えるGaAs半導体基板の製造方法。
  4. 前記1次洗浄工程は、研磨された前記GaAs半導体ウエハを塩酸で洗浄する塩酸洗浄サブ工程を含む請求項3に記載のGaAs半導体基板の製造方法。
  5. 前記1次洗浄工程、前記検査工程および前記2次洗浄工程は、クリーン室内で行われ、
    前記クリーン室内では、室外から純水の霧中を通過して空気が導入され、導入された前記空気は前記活性炭を含んだフィルタを通過して循環される請求項3または請求項4に記載のGaAs半導体基板の製造方法。
  6. 前記2次洗浄後における前記クリーン室内の塩素原子含有濃度は、1500ng・m-3以下である請求項5に記載のGaAs半導体基板の製造方法。
  7. 前記2次洗浄後における前記クリーン室内の塩素原子含有濃度は、400ng・m-3以下である請求項5に記載のGaAs半導体基板の製造方法。
  8. 請求項1または請求項2のGaAs半導体基板と、前記GaAs半導体基板の前記主表面上に形成されている少なくとも1層の3種類以上の元素を含むIII−V族化合物半導体層と、を備えるIII−V族化合物半導体デバイス。
  9. 請求項8のIII−V族化合物半導体デバイスの製造方法であって、
    前記GaAs半導体基板を準備する工程と、前記GaAs半導体基板の前記主表面上に少なくとも1層の3種類以上の元素を含むIII−V族化合物半導体層を成長させる工程と、を備えるIII−V族化合物半導体デバイスの製造方法。
JP2007313286A 2007-12-04 2007-12-04 GaAs半導体基板およびその製造方法、ならびにIII−V族化合物半導体デバイスおよびその製造方法 Pending JP2009137776A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007313286A JP2009137776A (ja) 2007-12-04 2007-12-04 GaAs半導体基板およびその製造方法、ならびにIII−V族化合物半導体デバイスおよびその製造方法
TW101100847A TWI634623B (zh) 2007-12-04 2008-11-27 GaAs半導體基板及其製造方法、與III-V族化合物半導體裝置及其製造方法
TW104117543A TWI634624B (zh) 2007-12-04 2008-11-27 GaAs半導體基板及其製造方法、與III-V族化合物半導體裝置及其製造方法
TW097146001A TW200940757A (en) 2007-12-04 2008-11-27 GaAs semiconductor substrate and method of manufacturing the same, and group III-V compound semiconductor device and method of manufacturing the same
US12/326,452 US8044493B2 (en) 2007-12-04 2008-12-02 GaAs semiconductor substrate for group III-V compound semiconductor device
CNA2008101788825A CN101452894A (zh) 2007-12-04 2008-12-04 GaAs半导体衬底、Ⅲ-Ⅴ族化合物半导体器件及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007313286A JP2009137776A (ja) 2007-12-04 2007-12-04 GaAs半導体基板およびその製造方法、ならびにIII−V族化合物半導体デバイスおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2009137776A true JP2009137776A (ja) 2009-06-25

Family

ID=40674884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007313286A Pending JP2009137776A (ja) 2007-12-04 2007-12-04 GaAs半導体基板およびその製造方法、ならびにIII−V族化合物半導体デバイスおよびその製造方法

Country Status (4)

Country Link
US (1) US8044493B2 (ja)
JP (1) JP2009137776A (ja)
CN (1) CN101452894A (ja)
TW (3) TWI634624B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4513927B1 (ja) 2009-09-30 2010-07-28 住友電気工業株式会社 Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP5365454B2 (ja) * 2009-09-30 2013-12-11 住友電気工業株式会社 Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
DE102013002637A1 (de) 2013-02-15 2014-08-21 Freiberger Compound Materials Gmbh Verfahren zur Herstellung eines Galliumarsenidsubstrats, Galliumarsenidsubstrat und Verwendung desselben
JP6310263B2 (ja) * 2014-01-30 2018-04-11 株式会社ニューフレアテクノロジー 検査装置
CN103847032B (zh) * 2014-03-20 2016-01-06 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
JP2017032457A (ja) * 2015-08-04 2017-02-09 株式会社ニューフレアテクノロジー パターン検査装置
CN112838122A (zh) * 2017-05-26 2021-05-25 住友电气工业株式会社 Iii-v族化合物半导体基板和带有外延层的iii-v族化合物半导体基板
CN111376169A (zh) * 2018-12-28 2020-07-07 安集微电子科技(上海)股份有限公司 一种抛光后晶圆的清洗方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738194A (ja) * 1993-07-20 1995-02-07 Mitsubishi Electric Corp 半導体レーザ及びその製造方法
JPH09278595A (ja) * 1996-04-10 1997-10-28 Sumitomo Electric Ind Ltd Iii −v族化合物半導体ウエハ及びその製造方法
JPH1192297A (ja) * 1997-09-11 1999-04-06 Nec Corp 無秩序化結晶構造の製造方法、半導体レーザの製造方法及びウィンドウ構造半導体レーザの製造方法
JP2001196333A (ja) * 2000-01-11 2001-07-19 Hitachi Cable Ltd オフアングル付き半導体ウエハ
JP2001223191A (ja) * 2000-02-10 2001-08-17 Sumitomo Electric Ind Ltd Iii−v族化合物半導体ウェハおよびその製造方法
JP2002293686A (ja) * 2001-04-03 2002-10-09 Hitachi Cable Ltd 化合物半導体単結晶の成長方法及びそれから切り出した基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2905667B2 (ja) * 1992-12-17 1999-06-14 シャープ株式会社 Ii−vi族化合物半導体薄膜の製造方法およびii−vi族化合物半導体装置
JPH08130337A (ja) * 1994-09-09 1996-05-21 Sanyo Electric Co Ltd 磁気抵抗素子及びその製造方法
US6639926B1 (en) * 1998-03-25 2003-10-28 Mitsubishi Chemical Corporation Semiconductor light-emitting device
JP4282173B2 (ja) * 1999-09-03 2009-06-17 シャープ株式会社 窒素化合物半導体発光素子およびその製造方法
KR100382481B1 (ko) * 2000-06-09 2003-05-01 엘지전자 주식회사 백색 발광 다이오드 소자 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738194A (ja) * 1993-07-20 1995-02-07 Mitsubishi Electric Corp 半導体レーザ及びその製造方法
JPH09278595A (ja) * 1996-04-10 1997-10-28 Sumitomo Electric Ind Ltd Iii −v族化合物半導体ウエハ及びその製造方法
JPH1192297A (ja) * 1997-09-11 1999-04-06 Nec Corp 無秩序化結晶構造の製造方法、半導体レーザの製造方法及びウィンドウ構造半導体レーザの製造方法
JP2001196333A (ja) * 2000-01-11 2001-07-19 Hitachi Cable Ltd オフアングル付き半導体ウエハ
JP2001223191A (ja) * 2000-02-10 2001-08-17 Sumitomo Electric Ind Ltd Iii−v族化合物半導体ウェハおよびその製造方法
JP2002293686A (ja) * 2001-04-03 2002-10-09 Hitachi Cable Ltd 化合物半導体単結晶の成長方法及びそれから切り出した基板

Also Published As

Publication number Publication date
TWI634623B (zh) 2018-09-01
CN101452894A (zh) 2009-06-10
US8044493B2 (en) 2011-10-25
US20090140390A1 (en) 2009-06-04
TWI634624B (zh) 2018-09-01
TW200940757A (en) 2009-10-01
TW201220439A (en) 2012-05-16
TW201533853A (zh) 2015-09-01

Similar Documents

Publication Publication Date Title
TWI634624B (zh) GaAs半導體基板及其製造方法、與III-V族化合物半導體裝置及其製造方法
TWI412637B (zh) A Group III nitride substrate, a substrate with an epitaxial layer, a manufacturing method of the same, and a method for manufacturing the semiconductor element
TWI462165B (zh) Production method of indium phosphide substrate, manufacturing method of epitaxial wafer, indium phosphide substrate and epitaxial wafer
JP5365454B2 (ja) Iii族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
TWI415288B (zh) 獨立基板、其製造方法,以及半導體發光元件
JP2006339605A (ja) 化合物半導体部材のダメージ評価方法、化合物半導体部材の製造方法、窒化ガリウム系化合物半導体部材及び窒化ガリウム系化合物半導体膜
JP2007103457A (ja) ポリシングスラリー、iii族窒化物結晶の表面処理方法、iii族窒化物結晶基板、エピタキシャル層付iii族窒化物結晶基板、半導体デバイスおよびその製造方法
JP2016044095A (ja) GaN基板およびGaN基板の製造方法
CN1875462A (zh) 制造p型Ⅲ族氮化物半导体的方法以及Ⅲ族氮化物半导体发光器件
Kurtz et al. Effect of growth rate and gallium source on GaAsN
JP6721816B2 (ja) 窒化物半導体テンプレート及び紫外線led
US8283694B2 (en) GaN substrate, epitaxial layer-provided substrate, methods of manufacturing the same, and method of manufacturing semiconductor device
JP2009182341A (ja) GaN基板の保存方法、保存された基板ならびに半導体デバイスおよびその製造方法
EP2204478A2 (en) AlGaInN and AlN substrates and method for cleaning them
JP2007335583A (ja) GaN基板の保存方法、保存された基板ならびに半導体デバイスおよびその製造方法
JP7160815B2 (ja) 窒化ガリウム基板、自立基板および機能素子
JP2010118668A (ja) 化合物半導体部材のダメージ評価方法、化合物半導体部材の製造方法、窒化ガリウム系化合物半導体部材及び窒化ガリウム系化合物半導体膜
JP2011071546A (ja) 化合物半導体ウェーハの製造方法
JP5648726B2 (ja) GaN基板及びその製造方法、エピタキシャル基板、並びに、半導体デバイス

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100601