JP2009130097A - Group iii nitride semiconductor light emitting device and method of manufacturing the same - Google Patents

Group iii nitride semiconductor light emitting device and method of manufacturing the same Download PDF

Info

Publication number
JP2009130097A
JP2009130097A JP2007302934A JP2007302934A JP2009130097A JP 2009130097 A JP2009130097 A JP 2009130097A JP 2007302934 A JP2007302934 A JP 2007302934A JP 2007302934 A JP2007302934 A JP 2007302934A JP 2009130097 A JP2009130097 A JP 2009130097A
Authority
JP
Japan
Prior art keywords
layer
group iii
nitride semiconductor
iii nitride
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007302934A
Other languages
Japanese (ja)
Other versions
JP5083817B2 (en
Inventor
Jennifer Mary Barnes
メアリー バーンズ ジェニファー
Haruhisa Takiguchi
治久 瀧口
Masanori Watanabe
昌規 渡辺
Satoshi Komada
聡 駒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007302934A priority Critical patent/JP5083817B2/en
Publication of JP2009130097A publication Critical patent/JP2009130097A/en
Application granted granted Critical
Publication of JP5083817B2 publication Critical patent/JP5083817B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a group III nitride semiconductor light emitting device capable of improving electric-light conversion efficiency during a high current drive, and to provide a method of manufacturing the group III nitride semiconductor light emitting device. <P>SOLUTION: There are laminated in this order: a substrate; an n-type contact layer; an active region consisting of a plurality of barrier layers and quantum well layers, wherein the highest portion thereof is the quantum well layer; a blocking layer; and a p-type contact layer. Alternatively, there are laminated in this order: the substrate; the n-type contact layer; an active region consisting of the plurality of barrier layers and quantum well layers, wherein the highest portion thereof is the barrier layer; the blocking layer with a graded composition; and the p-type contact layer. Preferably, a growth temperature during a growth start of the blocking layer may be below a temperature obtained by adding 100°C to an active region growth temperature. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、表示用、照明用、ディスプレイ用、光ディスク用などの光源として用いることのできるＩＩＩ族窒化物半導体発光素子及びその製造方法に関し、特に、大電流駆動時に電気・光変換効率を向上することができるＩＩＩ族窒化物半導体発光素子及びその製造方法に関する。   The present invention relates to a group III nitride semiconductor light-emitting device that can be used as a light source for display, illumination, display, optical disk, and the like, and a method for manufacturing the same. The present invention relates to a group III nitride semiconductor light emitting device and a method for manufacturing the same.

ＩＩＩ族元素であるＧａ（ガリウム）、Ａｌ（アルミニウム）、Ｉｎ（インジウム）、及びＶ族元素であるＮ（窒素）の二元、三元、及び四元混晶からなるＩＩＩ族窒化物半導体は、ＩｎＰ、ＡｌＧａＡｓやＡｌＧａＩｎＰなどの化合物半導体に比べてワイドバンドギャップであるため、紫外、青色、緑色等の短波長を発する発光素子用材料として適している。   Group III nitride semiconductors composed of binary, ternary, and quaternary mixed crystals of group III elements Ga (gallium), Al (aluminum), In (indium), and group V elements N (nitrogen) Since it has a wider band gap than compound semiconductors such as InP, AlGaAs, and AlGaInP, it is suitable as a light emitting device material that emits short wavelengths such as ultraviolet, blue, and green.

ＩＩＩ族窒化物半導体発光素子である青色ＬＥＤ（発光ダイオード）と黄色蛍光体を組み合わせた白色ＬＥＤの電気−光変換効率は、蛍光灯と同程度である。今後のさらなる電気−光変換効率の向上により、ＩＩＩ族窒化物半導体発光素子は省エネルギー光源として白熱電球や蛍光灯を置き換えることが期待されている。   The electro-optical conversion efficiency of a white LED that is a combination of a blue LED (light-emitting diode), which is a group III nitride semiconductor light-emitting element, and a yellow phosphor is similar to that of a fluorescent lamp. With further improvements in electro-optical conversion efficiency in the future, the group III nitride semiconductor light-emitting elements are expected to replace incandescent bulbs and fluorescent lamps as energy-saving light sources.

また、ＩＩＩ族窒化物半導体発光素子は半導体レーザとすることもでき、高記録密度光ディスク用光源として用いられている。
特表２００３−５２７７４５号公報 特開２００５−２１７４２１号公報 特開２００５−２１７４１５号公報 特開平８−２５０８１０号公報（図３１及び図３２） The group III nitride semiconductor light emitting device can also be a semiconductor laser and is used as a light source for high recording density optical disks.
Special table 2003-527745 gazette JP 2005-217421 A JP 2005-217415 A JP-A-8-250810 (FIGS. 31 and 32)

現在のＩＩＩ族窒化物半導体発光素子は、低電流領域に比べて大電流領域（より正確には大電流密度領域）では電気−光変換効率が低下するという問題点があった。   The current group III nitride semiconductor light emitting device has a problem that the electro-optical conversion efficiency is lowered in a large current region (more precisely, a large current density region) compared to a low current region.

この原因については、大電流を流すことによる発熱などが考えられるが、発熱の影響を除去するためにパルス駆動した場合においても電気−光変換効率の低下が見られる。この原因については諸説があるが、本発明者らは、ＩＩＩ族窒化物半導体に特有のピエゾ電気効果の影響に着目した。特許文献１、２及び３によれば、ＩＩＩ族窒化物半導体に特有なピエゾ電気効果に伴うバンドギャップ構造に起因する問題が提起されている。   The cause of this is considered to be heat generation due to the flow of a large current. However, even when pulse driving is performed in order to eliminate the influence of heat generation, the electro-optical conversion efficiency is reduced. Although there are various theories about this cause, the present inventors paid attention to the influence of the piezoelectric effect peculiar to the group III nitride semiconductor. According to Patent Documents 1, 2, and 3, problems due to the band gap structure accompanying the piezoelectric effect peculiar to the group III nitride semiconductor are raised.

また、ＩＩＩ族窒化物半導体において超格子を用いたブロッキング層に関連する技術が、特許文献４に開示されている。   Patent Document 4 discloses a technique related to a blocking layer using a superlattice in a group III nitride semiconductor.

本発明は、ｎ型ＩＩＩ族窒化物半導体層と、活性領域と、ブロッキング層と、ｐ型ＩＩＩ族窒化物半導体層とをこの順に備えたＩＩＩ族窒化物半導体発光素子であって、前記活性領域は、バリア層及び前記バリア層よりもバンドギャップが小さい単数または複数の量子井戸層を交互に配置してなり、前記活性領域の最上部が前記量子井戸層であって、前記ブロッキング層は、前記活性領域に接しており、前記バリア層よりもバンドギャップが大きい。   The present invention is a group III nitride semiconductor light emitting device comprising an n-type group III nitride semiconductor layer, an active region, a blocking layer, and a p-type group III nitride semiconductor layer in this order, wherein the active region Is formed by alternately arranging a barrier layer and one or more quantum well layers having a band gap smaller than that of the barrier layer, the uppermost part of the active region is the quantum well layer, and the blocking layer includes the blocking layer, It is in contact with the active region and has a larger band gap than the barrier layer.

本発明は、好ましくは、前記ブロッキング層は、前記活性領域の最上部に接する第１の部分と、前記第１の部分に接し前記第１の部分よりも前記ｐ型ＩＩＩ族窒化物半導体層に近い第２の部分とを備え、前記第２の部分のバンドギャップが前記第１の部分のバンドギャップより大きい。   In the present invention, preferably, the blocking layer includes a first portion in contact with an uppermost portion of the active region, and the p-type group III nitride semiconductor layer in contact with the first portion rather than the first portion. A second gap portion, and the second portion has a larger band gap than the first portion.

本発明は、好ましくは、前記ブロッキング層は、前記活性領域の最上部における量子井戸層に接し、前記活性領域の最上部から離れるに従ってバンドギャップが増加するグレーデッド組成部を備える。   In the present invention, it is preferable that the blocking layer includes a graded composition portion that is in contact with the quantum well layer in the uppermost portion of the active region and has a band gap that increases as the distance from the uppermost portion of the active region increases.

本発明は、好ましくは、前記ブロッキング層は、バンドギャップが一定な一定組成部をさらに備える。   In the present invention, it is preferable that the blocking layer further includes a constant composition part having a constant band gap.

本発明は、ｎ型ＩＩＩ族窒化物半導体層と、活性領域と、ブロッキング層と、ｐ型ＩＩＩ族窒化物半導体層とをこの順に備えたＩＩＩ族窒化物半導体発光素子であって、前記活性領域は、バリア層及び前記バリア層よりもバンドギャップが小さい単数または複数の量子井戸層を交互に配置してなり、その最上部がバリア層であって、前記ブロッキング層は、前記活性領域に接しており、前記活性領域から離れるにつれてバンドギャップが前記バリア層より増加するグレーデッド組成部を備える。   The present invention is a group III nitride semiconductor light emitting device comprising an n-type group III nitride semiconductor layer, an active region, a blocking layer, and a p-type group III nitride semiconductor layer in this order, wherein the active region Is formed by alternately arranging a barrier layer and one or a plurality of quantum well layers having a band gap smaller than that of the barrier layer, the uppermost part being a barrier layer, and the blocking layer being in contact with the active region And a graded composition part in which a band gap increases from the barrier layer as the distance from the active region increases.

本発明は、好ましくは、前記グレーデッド組成部の厚さは、５ｎｍ以上３０ｎｍ以下である。   In the present invention, preferably, the thickness of the graded composition part is 5 nm or more and 30 nm or less.

本発明は、好ましくは、前記ブロッキング層の少なくとも一部は、ＩｎとＡｌとを共に含むＡｌＧａＩｎＮ化合物半導体である。   In the present invention, preferably, at least a part of the blocking layer is an AlGaInN compound semiconductor containing both In and Al.

本発明は、ｎ型ＩＩＩ族窒化物半導体層と、活性領域と、ブロッキング層と、ｐ型ＩＩＩ族窒化物半導体層とをこの順に備えたＩＩＩ族窒化物半導体発光素子であって、前記活性領域は、バリア層及び前記バリア層よりもバンドギャップが小さい単数または複数の量子井戸層を交互に配置してなり、前記活性領域の最上部が前記量子井戸層であって、前記ブロッキング層は、前記活性領域に接しており、前記ブロッキング層の少なくとも一部は第１の層と前記第１の層よりバンドギャップの小さい第２の層とを交互に積層した超格子からなり、前記第１の層は前記バリア層よりもバンドギャップが大きい。   The present invention is a group III nitride semiconductor light emitting device comprising an n-type group III nitride semiconductor layer, an active region, a blocking layer, and a p-type group III nitride semiconductor layer in this order, wherein the active region Is formed by alternately arranging a barrier layer and one or more quantum well layers having a band gap smaller than that of the barrier layer, the uppermost part of the active region is the quantum well layer, and the blocking layer includes the blocking layer, In contact with the active region, at least a part of the blocking layer comprises a superlattice in which a first layer and a second layer having a band gap smaller than that of the first layer are alternately stacked, and the first layer Has a larger band gap than the barrier layer.

本発明は、好ましくは、前記ブロッキング層は、前記活性領域の最上部に接する第１の部分と、前記第１の部分に接し前記第１の部分よりもｐ型ＩＩＩ族窒化物半導体層に近い第２の部分とを備え、前記第１の部分、及び前記第２の部分は、第１の層と前記第１の層よりバンドギャップの小さい第２の層とを交互に積層した超格子からなり、前記第２の部分における第１の層のバンドギャップが前記第１の部分における第１の層のバンドギャップより大きい。   In the present invention, it is preferable that the blocking layer be in contact with the uppermost portion of the active region, and be closer to the first portion and closer to the p-type group III nitride semiconductor layer than the first portion. A superlattice in which the first portion and the second portion are alternately stacked with the first layer and the second layer having a smaller band gap than the first layer. Thus, the band gap of the first layer in the second portion is larger than the band gap of the first layer in the first portion.

本発明は、好ましくは、前記ブロッキング層は、前記活性領域の最上部における量子井戸層に接し、前記第１の層が前記活性領域の最上部から離れるに従ってバンドギャップが増加するグレーデッド組成部を備える。   In the present invention, preferably, the blocking layer is in contact with a quantum well layer in the uppermost part of the active region, and a graded composition part in which a band gap increases as the first layer moves away from the uppermost part of the active region. Prepare.

本発明は、好ましくは、前記ブロッキング層は、前記第１の層のバンドギャップが一定な一定組成部をさらに備える。   In the present invention, it is preferable that the blocking layer further includes a constant composition part in which a band gap of the first layer is constant.

本発明は、ｎ型ＩＩＩ族窒化物半導体層と、活性領域と、ブロッキング層と、ｐ型ＩＩＩ族窒化物半導体層とをこの順に備えたＩＩＩ族窒化物半導体発光素子であって、前記活性領域は、バリア層及び前記バリア層よりもバンドギャップが小さい単数または複数の量子井戸層を交互に配置してなり、その最上部がバリア層であって、前記ブロッキング層は、前記活性領域に接しており、前記ブロッキング層の少なくとも一部は第１の層と前記第１の層よりバンドギャップの小さい第２の層とを交互に積層した超格子からなり、前記第１の層は前記活性領域から離れるにつれてバンドギャップが前記バリア層より増加するグレーデッド組成部を備える。   The present invention is a group III nitride semiconductor light emitting device comprising an n-type group III nitride semiconductor layer, an active region, a blocking layer, and a p-type group III nitride semiconductor layer in this order, wherein the active region Is formed by alternately arranging a barrier layer and one or a plurality of quantum well layers having a band gap smaller than that of the barrier layer, the uppermost part being a barrier layer, and the blocking layer being in contact with the active region And at least a part of the blocking layer comprises a superlattice in which a first layer and a second layer having a smaller band gap than the first layer are alternately stacked, and the first layer is formed from the active region. A graded composition part having a band gap that increases from the barrier layer as it moves away is provided.

本発明は、好ましくは、前記第１の層の少なくとも一部は、ＩｎとＡｌとを共に含むＡｌＧａＩｎＮ化合物半導体である。   In the present invention, preferably, at least a part of the first layer is an AlGaInN compound semiconductor containing both In and Al.

本発明は、好ましくは、前記ブロッキング層は、前記第２の層がｐ型ドーピングされ、前記第１の層がアンドープ又は前記第２の層より低い濃度のｐ型ドーピングである部分を備える。   Preferably, the blocking layer includes a portion in which the second layer is p-type doped, and the first layer is undoped or has a lower concentration of p-type doping than the second layer.

本発明は、好ましくは、前記ブロッキング層は、前記活性領域の最上部に接する部分においてアンドープである。   In the present invention, preferably, the blocking layer is undoped in a portion in contact with the uppermost portion of the active region.

本発明は、好ましくは、前記ブロッキング層は、前記ｐ型ＩＩＩ族窒化物半導体層の前記ブロッキング層に接する部分よりもバンドギャップが大きい部分を備える。   In the present invention, it is preferable that the blocking layer includes a portion having a larger band gap than a portion of the p-type group III nitride semiconductor layer in contact with the blocking layer.

本発明は、好ましくは、前記ブロッキング層は前記活性領域との界面からの法線方向がｃ軸配向である。   In the present invention, preferably, the normal direction from the interface with the active region of the blocking layer is c-axis orientation.

本発明は、ｎ型ＩＩＩ族窒化物半導体層を成長する工程と、バリア層とＩｎを含む量子井戸層とが交互に積層され、最上部が量子井戸層である活性領域を活性領域成長温度で成長する活性領域成長工程と、前記活性領域成長工程に引き続いて、その成長初期においては第１の成長温度で成長し、その成長終了時においては第２の成長温度で成長する、ブロッキング層を成長する工程と、ｐ型ＩＩＩ族窒化物半導体層を成長する工程とをこの順に有するＩＩＩ族窒化物半導体発光素子の製造方法であって、前記第１の成長温度は前記活性領域成長温度に１００℃を加えた温度以下であり、前記第２の成長温度は前記第１の成長温度より高い。   In the present invention, the step of growing the n-type group III nitride semiconductor layer, the barrier layer and the quantum well layer containing In are alternately stacked, and the active region whose top is the quantum well layer is formed at the active region growth temperature. An active region growth step to grow, and following the active region growth step, grow a blocking layer that grows at the first growth temperature in the initial stage of growth and grows at the second growth temperature at the end of the growth. And a step of growing a p-type group III nitride semiconductor layer in this order, wherein the first growth temperature is set to 100 ° C. at the active region growth temperature. And the second growth temperature is higher than the first growth temperature.

本発明は、好ましくは、前記第１の成長温度が８００℃以下であり、前記第２の成長温度が９００℃以上である。   In the present invention, preferably, the first growth temperature is 800 ° C. or lower, and the second growth temperature is 900 ° C. or higher.

本発明は、ｎ型ＩＩＩ族窒化物半導体層を成長する工程と、バリア層とＩｎを含む量子井戸層とが交互に積層され、最上部がバリア層である活性領域を活性領域成長温度で成長する活性領域成長工程と、ブロッキング層を成長する工程と、ｐ型ＩＩＩ族窒化物半導体層を成長する工程とをこの順に有するＩＩＩ族窒化物半導体発光素子の製造方法であって、前記ブロッキング層は組成がグレーデッドな部分を備え、前記ブロッキング層は、前記活性領域成長温度よりも１００℃以上高い第３の成長温度で成長する。   In the present invention, a step of growing an n-type group III nitride semiconductor layer, a barrier layer and a quantum well layer containing In are alternately laminated, and an active region whose uppermost portion is a barrier layer is grown at an active region growth temperature. And a step of growing a blocking layer, and a step of growing a p-type group III nitride semiconductor layer in this order. The blocking layer is grown at a third growth temperature that is 100 ° C. or more higher than the active region growth temperature.

本発明は、好ましくは、前記第３の成長温度が９００℃以上である。
本発明は、ｎ型ＩＩＩ族窒化物半導体層を成長する工程と、バリア層とＩｎを含む量子井戸層とが交互に積層され、最上部が量子井戸層又はバリア層である活性領域を活性領域成長温度で成長する活性領域成長工程と、Ｉｎ及びＡｌを含むＡｌＧａＩｎＮ層を備えたブロッキング層を成長する工程と、ｐ型ＩＩＩ族窒化物半導体層を成長する工程とをこの順に有するＩＩＩ族窒化物半導体発光素子の製造方法であって、前記ブロッキング層は、前記活性領域成長温度に１００℃を加えた温度以下である第４の成長温度で成長する。 In the present invention, it is preferable that the third growth temperature is 900 ° C. or higher.
The present invention relates to an active region in which an n-type group III nitride semiconductor layer growing step, a barrier layer and a quantum well layer containing In are alternately stacked, and the uppermost region is a quantum well layer or a barrier layer. Group III nitride having an active region growth step grown at a growth temperature, a step of growing a blocking layer including an AlGaInN layer containing In and Al, and a step of growing a p-type group III nitride semiconductor layer in this order In the method for manufacturing a semiconductor light emitting device, the blocking layer is grown at a fourth growth temperature which is equal to or lower than a temperature obtained by adding 100 ° C. to the active region growth temperature.

本発明は、好ましくは、前記ブロッキング層の成長初期においてはドーピングを行わず、前記ブロッキング層の成長途中からｐ型ドーパントをドーピングする。   In the present invention, it is preferable that doping is not performed in the initial stage of growth of the blocking layer, and p-type dopant is doped during the growth of the blocking layer.

この構造を採用した場合の作用効果については、各実施の形態において詳しく説明する。   The effect when this structure is adopted will be described in detail in each embodiment.

本発明によれば、ＩＩＩ族窒化物半導体発光素子において大電流密度時における電気−光変換効率を向上することができる。   ADVANTAGE OF THE INVENTION According to this invention, the electro-optical conversion efficiency at the time of a large current density can be improved in a group III nitride semiconductor light-emitting device.

また、そのＩＩＩ族窒化物半導体発光素子を製造するのに適した製造方法を提供することができる。   In addition, it is possible to provide a manufacturing method suitable for manufacturing the group III nitride semiconductor light emitting device.

以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または対応する部分を表わすものとする。   Embodiments of the present invention will be described below. In the drawings of the present invention, the same reference numerals denote the same or corresponding parts.

（実施の形態１）
図１に、本実施の形態に係るＩＩＩ族窒化物半導体発光素子１０の模式的な断面図を示す。このＩＩＩ族窒化物半導体発光素子は、ｃ面サファイアからなる基板１１上に、ＧａＮからなるバッファ層１２、ｎ型ＧａＮ（Ｓｉドープ、キャリア濃度１×１０18ｃｍ-3、厚さ６μｍ）からなるｎ型下地層１３、ｎ型ＧａＮ（Ｓｉドープ、キャリア濃度２×１０18ｃｍ-3、厚さ０．５μｍ）からなるｎ型コンタクト層１４、ＧａＮ（アンドープ、厚さ１８ｎｍ）からなるバリア層１５Ｂ１、１５Ｂ２、１５Ｂ３、１５Ｂ４、１５Ｂ５、１５Ｂ６とＩｎ0.25Ｇａ0.75Ｎ（アンドープ、厚さ２ｎｍ）からなる量子井戸層１５Ｗ１、１５Ｗ２、１５Ｗ３、１５Ｗ４、１５Ｗ５、１５Ｗ６を６層交互に積層した活性領域１５、ｐ型Ａｌ0.15Ｇａ0.85Ｎ（Ｍｇドープ、キャリア濃度２×１０17ｃｍ-3、厚さ３０ｎｍ）からなるブロッキング層１６、ｐ型ＧａＮ（Ｍｇドープ、キャリア濃度１×１０18ｃｍ-3、厚さ２００ｎｍ）からなるｐ型コンタクト層１７がこの順序で積層された層構造を有している。ｎ型コンタクト層１４の露出した表面上にはｎ側パッド電極２１が形成されており、ｐ型コンタクト層１７の表面上にはＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）からなるｐ側透明電極２２及びｐ側パッド電極２３が形成されている。ｎ側パッド電極２１及びｐ側パッド電極２３を除く素子表面全体が、酸化シリコン（厚さ２００ｎｍ）からなる透明な保護膜２４で覆われている。 (Embodiment 1)
FIG. 1 is a schematic cross-sectional view of a group III nitride semiconductor light emitting device 10 according to the present embodiment. This group III nitride semiconductor light emitting device comprises a substrate 11 made of c-plane sapphire, a buffer layer 12 made of GaN, and n-type GaN (Si-doped, carrier concentration 1 × 10 18 cm −3 , thickness 6 μm). n-type underlayer 13, n-type contact layer 14 made of n-type GaN (Si doped, carrier concentration 2 × 10 18 cm −3 , thickness 0.5 μm), barrier layer 15B1 made of GaN (undoped, thickness 18 nm) , 15B2, 15B3, 15B4, 15B5, 15B6 and active region 15 in which six quantum well layers 15W1, 15W2, 15W3, 15W4, 15W5, 15W6 made of In 0.25 Ga 0.75 N (undoped, 2 nm thick) are alternately stacked, blocking layer 16 made of p-type Al 0.15 Ga 0.85 N (Mg-doped, carrier concentration 2 × 10 17 cm −3 , thickness 30 nm), p A p-type contact layer 17 made of type GaN (Mg-doped, carrier concentration 1 × 10 18 cm −3 , thickness 200 nm) has a layer structure in which these layers are stacked in this order. An n-side pad electrode 21 is formed on the exposed surface of the n-type contact layer 14, and a p-side transparent electrode 22 made of ITO (Indium-Tin-Oxide) and p are formed on the surface of the p-type contact layer 17. A side pad electrode 23 is formed. The entire element surface excluding the n-side pad electrode 21 and the p-side pad electrode 23 is covered with a transparent protective film 24 made of silicon oxide (thickness: 200 nm).

ここで、ｎ型下地層１３、ｎ型コンタクト層１４はｎ型ＩＩＩ族窒化物半導体層であり、ｐ型コンタクト層１７はｐ型ＩＩＩ族窒化物半導体層である。アンドープとは、成長時にドーパントを意図的に入れていないことをいう。アンドープの層であっても、拡散その他の理由でドーパントが含まれることがある。   Here, the n-type underlayer 13 and the n-type contact layer 14 are n-type group III nitride semiconductor layers, and the p-type contact layer 17 is a p-type group III nitride semiconductor layer. Undoped means that a dopant is not intentionally added during growth. Even undoped layers may contain dopants for diffusion or other reasons.

図２に、本実施の形態に係るＩＩＩ族窒化物半導体発光素子の模式的な上面図を示す。素子の外形は短辺４００μｍ、長辺８００μｍの長方形である。これは一例であって、素子の外形は例えば正方形であってもよい。ｎ側パッド電極２１及びｐ側パッド電極２３はそれぞれ直径８０μｍの円形である。図２中の２つの矢印Ｉを結ぶ断面を図示したものが図１となる。   FIG. 2 is a schematic top view of the group III nitride semiconductor light emitting device according to the present embodiment. The external shape of the element is a rectangle having a short side of 400 μm and a long side of 800 μm. This is an example, and the outer shape of the element may be, for example, a square. The n-side pad electrode 21 and the p-side pad electrode 23 are each circular with a diameter of 80 μm. FIG. 1 shows a cross section connecting two arrows I in FIG.

図３はＩＩＩ族窒化物半導体発光素子１０をパッケージングしたＬＥＤ３０の断面図である。ＬＥＤ３０は、ＩＩＩ族窒化物半導体発光素子１０を表面実装型パッケージ３１にマウントし、ワイヤ３３、３４を用いてワイヤボンドを行い、透明樹脂（たとえばシリコーン樹脂）３７でＩＩＩ族窒化物半導体発光素子１０を封止したものである。ＬＥＤ１０は、ワイヤ３３、３４とそれぞれ導通している端子３５、３６に通電することにより、ピーク波長約４５０ｎｍの青色で発光する。なお、透明樹脂３７中に、Ｃｅ：ＹＡＧ黄色蛍光体３８などを分散させることも可能であり、その場合には、ＩＩＩ族窒化物半導体発光素子１０が発する青色光と黄色蛍光体が発する黄色光が混ざり合って、白色あるいは電球色の発光が得られる。   FIG. 3 is a cross-sectional view of the LED 30 in which the group III nitride semiconductor light emitting device 10 is packaged. In the LED 30, the group III nitride semiconductor light emitting device 10 is mounted on the surface mount type package 31, wire bonding is performed using the wires 33 and 34, and the group III nitride semiconductor light emitting device 10 is formed with a transparent resin (for example, silicone resin) 37. Is sealed. The LED 10 emits blue light having a peak wavelength of about 450 nm by energizing the terminals 35 and 36 that are in conduction with the wires 33 and 34, respectively. In addition, it is also possible to disperse Ce: YAG yellow phosphor 38 and the like in the transparent resin 37. In this case, blue light emitted from the group III nitride semiconductor light emitting device 10 and yellow light emitted from the yellow phosphor. Are mixed together, and light emission of white or light bulb color is obtained.

図１に示すＩＩＩ族窒化物半導体発光素子１０の特徴は、活性領域１５の最終量子井戸層１５Ｗ６に直接ブロッキング層１６が接していることである。従来の活性領域は、最終量子井戸層１５Ｗ６とブロッキング層１６との間に、さらに最終バリア層を有していた。   The group III nitride semiconductor light emitting device 10 shown in FIG. 1 is characterized in that the blocking layer 16 is in direct contact with the final quantum well layer 15W6 in the active region 15. The conventional active region further has a final barrier layer between the final quantum well layer 15W6 and the blocking layer 16.

図４に最終バリア層１５Ｂ７を有する比較例（従来）のＩＩＩ族窒化物半導体発光素子の伝導帯（Ｅｃ）の模式図を示し、図５に本実施の形態に係るＩＩＩ族窒化物半導体発光素子１０の伝導帯（Ｅｃ）の模式図を示す。これは、一般に知られているＩＩＩ族窒化物半導体の伝導帯（Ｅｃ）と価電子帯（Ｅｖ）の関係に基づく静的なものであり、バンドの曲がりや電流注入の影響は考慮されていない。電子は各量子井戸層１５Ｗ１〜１５Ｗ６に注入されるとともに、注入されなかった電子はブロッキング層１６によって戻される（ブロックされる）。この場合、最終バリア層１５Ｂ７の有無は本質的な影響を与えないように見える。   FIG. 4 shows a schematic diagram of the conduction band (Ec) of the group III nitride semiconductor light emitting device of the comparative example (conventional) having the final barrier layer 15B7, and FIG. 5 shows the group III nitride semiconductor light emitting device according to the present embodiment. A schematic diagram of 10 conduction bands (Ec) is shown. This is a static one based on the relationship between the conduction band (Ec) and the valence band (Ev) of a generally known group III nitride semiconductor, and the influence of the bending of the band and current injection is not considered. . Electrons are injected into the quantum well layers 15W1 to 15W6, and electrons that are not injected are returned (blocked) by the blocking layer 16. In this case, the presence or absence of the final barrier layer 15B7 does not appear to have an essential effect.

本発明者らは、電流注入時におけるバンドの曲がりを考慮した伝導帯（Ｅｃ）の詳細な状況についてシミュレーションを行った。その際、ＩＩＩ族窒化物半導体に特有のピエゾ電気効果を考慮した。まず比較例において電流を注入した場合の伝導帯（Ｅｃ）及び価電子帯（Ｅｖ）をシミュレーションした。これを図６に示す。横軸はシミュレーション基準面からの距離、縦軸はＥｃ、Ｅｖのエネルギーである。ＥｃとＥｖの差がエネルギーバンドギャップ（簡単にバンドギャップと記す）である。最終バリア層１５Ｂ７とブロッキング層１６の界面に大きな窪みＰが見られる。ここに電子が蓄積（ビルドアップ）し、非発光再結合が生じることが想定される。また、この窪みＰがあることに伴い、ブロッキング層１６のエネルギー高さＱ（縦軸におけるエネルギー＝−１ｅＶとの差として表示）が低くなる。   The inventors performed a simulation on the detailed state of the conduction band (Ec) in consideration of the bending of the band during current injection. At that time, the piezoelectric effect peculiar to the group III nitride semiconductor was taken into consideration. First, in the comparative example, a conduction band (Ec) and a valence band (Ev) when a current was injected were simulated. This is shown in FIG. The horizontal axis is the distance from the simulation reference plane, and the vertical axis is the energy of Ec and Ev. The difference between Ec and Ev is the energy band gap (simply referred to as the band gap). A large depression P is seen at the interface between the final barrier layer 15B7 and the blocking layer 16. It is assumed that electrons accumulate (build up) here and non-radiative recombination occurs. In addition, with the presence of the depression P, the energy height Q of the blocking layer 16 (displayed as a difference from energy on the vertical axis = −1 eV) is lowered.

そこで、最終バリア層のない本実施の形態における電流注入時の伝導帯（Ｅｃ）及び価電子帯（Ｅｖ）をシミュレーションした。これを図７に示す。図６の最終バリア層１５Ｂ７とブロッキング層１６の間に生じていた窪みＰがなくなり、電子がこの領域で非発光再結合することを防止することができる。また、ブロッキング層１６のエネルギー高さＲ（縦軸におけるエネルギー＝−１ｅＶとの差として表示）が、対応する図６のＱに比べて高くなる。そのため、電子のｐ型コンタクト層１７へのオーバーフローを抑制する効果が高まる。   Therefore, the conduction band (Ec) and valence band (Ev) at the time of current injection in the present embodiment without the final barrier layer were simulated. This is shown in FIG. The indentation P generated between the final barrier layer 15B7 and the blocking layer 16 in FIG. 6 is eliminated, and it is possible to prevent electrons from recombining without emitting light in this region. In addition, the energy height R of the blocking layer 16 (shown as a difference from energy on the vertical axis = -1 eV) is higher than the corresponding Q in FIG. Therefore, the effect of suppressing the overflow of electrons to the p-type contact layer 17 is enhanced.

図８に、最終バリア層１５Ｂ７を有する比較例のＩＩＩ族窒化物半導体発光素子と本実施の形態のＩＩＩ族窒化物半導体発光素子の電流密度−内部量子効率のシミュレーション結果を示す。両者とも、電流密度が１０Ａ／ｃｍ2までは単調に内部量子効率が向上しているが、これは、低電流密度においては非発光再結合が支配的であるためと考えられる。一方大電流密度領域（３０Ａ／ｃｍ2以上、例えば１００Ａ／ｃｍ2）では、本実施の形態の方が内部量子効率が高く、大電流密度用として優れているという結果であった。 FIG. 8 shows a simulation result of current density-internal quantum efficiency of the Group III nitride semiconductor light emitting device of the comparative example having the final barrier layer 15B7 and the Group III nitride semiconductor light emitting device of the present embodiment. In both cases, the internal quantum efficiency is monotonously improved until the current density reaches 10 A / cm 2 , which is considered to be because non-radiative recombination is dominant at low current density. On the other hand, in the large current density region (30 A / cm 2 or more, for example, 100 A / cm 2 ), the present embodiment has a higher internal quantum efficiency and is excellent for large current density.

このように、ＩＩＩ族窒化物半導体発光素子１０において、量子井戸層の上部において歪の影響による電子のビルドアップを抑制し、大電流密度領域での内部量子効率を向上することができる。比較例のＩＩＩ族窒化物半導体発光素子に比べて大電流を流すことができるため、より多くの光を取り出すことができる。そのため液晶表示装置のバックライトや照明装置に複数のＩＩＩ族窒化物半導体発光素子を用いる場合、その個数を減らすことができ、低コスト化を図ることができる。従来のＩＩＩ族窒化物半導体発光素子は蛍光灯よりもかなり高価であるという問題点があったが、このように低コスト化を図ることにより、蛍光灯をＩＩＩ族窒化物半導体発光素子に置き換えることが可能になり、省エネルギー化に貢献できる。   As described above, in the group III nitride semiconductor light emitting device 10, electron buildup due to the influence of strain can be suppressed above the quantum well layer, and the internal quantum efficiency in a large current density region can be improved. Compared with the Group III nitride semiconductor light emitting device of the comparative example, a larger current can flow, so that more light can be extracted. Therefore, when a plurality of group III nitride semiconductor light-emitting elements are used for a backlight or a lighting device of a liquid crystal display device, the number of the light-emitting devices can be reduced and the cost can be reduced. The conventional group III nitride semiconductor light-emitting device has a problem that it is considerably more expensive than the fluorescent lamp. By reducing the cost in this way, the fluorescent lamp is replaced with a group III nitride semiconductor light-emitting device. Can contribute to energy saving.

本実施の形態は、活性領域１５とブロッキング層１６との界面におけるブロッキング層１６への法線方向がｃ軸配向（六方晶結晶のｃ軸、つまり（０００１）方向である）となるように成長し、活性領域１５とブロッキング層１６の格子定数の違いに起因する歪が存在する場合に、活性領域１５の上部において電子のビルドアップを抑制する構造となっている。   In the present embodiment, growth is performed so that the normal direction to the blocking layer 16 at the interface between the active region 15 and the blocking layer 16 is c-axis orientation (the c-axis of the hexagonal crystal, that is, the (0001) direction). When there is a strain due to the difference in lattice constant between the active region 15 and the blocking layer 16, the structure is such that the build-up of electrons is suppressed above the active region 15.

（実施の形態１の製造工程）
さて、上記のように最終バリア層をなくすことが有利であることをシミュレーションによって導き出すに至ったが、この構造を具体的に実現する製造上の工夫が必要である。量子井戸層１５Ｗ１、１５Ｗ２、１５Ｗ３、１５Ｗ４、１５Ｗ５および１５Ｗ６を成長する場合、Ｉｎの昇華を防止するために、活性領域成長温度は８００℃以下、例えば７００℃とすることが好ましい。一方、ブロッキング層１６は、Ａｌを含むｐ型の層であるので、良質かつキャリア濃度の高い層とするために、本来であればブロッキング層成長温度を活性領域成長温度より１００℃以上高い（好ましくは２００℃以上、より好ましくは３００℃以上）９００℃以上、例えば９５０℃あるいは１０５０℃などとすることが好ましい。しかし、その場合、最終量子井戸層１５Ｗ６の上に直接高温でブロッキング層１６を成長すると、最終量子井戸層１５Ｗ６中のＩｎが昇華してしまうため、その表面状態が粗面化し、その悪影響がその上部に成長するブロッキング層１６、ｐ型コンタクト層１７にも及ぶ。 (Manufacturing process of Embodiment 1)
As described above, it has been derived by simulation that it is advantageous to eliminate the final barrier layer as described above. However, it is necessary to devise in manufacturing to specifically realize this structure. When the quantum well layers 15W1, 15W2, 15W3, 15W4, 15W5, and 15W6 are grown, the active region growth temperature is preferably 800 ° C. or lower, for example, 700 ° C., in order to prevent sublimation of In. On the other hand, since the blocking layer 16 is a p-type layer containing Al, the blocking layer growth temperature is normally 100 ° C. higher than the active region growth temperature (preferably in order to obtain a high quality and high carrier concentration layer). Is preferably 200 ° C. or higher, more preferably 300 ° C. or higher) and 900 ° C. or higher, for example, 950 ° C. or 1050 ° C. However, in that case, if the blocking layer 16 is grown directly on the final quantum well layer 15W6 at a high temperature, In in the final quantum well layer 15W6 is sublimated, the surface state becomes rough, and the adverse effect is It extends to the blocking layer 16 and the p-type contact layer 17 grown on top.

図９に、この問題を解決し良質な成長を実現するための成長温度プロファイル模式図の一例を示す。縦軸は成長温度Ｔｇ、横軸は各層に対応している（成長中断がある場合、成長速度の変化がある場合には時間経過とのずれがある）。ブロッキング層の第１の部分１６Ａ（低温成長部、厚さ１０ｎｍ）における最初の成長温度（第１の成長温度）Ｔｇは、活性領域成長温度（特に最終量子井戸層１５Ｗ６の成長温度）と同じ７００℃とし、ブロッキング層の第２の部分の前半（昇温成長部、厚さ１０ｎｍ）１６Ｂで昇温を行いつつ成長を続ける。一定温度に達した後、ブロッキング層の第２の部分の後半（高温成長部、厚さ１０ｎｍ）１６Ｃの成長を行った後、次の層であるｐ型コンタクト層１７を同じ温度である第２の成長温度である１０５０℃で成長する。これにより、最終量子井戸層１５Ｗ６のＩｎが昇華することなく良質かつキャリア濃度の高いブロッキング層１６を形成することができる。第１の成長温度は、活性領域成長温度に１００℃を加えた温度以下であることが好ましく、５０℃を加えた温度以下であることがより好ましい。   FIG. 9 shows an example of a schematic diagram of a growth temperature profile for solving this problem and realizing high-quality growth. The vertical axis corresponds to the growth temperature Tg, and the horizontal axis corresponds to each layer (when there is a growth interruption, when there is a change in the growth rate, there is a time lag). The first growth temperature (first growth temperature) Tg in the first portion 16A (low-temperature growth portion, thickness 10 nm) of the blocking layer is the same 700 as the active region growth temperature (particularly the growth temperature of the final quantum well layer 15W6). The growth is continued while the temperature is raised in the first half of the second portion of the blocking layer (temperature rise growth portion, thickness 10 nm) 16B. After reaching a certain temperature, the second half (high temperature growth portion, thickness 10 nm) 16C of the second portion of the blocking layer is grown, and then the p-type contact layer 17 as the next layer is heated to the second temperature at the same temperature. It grows at a growth temperature of 1050 ° C. Thereby, the blocking layer 16 having a high quality and a high carrier concentration can be formed without the sublimation of In in the final quantum well layer 15W6. The first growth temperature is preferably equal to or lower than the temperature obtained by adding 100 ° C. to the active region growth temperature, and more preferably equal to or lower than the temperature obtained by adding 50 ° C.

図１０に、この問題を解決するための成長温度プロファイルの他の一例を示す。ブロッキング層の第１の部分１６Ａにおける第１の成長温度（７００℃）は、最終量子井戸層１５Ｗ６における活性領域成長温度と同じとし、ブロッキング層１６の成長途中で原料ガスを流さないでキャリアガスだけを流す成長中断（図中ＩＮＴで示す）を行う。成長中断中に昇温を行い、一定温度である第２の成長温度（１０５０℃）に達してからブロッキング層１６の成長を再開し、高温成長部１６Ｃを成長する。次の層であるｐ型コンタクト層１７をブロッキング層１６の第２の成長温度と同じ温度で成長する。これにより、最終量子井戸層１５Ｗ６のＩｎが昇華することなく良質かつキャリア濃度の高いブロッキング層１６を形成することができる。   FIG. 10 shows another example of the growth temperature profile for solving this problem. The first growth temperature (700 ° C.) in the first portion 16A of the blocking layer is the same as the active region growth temperature in the final quantum well layer 15W6, and only the carrier gas is passed without flowing the source gas during the growth of the blocking layer 16. The growth is interrupted (indicated by INT in the figure). The temperature is raised while the growth is interrupted, and after reaching the second growth temperature (1050 ° C.) which is a constant temperature, the growth of the blocking layer 16 is resumed to grow the high temperature growth portion 16C. A p-type contact layer 17 as the next layer is grown at the same temperature as the second growth temperature of the blocking layer 16. Thereby, the blocking layer 16 having a high quality and a high carrier concentration can be formed without the sublimation of In in the final quantum well layer 15W6.

なお、ブロッキング層１６の成長初期、例えばブロッキング層の第１の部分１６Ａにおいて、Ｍｇドーピングを行わないようにし、ブロッキング層１６の第２の部分１６Ｂ、１６ＣにおいてＭｇドーピング（設定キャリア濃度２×１０17ｃｍ-3）をすることにより、成長界面近傍におけるブロッキング層１６の膜質をさらに高めることができる。 Note that Mg doping is not performed in the initial growth stage of the blocking layer 16, for example, in the first portion 16A of the blocking layer, and Mg doping (set carrier concentration 2 × 10 17 in the second portions 16B and 16C of the blocking layer 16 is performed. cm −3 ) can further improve the quality of the blocking layer 16 in the vicinity of the growth interface.

ＩＩＩ族窒化物半導体発光素子１０はたとえば以下のようにして製造することができる。   Group III nitride semiconductor light emitting device 10 can be manufactured, for example, as follows.

まず、ｃ面サファイアの基板１１を用意し、その基板１１をＭＯＣＶＤ装置の反応炉内にセットする。そして、その反応炉内に水素を流しながら基板温度を１０５０℃まで上昇させて、基板１１の表面のクリーニングを行なう。   First, a c-plane sapphire substrate 11 is prepared, and the substrate 11 is set in a reactor of a MOCVD apparatus. Then, the surface of the substrate 11 is cleaned by raising the substrate temperature to 1050 ° C. while flowing hydrogen into the reaction furnace.

次に、基板温度を５１０℃まで低下させ、キャリアガスとして水素、原料ガスとしてアンモニア及びＴＭＧ（トリメチルガリウム）を反応炉内に流して、基板１１の表面上に約２０ｎｍの厚さのＧａＮからなるバッファ層１２をＭＯＣＶＤ法により形成する。   Next, the substrate temperature is lowered to 510 ° C., hydrogen as a carrier gas, ammonia and TMG (trimethyl gallium) as a source gas are flowed into the reactor, and the surface of the substrate 11 is made of GaN having a thickness of about 20 nm. The buffer layer 12 is formed by the MOCVD method.

次いで、基板温度を１０５０℃まで上昇させて、キャリアガスとして水素、原料ガスとしてアンモニア及びＴＭＧ、ドーパントガスとしてシランを反応炉内に流して、ＳｉがドーピングされたＧａＮからなるｎ型下地層１３（キャリア濃度：１×１０18ｃｍ-3）をＭＯＣＶＤ法によりバッファ層２上に６μｍの厚さで成長する（半導体層を形成する場合に、「成長」という言葉を用いるのが一般的である。また、成長温度は基板温度とほぼ同じである。）。 Next, the substrate temperature is raised to 1050 ° C., hydrogen as a carrier gas, ammonia and TMG as source gases, and silane as a dopant gas are allowed to flow into the reaction furnace to form an n-type underlayer 13 made of Si-doped GaN ( A carrier concentration of 1 × 10 18 cm −3 is grown on the buffer layer 2 to a thickness of 6 μm by MOCVD (in general, the term “growth” is used when forming a semiconductor layer). Also, the growth temperature is almost the same as the substrate temperature.)

続いて、キャリア濃度が５×１０18ｃｍ-3となるようにＳｉをドーピングしたこと以外はｎ型下地層１３と同様にして、ＧａＮからなるｎ型コンタクト層１４をＭＯＣＶＤ法によりｎ型下地層３上に０．５μｍの厚さで成長する。 Subsequently, the n-type contact layer 14 made of GaN is formed by the MOCVD method in the same manner as the n-type underlayer 13 except that Si is doped so that the carrier concentration becomes 5 × 10 18 cm −3. 3 is grown to a thickness of 0.5 μm.

次に、基板温度を７００℃にし、キャリアガスとして水素、原料ガスとしてアンモニア、ＴＭＧ及びＴＭＩ（トリメチルインジウム）を反応炉内に流して、ｎ型コンタクト層１４上に２．５ｎｍの厚さのＩｎ0.25Ｇａ0.75Ｎ及び１８ｎｍの厚さのＧａＮをそれぞれ交互に６周期成長させ、活性領域１５（１５Ｂ１〜１５Ｗ６）をＭＯＣＶＤ法により成長する（活性領域成長工程）。なお、活性領域１５の成長時において、ＧａＮを成長させる際にはＴＭＩを反応炉内に流していない。 Next, the substrate temperature is set to 700 ° C., hydrogen as a carrier gas, ammonia, TMG, and TMI (trimethylindium) as a source gas are flowed into the reaction furnace, and an In layer having a thickness of 2.5 nm is formed on the n-type contact layer 14. 0.25 Ga 0.75 N and GaN with a thickness of 18 nm are alternately grown for 6 periods, and the active region 15 (15B1 to 15W6) is grown by the MOCVD method (active region growth step). During the growth of the active region 15, TMI is not flowed into the reactor when GaN is grown.

次いで、基板温度７００℃のままで（第１の成長温度）、キャリアガスとして水素、原料ガスとしてアンモニア、ＴＭＧ及びＴＭＡ（トリメチルアルミニウム）、ドーパントガスとしてＣＰ2Ｍｇ（シクロペンタジエニルマグネシウム）を反応炉内に流して、ｐ型キャリア濃度が２×１０17ｃｍ-3となるようにＭｇがドーピングされたＡｌ0.15Ｇａ0.85Ｎからなるブロッキング層の低温成長部（１６Ａ）をＭＯＣＶＤ法により量子井戸層１５Ｗ６上に約１０ｎｍの厚さで成長する。 Next, with the substrate temperature kept at 700 ° C. (first growth temperature), hydrogen is used as a carrier gas, ammonia, TMG and TMA (trimethylaluminum) are used as source gases, and CP 2 Mg (cyclopentadienylmagnesium) is used as a dopant gas. Flowing into the furnace, the low temperature growth part (16A) of the blocking layer made of Al 0.15 Ga 0.85 N doped with Mg so that the p-type carrier concentration becomes 2 × 10 17 cm −3 is formed by the MOCVD method. Grows on 15W6 with a thickness of about 10 nm.

次いで、基板温度を７００℃から１０５０℃に昇温させつつ、ｐ型キャリア濃度が２×１０17ｃｍ-3となるようにＭｇがドーピングされたブロッキング層の昇温成長部（１６Ｂ）をＭＯＣＶＤ法により約１０ｎｍの厚さで成長する。 Next, the temperature rising growth part (16B) of the blocking layer doped with Mg so that the p-type carrier concentration becomes 2 × 10 17 cm −3 while raising the substrate temperature from 700 ° C. to 1050 ° C. is formed by MOCVD. To grow to a thickness of about 10 nm.

次いで、基板温度１０５０℃で（第２の成長温度）、ｐ型キャリア濃度が２×１０17ｃｍ-3となるようにＭｇがドーピングされたブロッキング層の高温成長部（１６Ｃ）をＭＯＣＶＤ法により約１０ｎｍの厚さで成長する。 Next, at a substrate temperature of 1050 ° C. (second growth temperature), the high-temperature growth portion (16C) of the blocking layer doped with Mg so that the p-type carrier concentration becomes 2 × 10 17 cm −3 is formed by MOCVD. Grows with a thickness of 10 nm.

次に、基板温度を１０５０℃に保持し、キャリアガスとして水素、原料ガスとしてアンモニア及びＴＭＧ、ドーパントガスとしてＣＰ２Ｍｇを反応炉内に流して、ｐ型キャリア濃度が１×１０18ｃｍ-3となるようにＭｇがドーピングされたＧａＮからなるｐ型コンタクト層１７を０．２μｍの厚さで成長する。 Next, the substrate temperature is maintained at 1050 ° C., hydrogen as the carrier gas, ammonia and TMG as the source gas, and CP2Mg as the dopant gas are flown into the reactor, so that the p-type carrier concentration becomes 1 × 10 18 cm −3. Thus, a p-type contact layer 17 made of GaN doped with Mg is grown to a thickness of 0.2 μm.

次に、キャリアガスとして窒素を反応炉内に流した状態で、徐々に基板温度を低下させる。   Next, the substrate temperature is gradually lowered while nitrogen is allowed to flow into the reaction furnace as the carrier gas.

そして、上記のＭＯＣＶＤ工程を終えたウエハを反応炉から取り出し、そのウエハのｐ型コンタクト層１７の表面上に所定の形状にパターニングされたマスクを形成する。そして、ＲＩＥ（反応性イオンエッチング）法によりエッチングを行い、ｎ型コンタクト層１４の表面の一部を露出させる。そして、ｐ型コンタクト層１７の表面にＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）からなるｐ側透明電極２２及びｐ側パッド電極２３を形成し、ｎ型コンタクト層１４の表面にｎ側パッド電極２１を形成する。ここで、ｎ側パッド電極２１及びｐ側パッド電極２３は、ｎ型コンタクト層１４及びｐ側透明電極２２の表面上にそれぞれＴｉ層及びＡｌ層を順次積層することによって同時に形成することができる。その後、ウエハをダイシング法によりチップ状に分割して、上面図が図２に示す構成を有するＩＩＩ族窒化物半導体発光素子１０を作製することができる。   Then, the wafer after the MOCVD process is taken out from the reaction furnace, and a mask patterned in a predetermined shape is formed on the surface of the p-type contact layer 17 of the wafer. Then, etching is performed by RIE (reactive ion etching) to expose part of the surface of the n-type contact layer 14. Then, a p-side transparent electrode 22 and a p-side pad electrode 23 made of ITO (Indium-Tin-Oxide) are formed on the surface of the p-type contact layer 17, and an n-side pad electrode 21 is formed on the surface of the n-type contact layer 14. To do. Here, the n-side pad electrode 21 and the p-side pad electrode 23 can be simultaneously formed by sequentially laminating a Ti layer and an Al layer on the surfaces of the n-type contact layer 14 and the p-side transparent electrode 22, respectively. Thereafter, the wafer is divided into chips by a dicing method, and the group III nitride semiconductor light-emitting element 10 having a configuration whose top view is shown in FIG. 2 can be manufactured.

（実施の形態１の変形例）
本実施の形態において、量子井戸層１５Ｗの数は６以外であってもよく、１以上から１０以下程度であることが好ましい。ＩｎxＧａ1-xＮ量子井戸層１５ＷのＩｎ組成比ｘを０．２５以外の値にすることにより、発光波長を変えることができ、それにより、例えば紫外から緑色の発光を実現できる。また量子井戸層１５Ｗに例えばＺｎなどのドーパントをドーピングすることによっても、ＩｎxＧａ1-xＮのバンド端発光より長波長の発光、例えば緑色、黄色、赤色の発光を得ることができる。 (Modification of Embodiment 1)
In the present embodiment, the number of quantum well layers 15W may be other than six, and is preferably about 1 to 10 or less. By setting the In composition ratio x of the In x Ga 1-x N quantum well layer 15W to a value other than 0.25, the emission wavelength can be changed, thereby realizing, for example, ultraviolet to green light emission. Further, by doping the quantum well layer 15W with a dopant such as Zn, it is possible to obtain light emission having a longer wavelength than the band edge emission of In x Ga 1 -xN, for example, green, yellow, and red light emission.

バリア層１５Ｂの厚さは、各量子井戸層１５Ｗに電子・ホールが好適に注入されるように、１ｎｍ以上３０ｎｍ以下であることが好ましい。バリア層１５Ｂの組成比は、ＧａＮ以外にも、量子井戸層１５ＷよりもＩｎ組成比が少ないように若干Ｉｎを加えたＩｎaＧａ1-aＮ（ａは量子井戸層１５Ｗのｘよりも小さい）であってもよい。 The thickness of the barrier layer 15B is preferably 1 nm or more and 30 nm or less so that electrons and holes are preferably injected into each quantum well layer 15W. In addition to GaN, the composition ratio of the barrier layer 15B is In a Ga 1-a N (a is smaller than x of the quantum well layer 15W) with some In added so that the In composition ratio is smaller than that of the quantum well layer 15W. ).

ブロッキング層１６の層厚は、歪が緩和する臨界膜厚以下とすることにより、結晶欠陥の発生及びその量子井戸層への伝播を防ぐことができるため好ましい。具体的には、Ａｌ組成比が０．２の場合にｌ８０ｎｍ以下であることが好ましい。またブロッキング層１６に高濃度のｐ型ドーピングを行うことが難しいことを考慮すると、ブロッキング効果を有する範囲内で十分薄いことが好ましく、具体的には１０ｎｍ以上５０ｎｍ以下であることがより好ましい。   The layer thickness of the blocking layer 16 is preferably set to a critical film thickness or less that relaxes strain, because generation of crystal defects and propagation to the quantum well layer can be prevented. Specifically, it is preferably 80 nm or less when the Al composition ratio is 0.2. Considering that it is difficult to perform high-concentration p-type doping on the blocking layer 16, it is preferably sufficiently thin within the range having a blocking effect, and more preferably 10 nm or more and 50 nm or less.

ブロッキング層１６の組成は、本実施の形態で用いたＡｌＧａＮ以外に、Ｉｎを含むＡｌＧａＩｎＮとしてもよい。同じバンドギャップのブロッキング層であっても、Ｉｎの組成比を増やすことにより、ＧａＮに対する歪の量が低減されるため、隣接する膜中に生じる歪量及びそれに伴って生じるピエゾ電気効果、ピエゾ電気効果によって生じる電子のビルドアップを抑制することができると考えられる。   The composition of the blocking layer 16 may be AlGaInN containing In other than AlGaN used in the present embodiment. Even in the blocking layer of the same band gap, the amount of strain with respect to GaN is reduced by increasing the In composition ratio. Therefore, the amount of strain generated in the adjacent film and the accompanying piezoelectric effect and piezoelectricity. It is considered that the build-up of electrons caused by the effect can be suppressed.

ｎ型コンタクト層１４は、ＧａＮ以外にもたとえばＡｌＧａＮであってもよい。
ｐ型コンタクト層１７は、ＧａＮ以外にもたとえばＡｌＧａＮであってもよい。 The n-type contact layer 14 may be, for example, AlGaN other than GaN.
The p-type contact layer 17 may be, for example, AlGaN other than GaN.

基板としては、ｃ面サファイア基板１１を用いたが、ｃ面よりもわずかに（０．１〜０．５゜）傾斜させた基板を用いることにより、より均一な成長が実現できるため好ましい。ａ面サファイア基板を用いても良い。ＳｉＣ基板を用いても良い。基板としては平坦基板を用いることもできるが、数μｍ程度の周期・深さの凹凸形状を有する基板を用いても良く、その方が結晶品質及び／又は光取り出し効率を向上させることができるため好適である。成長時に用いた基板を除去し、成長層の上又は下に機械的サポート機能を有する基板を貼り付けても良く、そのような基板はサファイアなどの誘電体、ＳｉＣなどの半導体、Ｎｉなどの金属であってもよい。なお、基板としてｎ型ＧａＮ基板を用いることが特に好ましく、その場合は基板を除去することなく基板の裏面にｎ側電極を形成することができ好適である。   The c-plane sapphire substrate 11 is used as the substrate, but it is preferable to use a substrate inclined slightly (0.1 to 0.5 °) from the c-plane because more uniform growth can be realized. An a-plane sapphire substrate may be used. A SiC substrate may be used. A flat substrate can be used as the substrate, but a substrate having an uneven shape with a period and depth of about several μm may be used, which can improve crystal quality and / or light extraction efficiency. Is preferred. The substrate used at the time of growth may be removed, and a substrate having a mechanical support function may be attached above or below the growth layer. Such a substrate may be a dielectric such as sapphire, a semiconductor such as SiC, or a metal such as Ni. It may be. Note that it is particularly preferable to use an n-type GaN substrate as the substrate. In that case, an n-side electrode can be formed on the back surface of the substrate without removing the substrate.

ＩＩＩ族窒化物半導体発光素子１０と組み合わせて用いる蛍光体としては、黄色蛍光体であるＢＯＳＥ（Ｂａ、Ｓｒ、Ｏ、Ｅｕ）、α−サイアロン（Ｓｉ、Ａｌ、Ｏ、Ｎ、Ｅｕ）などであってもよい。また、黄色蛍光体の代わりに緑色蛍光体と赤色蛍光体を混ぜて用いても良い。緑色蛍光体としてはβ−サイアロン（Ｓｉ、Ａｌ、Ｏ、Ｎ、Ｅｕ）、赤色蛍光体としてはＣａＡｌＳｉＮ3：Ｅｕなどが好ましい。これらの無機蛍光体の他に、有機蛍光体、例えばペリレン系化合物を用いてもよい。 Examples of phosphors used in combination with the group III nitride semiconductor light emitting device 10 include yellow phosphors such as BOSE (Ba, Sr, O, Eu) and α-sialon (Si, Al, O, N, Eu). May be. Further, a green phosphor and a red phosphor may be mixed and used instead of the yellow phosphor. Β-sialon (Si, Al, O, N, Eu) is preferable as the green phosphor, and CaAlSiN 3 : Eu is preferable as the red phosphor. In addition to these inorganic phosphors, organic phosphors such as perylene compounds may be used.

本実施の形態に示したＩＩＩ族窒化物半導体発光素子１０はいわゆるＬＥＤであるが、多重量子井戸構造を有するＩＩＩ族窒化物半導体レーザについても本実施の形態に示した「最終バリア層を用いない」構成を適用することができる。   The group III nitride semiconductor light-emitting element 10 shown in the present embodiment is a so-called LED, but the group III nitride semiconductor laser having a multiple quantum well structure is also used with the “not using the final barrier layer” shown in this embodiment. The configuration can be applied.

（実施の形態２）
本実施の形態は、実施の形態１におけるブロッキング層１６を、Ａｌ組成比の異なる２つのブロッキング層（第１の部分５６Ａと第２の部分５６Ｂ）に置き換えている。 (Embodiment 2)
In the present embodiment, the blocking layer 16 in the first embodiment is replaced with two blocking layers (a first portion 56A and a second portion 56B) having different Al composition ratios.

図１１（ａ）に、本実施の形態における伝導帯（Ｅｃ）の構成模式図（図５と対応するもの）を示す。ブロッキング層の第１の部分５６ＡはアンドープＡｌ0.08Ｇａ0.92Ｎからなり、層厚１０ｎｍである。ブロッキング層の第２の部分５６ＢはＭｇドープｐ型Ａｌ0.22Ｇａ0.78Ｎからなり、層厚２０ｎｍである。その他の層については実施の形態１と同じであるため同一の符号を付す。 FIG. 11A shows a schematic diagram of the conduction band (Ec) in this embodiment (corresponding to FIG. 5). The first portion 56A of the blocking layer is made of undoped Al 0.08 Ga 0.92 N and has a layer thickness of 10 nm. The second portion 56B of the blocking layer is made of Mg-doped p-type Al 0.22 Ga 0.78 N and has a layer thickness of 20 nm. Since the other layers are the same as those in the first embodiment, the same reference numerals are given.

図１１（ｂ）及び図１１（ｃ）に、本実施の形態における成長条件の一例を示す（図１１（ｂ）は成長温度の昇降、図１１（ｃ）はＭｇドーピング量の増減を示している）。   FIG. 11B and FIG. 11C show an example of the growth conditions in this embodiment (FIG. 11B shows the increase and decrease of the growth temperature, and FIG. 11C shows the increase and decrease of the Mg doping amount. )

ｎ型下地層１３、ｎ型コンタクト層１４を、Ｓｉドーパントを流しながら基板温度を１０５０℃として成長する。   The n-type underlayer 13 and the n-type contact layer 14 are grown at a substrate temperature of 1050 ° C. while flowing Si dopant.

基板温度を７００℃まで降温した後、活性領域の各層１５Ｂ１から１５Ｗ６を７００℃（活性領域成長温度）で成長し、引き続いてブロッキング層の第１の部分５６Ａを７００℃（第１の成長温度）で成長する。   After the substrate temperature is lowered to 700 ° C., each of the active region layers 15B1 to 15W6 is grown at 700 ° C. (active region growth temperature), and then the first portion 56A of the blocking layer is 700 ° C. (first growth temperature). Grow in.

基板温度を１０５０℃まで上昇する。その後、ブロッキング層の第２の部分５６Ｂ、ｐ型コンタクト層１７をＭｇドーパントを流しながら１０５０℃（第２の成長温度）で成長する。   The substrate temperature is increased to 1050 ° C. Thereafter, the second portion 56B of the blocking layer and the p-type contact layer 17 are grown at 1050 ° C. (second growth temperature) while flowing Mg dopant.

なお、例えばブロッキング層の第１の部分５６Ａを成長する間に成長温度を７００℃から１０５０℃に昇温してもよい。また、ブロッキング層の第１の部分５６Ａを成長する間にＭｇドーパントを流していてもよい。   For example, the growth temperature may be raised from 700 ° C. to 1050 ° C. during the growth of the first portion 56A of the blocking layer. Further, the Mg dopant may be allowed to flow during the growth of the first portion 56A of the blocking layer.

（実施の形態３）
本実施の形態は、実施の形態１におけるブロッキング層１６を、組成が変化（グレーデッド）するブロッキング層のグレーデッド組成部６６Ａ及び組成が一定なブロッキング層の一定組成部６６Ｂに置き換えている。 (Embodiment 3)
In the present embodiment, the blocking layer 16 in the first embodiment is replaced with a graded composition portion 66A of the blocking layer whose composition changes (graded) and a constant composition portion 66B of the blocking layer whose composition is constant.

図１２（ａ）に、本実施の形態における伝導帯（Ｅｃ）の構成模式図（図５と対応するもの）を示す。その他の層については実施の形態１と同じであるため同一の符号を付す。   FIG. 12A shows a schematic configuration diagram (corresponding to FIG. 5) of the conduction band (Ec) in the present embodiment. Since the other layers are the same as those in the first embodiment, the same reference numerals are given.

ブロッキング層のグレーデッド組成部６６Ａについては、さらに以下の（Ａ）および（Ｂ）の２つの場合についてシミュレーションを行った。   For the graded composition portion 66A of the blocking layer, simulations were further performed for the following two cases (A) and (B).

（Ａ）ブロッキング層のグレーデッド組成部６６Ａ＝アンドープＡｌxＧａ1-xＮ（ｘ＝０ ｔｏ ０．１５、厚さ１８ｎｍ）
ブロッキング層の一定組成部６６Ｂ＝ｐ型Ａｌ0.15Ｇａ0.85Ｎ（厚さ３０ｎｍ、Ｍｇドープ、キャリア濃度２×１０17ｃｍ-3）
（Ｂ）ブロッキング層のグレーデッド組成部６６Ａ＝アンドープＡｌxＧａ1-xＮ（ｘ＝０ ｔｏ ０．１、厚さ５ｎｍ）
ブロッキング層の一定組成部６６Ｂ＝ｐ型Ａｌ0.15Ｇａ0.85Ｎ（厚さ３０ｎｍ、Ｍｇドープ、キャリア濃度２×１０17ｃｍ-3）
図１３に電流密度と内部量子効率の関係を示すシミュレーションの結果を示す。（Ａ）の場合においては、最終バリア層１６Ｂ７を有する比較例に比べて最大となる内部量子効率が向上している。なお、ブロッキング層のグレーデッド組成部６６Ａの層厚を０ｎｍにした場合が比較例であり、０ｎｍと５ｎｍとの間で臨界的な変化が生じている。また、（Ｂ）の場合においては（Ａ）の場合とほぼ同様の結果が得られた。 (A) Graded composition part 66A of blocking layer = undoped Al x Ga 1-x N (x = 0 to 0.15, thickness 18 nm)
Constant composition portion 66B of blocking layer = p-type Al 0.15 Ga 0.85 N (thickness 30 nm, Mg doped, carrier concentration 2 × 10 17 cm −3 )
(B) Graded composition part 66A of blocking layer = undoped Al x Ga 1-x N (x = 0 to 0.1, thickness 5 nm)
Constant composition portion 66B of blocking layer = p-type Al 0.15 Ga 0.85 N (thickness 30 nm, Mg doped, carrier concentration 2 × 10 17 cm −3 )
FIG. 13 shows the results of simulation showing the relationship between current density and internal quantum efficiency. In the case of (A), the maximum internal quantum efficiency is improved as compared with the comparative example having the final barrier layer 16B7. In addition, the case where the layer thickness of the graded composition portion 66A of the blocking layer is 0 nm is a comparative example, and a critical change occurs between 0 nm and 5 nm. In the case of (B), almost the same result as in the case of (A) was obtained.

また、ブロッキング層のグレーデッド組成部を設けることにより、素子に電流を流した場合の動作電圧を低減することができる。この理由は、実施の形態１におけるバンドシミュレーション図である図７において、組成をグレーデッドにすることによってバンドギャップの変化がなだらかになるため、ホールの流れを妨げていたＥｖの突起部Ｎ１が低減するためであると考えられる。   Further, by providing the graded composition part of the blocking layer, the operating voltage when a current is passed through the element can be reduced. The reason for this is that in FIG. 7, which is a band simulation diagram in the first embodiment, the change in the band gap becomes gentle by making the composition graded, so that the Ev protrusion N1 that hinders the flow of holes is reduced. It is thought to be to do.

図１２（ｂ）及び（ｃ）に、本実施の形態における成長条件の一例を示す（図１２（ｂ）は成長温度の昇降、図１２（ｃ）はＭｇドーピング量の増減を示している）。   FIGS. 12B and 12C show an example of growth conditions in the present embodiment (FIG. 12B shows the increase and decrease of the growth temperature, and FIG. 12C shows the increase and decrease of the Mg doping amount). .

ｎ型下地層１３、ｎ型コンタクト層１４をＳｉドーパントを流しながら１０５０℃で成長する。   The n-type underlayer 13 and the n-type contact layer 14 are grown at 1050 ° C. while flowing Si dopant.

基板温度を７００℃まで降温した後、活性領域の各層１５Ｂ１から１５Ｗ６を７００℃（活性領域成長温度）で成長するとともに、引き続いて及びブロッキング層のグレーデッド組成部６６Ａを７００℃（第１の成長温度）で成長する。   After the substrate temperature is lowered to 700 ° C., each of the active region layers 15B1 to 15W6 is grown at 700 ° C. (active region growth temperature), and subsequently, the graded composition portion 66A of the blocking layer is 700 ° C. (first growth). Temperature).

基板温度を１０５０℃まで上昇する。その後、ブロッキング層の一定組成部６６Ｂ、ｐ型コンタクト層１７をＭｇドーパントを流しながら１０５０℃（第２の成長温度）成長する。   The substrate temperature is increased to 1050 ° C. Thereafter, the constant composition portion 66B of the blocking layer and the p-type contact layer 17 are grown at 1050 ° C. (second growth temperature) while flowing Mg dopant.

なお、例えばグレーデッド組成を有するブロッキング層のグレーデッド組成部６６Ａを成長する間に成長温度を７００℃から１０５０℃に昇温してもよい。また、ブロッキング層のグレーデッド組成部６６Ａを成長する間にＭｇドーパントを流していてもよく、図１２（ｃ）の破線に示すように徐々にＭｇドーパントの流量を増やしてもよい。   For example, the growth temperature may be raised from 700 ° C. to 1050 ° C. while the graded composition portion 66A of the blocking layer having a graded composition is grown. Further, the Mg dopant may be allowed to flow while growing the graded composition portion 66A of the blocking layer, and the flow rate of the Mg dopant may be gradually increased as shown by the broken line in FIG.

（実施の形態４）
本実施の形態は、実施の形態１におけるブロッキング層１６を、最終バリア層７５（アンドープＧａＮ、厚さ１８ｎｍ）及び組成が変化（グレーデッド）するブロッキング層のグレーデッド組成部７６、組成が一定のブロッキング層の一定組成部７７（省略可能）に置き換えている。その他の層については実施の形態１と同じであるため同一の符号を付す。 (Embodiment 4)
In the present embodiment, the blocking layer 16 in the first embodiment is divided into a final barrier layer 75 (undoped GaN, thickness 18 nm), a graded composition portion 76 of the blocking layer whose composition changes (graded), and a constant composition. It is replaced with a constant composition part 77 (can be omitted) of the blocking layer. Since the other layers are the same as those in the first embodiment, the same reference numerals are given.

本実施の形態では、ブロッキング層の組成比が徐々に変化しているため、最終バリア層７５とグレーデッドブロッキング層のグレーデッド組成部７６の間における電子の蓄積（ビルドアップ）を抑制することができる。従って、大電流密度動作に適したＩＩＩ族窒化物半導体発光素子が得られる。   In the present embodiment, since the composition ratio of the blocking layer is gradually changed, it is possible to suppress accumulation (build-up) of electrons between the final barrier layer 75 and the graded composition portion 76 of the graded blocking layer. it can. Therefore, a group III nitride semiconductor light emitting device suitable for high current density operation is obtained.

図１４（ａ）に、本実施の形態における伝導帯（Ｅｃ）の構成模式図（図５と対応するもの）を示す。その他の層については実施の形態１と同じであるため同一の符号を付す。   FIG. 14A shows a schematic configuration diagram (corresponding to FIG. 5) of the conduction band (Ec) in the present embodiment. Since the other layers are the same as those in the first embodiment, the same reference numerals are given.

以下の（Ａ）〜（Ｃ）の３つの場合についてシミュレーションを行った。
（Ａ）ブロッキング層のグレーデッド組成部７６＝ｐ型ＡｌxＧａ1-xＮ（ｘ＝０ ｔｏ ０．１５、厚さ５ｎｍ、Ｍｇドープ、キャリア濃度２×１０17ｃｍ-3）
ブロッキング層の一定組成部７７＝ｐ型Ａｌ0.15Ｇａ0.85Ｎ（厚さ２５ｎｍ、Ｍｇドープ、キャリア濃度２×１０17ｃｍ-3）
（Ｂ）ブロッキング層のグレーデッド組成部７６＝ｐ型ＡｌxＧａ1-xＮ（ｘ＝０ ｔｏ ０．１５、厚さ１５ｎｍ、Ｍｇドープ、キャリア濃度２×１０17ｃｍ-3）
ブロッキング層の一定組成部７７＝ｐ型Ａｌ0.15Ｇａ0.85Ｎ（厚さ１５ｎｍ、Ｍｇドープ、キャリア濃度２×１０17ｃｍ-3）
（Ｃ）ブロッキング層のグレーデッド組成部７６＝ｐ型ＡｌxＧａ1-xＮ（ｘ＝０ ｔｏ ０．１５、厚さ３０ｎｍ、Ｍｇドープ、キャリア濃度２×１０17ｃｍ-3）
ブロッキング層の一定組成部７７＝省略
図１５に電流密度と内部量子効率に関するシミュレーションの結果を示す。（Ａ）〜（Ｃ）のいずれの場合も１０００Ａ／ｃｍ2以上の大電流密度で内部量子効率が０．９以上という良好な結果が得られた。 Simulation was performed for the following three cases (A) to (C).
(A) Graded composition part 76 of blocking layer = p-type Al x Ga 1-x N (x = 0 to 0.15, thickness 5 nm, Mg dope, carrier concentration 2 × 10 17 cm −3 )
Constant composition part 77 of blocking layer = p-type Al 0.15 Ga 0.85 N (thickness 25 nm, Mg-doped, carrier concentration 2 × 10 17 cm −3 )
(B) Graded composition part 76 of blocking layer = p-type Al x Ga 1-x N (x = 0 to 0.15, thickness 15 nm, Mg dope, carrier concentration 2 × 10 17 cm −3 )
Blocking layer constant composition part 77 = p-type Al 0.15 Ga 0.85 N (thickness 15 nm, Mg-doped, carrier concentration 2 × 10 17 cm −3 )
(C) Graded composition part 76 of blocking layer = p-type Al x Ga 1-x N (x = 0 to 0.15, thickness 30 nm, Mg dope, carrier concentration 2 × 10 17 cm −3 )
Blocking Layer Constant Composition Portion 77 = Omitted FIG. 15 shows the results of simulation regarding current density and internal quantum efficiency. In any case of (A) to (C), good results were obtained that the internal quantum efficiency was 0.9 or more at a large current density of 1000 A / cm 2 or more.

図１６に上記（Ａ）の場合におけるエネルギーバンドシミュレーション結果を示す。比較例である図６と比べて以下の点が異なる。   FIG. 16 shows an energy band simulation result in the case (A). The following points differ from FIG. 6 which is a comparative example.

まず、最終バリア層７５があるにもかかわらず、最終バリア層７５におけるＥｃ、Ｅｖが右下がりになっておらず右上がりになっている。それに伴い図６の窪みＰに相当する部分が消失している。従って、最終バリア層７５とブロッキング層のグレーデッド組成部７６の界面近傍における電子のビルドアップが生じない。これは、ブロッキング層のグレーデッド組成部７６を設けることによって、最終バリア層７５に印加される歪量が低減し、その結果として最終バリア層７５中のピエゾ電気効果が低減するためと考えられる。   First, despite the presence of the final barrier layer 75, Ec and Ev in the final barrier layer 75 are not lowered to the right but are raised to the right. Accordingly, a portion corresponding to the depression P in FIG. 6 disappears. Therefore, electron buildup does not occur in the vicinity of the interface between the final barrier layer 75 and the graded composition portion 76 of the blocking layer. This is presumably because the amount of strain applied to the final barrier layer 75 is reduced by providing the graded composition portion 76 of the blocking layer, and as a result, the piezoelectric effect in the final barrier layer 75 is reduced.

また、最終バリア層７５とブロッキング層のグレーデッド組成部７６のＥｖが比較的平坦であり、図６のＮあるいは図７のＮ１のようなホールの流れを妨げていたＥｖの突起部が生じていない。そのためｐ型コンタクト層１７から活性領域１５へのホール注入に要する電圧、ひいてはＩＩＩ族窒化物半導体発光素子の動作電圧を０．１Ｖから０．３Ｖ程度低減することができる。   Further, the Ev of the graded composition portion 76 of the final barrier layer 75 and the blocking layer is relatively flat, and an Ev protrusion that has hindered the flow of holes, such as N in FIG. 6 or N1 in FIG. Absent. Therefore, the voltage required for hole injection from the p-type contact layer 17 into the active region 15, and thus the operating voltage of the group III nitride semiconductor light emitting device can be reduced by about 0.1V to 0.3V.

また、図１６中に示すブロッキング層のバリア高さＳも、比較例である図６のＱと比べて向上している。そのため大電流密度動作においても内部量子効率が良好である。   Moreover, the barrier height S of the blocking layer shown in FIG. 16 is also improved as compared with Q in FIG. 6 which is a comparative example. Therefore, the internal quantum efficiency is good even in a large current density operation.

図１４（ｂ）及び図１４（ｃ）に、本実施の形態における成長条件の一例を示す（図１４（ｂ）は成長温度の昇降、図１４（ｃ）はＭｇドーピング量の増減を示している）。   FIG. 14B and FIG. 14C show an example of the growth conditions in this embodiment (FIG. 14B shows the increase and decrease of the growth temperature, and FIG. 14C shows the increase and decrease of the Mg doping amount. )

ｎ型下地層１３、ｎ型コンタクト層１４をＳｉドーピングしながら１０５０℃で成長する。   The n-type underlayer 13 and the n-type contact layer 14 are grown at 1050 ° C. while being Si-doped.

基板温度を７００℃まで降温した後、活性領域１５の各層１５Ｂ１から１５Ｗ６及び最終バリア層７５を活性領域成長温度である７００℃で成長する。   After the substrate temperature is lowered to 700 ° C., the layers 15B1 to 15W6 of the active region 15 and the final barrier layer 75 are grown at an active region growth temperature of 700 ° C.

基板温度を１０５０℃まで上昇する。その後、第３の成長温度である１０５０℃で、グレーデッド組成を有するブロッキング層のグレーデッド組成部７６、一定の組成を有するブロッキング層の一定組成部７７を成長し、１０５０℃でｐ型コンタクト層１７をＭｇドーピングしながら成長する。   The substrate temperature is increased to 1050 ° C. Thereafter, a graded composition portion 76 of the blocking layer having a graded composition and a constant composition portion 77 of the blocking layer having a constant composition are grown at a third growth temperature of 1050 ° C., and the p-type contact layer is formed at 1050 ° C. 17 is grown with Mg doping.

第３の成長温度は、活性領域成長温度より１００℃以上高いことが好ましく、２００℃以上高いことがより好ましく、３００℃以上高いことがさらに好ましい。   The third growth temperature is preferably 100 ° C. or more higher than the active region growth temperature, more preferably 200 ° C. or more, and further preferably 300 ° C. or more.

なお、例えばグレーデッド組成を有するブロッキング層のグレーデッド組成部７６を成長する間に第３の成長温度を７００℃から１０５０℃に昇温してもよい。   For example, the third growth temperature may be raised from 700 ° C. to 1050 ° C. while the graded composition portion 76 of the blocking layer having a graded composition is grown.

（実施の形態５）
本実施の形態は、実施の形態１におけるブロッキング層１６を、四元混晶であるＡｌＧａＩｎＮからなるブロッキング層８６、具体的には、
（Ａ） ブロッキング層８６Ａ＝ｐ型Ａｌ0.55Ｉｎ0.3Ｇａ0.15Ｎ
（Ｂ） ブロッキング層８６Ｂ＝ｐ型Ａｌ0.35Ｉｎ0.2Ｇａ0.45Ｎ
（Ｃ） ブロッキング層８６Ｃ＝ｐ型Ａｌ0.2Ｉｎ0.1Ｇａ0.3Ｎ
の少なくとも１層に置き換えたものである。 (Embodiment 5)
In the present embodiment, the blocking layer 16 in the first embodiment is replaced with a blocking layer 86 made of AlGaInN that is a quaternary mixed crystal, specifically,
(A) Blocking layer 86A = p-type Al 0.55 In 0.3 Ga 0.15 N
(B) Blocking layer 86B = p-type Al 0.35 In 0.2 Ga 0.45 N
(C) Blocking layer 86C = p-type Al 0.2 In 0.1 Ga 0.3 N
Of at least one layer.

図１７（ａ）に、本実施の形態における伝導帯（Ｅｃ）の構成模式図（図５と対応するもの）を示す。ブロッキング層８６Ａ、８６Ｂ、８６Ｃ以外の層については実施の形態１と同じであるため同一の符号を付す。図１７（ｂ）に、本実施の形態における歪量の模式図を示す。実施の形態１のブロッキング層１６（実線）と比べて、ブロッキング層８６Ｃ（点線）の歪量が低減している。   FIG. 17A shows a schematic configuration diagram (corresponding to FIG. 5) of the conduction band (Ec) in the present embodiment. Since layers other than the blocking layers 86A, 86B, 86C are the same as those in the first embodiment, the same reference numerals are given. FIG. 17B is a schematic diagram of the strain amount in the present embodiment. Compared to the blocking layer 16 (solid line) of the first embodiment, the strain amount of the blocking layer 86C (dotted line) is reduced.

ブロッキング層８６Ａ、８６Ｂ、８６ＣをＩｎを含む組成とすることによって、量子井戸層１５Ｗ６との格子定数の差が縮まり、それによりピエゾ電気効果が低減するため、大電流密度における電子・ホールの非発光再結合が低減する。   By making the blocking layers 86A, 86B, 86C a composition containing In, the difference in lattice constant from the quantum well layer 15W6 is reduced, thereby reducing the piezoelectric effect. Therefore, non-emission of electrons and holes at a large current density Recombination is reduced.

ブロッキング層８６Ａ、８６Ｂ、８６Ｃの層厚はそれぞれ１０ｎｍ以上５０ｎｍ以下であることが好ましく、２０ｎｍ以上３０ｎｍ以下であることがより好ましい。   The layer thicknesses of the blocking layers 86A, 86B, and 86C are each preferably 10 nm or more and 50 nm or less, and more preferably 20 nm or more and 30 nm or less.

ブロッキング層８６Ａ、８６Ｂ、８６Ｃを成長する第４の成長温度は、ＩｎＧａＮ量子井戸層１５Ｗ６などの活性領域成長温度とほぼ同じ温度（本実施の形態の場合７００℃）とすることが好ましい。これは、Ｉｎを含む層においてはＩｎが昇華しやすいため、第４の成長温度を活性領域成長温度に１００℃を加えた温度以下とすることが好ましいからである。ただし、成長途中において温度を徐々に上げてもよい。   The fourth growth temperature for growing the blocking layers 86A, 86B, 86C is preferably substantially the same as the active region growth temperature of the InGaN quantum well layer 15W6 (700 ° C. in the present embodiment). This is because In is easy to sublimate in a layer containing In, it is preferable to set the fourth growth temperature to be equal to or lower than the temperature obtained by adding 100 ° C. to the active region growth temperature. However, the temperature may be gradually increased during the growth.

ブロッキング層８６Ａ、８６Ｂ、８６Ｃの形成後に、ｐ型コンタクト層１７を形成する。ｐ型コンタクト層１７はたとえば基板温度が１０５０℃の条件で成長させることができるが、例えばｐ型コンタクト層１７の成長開始直後は、ブロッキング層の成長時の基板温度と同じ７００℃として、基板温度を１０５０℃まで上げながら成長させてもよい。   After the formation of the blocking layers 86A, 86B, 86C, the p-type contact layer 17 is formed. The p-type contact layer 17 can be grown, for example, at a substrate temperature of 1050 ° C. For example, immediately after the start of the growth of the p-type contact layer 17, the substrate temperature is set to 700 ° C. which is the same as the substrate temperature at the time of growth of the blocking layer. You may make it grow, raising to 1050 degreeC.

ブロッキング層８６Ａ、８６Ｂ、８６Ｃは、その第１の部分（量子井戸層１５Ｗ６に近い部分、例えば１０ｎｍの範囲）についてはアンドープとし、第２の部分（第１の部分以外）についてはｐ型ドープとしてもよい。なお、量子井戸層１５Ｗ６への拡散の影響がなく、結晶品質が劣化しない範囲内で、なるべく高濃度のｐ型とすることによりブロッキング効果（電子がｐ型層の領域へオーバーフローすることを抑制する効果）が高まるため好ましい。   The blocking layers 86A, 86B, 86C are undoped for the first portion (portion close to the quantum well layer 15W6, for example, in the range of 10 nm), and are p-type doped for the second portion (other than the first portion). Also good. In addition, the blocking effect (suppressing the overflow of electrons to the region of the p-type layer is suppressed by making the p-type concentration as high as possible within the range in which the diffusion into the quantum well layer 15W6 is not affected and the crystal quality is not deteriorated. (Effect) is increased.

（実施の形態６）
本実施の形態は、実施の形態１におけるブロッキング層１６を、超格子ブロッキング層９６に置き換えたものである。なお、超格子とは、非常に薄い第１の層と第１の層よりバンドギャップの小さい第２の層とを交互に積層したものをいうが、本実施の形態において「非常に薄い」第１の層とは、トンネル効果によって多数キャリア（本実施の形態の場合にはホール）の隣接する層への波動関数の染み出しが生じる程度に薄いものとする。 (Embodiment 6)
In the present embodiment, the blocking layer 16 in the first embodiment is replaced with a superlattice blocking layer 96. Note that a superlattice is a layer in which a very thin first layer and a second layer having a band gap smaller than that of the first layer are alternately stacked. The first layer is thin enough to cause the wave function to ooze out to the adjacent layer of majority carriers (holes in this embodiment) by the tunnel effect.

図１８（ａ）、図１８（ｂ）、図１８（ｃ）および図１８（ｄ）に、本実施の形態における伝導帯（Ｅｃ）の構成模式図（図５と対応するもの）を示す。その他の層については実施の形態１と同じであるため同一の符号を付す。   18 (a), 18 (b), 18 (c), and 18 (d) show schematic diagrams of the conduction band (Ec) in this embodiment (corresponding to FIG. 5). Since the other layers are the same as those in the first embodiment, the same reference numerals are given.

図１８（ａ）は、最終量子井戸層１５Ｗ６の直上に、第１の層（Ａｌ0.22Ｇａ0.78Ｎ）と第２の層（ＧａＮ）とをそれぞれ１．５ｎｍ厚で交互に積層した超格子ブロッキング層９６を設けた構成となっている。 FIG. 18A shows superlattice blocking in which the first layer (Al 0.22 Ga 0.78 N) and the second layer (GaN) are alternately stacked with a thickness of 1.5 nm immediately above the final quantum well layer 15W6. The layer 96 is provided.

図１８（ｂ）は、最終量子井戸層１５Ｗ６の直上に、第１の層（Ａｌ0.08Ｇａ0.92Ｎ）と第２の層（ＧａＮ）とをそれぞれ１．５ｎｍ厚で交互に積層した超格子ブロッキング層９６Ａを設け、その上に、第１の層（Ａｌ0.22Ｇａ0.78Ｎ）と第２の層（ＧａＮ）をそれぞれ１．５ｎｍ厚で交互に積層した超格子ブロッキング層９６Ｂを設けた構成となっている。 FIG. 18B shows superlattice blocking in which the first layer (Al 0.08 Ga 0.92 N) and the second layer (GaN) are alternately stacked with a thickness of 1.5 nm immediately above the final quantum well layer 15W6. A layer 96A is provided, and a superlattice blocking layer 96B in which a first layer (Al 0.22 Ga 0.78 N) and a second layer (GaN) are alternately stacked with a thickness of 1.5 nm is provided thereon. ing.

図１８（ｃ）は、第１の層（ＡｌxＧａ1-xＮ）と第２の層（ＧａＮ）とを交互に積層した超格子ブロッキング層９６であり、第１の層（ＡｌxＧａ1-xＮ）のＡｌ組成比ｘを最終量子井戸層１５Ｗ６に近い超格子ブロッキング層９６に近い側から徐々に増加させ、上部において一定組成（ｘ＝０．２２）とした構成となっている。 FIG. 18C shows a superlattice blocking layer 96 in which first layers (Al x Ga 1-x N) and second layers (GaN) are alternately stacked, and the first layer (Al x Ga). 1-xN ) Al composition ratio x is gradually increased from the side close to the superlattice blocking layer 96 close to the final quantum well layer 15W6, and the upper portion has a constant composition (x = 0.22). .

図１８（ｄ）は、最終量子井戸層１５Ｗ６の上に最終バリア層１５Ｂ７を設け、その上に第１の層（ＡｌxＧａ1-xＮ）と第２の層（ＧａＮ）とを交互に積層した超格子ブロッキング層９６を設けたものであり、第１の層（ＡｌxＧａ1-xＮ）のＡｌ組成比ｘを最終量子井戸層１５Ｗ６に近い超格子ブロッキング層９６に近い側から徐々に増加させた構成となっている。 In FIG. 18D, a final barrier layer 15B7 is provided on the final quantum well layer 15W6, and a first layer (Al x Ga 1-x N) and a second layer (GaN) are alternately formed thereon. A laminated superlattice blocking layer 96 is provided, and the Al composition ratio x of the first layer (Al x Ga 1-x N) is gradually increased from the side close to the superlattice blocking layer 96 close to the final quantum well layer 15W6. The configuration is increased.

超格子ブロッキング層９６の第１の層は、ＡｌxＧａ1-xＮの代わりにＩｎを含むＡｌxＧａ1-x-yＩｎyＮとすることができる。これにより、ＧａＮに対する格子定数差を小さくすることができ、歪の量を抑えることができるため、歪に伴うピエゾ電気効果を低減することができる。 The first layer of the superlattice blocking layer 96 may be a Al x Ga 1-xy In y N containing In in place of Al x Ga 1-x N. Thereby, the lattice constant difference with respect to GaN can be reduced and the amount of strain can be suppressed, so that the piezoelectric effect associated with strain can be reduced.

このように、超格子ブロッキング層９６を超格子構造とすることにより、最終量子井戸層１５Ｗ６と超格子ブロッキング層９６の間におけるホールに対する障壁高さがトンネル効果によって低減する。つまり、比較例におけるバンドシミュレーション図である図６においてホールの流れを妨げていたＥｖの突起部Ｎが、超格子中に生じるトンネル効果によって透過できるようになるためと考えられる。そのため発光素子全体の動作電圧を例えば０．１Ｖから０．３Ｖ程度低減することができる。   Thus, by making the superlattice blocking layer 96 have a superlattice structure, the barrier height against holes between the final quantum well layer 15W6 and the superlattice blocking layer 96 is reduced by the tunnel effect. In other words, it is considered that the Ev protrusions N that obstructed the flow of holes in FIG. 6, which is a band simulation diagram in the comparative example, can be transmitted by the tunnel effect generated in the superlattice. Therefore, the operating voltage of the entire light emitting element can be reduced by, for example, about 0.1V to 0.3V.

超格子ブロッキング層の第１の層の厚さとしては、上記トンネル効果を得るため、０．２ｎｍ以上５ｎｍ以下であることが好ましく、特に０．５ｎｍ以上２ｎｍ以下であることが好ましい。また超格子ブロッキング層の第２の層の厚さとしては量子効果を得るため、１０ｎｍ以下であることが好ましい。なお、超格子内部においてはトンネル効果によりホールのミニバンドが形成され、超格子ブロッキング層９６全体の抵抗が低減されていることが考えられる。   The thickness of the first layer of the superlattice blocking layer is preferably 0.2 nm or more and 5 nm or less, and particularly preferably 0.5 nm or more and 2 nm or less in order to obtain the tunnel effect. The thickness of the second layer of the superlattice blocking layer is preferably 10 nm or less in order to obtain a quantum effect. It is conceivable that a hole mini-band is formed inside the superlattice due to the tunnel effect, and the resistance of the entire superlattice blocking layer 96 is reduced.

超格子ブロッキング層の層数としては、特に界面において効果があればよいため、たとえば全体で３層以上２０層（１０ペア）以下程度であればよく、１０層（５ペア）以下であってもよい。   The number of superlattice blocking layers should be particularly effective at the interface. For example, the number of superlattice blocking layers may be about 3 to 20 layers (10 pairs) or less as a whole, and may be 10 layers (5 pairs) or less. Good.

超格子ブロッキング層へのドーピングは、各層に均一にドーピングしてもよいが、活性領域近傍においてはドーピングしないことにより、活性領域への拡散の影響を低減できる。例えば図１８（ｂ）における超格子ブロッキング層９６Ａをアンドープとし、超格子ブロッキング層９６Ｂをｐ型ドーピングとすることが好ましい。   Although the superlattice blocking layer may be doped uniformly in each layer, the influence of diffusion to the active region can be reduced by not doping in the vicinity of the active region. For example, the superlattice blocking layer 96A in FIG. 18B is preferably undoped and the superlattice blocking layer 96B is preferably p-type doped.

超格子ブロッキング層の第２の層に、第１の層より多くドーピングすることもでき、その場合全体がＡｌ0.22Ｇａ0.78Ｎなどからなるブロッキング層に比べてより高いキャリア濃度（例えば２×１０18ｃｍ-3）とすることができ、好適なブロッキング効果が得られる。この場合、超格子ブロッキング層の第１の層をアンドープとすることも好適である。 The second layer of the superlattice blocking layer can be more doped than the first layer, in which case the carrier concentration (for example 2 × 10 18) is higher than that of the blocking layer made entirely of Al 0.22 Ga 0.78 N or the like. cm −3 ), and a suitable blocking effect is obtained. In this case, it is also preferable that the first layer of the superlattice blocking layer is undoped.

超格子ブロッキング層９６、９６Ａ、９６Ｂは、各実施の形態におけるブロッキング層１６、５６、６６、７６、７７、８６におけるバンドギャップを超格子ブロッキング層の第１の層のバンドギャップに置き換えたものとすることができる。   Superlattice blocking layers 96, 96A, 96B are obtained by replacing the band gap in blocking layers 16, 56, 66, 76, 77, 86 in each embodiment with the band gap of the first layer of the superlattice blocking layer. can do.

（実施の形態７）
図１９に本実施の形態に係るＩＩＩ族窒化物半導体発光素子の好ましい他の一例の模式的な断面図を示し、図２０にその模式的な上面図を示す。図２０における矢印ＸＩＸに沿った断面図が図１９に示されている。ここで、このＩＩＩ族窒化物半導体発光素子２１０は、上記の実施の形態１の基板１１を凹凸形状を有するｃ面サファイア基板２１１に置き換えている（当初表面がｃ面であった基板の表面に凹凸形状を設けている）。また、基板２１１の凹凸形状の深さｄを０．２μｍ以上２μｍ以下、周期ｗを０．５μｍ以上５μｍ以下とし、その上にバッファ層２１２、ｎ型下地層２１３及びｎ型コンタクト層２１４を成長する。ｎ型下地層２１３及びｎ型コンタクト層２１４を合わせた厚さｔを４μｍ以上８μｍ以下と十分厚くすることにより、凹凸形状上に成長することにより結晶品質の向上が図れるとともに、活性領域１５（１５以降は実施の形態１と同じ符号を付す）の下地を平坦にすることができる。 (Embodiment 7)
FIG. 19 shows a schematic cross-sectional view of another preferred example of the group III nitride semiconductor light-emitting device according to the present embodiment, and FIG. 20 shows a schematic top view thereof. A cross-sectional view along the arrow XIX in FIG. 20 is shown in FIG. Here, in the group III nitride semiconductor light emitting device 210, the substrate 11 of the first embodiment is replaced with a c-plane sapphire substrate 211 having a concavo-convex shape (on the surface of the substrate whose initial surface was a c-plane). Concavity and convexity are provided). Further, the depth d of the concavo-convex shape of the substrate 211 is 0.2 μm or more and 2 μm or less, the period w is 0.5 μm or more and 5 μm or less, and the buffer layer 212, the n-type underlayer 213 and the n-type contact layer 214 are grown thereon. To do. By making the total thickness t of the n-type underlayer 213 and the n-type contact layer 214 sufficiently thick, such as 4 μm or more and 8 μm or less, the crystal quality can be improved by growing on the concavo-convex shape, and the active region 15 (15 Thereafter, the same base as in Embodiment 1) can be made flat.

このように、表面が凹凸形状の基板２１１上に形成したＩＩＩ族窒化物半導体発光素子２１０においても、量子井戸層の上部において歪の影響による電子のビルドアップを抑制し、大電流密度領域での内部量子効率を向上することができる。   Thus, also in the group III nitride semiconductor light emitting device 210 formed on the substrate 211 having an uneven surface, the electron build-up due to the influence of strain is suppressed at the upper portion of the quantum well layer, and in the large current density region. The internal quantum efficiency can be improved.

（実施の形態８）
本実施の形態は、結晶成長後、ｐ型ＩＩＩ族窒化物半導体層側に反射率の高い金属からなる反射層を設け、その反射層を導電性の支持基板に貼り付けた上下電極構造のＩＩＩ族窒化物半導体発光素子である。図２１にその模式断面図を示し、図２２にその上面図を示す。図２２における矢印ＸＸＩに沿った断面図が図２１に示されている。 (Embodiment 8)
In the present embodiment, after crystal growth, a reflective layer made of a highly reflective metal is provided on the p-type group III nitride semiconductor layer side, and the reflective layer is attached to a conductive support substrate. This is a group nitride semiconductor light emitting device. FIG. 21 shows a schematic sectional view thereof, and FIG. 22 shows a top view thereof. A cross-sectional view taken along arrow XXI in FIG. 22 is shown in FIG.

このＩＩＩ族窒化物半導体発光素子１５０は、導電性Ｓｉからなる導電性基板１５５上に、Ｔｉ膜とＡｌ膜の積層体（Ｔｉ膜、Ａｌ膜の順に積層した積層体）からなるオーミック電極層１５６、Ａｕ膜とＡｕＳｎ膜の積層体（Ａｕ膜、ＡｕＳｎ膜の順に積層した積層体）からなる第１の接着用金属層１５７、Ａｕ膜からなる第２の接着用金属層１５４、Ｍｏ膜からなる保護層１５３、Ａｇ膜、Ｐｔ膜またはＡｌ膜からなる反射層１５２、ｐ型ＧａＮからなるｐ型コンタクト層１４７、ブロッキング層１４６、量子井戸層であるＩｎ0.25Ｇａ0.75Ｎとバリア層であるＧａＮとを同数交互に積層した活性領域１４５、ｎ型ＧａＮからなるｎ型コンタクト層１４４及びｎ型ＧａＮからなるｎ型下地層１４３がこの順序で積層された構成を有しており、ｎ型下地層１４３の表面上にはパッド電極１５８が形成されている。 This group III nitride semiconductor light emitting device 150 has an ohmic electrode layer 156 made of a laminate of a Ti film and an Al film (a laminate in which a Ti film and an Al film are laminated in this order) on a conductive substrate 155 made of conductive Si. A first adhesive metal layer 157 made of a laminate of Au film and AuSn film (a laminate in which Au film and AuSn film are laminated in this order), a second adhesive metal layer 154 made of Au film, and a Mo film Protective layer 153, reflective layer 152 made of Ag film, Pt film or Al film, p-type contact layer 147 made of p-type GaN, blocking layer 146, In 0.25 Ga 0.75 N as a quantum well layer and GaN as a barrier layer The active regions 145 having the same number of layers stacked alternately, the n-type contact layer 144 made of n-type GaN, and the n-type underlayer 143 made of n-type GaN are stacked in this order. Pad electrode 158 on the surface of the n-type base layer 143 is formed.

ここで、ｎ型下地層１４３、ｎ型コンタクト層１４４はｎ型ＩＩＩ族窒化物半導体層であり、ｐ型コンタクト層１４７はｐ型ＩＩＩ族窒化物半導体層である。   Here, the n-type underlayer 143 and the n-type contact layer 144 are n-type group III nitride semiconductor layers, and the p-type contact layer 147 is a p-type group III nitride semiconductor layer.

図２１に示す構成を有する発光素子は、たとえば以下のようにして作製することができる。まず、サファイア基板（図示せず）上に、ＭＯＣＶＤ法により、ＧａＮからなるバッファ層（図示せず）、ｎ型ＧａＮからなるｎ型下地層１４３、ｎ型ＧａＮからなるｎ型コンタクト層１４４、バリア層であるＧａＮと量子井戸層であるＩｎ0.25Ｇａ0.75Ｎとを同数交互に積層した活性領域１４５、ブロッキング層１４６（実施の形態１におけるブロッキング層１６と同じ条件で形成する）、ｐ型ＧａＮからなるｐ型コンタクト層１４７をこの順序で成長する。 The light emitting element having the configuration shown in FIG. 21 can be manufactured, for example, as follows. First, a buffer layer (not shown) made of GaN, an n-type underlayer 143 made of n-type GaN, an n-type contact layer 144 made of n-type GaN, and a barrier on a sapphire substrate (not shown) by MOCVD. An active region 145 in which GaN as a layer and In 0.25 Ga 0.75 N as a quantum well layer are alternately stacked, a blocking layer 146 (formed under the same conditions as the blocking layer 16 in the first embodiment), p-type GaN A p-type contact layer 147 is grown in this order.

次に、ｐ型コンタクト層１４７上に、蒸着法により、厚さ１５０ｎｍのＡｇ膜からなる反射層１５２、厚さ５０ｎｍのＭｏ膜からなる保護層１５３及び厚さ３μｍのＡｕ膜からなる第２の接着用金属層１５４をこの順序でＥＢ蒸着法（電子ビーム蒸着法）により形成する。   Next, on the p-type contact layer 147, a second layer made of a reflective layer 152 made of an Ag film having a thickness of 150 nm, a protective layer 153 made of an Mo film having a thickness of 50 nm, and an Au film made of 3 μm in thickness is formed by vapor deposition. The bonding metal layer 154 is formed in this order by EB vapor deposition (electron beam vapor deposition).

次に、別途用意した厚さ１２０μｍの導電性Ｓｉからなる導電性基板１５５上に、ＥＢ蒸着法により、厚さ１５ｎｍのＴｉ膜と厚さ１５０ｎｍのＡｌ膜をこの順序で積層したオーミック電極層１５６、及び、厚さ１００ｎｍのＡｕ膜と厚さ３μｍのＡｕＳｎ膜をこの順序で積層した第１の接着用金属層１５７をこの順序で形成する。   Next, an ohmic electrode layer 156 in which a Ti film having a thickness of 15 nm and an Al film having a thickness of 150 nm are stacked in this order on a separately prepared conductive substrate 155 made of conductive Si having a thickness of 120 μm by EB vapor deposition. Then, a first bonding metal layer 157 in which an Au film having a thickness of 100 nm and an AuSn film having a thickness of 3 μm are stacked in this order is formed in this order.

そして、第２の接着用金属層１５４と第１の接着用金属層１５７とを共晶接合法により接合する。なお、共晶接合時の温度はたとえば２９０℃とすることができる。   Then, the second bonding metal layer 154 and the first bonding metal layer 157 are bonded by a eutectic bonding method. The temperature during eutectic bonding can be set at 290 ° C., for example.

続いて、サファイア基板及びバッファ層を除去する。たとえば、ＹＡＧ（イットリウムアルミニウムガーネット）−ＴＨＧ（第３高調波）レーザ光（波長：３５５ｎｍ）を鏡面研磨したサファイア基板の裏面側から照射し、サファイア基板上に形成されたバッファ層とｎ型下地層１４３との界面部分を熱分解することにより行なうことができる。   Subsequently, the sapphire substrate and the buffer layer are removed. For example, YAG (yttrium aluminum garnet) -THG (third harmonic) laser light (wavelength: 355 nm) is irradiated from the back side of a mirror-polished sapphire substrate, and a buffer layer and an n-type underlayer formed on the sapphire substrate It can be performed by thermally decomposing the interface part with 143.

その後、露出したｎ型下地層１４３の表面にパッド電極１５８を形成し、パッド電極１５８の形成後のウエハをチップ状に分割することによって、ＩＩＩ族窒化物半導体発光素子１５０が得られる。なお、ＩＩＩ族窒化物半導体発光素子１５０においては、ｎ型下地層１４３とパッド電極１５８とのコンタクト抵抗を下げるため、ｎ型下地層１４３のキャリア濃度をたとえば５×１０18ｃｍ-3とすることができる。ＩＩＩ族窒化物半導体発光素子１５０においては、反射層１５２を設置しているため、良好な光取り出し効率が得られる。 Thereafter, a pad electrode 158 is formed on the exposed surface of the n-type underlayer 143, and the wafer on which the pad electrode 158 has been formed is divided into chips, whereby the group III nitride semiconductor light emitting device 150 is obtained. In group III nitride semiconductor light emitting device 150, the carrier concentration of n-type underlayer 143 is set to, for example, 5 × 10 18 cm −3 in order to reduce the contact resistance between n-type underlayer 143 and pad electrode 158. Can do. In the group III nitride semiconductor light emitting device 150, since the reflective layer 152 is provided, good light extraction efficiency can be obtained.

このように、成長時に用いた基板を除去した構造のＩＩＩ族窒化物半導体発光素子１５０においても、量子井戸層の上部において歪の影響による電子のビルドアップを抑制し、大電流密度領域での内部量子効率を向上することができる。これは、サファイア基板を除去した場合においても、ブロッキング層１４６は活性領域１４５との界面からの法線方向がｃ軸配向（六方晶結晶のｃ軸、つまり（０００１）方向である）となるように成長し、格子定数の差に伴う歪とピエゾ電気効果が存在しているためである。   Thus, also in the group III nitride semiconductor light emitting device 150 having a structure in which the substrate used for growth is removed, the build-up of electrons due to the influence of strain is suppressed above the quantum well layer, and the internal structure in the large current density region is suppressed. The quantum efficiency can be improved. This is because even when the sapphire substrate is removed, the normal direction from the interface with the active region 145 of the blocking layer 146 is c-axis oriented (the c-axis of the hexagonal crystal, that is, the (0001) direction). This is because of the strain and piezoelectric effect associated with the difference in lattice constant.

本実施の形態においては、実施の形態１で用いたＩＩＩ族窒化物半導体層を形成したウエハを用いたが、他の実施の形態で用いたｃ軸配向のＩＩＩ族窒化物半導体層を用いてもよい。   In the present embodiment, the wafer on which the group III nitride semiconductor layer used in the first embodiment is formed is used. However, the c-axis oriented group III nitride semiconductor layer used in the other embodiments is used. Also good.

今回開示された実施の形態及び実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。   It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

実施の形態１におけるＩＩＩ族窒化物半導体発光素子の断面図である。3 is a cross-sectional view of the group III nitride semiconductor light-emitting device in the first embodiment. FIG. 実施の形態１におけるＩＩＩ族窒化物半導体発光素子の上面図である。3 is a top view of the group III nitride semiconductor light-emitting device in the first embodiment. FIG. 実施の形態１におけるＬＥＤの断面図である。FIG. 3 is a cross-sectional view of the LED in the first embodiment. 比較例のＩＩＩ族窒化物半導体発光素子の伝導帯（Ｅｃ）の模式図である。It is a schematic diagram of the conduction band (Ec) of the group III nitride semiconductor light emitting element of a comparative example. 実施の形態１におけるＩＩＩ族窒化物半導体発光素子の伝導帯（Ｅｃ）の模式図である。FIG. 3 is a schematic diagram of a conduction band (Ec) of a group III nitride semiconductor light emitting device in the first embodiment. 比較例のＩＩＩ族窒化物半導体発光素子のエネルギーバンドシミュレーション図である。It is an energy band simulation figure of the group III nitride semiconductor light emitting element of a comparative example. 実施の形態１におけるＩＩＩ族窒化物半導体発光素子のエネルギーバンドシミュレーション図である。3 is an energy band simulation diagram of the group III nitride semiconductor light-emitting device in the first embodiment. FIG. 比較例のＩＩＩ族窒化物半導体発光素子と実施の形態１のＩＩＩ族窒化物半導体発光素子の電流密度−内部量子効率のシミュレーション結果である。It is a simulation result of the current density-internal quantum efficiency of the group III nitride semiconductor light emitting device of the comparative example and the group III nitride semiconductor light emitting device of the first embodiment. 実施の形態１におけるＩＩＩ族窒化物半導体発光素子の成長温度プロファイルの一例を示す模式図である。FIG. 3 is a schematic diagram showing an example of a growth temperature profile of a group III nitride semiconductor light emitting device in the first embodiment. 実施の形態１におけるＩＩＩ族窒化物半導体発光素子の成長温度プロファイルの他の一例を示す模式図である。FIG. 6 is a schematic diagram showing another example of the growth temperature profile of the group III nitride semiconductor light emitting device in the first embodiment. （ａ）は実施の形態２におけるＩＩＩ族窒化物半導体発光素子の伝導帯（Ｅｃ）の模式図であり、（ｂ）は実施の形態２におけるＩＩＩ族窒化物半導体発光素子の成長温度プロファイルの一例であり、（ｃ）実施の形態２におけるＩＩＩ族窒化物半導体発光素子のＭｇドーピング量プロファイルの一例である。(A) is a schematic diagram of the conduction band (Ec) of the group III nitride semiconductor light-emitting device in Embodiment 2, and (b) is an example of the growth temperature profile of the group III nitride semiconductor light-emitting device in Embodiment 2. (C) is an example of the Mg doping amount profile of the group III nitride semiconductor light emitting device in the second embodiment. （ａ）は実施の形態３におけるＩＩＩ族窒化物半導体発光素子の伝導帯（Ｅｃ）の模式図であり、（ｂ）は実施の形態３におけるＩＩＩ族窒化物半導体発光素子の成長温度プロファイルの一例であり、（ｃ）実施の形態３におけるＩＩＩ族窒化物半導体発光素子のＭｇドーピング量プロファイルの一例である。(A) is a schematic diagram of the conduction band (Ec) of the group III nitride semiconductor light-emitting device in Embodiment 3, and (b) is an example of the growth temperature profile of the group III nitride semiconductor light-emitting device in Embodiment 3. (C) is an example of the Mg doping amount profile of the group III nitride semiconductor light emitting device in the third embodiment. 実施の形態３におけるＩＩＩ族窒化物半導体発光素子の電流密度−内部量子効率のシミュレーション結果である。It is a simulation result of the current density-internal quantum efficiency of the group III nitride semiconductor light-emitting device in the third embodiment. （ａ）は実施の形態４におけるＩＩＩ族窒化物半導体発光素子の伝導帯（Ｅｃ）の模式図であり、（ｂ）は実施の形態４におけるＩＩＩ族窒化物半導体発光素子の成長温度プロファイルの一例であり、（ｃ）実施の形態４におけるＩＩＩ族窒化物半導体発光素子のＭｇドーピング量プロファイルの一例である。(A) is a schematic diagram of the conduction band (Ec) of the group III nitride semiconductor light emitting device in the fourth embodiment, and (b) is an example of the growth temperature profile of the group III nitride semiconductor light emitting device in the fourth embodiment. (C) is an example of the Mg doping amount profile of the group III nitride semiconductor light emitting device in the fourth embodiment. 実施の形態４におけるＩＩＩ族窒化物半導体発光素子の電流密度−内部量子効率のシミュレーション結果である。It is a simulation result of the current density-internal quantum efficiency of the group III nitride semiconductor light-emitting device in the fourth embodiment. 実施の形態４におけるＩＩＩ族窒化物半導体発光素子のエネルギーバンドシミュレーション図である。FIG. 10 is an energy band simulation diagram of the group III nitride semiconductor light-emitting device in the fourth embodiment. （ａ）は実施の形態５におけるＩＩＩ族窒化物半導体発光素子の伝導帯（Ｅｃ）の模式図であり、（ｂ）は実施の形態５におけるＩＩＩ族窒化物半導体発光素子の歪量プロファイルである。(A) is a schematic diagram of the conduction band (Ec) of the group III nitride semiconductor light emitting device in the fifth embodiment, and (b) is a strain amount profile of the group III nitride semiconductor light emitting device in the fifth embodiment. . （ａ）〜（ｄ）は、実施の形態６におけるＩＩＩ族窒化物半導体発光素子の伝導帯（Ｅｃ）の模式図である。(A)-(d) is the schematic diagram of the conduction band (Ec) of the group III nitride semiconductor light-emitting device in Embodiment 6. FIG. 実施の形態７におけるＩＩＩ族窒化物半導体発光素子の断面図である。FIG. 10 is a cross-sectional view of a group III nitride semiconductor light emitting device in a seventh embodiment. 実施の形態７におけるＩＩＩ族窒化物半導体発光素子の上面図である。FIG. 11 is a top view of a group III nitride semiconductor light emitting device in a seventh embodiment. 実施の形態８におけるＩＩＩ族窒化物半導体発光素子の断面図である。FIG. 10 is a cross-sectional view of a group III nitride semiconductor light emitting device in an eighth embodiment. 実施の形態８におけるＩＩＩ族窒化物半導体発光素子の上面図である。FIG. 10 is a top view of a group III nitride semiconductor light emitting device in an eighth embodiment.

符号の説明Explanation of symbols

１０，１５０，２１０ ＩＩＩ族窒化物半導体発光素子、１１，２１１ 基板、１２，２１２ バッファ層、１３，１４３，２１３ ｎ型下地層、１４，１４４，２１４ ｎ型コンタクト層、１５，１４５ 活性領域、１５Ｂ１，１５Ｂ２，１５Ｂ３，１５Ｂ４，１５Ｂ５，１５Ｂ６ バリア層、１５Ｂ７，７５ 最終バリア層、１５Ｗ１，１５Ｗ２，１５Ｗ３，１５Ｗ４，１５Ｗ５，１５Ｗ６ 量子井戸層、１６，８６Ａ，８６Ｂ，８６Ｃ，１４６ ブロッキング層、１６Ａ，５６Ａ 第１の部分、１６Ｂ，１６Ｃ，５６Ｂ 第２の部分、１７，１４７ ｐ型コンタクト層、２１ ｎ側パッド電極、２２ ｐ側透明電極、２３ ｐ側パッド電極、２４ 保護膜、３０ ＬＥＤ、３１ 表面実装型パッケージ、３３，３４ ワイヤ、３５，３６ 端子、３７ 透明樹脂、３８ 黄色蛍光体、６６Ａ，７６ グレーデッド組成部、６６Ｂ，７７ 一定組成部、９６，９６Ａ，９６Ｂ 超格子ブロッキング層、１５２ 反射層、１５３ 保護層、１５４ 第２の接着用金属層、１５５ 導電性基板、１５６ オーミック電極層、１５７ 第１の接着用金属層、１５８ パッド電極。   10, 150, 210 Group III nitride semiconductor light-emitting device, 11, 211 substrate, 12, 212 buffer layer, 13, 143, 213 n-type underlayer, 14, 144, 214 n-type contact layer, 15, 145 active region, 15B1, 15B2, 15B3, 15B4, 15B5, 15B6 Barrier layer, 15B7, 75 Final barrier layer, 15W1, 15W2, 15W3, 15W4, 15W5, 15W6 Quantum well layer, 16, 86A, 86B, 86C, 146 Blocking layer, 16A, 56A First part, 16B, 16C, 56B Second part, 17,147 p-type contact layer, 21 n-side pad electrode, 22 p-side transparent electrode, 23 p-side pad electrode, 24 protective film, 30 LED, 31 Surface mount package, 33, 34 wires, 35, 36 terminals, 37 Transparent resin, 38 yellow phosphor, 66A, 76 graded composition part, 66B, 77 constant composition part, 96, 96A, 96B superlattice blocking layer, 152 reflective layer, 153 protective layer, 154 second adhesive metal layer, 155 conductive substrate, 156 ohmic electrode layer, 157 first bonding metal layer, 158 pad electrode.

Claims (23)

ｎ型ＩＩＩ族窒化物半導体層と、活性領域と、ブロッキング層と、ｐ型ＩＩＩ族窒化物半導体層とをこの順に備えたＩＩＩ族窒化物半導体発光素子であって、
前記活性領域は、バリア層及び前記バリア層よりもバンドギャップが小さい単数または複数の量子井戸層を交互に配置してなり、前記活性領域の最上部が前記量子井戸層であって、
前記ブロッキング層は、前記活性領域に接しており、前記バリア層よりもバンドギャップが大きい、ＩＩＩ族窒化物半導体発光素子。 A group III nitride semiconductor light-emitting device comprising an n-type group III nitride semiconductor layer, an active region, a blocking layer, and a p-type group III nitride semiconductor layer in this order,
The active region is formed by alternately arranging a barrier layer and one or more quantum well layers having a smaller band gap than the barrier layer, and the uppermost part of the active region is the quantum well layer,
The group III nitride semiconductor light emitting device, wherein the blocking layer is in contact with the active region and has a larger band gap than the barrier layer. 前記ブロッキング層は、前記活性領域の最上部に接する第１の部分と、前記第１の部分に接し前記第１の部分よりも前記ｐ型ＩＩＩ族窒化物半導体層に近い第２の部分とを備え、
前記第２の部分のバンドギャップが前記第１の部分のバンドギャップより大きい、請求項１に記載のＩＩＩ族窒化物半導体発光素子。 The blocking layer includes a first portion in contact with the uppermost portion of the active region, and a second portion in contact with the first portion and closer to the p-type group III nitride semiconductor layer than the first portion. Prepared,
The group III nitride semiconductor light-emitting device according to claim 1, wherein a band gap of the second portion is larger than a band gap of the first portion. 前記ブロッキング層は、前記活性領域の最上部における量子井戸層に接し、前記活性領域の最上部から離れるに従ってバンドギャップが増加するグレーデッド組成部を備えた、請求項１に記載のＩＩＩ族窒化物半導体発光素子。   2. The group III nitride according to claim 1, wherein the blocking layer includes a graded composition portion that contacts a quantum well layer at an uppermost portion of the active region and has a band gap that increases as the distance from the uppermost portion of the active region increases. Semiconductor light emitting device. 前記ブロッキング層は、バンドギャップが一定な一定組成部をさらに備えた、請求項３に記載のＩＩＩ族窒化物半導体発光素子。   The group III nitride semiconductor light-emitting device according to claim 3, wherein the blocking layer further includes a constant composition part having a constant band gap. ｎ型ＩＩＩ族窒化物半導体層と、活性領域と、ブロッキング層と、ｐ型ＩＩＩ族窒化物半導体層とをこの順に備えたＩＩＩ族窒化物半導体発光素子であって、
前記活性領域は、バリア層及び前記バリア層よりもバンドギャップが小さい単数または複数の量子井戸層を交互に配置してなり、その最上部がバリア層であって、
前記ブロッキング層は、前記活性領域に接しており、前記活性領域から離れるにつれてバンドギャップが前記バリア層より増加するグレーデッド組成部を備えた、ＩＩＩ族窒化物半導体発光素子。 A group III nitride semiconductor light-emitting device comprising an n-type group III nitride semiconductor layer, an active region, a blocking layer, and a p-type group III nitride semiconductor layer in this order,
The active region is formed by alternately arranging a barrier layer and one or a plurality of quantum well layers having a band gap smaller than that of the barrier layer, and the uppermost portion is a barrier layer,
The blocking layer is in contact with the active region, and includes a graded composition part in which a band gap increases from the barrier layer as the distance from the active region increases. 前記グレーデッド組成部の厚さは、５ｎｍ以上３０ｎｍ以下である、請求項５に記載のＩＩＩ族窒化物半導体発光素子。   The group III nitride semiconductor light-emitting device according to claim 5, wherein the graded composition portion has a thickness of 5 nm to 30 nm. 前記ブロッキング層の少なくとも一部は、ＩｎとＡｌとを共に含むＡｌＧａＩｎＮ化合物半導体である、請求項１又は５に記載のＩＩＩ族窒化物半導体発光素子。   The group III nitride semiconductor light-emitting device according to claim 1, wherein at least a part of the blocking layer is an AlGaInN compound semiconductor containing both In and Al. ｎ型ＩＩＩ族窒化物半導体層と、活性領域と、ブロッキング層と、ｐ型ＩＩＩ族窒化物半導体層とをこの順に備えたＩＩＩ族窒化物半導体発光素子であって、
前記活性領域は、バリア層及び前記バリア層よりもバンドギャップが小さい単数または複数の量子井戸層を交互に配置してなり、前記活性領域の最上部が前記量子井戸層であって、
前記ブロッキング層は、前記活性領域に接しており、前記ブロッキング層の少なくとも一部は第１の層と前記第１の層よりバンドギャップの小さい第２の層とを交互に積層した超格子からなり、前記第１の層は前記バリア層よりもバンドギャップが大きい、ＩＩＩ族窒化物半導体発光素子。 A group III nitride semiconductor light-emitting device comprising an n-type group III nitride semiconductor layer, an active region, a blocking layer, and a p-type group III nitride semiconductor layer in this order,
The active region is formed by alternately arranging a barrier layer and one or more quantum well layers having a smaller band gap than the barrier layer, and the uppermost part of the active region is the quantum well layer,
The blocking layer is in contact with the active region, and at least a part of the blocking layer comprises a superlattice in which first layers and second layers having a smaller band gap than the first layers are alternately stacked. The group III nitride semiconductor light emitting device, wherein the first layer has a larger band gap than the barrier layer. 前記ブロッキング層は、前記活性領域の最上部に接する第１の部分と、前記第１の部分に接し前記第１の部分よりもｐ型ＩＩＩ族窒化物半導体層に近い第２の部分とを備え、
前記第１の部分、及び前記第２の部分は、第１の層と前記第１の層よりバンドギャップの小さい第２の層とを交互に積層した超格子からなり、
前記第２の部分における第１の層のバンドギャップが前記第１の部分における第１の層のバンドギャップより大きい、請求項８に記載のＩＩＩ族窒化物半導体発光素子。 The blocking layer includes a first portion in contact with an uppermost portion of the active region, and a second portion in contact with the first portion and closer to the p-type group III nitride semiconductor layer than the first portion. ,
The first part and the second part are composed of a superlattice in which a first layer and a second layer having a smaller band gap than the first layer are alternately stacked,
9. The group III nitride semiconductor light-emitting device according to claim 8, wherein a band gap of the first layer in the second portion is larger than a band gap of the first layer in the first portion. 前記ブロッキング層は、前記活性領域の最上部における量子井戸層に接し、前記第１の層が前記活性領域の最上部から離れるに従ってバンドギャップが増加するグレーデッド組成部を備えた、請求項８に記載のＩＩＩ族窒化物半導体発光素子。   The blocking layer includes a graded composition portion that contacts a quantum well layer at an uppermost portion of the active region, and a band gap increases as the first layer moves away from the uppermost portion of the active region. The group III nitride semiconductor light-emitting device described. 前記ブロッキング層は、前記第１の層のバンドギャップが一定な一定組成部をさらに備えた、請求項１０に記載のＩＩＩ族窒化物半導体発光素子。   11. The group III nitride semiconductor light emitting device according to claim 10, wherein the blocking layer further includes a constant composition part in which a band gap of the first layer is constant. ｎ型ＩＩＩ族窒化物半導体層と、活性領域と、ブロッキング層と、ｐ型ＩＩＩ族窒化物半導体層とをこの順に備えたＩＩＩ族窒化物半導体発光素子であって、
前記活性領域は、バリア層及び前記バリア層よりもバンドギャップが小さい単数または複数の量子井戸層を交互に配置してなり、その最上部がバリア層であって、
前記ブロッキング層は、前記活性領域に接しており、前記ブロッキング層の少なくとも一部は第１の層と前記第１の層よりバンドギャップの小さい第２の層とを交互に積層した超格子からなり、前記第１の層は前記活性領域から離れるにつれてバンドギャップが前記バリア層より増加するグレーデッド組成部を備えた、ＩＩＩ族窒化物半導体発光素子。 A group III nitride semiconductor light-emitting device comprising an n-type group III nitride semiconductor layer, an active region, a blocking layer, and a p-type group III nitride semiconductor layer in this order,
The active region is formed by alternately arranging a barrier layer and one or a plurality of quantum well layers having a band gap smaller than that of the barrier layer, and the uppermost portion is a barrier layer,
The blocking layer is in contact with the active region, and at least a part of the blocking layer comprises a superlattice in which first layers and second layers having a smaller band gap than the first layers are alternately stacked. The group III nitride semiconductor light emitting device, wherein the first layer includes a graded composition portion in which a band gap increases from the barrier layer as the distance from the active region increases. 前記第１の層の少なくとも一部は、ＩｎとＡｌとを共に含むＡｌＧａＩｎＮ化合物半導体である、請求項８又は１２に記載のＩＩＩ族窒化物半導体発光素子。   The group III nitride semiconductor light-emitting element according to claim 8 or 12, wherein at least a part of the first layer is an AlGaInN compound semiconductor containing both In and Al. 前記ブロッキング層は、前記第２の層がｐ型ドーピングされ、前記第１の層がアンドープ又は前記第２の層より低い濃度のｐ型ドーピングである部分を備えた、請求項８、１２又は１３のいずれか１項に記載のＩＩＩ族窒化物半導体発光素子。   14. The blocking layer comprises a portion in which the second layer is p-type doped, and the first layer is undoped or has a lower concentration of p-type doping than the second layer. The group III nitride semiconductor light-emitting device according to any one of the above. 前記ブロッキング層は、前記活性領域の最上部に接する部分においてアンドープである、請求項１、５、８又は１２のいずれか１項に記載のＩＩＩ族窒化物半導体発光素子。   13. The group III nitride semiconductor light-emitting device according to claim 1, wherein the blocking layer is undoped in a portion in contact with an uppermost portion of the active region. 前記ブロッキング層は、前記ｐ型ＩＩＩ族窒化物半導体層の前記ブロッキング層に接する部分よりもバンドギャップが大きい部分を備えた、請求項１、５、８又は１２のいずれか１項に記載のＩＩＩ族窒化物半導体発光素子。   13. The III according to claim 1, wherein the blocking layer includes a portion having a larger band gap than a portion of the p-type group III nitride semiconductor layer in contact with the blocking layer. Group nitride semiconductor light emitting device. 前記ブロッキング層は前記活性領域との界面からの法線方向がｃ軸配向である、請求項１、５、８又は１２のいずれか１項に記載のＩＩＩ族窒化物半導体発光素子。   13. The group III nitride semiconductor light-emitting device according to claim 1, wherein a normal direction from an interface with the active region is c-axis orientation. ｎ型ＩＩＩ族窒化物半導体層を成長する工程と、
バリア層とＩｎを含む量子井戸層とが交互に積層され、最上部が量子井戸層である活性領域を活性領域成長温度で成長する活性領域成長工程と、
前記活性領域成長工程に引き続いて、その成長初期においては第１の成長温度で成長し、その成長終了時においては第２の成長温度で成長する、ブロッキング層を成長する工程と、
ｐ型ＩＩＩ族窒化物半導体層を成長する工程とをこの順に有するＩＩＩ族窒化物半導体発光素子の製造方法であって、
前記第１の成長温度は前記活性領域成長温度に１００℃を加えた温度以下であり、
前記第２の成長温度は前記第１の成長温度より高い、ＩＩＩ族窒化物半導体発光素子の製造方法。 growing an n-type group III nitride semiconductor layer;
An active region growth step in which barrier layers and quantum well layers containing In are alternately stacked, and an active region whose top is a quantum well layer is grown at an active region growth temperature;
Subsequent to the active region growth step, growing at a first growth temperature in the initial stage of growth, and growing at a second growth temperature at the end of the growth, growing a blocking layer;
and a step of growing a p-type group III nitride semiconductor layer in this order.
The first growth temperature is equal to or lower than a temperature obtained by adding 100 ° C. to the active region growth temperature;
The method for manufacturing a group III nitride semiconductor light emitting device, wherein the second growth temperature is higher than the first growth temperature. 前記第１の成長温度が８００℃以下であり、前記第２の成長温度が９００℃以上である、請求項１８に記載のＩＩＩ族窒化物半導体発光素子の製造方法。   The method for manufacturing a group III nitride semiconductor light-emitting device according to claim 18, wherein the first growth temperature is 800 ° C or lower and the second growth temperature is 900 ° C or higher. ｎ型ＩＩＩ族窒化物半導体層を成長する工程と、
バリア層とＩｎを含む量子井戸層とが交互に積層され、最上部がバリア層である活性領域を活性領域成長温度で成長する活性領域成長工程と、
ブロッキング層を成長する工程と、
ｐ型ＩＩＩ族窒化物半導体層を成長する工程とをこの順に有するＩＩＩ族窒化物半導体発光素子の製造方法であって、
前記ブロッキング層は組成がグレーデッドな部分を備え、
前記ブロッキング層は、前記活性領域成長温度よりも１００℃以上高い第３の成長温度で成長する、ＩＩＩ族窒化物半導体発光素子の製造方法。 growing an n-type group III nitride semiconductor layer;
An active region growth step in which barrier layers and quantum well layers containing In are alternately stacked, and an active region whose uppermost portion is a barrier layer is grown at an active region growth temperature;
Growing the blocking layer;
and a step of growing a p-type group III nitride semiconductor layer in this order.
The blocking layer has a graded composition.
The method of manufacturing a group III nitride semiconductor light emitting device, wherein the blocking layer is grown at a third growth temperature that is 100 ° C. or more higher than the active region growth temperature. 前記第３の成長温度が９００℃以上である、請求項２０に記載のＩＩＩ族窒化物半導体発光素子の製造方法。   21. The method for producing a group III nitride semiconductor light-emitting device according to claim 20, wherein the third growth temperature is 900 ° C. or higher. ｎ型ＩＩＩ族窒化物半導体層を成長する工程と、
バリア層とＩｎを含む量子井戸層とが交互に積層され、最上部が量子井戸層又はバリア層である活性領域を活性領域成長温度で成長する活性領域成長工程と、
Ｉｎ及びＡｌを含むＡｌＧａＩｎＮ層を備えたブロッキング層を成長する工程と、
ｐ型ＩＩＩ族窒化物半導体層を成長する工程とをこの順に有するＩＩＩ族窒化物半導体発光素子の製造方法であって、
前記ブロッキング層は、前記活性領域成長温度に１００℃を加えた温度以下である第４の成長温度で成長する、ＩＩＩ族窒化物半導体発光素子の製造方法。 growing an n-type group III nitride semiconductor layer;
An active region growth step in which barrier layers and quantum well layers containing In are alternately stacked, and an active region whose top is a quantum well layer or a barrier layer is grown at an active region growth temperature;
Growing a blocking layer comprising an AlGaInN layer containing In and Al;
and a step of growing a p-type group III nitride semiconductor layer in this order.
The method of manufacturing a group III nitride semiconductor light emitting device, wherein the blocking layer is grown at a fourth growth temperature that is equal to or lower than a temperature obtained by adding 100 ° C. to the active region growth temperature. 前記ブロッキング層の成長初期においてはドーピングを行わず、前記ブロッキング層の成長途中からｐ型ドーパントをドーピングする、請求項１８、２０又は２２に記載のＩＩＩ族窒化物半導体発光素子の製造方法。   23. The method for producing a group III nitride semiconductor light-emitting device according to claim 18, 20 or 22, wherein doping is not performed in the initial growth stage of the blocking layer, and p-type dopant is doped in the middle of the growth of the blocking layer.
JP2007302934A 2007-11-22 2007-11-22 Group III nitride semiconductor light-emitting device and method for manufacturing the same Active JP5083817B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007302934A JP5083817B2 (en) 2007-11-22 2007-11-22 Group III nitride semiconductor light-emitting device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007302934A JP5083817B2 (en) 2007-11-22 2007-11-22 Group III nitride semiconductor light-emitting device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2009130097A true JP2009130097A (en) 2009-06-11
JP5083817B2 JP5083817B2 (en) 2012-11-28

Family

ID=40820728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007302934A Active JP5083817B2 (en) 2007-11-22 2007-11-22 Group III nitride semiconductor light-emitting device and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP5083817B2 (en)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011102411A1 (en) 2010-02-19 2011-08-25 シャープ株式会社 Nitride semiconductor light-emitting element and method for producing same
JP2011181597A (en) * 2010-02-26 2011-09-15 Toyoda Gosei Co Ltd Semiconductor light emitting element
CN102630349A (en) * 2009-09-18 2012-08-08 天空公司 Power light emitting diode and method with current density operation
KR20130015112A (en) * 2011-08-02 2013-02-13 서울옵토디바이스주식회사 Light emitting diode and method of fabricating the same
WO2013191406A1 (en) * 2012-06-18 2013-12-27 Seoul Viosys Co., Ltd. Light emitting device having electron blocking layer
JP2014027240A (en) * 2012-07-30 2014-02-06 Toshiba Corp Semiconductor light-emitting element
KR20140058693A (en) * 2010-02-24 2014-05-14 도꾸리쯔교세이호징 리가가쿠 겐큐소 Light-emitting element having nitride semiconductor multiquantum barrier, and process for production thereof
JP2015213174A (en) * 2010-08-19 2015-11-26 ソラア インコーポレーテッドＳｏｒａａ Ｉｎｃ． System and method for pump leds with multiple phosphors
US9293644B2 (en) 2009-09-18 2016-03-22 Soraa, Inc. Power light emitting diode and method with uniform current density operation
US9410664B2 (en) 2013-08-29 2016-08-09 Soraa, Inc. Circadian friendly LED light source
JP2016154244A (en) * 2010-02-09 2016-08-25 晶元光電股▲ふん▼有限公司 Photoelectric element and manufacturing method of the same
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
US9761763B2 (en) 2012-12-21 2017-09-12 Soraa, Inc. Dense-luminescent-materials-coated violet LEDs
US10084115B2 (en) 2010-02-09 2018-09-25 Epistar Corporation Optoelectronic device and the manufacturing method thereof
US10205059B2 (en) 2010-02-09 2019-02-12 Epistar Corporation Optoelectronic device and the manufacturing method thereof
JP2019514224A (en) * 2016-04-15 2019-05-30 エルジー イノテック カンパニー リミテッド Light emitting element, light emitting element package and light emitting module
JP2019083221A (en) * 2017-10-27 2019-05-30 日機装株式会社 Nitride semiconductor light-emitting element and method for manufacturing the same
US10557595B2 (en) 2009-09-18 2020-02-11 Soraa, Inc. LED lamps with improved quality of light
JP2022121383A (en) * 2021-02-08 2022-08-19 隆達電子股▲ふん▼有限公司 Light-emitting element package, display device, and manufacturing method of display device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032349A (en) * 1996-07-12 1998-02-03 Sony Corp Growing method for semiconductor
JPH11176758A (en) * 1997-10-10 1999-07-02 Toyoda Gosei Co Ltd Semiconductor element
JP2000049377A (en) * 1998-07-30 2000-02-18 Matsushita Electric Ind Co Ltd Manufacture of gallium nitride compound semiconductor light-emitting device
JP2002368343A (en) * 2001-06-05 2002-12-20 Sony Corp Nitride semiconductor laser
JP2003152219A (en) * 2001-11-02 2003-05-23 Lumileds Lighting Us Llc Indium gallium nitride separate confinement heterostructure light emitting device
JP2003158343A (en) * 2001-11-21 2003-05-30 Nichia Chem Ind Ltd Nitride semiconductor laser diode and its manufacturing method
JP2003234544A (en) * 2002-02-06 2003-08-22 Sharp Corp Nitride based semiconductor laser element and its fabricating method
JP2003318495A (en) * 2002-04-23 2003-11-07 Mitsubishi Electric Corp Semiconductor light emitting device using graded multiquantum barrier
JP2004179428A (en) * 2002-11-27 2004-06-24 Rohm Co Ltd Semiconductor light emitting element
JP2005150568A (en) * 2003-11-19 2005-06-09 Sharp Corp Nitride semiconductor light emitting element and optical pickup device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032349A (en) * 1996-07-12 1998-02-03 Sony Corp Growing method for semiconductor
JPH11176758A (en) * 1997-10-10 1999-07-02 Toyoda Gosei Co Ltd Semiconductor element
JP2000049377A (en) * 1998-07-30 2000-02-18 Matsushita Electric Ind Co Ltd Manufacture of gallium nitride compound semiconductor light-emitting device
JP2002368343A (en) * 2001-06-05 2002-12-20 Sony Corp Nitride semiconductor laser
JP2003152219A (en) * 2001-11-02 2003-05-23 Lumileds Lighting Us Llc Indium gallium nitride separate confinement heterostructure light emitting device
JP2003158343A (en) * 2001-11-21 2003-05-30 Nichia Chem Ind Ltd Nitride semiconductor laser diode and its manufacturing method
JP2003234544A (en) * 2002-02-06 2003-08-22 Sharp Corp Nitride based semiconductor laser element and its fabricating method
JP2003318495A (en) * 2002-04-23 2003-11-07 Mitsubishi Electric Corp Semiconductor light emitting device using graded multiquantum barrier
JP2004179428A (en) * 2002-11-27 2004-06-24 Rohm Co Ltd Semiconductor light emitting element
JP2005150568A (en) * 2003-11-19 2005-06-09 Sharp Corp Nitride semiconductor light emitting element and optical pickup device

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10693041B2 (en) 2009-09-18 2020-06-23 Soraa, Inc. High-performance LED fabrication
US9293644B2 (en) 2009-09-18 2016-03-22 Soraa, Inc. Power light emitting diode and method with uniform current density operation
CN102630349A (en) * 2009-09-18 2012-08-08 天空公司 Power light emitting diode and method with current density operation
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
JP2013505588A (en) * 2009-09-18 2013-02-14 ソラア インコーポレーテッド Power light emitting diode and method using current density manipulation
US11662067B2 (en) 2009-09-18 2023-05-30 Korrus, Inc. LED lamps with improved quality of light
US11105473B2 (en) 2009-09-18 2021-08-31 EcoSense Lighting, Inc. LED lamps with improved quality of light
US10553754B2 (en) 2009-09-18 2020-02-04 Soraa, Inc. Power light emitting diode and method with uniform current density operation
US10557595B2 (en) 2009-09-18 2020-02-11 Soraa, Inc. LED lamps with improved quality of light
US10580937B2 (en) 2010-02-09 2020-03-03 Epistar Corporation Optoelectronic device and the manufacturing method thereof
JP2016154244A (en) * 2010-02-09 2016-08-25 晶元光電股▲ふん▼有限公司 Photoelectric element and manufacturing method of the same
US10205059B2 (en) 2010-02-09 2019-02-12 Epistar Corporation Optoelectronic device and the manufacturing method thereof
US10749077B2 (en) 2010-02-09 2020-08-18 Epistar Corporation Optoelectronic device and the manufacturing method thereof
US10084115B2 (en) 2010-02-09 2018-09-25 Epistar Corporation Optoelectronic device and the manufacturing method thereof
US9331245B2 (en) 2010-02-19 2016-05-03 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting element and method for producing same
WO2011102411A1 (en) 2010-02-19 2011-08-25 シャープ株式会社 Nitride semiconductor light-emitting element and method for producing same
US8742440B2 (en) 2010-02-19 2014-06-03 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting element and method for producing same
US8759813B2 (en) 2010-02-24 2014-06-24 Riken Light-emitting element having nitride semiconductor multiquantum barrier, and process for production thereof
KR101636182B1 (en) 2010-02-24 2016-07-04 고쿠리쓰 겐큐 가이하쓰 호징 리가가쿠 겐큐소 Light-emitting element having nitride semiconductor multiquantum barrier, and process for production thereof
KR101422979B1 (en) * 2010-02-24 2014-07-23 도꾸리쯔교세이호징 리가가쿠 겐큐소 Light-emitting element having nitride semiconductor multiquantum barrier, and process for production thereof
US9059354B2 (en) 2010-02-24 2015-06-16 Riken Light-emitting element having nitride semiconductor multiquantum barrier, and process for production thereof
KR20140058693A (en) * 2010-02-24 2014-05-14 도꾸리쯔교세이호징 리가가쿠 겐큐소 Light-emitting element having nitride semiconductor multiquantum barrier, and process for production thereof
JP2011181597A (en) * 2010-02-26 2011-09-15 Toyoda Gosei Co Ltd Semiconductor light emitting element
US10700244B2 (en) 2010-08-19 2020-06-30 EcoSense Lighting, Inc. System and method for selected pump LEDs with multiple phosphors
JP2017208555A (en) * 2010-08-19 2017-11-24 ソラア インコーポレーテッドＳｏｒａａ Ｉｎｃ． System and method for pump led with multiple phosphors
US11611023B2 (en) 2010-08-19 2023-03-21 Korrus, Inc. System and method for selected pump LEDs with multiple phosphors
JP2015213174A (en) * 2010-08-19 2015-11-26 ソラア インコーポレーテッドＳｏｒａａ Ｉｎｃ． System and method for pump leds with multiple phosphors
KR20130015112A (en) * 2011-08-02 2013-02-13 서울옵토디바이스주식회사 Light emitting diode and method of fabricating the same
KR101635609B1 (en) * 2011-08-02 2016-07-01 서울바이오시스 주식회사 Light emitting diode and method of fabricating the same
WO2013191406A1 (en) * 2012-06-18 2013-12-27 Seoul Viosys Co., Ltd. Light emitting device having electron blocking layer
JP2014027240A (en) * 2012-07-30 2014-02-06 Toshiba Corp Semiconductor light-emitting element
US9006706B2 (en) 2012-07-30 2015-04-14 Kabushiki Kaisha Toshiba Semiconductor light emitting device
US9761763B2 (en) 2012-12-21 2017-09-12 Soraa, Inc. Dense-luminescent-materials-coated violet LEDs
US9410664B2 (en) 2013-08-29 2016-08-09 Soraa, Inc. Circadian friendly LED light source
JP7003058B2 (en) 2016-04-15 2022-02-04 スージョウ レキン セミコンダクター カンパニー リミテッド Light emitting element, light emitting element package and light emitting module
JP2022043283A (en) * 2016-04-15 2022-03-15 スージョウ レキン セミコンダクター カンパニー リミテッド Light emitting element
JP7270300B2 (en) 2016-04-15 2023-05-10 スージョウ レキン セミコンダクター カンパニー リミテッド light emitting element
JP2019514224A (en) * 2016-04-15 2019-05-30 エルジー イノテック カンパニー リミテッド Light emitting element, light emitting element package and light emitting module
JP2019083221A (en) * 2017-10-27 2019-05-30 日機装株式会社 Nitride semiconductor light-emitting element and method for manufacturing the same
JP2022121383A (en) * 2021-02-08 2022-08-19 隆達電子股▲ふん▼有限公司 Light-emitting element package, display device, and manufacturing method of display device
JP7381619B2 (en) 2021-02-08 2023-11-15 隆達電子股▲ふん▼有限公司 Display device and display device manufacturing method

Also Published As

Publication number Publication date
JP5083817B2 (en) 2012-11-28

Similar Documents

Publication Publication Date Title
JP5083817B2 (en) Group III nitride semiconductor light-emitting device and method for manufacturing the same
JP5032171B2 (en) Semiconductor light emitting device, method for manufacturing the same, and light emitting device
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
US9093596B2 (en) Epitaxial wafer for light emitting diode, light emitting diode chip and methods for manufacturing the same
JP2010512661A (en) Growth of high performance nonpolar group III nitride optical devices by metal organic chemical vapor deposition (MOCVD)
JP5047508B2 (en) Manufacturing method of nitride semiconductor light emitting device
JP2007234648A (en) Method of manufacturing nitride semiconductor light-emitting element
JP5554739B2 (en) Manufacturing method of nitride semiconductor light emitting device
JP2015177025A (en) optical semiconductor element
WO2011102450A1 (en) Method of manufacture for a compound semiconductor light-emitting element
JP2006210692A (en) Group iii nitride compound semiconductor light emitting device
JP2008141047A (en) Nitride semiconductor light emitting element
JP5075298B1 (en) Nitride-based semiconductor light-emitting device and manufacturing method thereof
JP2009289983A (en) Nitride semiconductor light-emitting diode
JP2004214337A (en) Nitride semiconductor light emitting device
JP2009123836A (en) Nitride semiconductor light-emitting element
JP5543946B2 (en) Semiconductor light emitting element and light emitting device
JP4503316B2 (en) Multicolor light emission method
JP2008227103A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT
JP2016143771A (en) Epitaxial wafer, semiconductor light-emitting element, light-emitting device, and manufacturing method of epitaxial wafer
JP2013229638A (en) Semiconductor light-emitting element and light-emitting device
JP2005228802A (en) Fluorescence emitting device, fluorescence emitting element and fluorescence substance
KR100608919B1 (en) Light-emitting device and method of manufacturing the same
JP4198003B2 (en) Nitride semiconductor light emitting device
JP4055794B2 (en) Gallium nitride compound semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120829

R150 Certificate of patent or registration of utility model

Ref document number: 5083817

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350