JP2009116467A - データ転送装置及び半導体試験装置 - Google Patents
データ転送装置及び半導体試験装置 Download PDFInfo
- Publication number
- JP2009116467A JP2009116467A JP2007286476A JP2007286476A JP2009116467A JP 2009116467 A JP2009116467 A JP 2009116467A JP 2007286476 A JP2007286476 A JP 2007286476A JP 2007286476 A JP2007286476 A JP 2007286476A JP 2009116467 A JP2009116467 A JP 2009116467A
- Authority
- JP
- Japan
- Prior art keywords
- identifier
- devices
- data transfer
- master device
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Bus Control (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】データ転送装置1は、パラレルCPUバスB1等を介して相互に接続されたCPUデバイス10と複数のデバイス20a〜20nとの間でデータの転送を行う。デバイス20a〜20nは、CPUデバイス10からアクセス可能であって、デバイス20a〜20n毎に設定されるID31と、デバイス20a〜20nの全てに共通して設定されるBID32とを記憶する第2レジスタ群22と、第2レジスタ群22に記憶されているID31とBID32とを比較する比較器23と、比較器23の比較結果に応じてCPUデバイス10からのアクセスを禁止するか否かを制御するIF回路24とを備える。
【選択図】図1
Description
この発明によると、複数のスレーブデバイスの各々において、スレーブデバイス毎に設定される第1識別子とスレーブデバイスの全てに共通して設定される第2識別子とが記憶され、これら第1識別子と第2識別子との比較結果に応じてマスタデバイスからのアクセスを禁止するか否かが制御される。
また、本発明のデータ転送装置は、前記マスタデバイスと前記複数のスレーブデバイスとは、前記バスとともに第1信号線(L2)を介して相互に接続されており、前記複数のスレーブデバイスは、前記比較部の比較結果に応じて、前記第1信号線を介して前記マスタデバイスへ信号を送信するか否かを制御する出力ゲート部(26)をそれぞれ備えることを特徴としている。
また、本発明のデータ転送装置は、前記マスタデバイスと前記複数のスレーブデバイスとは、前記バスとともに第2信号線(L1)を介して相互に接続されており、前記複数のスレーブデバイスは、前記比較部の比較結果に応じて、前記マスタデバイスから前記第2信号線を介して送信されてくる信号を受信するか否かを制御する入力ゲート部(27)をそれぞれ備えることを特徴としている。
ここで、本発明のデータ転送装置は、前記比較部が、前記第1識別子と前記第2識別子とを比較して、前記第1識別子と前記第2識別子とが完全に一致しているか否かの判定、一致ビットが有るか否かの判定、及び差が所定の範囲内であるか否かの判定の少なくとも1つの判定を行うことを特徴としている。
或いは、本発明のデータ転送装置は、前記記憶部は、前記第1識別子を複数記憶することが可能であり、前記比較部は、前記複数の第1識別子と前記第2識別子とを比較して、前記第2識別子と完全一致する第1識別子が有るか否かの判定、前記第2識別子とビットが一致する第1識別子が有るか否かの判定、及び前記第2識別子との差が所定の範囲内である第1識別子が有るか否かの判定の少なくとも1つの判定を行うことを特徴としている。
本発明の半導体試験装置は、被試験デバイスの試験を行う半導体試験装置において、複数のテスタデバイスの各々に前記スレーブデバイスが設けられた上記の何れかのデータ転送装置を備えており、前記被試験デバイスの試験に係るデータを、前記データ転送装置によって前記テスタデバイスに転送することを特徴としている。
また、本発明の半導体試験装置は、バスを介して相互に接続されたマスタデバイスと複数のテスタデバイスとを備え、前記マスタデバイス上で複数の試験用プログラムが実行される半導体試験装置において、前記マスタデバイスは、前記試験用プログラム実行の切り替え時、又は前記テスタデバイスへのアクセス時に、前記試験用プログラム毎に割り当てられて前記テスタデバイスの全てに共通して設定される識別子を前記テスタデバイスの全てに書き込むことを特徴としている。
また、本発明によれば、第1識別子と第2識別子との比較結果に応じて、第1信号線を介したマスタデバイスへの信号の送信、或いはマスタデバイスから第2信号線を介して送信されてくる信号の受信を制御しているため、信号の送信設定及び受信設定をマルチキャスト動作によって行うことができ、これによりデバイスの各種設定に要する時間を短縮することができるという効果がある。
また、本発明によれば複数のデバイスに共通して設定される第2識別子を変更するだけでマルチキャスト動作が行われるデバイスを即座に切り替えることができるという効果がある。また、必要であればデバイスの各々に記憶させる第1識別子を変更するだけで、容易にマルチキャスト動作を行わせるデバイスを変更することができるため、自由度の高いマルチキャスト機能を実現することができるという効果がある。
更に、本発明によれば、データ転送やデバイスの各種設定に要する時間を短縮することができるため、半導体試験装置に適用することで、試験パターン、期待パターン等の各種データをテスタデバイスに転送する時間を短縮することができ、これにより試験時間を大幅に短縮することが可能になるという効果がある。
10 CPUデバイス
20a〜20n デバイス
22 第2レジスタ群
23 比較器
24 IF回路
26 出力ゲート回路
27 入力ゲート回路
31 ID
32 BID
B1 パラレルCPUバス
L1 制御信号線
L2 ステータス信号線
Claims (7)
- バスを介して相互に接続されたマスタデバイスと複数のスレーブデバイスとの間でデータの転送を行うデータ転送装置において、
前記複数のスレーブデバイスは、
前記マスタデバイスからアクセス可能であって、前記スレーブデバイス毎に設定される第1識別子と、前記スレーブデバイスの全てに共通して設定される第2識別子とを記憶する記憶部と、
前記記憶部に記憶されている前記第1識別子と前記第2識別子とを比較する比較部と、
前記比較部の比較結果に応じて前記マスタデバイスからのアクセスを禁止するか否かを制御するインターフェイス部と
をそれぞれ備えることを特徴とするデータ転送装置。 - 前記マスタデバイスと前記複数のスレーブデバイスとは、前記バスとともに第1信号線を介して相互に接続されており、
前記複数のスレーブデバイスは、前記比較部の比較結果に応じて、前記第1信号線を介して前記マスタデバイスへ信号を送信するか否かを制御する出力ゲート部をそれぞれ備えることを特徴とする請求項1記載のデータ転送装置。 - 前記マスタデバイスと前記複数のスレーブデバイスとは、前記バスとともに第2信号線を介して相互に接続されており、
前記複数のスレーブデバイスは、前記比較部の比較結果に応じて、前記マスタデバイスから前記第2信号線を介して送信されてくる信号を受信するか否かを制御する入力ゲート部をそれぞれ備えることを特徴とする請求項1又は請求項2記載のデータ転送装置。 - 前記比較部は、前記第1識別子と前記第2識別子とを比較して、前記第1識別子と前記第2識別子とが完全に一致しているか否かの判定、一致ビットが有るか否かの判定、及び差が所定の範囲内であるか否かの判定の少なくとも1つの判定を行うことを特徴とする請求項1から請求項3の何れか一項に記載のデータ転送装置。
- 前記記憶部は、前記第1識別子を複数記憶することが可能であり、
前記比較部は、前記複数の第1識別子と前記第2識別子とを比較して、前記第2識別子と完全一致する第1識別子が有るか否かの判定、前記第2識別子とビットが一致する第1識別子が有るか否かの判定、及び前記第2識別子との差が所定の範囲内である第1識別子が有るか否かの判定の少なくとも1つの判定を行うことを特徴とする請求項1から請求項3の何れか一項に記載のデータ転送装置。 - 被試験デバイスの試験を行う半導体試験装置において、
複数のテスタデバイスの各々に前記スレーブデバイスが設けられた請求項1から請求項5の何れか一項に記載のデータ転送装置を備えており、
前記被試験デバイスの試験に係るデータを、前記データ転送装置によって前記テスタデバイスに転送することを特徴とする半導体試験装置。 - バスを介して相互に接続されたマスタデバイスと複数のテスタデバイスとを備え、前記マスタデバイス上で複数の試験用プログラムが実行される半導体試験装置において、
前記マスタデバイスは、前記試験用プログラム実行の切り替え時、又は前記テスタデバイスへのアクセス時に、前記試験用プログラム毎に割り当てられて前記テスタデバイスの全てに共通して設定される識別子を前記テスタデバイスの全てに書き込むことを特徴とする半導体試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007286476A JP5109597B2 (ja) | 2007-11-02 | 2007-11-02 | データ転送装置及び半導体試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007286476A JP5109597B2 (ja) | 2007-11-02 | 2007-11-02 | データ転送装置及び半導体試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009116467A true JP2009116467A (ja) | 2009-05-28 |
JP5109597B2 JP5109597B2 (ja) | 2012-12-26 |
Family
ID=40783573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007286476A Expired - Fee Related JP5109597B2 (ja) | 2007-11-02 | 2007-11-02 | データ転送装置及び半導体試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5109597B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011237389A (ja) * | 2010-05-13 | 2011-11-24 | Advantest Corp | 試験装置および試験装置の制御方法 |
JP2019046104A (ja) * | 2017-08-31 | 2019-03-22 | 旭化成エレクトロニクス株式会社 | 設定装置、デバイス、および設定方法 |
JP2020518153A (ja) * | 2017-04-24 | 2020-06-18 | テラダイン、 インコーポレイテッド | 試験通信プロトコル |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63106857A (ja) * | 1986-10-24 | 1988-05-11 | Mitsubishi Electric Corp | アドレス一致回路 |
JPH06119284A (ja) * | 1992-08-17 | 1994-04-28 | Matsushita Electric Ind Co Ltd | データ転送装置及びマルチプロセッサシステム |
JP2000172635A (ja) * | 1998-12-01 | 2000-06-23 | Mitsubishi Electric Corp | シリアル伝送装置及びシリアル伝送方法 |
JP2002215566A (ja) * | 2001-01-23 | 2002-08-02 | Yokogawa Electric Corp | データ伝送バスシステム |
JP2006266835A (ja) * | 2005-03-23 | 2006-10-05 | Advantest Corp | 試験装置、試験方法、及び試験制御プログラム |
-
2007
- 2007-11-02 JP JP2007286476A patent/JP5109597B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63106857A (ja) * | 1986-10-24 | 1988-05-11 | Mitsubishi Electric Corp | アドレス一致回路 |
JPH06119284A (ja) * | 1992-08-17 | 1994-04-28 | Matsushita Electric Ind Co Ltd | データ転送装置及びマルチプロセッサシステム |
JP2000172635A (ja) * | 1998-12-01 | 2000-06-23 | Mitsubishi Electric Corp | シリアル伝送装置及びシリアル伝送方法 |
JP2002215566A (ja) * | 2001-01-23 | 2002-08-02 | Yokogawa Electric Corp | データ伝送バスシステム |
JP2006266835A (ja) * | 2005-03-23 | 2006-10-05 | Advantest Corp | 試験装置、試験方法、及び試験制御プログラム |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011237389A (ja) * | 2010-05-13 | 2011-11-24 | Advantest Corp | 試験装置および試験装置の制御方法 |
JP2020518153A (ja) * | 2017-04-24 | 2020-06-18 | テラダイン、 インコーポレイテッド | 試験通信プロトコル |
JP7061621B2 (ja) | 2017-04-24 | 2022-04-28 | テラダイン、 インコーポレイテッド | 試験通信プロトコル |
JP2019046104A (ja) * | 2017-08-31 | 2019-03-22 | 旭化成エレクトロニクス株式会社 | 設定装置、デバイス、および設定方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5109597B2 (ja) | 2012-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170091130A1 (en) | Bus system | |
US7783817B2 (en) | Method and apparatus for conditional broadcast of barrier operations | |
US10628352B2 (en) | Heterogeneous multi-processor device and method of enabling coherent data access within a heterogeneous multi-processor device | |
US7934029B2 (en) | Data transfer between devices within an integrated circuit | |
US11876732B2 (en) | Method for managing the configuration of access to peripherals and their associated resources of a system on chip, and corresponding system on chip | |
US11409679B2 (en) | System component and use of a system component | |
US11829188B2 (en) | Method for managing the debugging of a system on chip forming for example a microcontroller, and corresponding system on chip | |
US10176131B1 (en) | Controlling exclusive access using supplemental transaction identifiers | |
JP5109597B2 (ja) | データ転送装置及び半導体試験装置 | |
US11308021B2 (en) | Methods and apparatus for using an addressable serial peripheral interface | |
KR102303424B1 (ko) | 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치 | |
US7802038B2 (en) | Communication steering for use in a multi-master shared resource system | |
JP4402624B2 (ja) | 負荷管理装置および負荷管理方法 | |
US8909873B2 (en) | Traffic control method and apparatus of multiprocessor system | |
US20090150655A1 (en) | Method of updating register, and register and computer system to which the method can be applied | |
JP2001142869A (ja) | システム集積回路 | |
CN112965930B (zh) | 访问控制器、访问控制方法、计算机设备及可读存储介质 | |
US10698779B2 (en) | Clustered disk error recovery | |
CN112100002A (zh) | 半导体装置和操作半导体装置的方法 | |
US20010007114A1 (en) | Control apparatus and control method | |
US7222202B2 (en) | Method for monitoring a set of semaphore registers using a limited-width test bus | |
CN117931705B (zh) | Dma控制器及其控制方法、车规级芯片、存储介质 | |
CN117633920B (zh) | 一种敏感数据传输总线架构、控制逻辑电路及传输*** | |
JP7363344B2 (ja) | メモリ制御装置、および制御方法 | |
US11237992B2 (en) | Parallel processing system and operation method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
LAPS | Cancellation because of no payment of annual fees |