JP2009111084A

JP2009111084A - プリント基板

Info

Publication number: JP2009111084A
Application number: JP2007280750A
Authority: JP
Inventors: Yoshikazu Matsuda; 義和松田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2007-10-29
Filing date: 2007-10-29
Publication date: 2009-05-21

Abstract

【課題】検査用治具の有効利用と第１基板領域の面積効率を図り、かつ静電気等による影響を排除することができるプリント基板を提供すること。
【解決手段】回路パターン１０が形成される主プリント基板領域２ａ、２ｂと、主プリント基板領域２ａ、２ｂから分離されるように構成される捨て基板領域３とを有し、捨て基板領域３には、伝送路を介して主プリント基板領域２ａ、２ｂに形成される回路パターン１０に検査用の信号を入出力するための入力端子１２と出力端子１４が形成され、第１の伝送路１１及び第２の伝送路１３と、回路パターン１０とは、容量結合するように所定間隔を経て形成されている。
【選択図】図３

Description

本発明は、第１基板領域が第２基板領域から分離されるように構成されるプリント基板に関する。

従来、第１基板領域が第２基板領域から分離されるように構成されるプリント基板においては、第１基板領域にテストパターンが形成されている。このテストパターンを利用して、プリント基板から第２基板領域を分離する工程の前段階の工程（検査工程）において、第１基板領域に形成されている回路の動作確認試験を行う。具体的には、テストパターンに検査用治具を直接接触させることによって電気的導通を図り、回路の動作確認試験を行っている。なお、この試験は、第１基板領域の信頼性、品質保持を担保するための重要な試験である。

また、プリント基板上のテストポイントから入力信号を送り、第１基板からの出力信号を受けることにより、第１基板領域上に形成されている通信モジュールの通信状態の確認や、電圧レベルの確認を行う技術が種々提案されている（例えば、特許文献１を参照）。
特開平０５−２８３８４０号公報

しかし、第１基板領域のデザインや設計条件が異なると、テストパターンが形成される位置が変更されるため、検査工程において、プリント基板ごとに検査治具の位置を変更したり、検査治具そのものを変更する必要が生じ、検査に多大なコストがかかってしまう。

また、テストパターンは、検査工程においてのみ使用され、検査工程後には不要となるため、上述したように、テストパターンが第１基板領域の表面に形成されてしまうと、第１基板領域の面積効率が悪くなるという問題がある。

したがって、検査用治具の有効利用と、第１基板領域の面積効率を考えると、テストパターンは、常に一定の位置に形成されるように、第２基板領域に形成されることが好ましい。

しかし、テストパターンには、検査用の信号が伝送されるため、ホットラインが伝送路として利用される。そうすると、テストパターンを第２基板領域に形成し、第１基板領域から検査用の伝送路を第２基板領域に延長するように構成にした場合、プリント基板から第２基板領域を切断し、第１基板領域を分離させると、第１基板領域の切断部分に係る断面に検査用配線が露出することになる。このときに、静電気が検査用配線を経て、第１基板領域に伝送されると、第１基板領域上に配置されているモジュールに影響を与える可能性がある。

本発明では、上述のような課題に鑑みてなされたものであり、その目的の一つは、第２基板領域にテストパターンを形成することにより、検査用治具の有効利用と第１基板領域の面積効率を図り、かつ静電気等による影響を排除することができるプリント基板を提供することにある。

本発明に係るプリント基板は、上記課題を解決するために、回路パターンが形成される第１基板領域と、前記第１基板領域から分離されるように構成される第２基板領域とを有し、前記第２基板領域には、伝送路を介して前記第１基板領域に形成される前記回路パターンに検査用の信号を入出力するための接触端子が形成され、前記伝送路と、前記回路パターンとは、容量結合するように所定間隔を経て形成されていることを特徴とする。

上記プリント基板では、前記第１基板領域及び前記第２基板領域は、複数の層により構成され、前記伝送路と前記回路パターンとは、それぞれ異なる層に形成されていることが好ましい。

上記プリント基板では、前記伝送路は、前記複数の層において内側の層に形成されることが好ましい。

本発明によれば、検査用治具の有効利用と第１基板領域の面積効率を図ることができる。

以下、本発明の実施の形態について説明する。

図１は、本発明に係るプリント基板１の平面図であり、図２は、プリント基板１の平面図の一部を透過的に示した模式図であり、図３は、図１中の線分Ａ−Ａにより切断したときの断面図である。

プリント基板１は、図１に示すように、所定の回路パターン１０が形成される主プリント基板領域２ａ、２ｂ（第１基板領域）と、主プリント基板領域２ａ、２ｂの支持部として用いられ、主プリント基板領域２ａ、２ｂから分離可能に構成される捨て基板領域３（第２基板領域）から構成されている。

主プリント基板領域２ａ、２ｂは、プリント基板１から分離されることにより、独立した回路基板となり、例えば、携帯端末装置の回路基板として利用される。また、主プリント基板領域２ａ、２ｂには、例えば、ＩＣ（Ｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ：集積回路）等の各種電子部品が配置される。また、主プリント基板領域２ａ、２ｂに配置される電子部品同士の所定の組合せにより、複数の回路ブロック（例えば、無線回路、電源回路、デジタル回路等を含む各種回路ブロック）が形成される。

また、捨て基板領域３には、図２に示すように、主プリント基板領域２ａ、２ｂに対応して、第１の伝送路１１を介して回路パターン１０に検査用の信号を入力するための入力端子１２（接触端子）と、第２の伝送路１３を介して回路パターン１０から戻ってきた検査用の信号を出力するための出力端子１４（接触端子）が形成されている。また、第１の伝送路１１及び第２の伝送路１３は、導電性のある部材（例えば、銅）により所定の形状をなしている。また、入力端子１２と出力端子１４は、いわゆるテストパターンであり、検査工程において、検査用の治具が当接される端子である。また、入力端子１２は、スルーホールを介して基板中層に入り、第１の伝送路１１の一端側と電気的に導通している。また、出力端子１４は、スルーホールを介して基板中層に入り、第２の伝送路１３の一端側と電気的に導通している。

また、第１の伝送路１１及び第２の伝送路１３と、回路パターン１０とは、図３に示すように、部分Ｘにおいて、容量結合するように所定間隔を経て形成されている。

ここで、第１の伝送路１１及び第２の伝送路１３と、回路パターン１０の具体的な構成について説明する。なお、プリント基板１は、高集積化を図るために複数層構造になっている。

入力端子１２と出力端子１４は、第１層目の捨て基板領域３の表面に形成されている。また、入力端子１２に接続されている第１の伝送路１１と、出力端子１４に接続されている第２の伝送路１３は、第２層目以降（例えば、第２層目）に形成されている。また、回路パターン１０は、第１の伝送路１１及び第２の伝送路１３が形成されていない層（例えば、第３層目）に形成されている。

また、第１の伝送路１１及び第２の伝送路１３と、回路パターン１０とは、図４に示すように、所定の誘電率εを有する絶縁材料を挟持してなるコンデンサを構成している。

したがって、静電容量Ｃは、
Ｃ＝εＳ／ｄ（ε：誘電率、Ｓ：表面積、ｄ：距離）
により規定されるため、誘電率ε、表面積Ｓ又は距離ｄを調整することにより静電容量Ｃを変更することができる。例えば、第１の伝送路１１及び第２の伝送路１３と、回路パターン１０との間に設ける層数を調整することにより距離ｄを変更することができ、また、第１の伝送路１１及び第２の伝送路１３と、回路パターン１０との間に形成する中間層に、所定の誘電率εを有する材料を選択することにより誘電率εを変更することができ、また、第１の伝送路１１及び第２の伝送路１３と、回路パターン１０を形成する際に表面積の大きさを調整することにより表面積Ｓを変更することができる。

また、リアクタンスは、
Ｘｃ＝１／２πｆＣ（ｆ：（検査信号の）周波数、Ｃ：静電容量）
により規定されるため、上述のように静電容量Ｃを変更することにより、第１の伝送路１１及び第２の伝送路１３と、回路パターン１０との間の容量結合におけるリアクタンス（インピーダンス）を変更することができる。したがって、第１の伝送路１１及び第２の伝送路１３並びに回路パターン１０のインダクタンスも含め、好適なインピーダンスに調整することにより検査信号を好適に第１の伝送路１１から回路パターン１０へ、又は回路パターン１０から第２の伝送路１３へ効率良く伝送することができる。

このようにして、本発明に係るプリント基板１では、捨て基板領域３の共通パターン配線である第１の伝送路１１及び第２の伝送路１３が、スルーホールを介して基板中層に入り、立体的に主プリント基板領域の回路パターン１０と重なるように配線されるため、第１の伝送路１１及び第２の伝送路１３と、回路パターン１０とは、物理的に非接触状態になり、第１の伝送路１１及び第２の伝送路１３から回路パターン１０に直流（ＤＣ）信号が流れることはない。一方で、第１の伝送路１１及び第２の伝送路１３と、回路パターン１０とは、部分Ｘにおいて、容量結合しているため、高周波信号である検査用の信号を流すことができる。

したがって、捨て基板領域３にテストポイント（入力端子１２と出力端子１４）を形成しても、第１の伝送路１１及び第２の伝送路１３と、主プリント基板領域２ａ、２ｂの回路パターン１０との間で直流信号が流れないため、静電気等による回路パターン１０への悪影響を排除することができる。また、第１の伝送路１１及び第２の伝送路１３が、第１層目の表面ではなく、スルーホールを介して基板中層に形成されるため、第１層目の表面における各種電子部品が配置される基板領域を好適に確保することができる。

また、捨て基板領域３上にテストポイントを形成するので、主プリント基板領域２ａ、２ｂの回路パターン１０の設計に変更があっても、テストポイントの形成位置に変更を要しないため、検査用治具を有効利用でき、また、主プリント基板領域２ａ、２ｂの面積効率を図ることができる。

なお、本実施例においては、入力端子１２と出力端子１４の二つの端子が捨て基板領域３に形成されているものとして説明したが、これに限られず、複数の入力端子と複数の出力端子が形成されている構成であっても良い。また、本実施例においては、入力端子１２と出力端子１４とは別個独立して形成される、として説明したが、これに限られず、入力端子１２と出力端子１４とは単一のものとして形成されても良い。

また、本実施例においては、プリント基板１上に主プリント基板領域２ａ、２ｂが形成されているものとして説明したが、これに限られず、３つ以上の主プリント基板が形成されていても良い。また、本実施例における、捨て基板領域３は、テストポイントと、スルーホールを介してテストポイントと電気的に導通される伝送路とが形成されるとして説明したが、本発明はこれに限定されるものではなく、主プリント基板領域２ａ、２ｂに形成されているような回路パターンやＩＣ等が実装された、有用な独立した回路基板として構成されていても良い。

本発明に係るプリント基板の平面図である。図１に示すプリント基板の一部を透過的に示した模式図である。図１に示すプリント基板の断面図である。図１に示すプリント基板の配線構造についての説明に供する図である。

符号の説明

１プリント基板
２ａ、２ｂ主プリント基板領域
３捨て基板領域
１０回路パターン
１１第１の伝送路
１２入力端子
１３第２の伝送路
１４出力端子

Claims

回路パターンが形成される第１基板領域と、前記第１基板領域から分離されるように構成される第２基板領域とを有し、
前記第２基板領域には、伝送路を介して前記第１基板領域に形成される前記回路パターンに検査用の信号を入出力するための接触端子が形成され、
前記伝送路と、前記回路パターンとは、容量結合するように所定間隔を経て形成されていることを特徴とするプリント基板。
前記第１基板領域及び前記第２基板領域は、複数の層により構成され、
前記伝送路と前記回路パターンとは、それぞれ異なる層に形成されていることを特徴とする請求項１記載のプリント基板。
前記伝送路は、前記複数の層において内側の層に形成される、ことを特徴とする請求項２記載のプリント基板。