JP2009111073A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009111073A
JP2009111073A JP2007280510A JP2007280510A JP2009111073A JP 2009111073 A JP2009111073 A JP 2009111073A JP 2007280510 A JP2007280510 A JP 2007280510A JP 2007280510 A JP2007280510 A JP 2007280510A JP 2009111073 A JP2009111073 A JP 2009111073A
Authority
JP
Japan
Prior art keywords
wiring layer
semiconductor device
bonding pad
protective film
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007280510A
Other languages
English (en)
Inventor
Takashi Ishihara
隆志 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2007280510A priority Critical patent/JP2009111073A/ja
Publication of JP2009111073A publication Critical patent/JP2009111073A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】配線間隔を広げることなくボンディング処理時に発生するボンディングパッドの移動を抑制することができ、製造効率に優れ、また、ダイサイズ並びに装置全体の小型化が可能な半導体装置を提供する。
【解決手段】半導体基板２上に、少なくとも、絶縁膜３と、配線層４と、絶縁膜３及び配線層４を覆う保護膜５とがこの順で積層され、保護膜５には該保護膜５の少なくとも一部を除去することによって開口部５１が形成されており、該開口部５１から配線層４が露出することによって形成されるボンディングパッド６が備えられ、配線層４には、ボンディングパッド６の周囲の少なくとも一部に凹部７が形成されており、保護膜５が凹部７に埋め込まれるように形成されている。
【選択図】図１

Description

本発明は、内部に集積回路を有する半導体装置に関する。
従来の半導体装置においては、半導体チップを積層する構造や半導体パッケージを積層する構造が採用されたものが知られており、また、近年の半導体装置の高密度実装化により、更なる小型化や薄型化が要求されている。
このような半導体装置として、外部回路との接続のため、半導体ウェーハ上にボンディングパッドを形成し、このボンディングパッドに、切欠き部、溝、又は開口部を設け、これらの切欠き部、溝、又は開口部の上にボンディングワイヤをボンディングする技術が提案されている（例えば、特許文献１を参照）。
また、ボンディングパッドの全周囲を、保護膜状に形成された溝によって囲んだ構成の半導体装置が提案されている（例えば、特許文献２）。
また、半導体装置におけるボンディングパッドの一般的な例として、例えば、図１５（ａ）、（ｂ）に示すような構造のものが知られている。ここで、図１５（ａ）はボンディングパッド１０６を備える従来の半導体装置１００の断面図であり、図１５（ｂ）は平面図である。図１５（ａ）、（ｂ）において、符号１０６は、半導体装置１００の最上位配線層として形成された配線層１０４の一部が露出してなるボンディングパッドであり、符号１０２は表面の保護膜である。保護膜１０２には開口部１０１が設けられており、この開口部１０１から配線層１０４の表面が露出し、この領域がボンディングパッド１０６とされている。また、符号１０５は絶縁膜であり、符号１０３はボンディングパッド１０６をなす配線層１０４に隣接する最上位配線層で、ボンディングパッド１０６と同様、半導体装置１００の最上位配線層として構成されている。
図１５（ａ）、（ｂ）に示すように、従来の構造の半導体装置１００は、ボンディングパッド１０６をなす配線層１０４と保護膜１０２との積層面が平坦な構造とされている。このため、図１６（ａ）、（ｂ）に示すように、ボンディングパッド１０６上にボンディングワイヤ１０９をボンディング処理する際、衝撃によってボンディングパッド１０６（配線層１０４）が絶縁膜１０５の上を滑って移動してしまい（図１６（ｂ）参照）、隣接する同層の最上位配線層１０３との間でショートしてしまうという問題がある。
即ち、図１６（ｂ）のボンディング処理後の模式図に示すように、ボンディングワイヤ１０９が押し付けられる際の衝撃により、ボンディングパッド１０６（配線層１０４）が、図１６（ａ）、（ｂ）における左方向に移動する。そして、隣接する最上位配線層１０３とボンディングパッド１０６との間において絶縁層として機能する保護膜１０２が破壊され、図１６（ｂ）中の符号Ｅに示すようなショートが発生してしまうという問題があった。
上述のようなショートが発生する問題を解決するため、一般に、ボンディングパッドと隣接する配線層との間隔を、製造工程において加工可能な最小間隔、つまり、使用する製造装置によって決定される最小加工寸法よりも広くするという対策が施されている。このような対策を施すことにより、ボンディング処理時の衝撃でボンディングパッドが移動した場合でも、隣接する配線層とのショートが生じ難いという効果が得られる。
しかしながら、上述のように、ボンディングパッドと各配線層との間隔を広くした場合、多くの無駄な領域が生じるため、従来より要求されているダイサイズの小型化を進めるにあたり、弊害の一つとなっていた。
また、上述のようなボンディング処理時において、ボンディングパッドに生じるストレスを低減するため、ボンディングパッドにスリットを形成し、このスリットに、モールド樹脂が埋め込まれる構造を有する半導体装置が提案されている（例えば、特許文献３）。
しかしながら、特許文献３に記載の半導体装置は、モールド封入を行なわずに構成される半導体装置に適用することができないという問題があった。
特開昭６１−０１９１３６号公報 特開平０３−２８６５４１号公報 特開平０９−０３６１６６号公報
本発明は上記問題に鑑みてなされたものであり、配線間隔を広げることなくボンディング処理時に発生するボンディングパッドの移動を抑制することができ、製造効率に優れ、また、ダイサイズ並びに装置全体の小型化が可能な半導体装置を提供することを目的とする。
上記の課題を解決するため、請求項１に記載された発明の半導体装置は、半導体基板上に、少なくとも、絶縁膜と、配線層と、前記絶縁膜及び配線層を覆う保護膜とがこの順で積層され、前記保護膜には該保護膜の少なくとも一部を除去することによって開口部が形成されており、該開口部から前記配線層が露出することによって形成されるボンディングパッドが備えられた半導体装置であって、前記配線層には、前記ボンディングパッドの周囲の少なくとも一部に凹部が形成されており、前記保護膜が前記凹部に埋め込まれるように形成されていることを特徴とする。
係る構成の半導体装置によれば、配線層におけるボンディングパッドの周囲に凹部が形成され、この凹部に保護膜が埋め込まれるように形成されているので、ボンディング処理時に生じる衝撃が、保護膜の凹部に埋め込まれた部分によって吸収されることにより、ボンディングパッドが絶縁膜上で滑って移動するのを抑制することができる。これにより、ボンディングパッドと同層の他の配線層との間で電気的な短絡が生じるのを防止することができ、製造工程における歩留まりを向上させることが可能となる。
また、半導体装置内のレイアウト設計において、ボンディングパッドと隣接する他の配線層との間隔を、製造可能な範囲で最小間隔とすることができるので、半導体装置のダイサイズをより小型化することが可能となる。また、従来の構成の半導体装置に対して、特に新たな部材や製造工程を追加することがないので、製造コストが増加することがない。
なお、本発明において説明する半導体基板とは、例えば、基板上に半導体ウェーハ、配線層、絶縁膜等が積層されたもの、あるいはこれらの内の単体で構成されるものである。
また、請求項２に記載された発明の半導体装置は、前記凹部が、前記配線層において、前記ボンディングパッドの周囲を囲むように複数形成されていることを特徴とする。
また、請求項３に記載された発明の半導体装置は、前記ボンディングパッドが平面視略矩形状に形成されており、前記凹部が、前記ボンディングパッドのコーナー部に配されていることを特徴とする。
また、請求項４に記載された発明の半導体装置は、前記ボンディングパッドが平面視略矩形状に形成されており、前記凹部が、前記ボンディングパッドの辺に沿って配されていることを特徴とする。
また、請求項５に記載された発明の半導体装置は、前記凹部が、平面視で略正方形状、略長方形状、略三角形状、略円形状、略Ｘ字形状の内の何れかの形状であることを特徴とする。
係る構成の半導体装置によれば、凹部を適宜配置することにより、ボンディング処理時に生じる衝撃が、保護膜の凹部に埋め込まれた部分において、より効率良く吸収されるので、ボンディングパッドが絶縁膜上を滑って移動するのを確実に抑制することが可能となる。
本発明の半導体装置によれば、上記構成により、ボンディング処理時に生じる衝撃が、保護膜の内の凹部に埋め込まれた部分によって吸収され、ボンディングパッドが絶縁膜上で滑って移動するのを抑制することができる。従って、ボンディングパッドと他の配線層との間でショートが生じるのを防止でき、製造工程における歩留まりを向上させることが可能となる。
また、半導体装置内のレイアウト設計において、ボンディングパッドと他の配線層との間隔を、製造可能な範囲で最小間隔とすることができ、半導体装置のダイサイズをより小型化することが可能となる。また、従来の構成の半導体装置に対して、特に新たな部材や製造工程を追加することがないので、製造コストが増加することがない。
以下に、本発明の実施形態である半導体装置について、図面を適宜参照しながら説明する。図１（ａ）、（ｂ）は本発明の第１実施形態の半導体装置を示す断面模式図であり、図２（ａ）、（ｂ）、（ｃ）は図１に示す半導体装置の製造方法の一例を示す工程図、図３（ａ）、（ｂ）及び図４は本発明の第２実施形態の半導体装置を示す断面模式図、図５（ａ）、（ｂ）は本発明の第３実施形態の半導体装置を示す断面模式図、図６〜１４は本発明の半導体装置のその他の例を各々示す平面模式図である。なお、以下の説明において参照する図面は、本実施形態の半導体装置を説明する図面であって、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なっている。
［第１実施形態］
以下に、本発明の第１実施形態の半導体装置１について、 図１（ａ）、（ｂ）を適宜参照しながら説明する。ここで、図１（ａ）は半導体装置１の断面模式図、図１（ｂ）は平面図であり、図１（ａ）は、図１（ｂ）中に示すＡ−Ａの断面図である。
図１（ａ）、（ｂ）に示すように、本実施形態の半導体装置１は、半導体基板２上に、少なくとも、絶縁膜３と、配線層４と、絶縁膜３及び配線層４を覆う保護膜５とがこの順で積層され、保護膜５には該保護膜５の少なくとも一部を除去することによって開口部５１が形成されており、該開口部５１から配線層４が露出することによって形成されるボンディングパッド６が備えられてなり、配線層４には、ボンディングパッド６の周囲の少なくとも一部に凹部７が形成されており、保護膜５が凹部７に埋め込まれるように形成され、概略構成されている。また、図示例の半導体装置１は、ボンディングパッド６が平面視矩形状、図１（ｂ）に示す例では略正方形状に形成されており、配線層４に形成される凹部７が平面視略正方形状に形成され、正方形状のボンディングパッド６の周囲を囲むように、ボンディングパッド６の１辺あたりで３個×２列の６箇所で、各辺に沿って計２４箇所に複数形成されている。
半導体基板２は、例えばシリコン等からなる基板上に半導体ウェーハ、配線層及び絶縁膜等が積層されてなるものであり、例えば、半導体ウェーハ上に多層構造の配線層等が設けられて構成される。また、半導体基板２上には、層間膜として、シリコン酸化膜（ＳｉＯ２）等からなる絶縁層３が積層されている。
配線層４は、絶縁層３上に積層して設けられ、半導体装置に用いられる従来公知のアルミニウム材料等を何ら制限無く採用して構成することができる。また、本実施形態の配線層４には、上述したように、詳細を後述する凹部７が、例えばエッチング等の方法により、配線層４を貫通するように複数設けられている。
保護膜５は、絶縁膜３及び配線層４を覆うように積層され、例えば、シリコン酸化膜（ＳｉＯ２）やシリコン窒化物膜（Ｓｉ３Ｎ４）、シリコン酸窒化物膜（ＳｉＯＮ）、又はこれらの積層膜等からなる。また、本実施形態の保護膜５には、上述したように、保護膜５の少なくとも一部が除去されることによって平面視矩形状の開口部５１が形成されており、この開口部５１から配線層４の一部が露出するように構成されている。そして、この開口部５１による露出領域に対応する配線層４の少なくとも一部がボンディングパッド６とされている。
ボンディングパッド６は、外部回路装置との間で図示略のボンディングワイヤを介して接続されるものであり、上述したように、保護膜５に形成される開口部５１から配線層４が露出することによって構成される。
また、図示例では、ボンディングパッド６を構成する配線層４に隣接して最上位配線層８が同層で形成されており、これらボンディングパッド６及び最上位配線層８が、本実施形態の半導体装置１における最上位の配線層とされている。このように、ボンディングパッド６をなす配線層４は最上位配線層としても用いられることから、配線層４に凹部７を形成する際には、新たなレチクルを用意する必要は無い。
上記構成とされた半導体装置１において、保護膜５は、ボンディングパッド６及び最上位配線層８が形成された後に、各種パッド部やヒューズ部等の特殊な領域を除き、最上位の配線層であるボンディングパッド６及び最上位配線層８を覆うように形成される。
また、絶縁膜３は、最上位の配線層であるボンディングパッド６及び最上位配線層８の直下の層間膜とされている。
また、半導体装置１においては、図１（ａ）、（ｂ）に示すように、配線層４におけるボンディングパッド６の周辺、つまり、配線層４上に保護膜５が積層されている領域の少なくとも一部に、従来公知のエッチング法によって凹部７が形成されている。また、図示例の凹部７は、正方形状の領域とされたボンディングパッド６の周囲において、１辺あたりで６箇所の凹部７が、２列で各辺と並行に配置され、計２４箇所に形成されている。そして、これら複数の凹部７に保護膜５の一部が入り込み、埋め込まれるように形成されている。
本実施形態の半導体装置１は、上記構成により、ボンディングパッド６に図示略のボンディングワイヤを接続する際、ボンディングパッド６をなす配線層４に対してボンディング処理による大きな衝撃が印加された場合でも、各凹部７に埋め込まれた部分の保護膜５によって衝撃が吸収される。これにより、衝撃が印加された配線層４が絶縁層３上において滑って移動し、ずれた状態となるのを抑制できるので、ボンディングパッド６をなす配線層４と、該配線層４と同層とされた最上位配線層８とが接触し、電気的に短絡（ショート）するのを防止することが可能となる。
このように、ボンディングパッド６をなす配線層４の移動が抑制されることにより、例えば、配線層４と最上位配線層８との間等、最上位の配線層における各配線間隔を小さな寸法とすることが可能なる。従って、半導体装置におけるダイサイズを小型化することが可能となり、ひいては半導体装置全体の小型化を実現することが可能となる。
以下に、本実施形態の半導体装置１の製造方法の一例について、図２（ａ）、（ｂ）、（ｃ）を参照しながら説明する。
まず、図２（ａ）に示すような、半導体基板２上に、絶縁膜３とアルミ配線層４０とをこの順で積層した基板を準備する。ここで、図２（ａ）に示す積層構造は、ボンディングパッドが形成される前の状態を示すものである。このような基板を形成する工程としては、従来公知の半導体の製造工程で用いられている方法を採用することができる。
なお、本実施形態の製造方法で説明する半導体基板２は、上述したように、基板上に半導体ウェーハ、配線層及び絶縁膜等が積層されてなるものである。また、アルミ配線層４０としては、本実施形態の製造方法ではアルミニウムを用いているが、アルミニウム以外の材料を適宜採用することも可能である。また、絶縁膜３としては、シリコン酸化膜を用いて形成する。
次に、図２（ｂ）に示すように、アルミ配線層４０にエッチング処理を施し、配線層４及び最上位配線層８を形成する。
具体的には、アルミニウムからなるアルミ配線層４０上に、図示略のパターニングを施したフォトレジストをマスクとして用い、アルミ配線層４０の一部をエッチング加工によって除去し、図示例のような配線層４及び最上位配線層８を形成する。またさらに、配線層４の一部をエッチング加工によって除去し、凹部７を形成する。この際のエッチング深さとしては、アルミ配線層４０の下に配されている絶縁膜３が露出するように、アルミ配線層４０の厚さ方向全体でエッチング加工する。また、配線層４を形成する加工工程は、最上位配線層８のパターンを形成する工程と同様の処理によって行なうことができる工程なので、配線層４に凹部７を形成する際は、使用するマスクのレイアウトパターンを変更するだけで良い。従って、従来から用いられている製造工程と比べ、パターン形成に使用する露光マスクの使用枚数の増加等もなく、コストや工数の増大を招くことがない。
次に、図２（ｃ）に示すように、配線層４及び最上位配線層８上に保護膜５を形成した後、保護膜の一部を除去して開口部５１を形成することにより、ボンディングパッド６を形成する。
具体的には、まず、配線層４と最上位配線層８との間、及び配線層４に形成された凹部７に保護膜５の一部を埋め込むようにしながら、保護膜５を配線層４及び最上位配線層８上に成膜する。そして、保護膜５の内、配線層４上に成膜された部分の一部を除去することにより、開口部５１を形成して配線層４の一部を露出させ、ボンディングパッド６を形成する。また、この際に保護膜５に用いる材料としては、上述したように、シリコン酸化膜やシリコン窒化物膜、シリコン酸窒化物膜、又はこれらの積層膜等を用いることができる。
以上のような工程により、半導体装置１を製造することができるが、本実施形態の半導体装置を製造する方法は上記方法には限定されず、例えば、各層に用いる材料や形状、加工方法等は、適宜採用することが可能である。
なお、本実施形態では、配線層に形成する凹部として、平面視で正方形状の凹部７を、正方形状のボンディングパッド６の周囲を囲むように、ボンディングパッド６の１辺あたり３個×２列の６箇所で、計２４箇所に複数配置した例を説明しているがこれには限定されない。例えば、凹部を正方形以外の形状で形成しても良く、また、ボンディングパッドの周囲における配置個数も適宜決定することが可能である。
［第２実施形態］
以下に、本発明の第２実施形態の半導体装置１０について、図３（ａ）、（ｂ）及び図４を適宜参照しながら説明する。ここで、図３（ａ）は半導体装置１０の断面模式図、図３（ｂ）は平面図であり、図３（ａ）は、図３（ｂ）中に示すＢ−Ｂの断面図である。また、図４は、本実施形態の半導体装置における別の例を説明するための平面模式図である。
なお、本実施形態では、図１（ａ）、（ｂ）に示す第１実施形態の半導体装置１と共通する構成については同じ符号を付し、また、その詳しい説明を省略する。
図３（ａ）、（ｂ）に示すように、本実施形態の半導体装置１０は、主に、配線層４１に形成される凹部７１が配線層４１の厚さ方向で略半分程度の深さの凹部とされている点で、第１実施形態の半導体装置１とは異なる。また、配線層４１上に形成される保護層５５の一部が、第１実施形態の半導体装置１の略半分程度の深さとされた凹部７１の中に埋め込まれるように形成されている。
本実施形態の半導体装置１０を製造する場合には、上述したような、配線層４を形成する工程において同じマスクを用いて凹部７を形成する第1実施形態の半導体装置１の製造方法と異なり、例えば、新たなエッチング工程を設けて凹部７１を形成する方法とすることができる。具体的には、２種類のパターン形成用のマスクを用意し、まず、一方のマスクを用いてアルミニウムからなる最上位配線層をエッチング加工し、配線層４１及び最上位配線層８を形成した後、他方のマスクを用いて凹部７１を形成する。このように、凹部７１を形成するための工程を新たに設けることにより、配線層４１の厚さ方向で途中までの深さ、図示例では略半分程度の深さまでのエッチング処理を行なうことが可能となる。
本実施形態では、上記製造方法で半導体装置１０を製造することにより、保護膜５５と配線層４１とが重なり合う領域の全体において凹凸形状を形成することが可能となる。これにより、凹部形状とされる凹部７１を形成した後、この凹部７１に一部が埋め込まれるように保護膜５５を形成することで、保護膜５５と配線層４１との密着性を高めることができる。従って、第１の実施形態の半導体装置１と同様、保護膜５５の開口部５６から配線層４１が露出してなるボンディングパッド６１に図示略のボンディングワイヤを接続する際、ボンディング処理による衝撃を抑制することが可能となる。
また、本実施形態では、凹部７１を、配線層４１の厚さ方向で途中までのエッチング処理として形成することにより、第１実施形態の半導体装置１と比較して、配線層４１（ボンディングパッド６１）の強度が高められるという効果が得られる。
また、図４の平面図に示す例のように、配線層４１からの引き出し部４５とボンディングパッド６１の領域との間に、配線層４１の厚さ方向の途中までの深さとされた凹部７１が設けられている場合には、この間の電気的抵抗値が、配線層を貫通する凹部が設けられた場合に比べて低減することができるという効果が得られる。また、この際、引き出し部４５は、ボンディングパッド６１をなす配線層４１と同層である必要はなく、例えば、配線層４１よりも下層に設けられた別の配線層が、配線層４１とコンタクトプラグを介して接続されている場合であっても、上記同様の抵抗値低減効果が得られる。
［第３実施形態］
以下に、本発明の第３実施形態の半導体装置１１について、図５（ａ）、（ｂ）を適宜参照しながら説明する。ここで、図５（ａ）は半導体装置１０の断面模式図、図５（ｂ）は平面図であり、図５（ａ）は、図５（ｂ）中に示すＣ−Ｃの断面図である。
図５（ａ）、（ｂ）に示すように、本実施形態の半導体装置１１は、凹部７２が、配線層４２及び絶縁膜３１を貫通し、その下の半導体基板２１の上部に入り込む深さで形成されている点で、第１実施形態の半導体装置１及び第２実施形態の半導体装置１０とは異なる。
第３実施形態の半導体装置１１は、ボンディングパッド６２を構成する配線層４２と該配線層４２と同層の最上位配線層８、さらに、その下の絶縁膜３１よりも下の層、つまり、半導体基板２１にまで達するように凹部７２を形成している。このように、凹部７２を、半導体基板２１の上部にまで達する深さで形成する方法としては、例えば、第２実施形態において説明した方法と同様に、２種類のマスクを用いて２回のエッチング加工を行う方法が挙げられる。このような方法とした場合には、例えば、エッチング条件を調整することにより、半導体基板２１の上部に達するように、凹部７２を形成することが可能となる。
次いで、凹部７２を形成した後、この凹部７２に一部を埋め込むようにし、また、エッチング除去された各層の間に一部を埋め込むようにして、配線層４２及び最上位配線層８の上に保護膜５７を形成し、さらに開口部５８を形成することによってボンディングパッド６２を設ける。
本実施形態の半導体装置１１によれば、第１実施形態の半導体装置１や第２実施形態の半導体装置１０に比べ、保護膜５７と凹部７２との接面が増加するため、ボンディングパッド６２に図示略のボンディングワイヤを接続する際、ボンディング処理による衝撃をより効果的に抑制することが可能となる。
なお、半導体基板２１としては、上述したような、基板上に半導体ウェーハ、配線層及びシリコン酸化膜等からなる絶縁膜等が積層されたもの以外であっても良く、例えば、アルミニウム膜や多結晶シリコン膜、タングステン膜等の導電膜が積層されたものであっても、本実施形態の凹部７２及び保護膜５７の構造を採用することが可能である。また、半導体基板がシリコン基板単体の場合であっても、本実施形態の構造を適用することが可能である。
［半導体装置のその他の例］
本発明に係る半導体装置は、上記第１〜３実施形態には限定されず、その構造や形状等については適宜採用することが可能であり、以下、図６〜１４を適宜参照ながら説明する。
上述したような第１〜３実施形態においては、平面視略正方形状の凹部７、７１、７２が、平面視略正方形状とされたボンディングパッド６、６１、６２の周囲を囲むように、１辺あたり３個×２列の６箇所で、各辺に沿って計２４箇所に複数形成されているが、本発明においては、このような構成には限定されない。例えば、図６に示すように、ボンディングパッド６０のコーナー部の近傍にのみ、平面視略正方形状の凹部７３を配置した構成としても良いし、図７に示すように、平面視略三角形状の凹部７４を配置した構成としても良い。また、図８に示す例のように、ボンディングパッド６０のコーナー部近傍に、平面視略円形状の凹部７５を配置しても良く、あるいは、図９に示す例のように、平面視略Ｘ字形状の凹部７６を配置した構成としても良い。
また、図１０に示す例のように、平面視で略長方形状の凹部７７が、平面視略正方形状とされたボンディングパッド６０の１辺あたりで２箇所ずつ、各辺に並行して計８箇所に形成された構成としても良いし、図１１に示す例のように、平面視略正方形状の凹部７８が、ボンディングパッド６０の１辺あたりで４箇所ずつ、各辺に並行して計１６箇所に形成された構成としても良い。
また、図１２に示す例のように、平面視略円形状の凹部７９が、ボンディングパッド６０の１辺あたりで２箇所ずつ、ボンディングパッド６０の周囲を囲むように計８箇所に形成された構成としても良い。
また、図１３に示す例のように、平面視略長方形状の凹部８５が２箇所、ボンディングパッド６０の互いに対向する辺に沿って対で設けられた構成としても良い。また、図１４に示す例のように、平面視略長方形状の凹部８６が、ボンディングパッド６０の互いに対向する辺に沿って２箇所ずつ対で設けられ、計４箇所に形成された構成としても良い
上述したように、配線層において、ボンディングパッドの周辺に形成する凹部の形状は、例えば、略正方形状、略長方形状、略三角形状、略円形状、略Ｘ形状等の他、不定形で不規則な形状のものとする等、適宜採用することができる。また、凹部の配置形態についても、ボンディングパッドの周囲において、一列や二列に並べる他、不規則な配置としても問題なく、凹部の形状や配置形態に関わらず、凹部の内部に保護膜の一部が埋め込まれた構成とされていれば良い。
また、上述したような凹部の各種形状や配置形態については、上記第１〜３実施形態で説明したような、配線層、並びに絶縁層や半導体基板の厚さ方向における深さが適宜調整された凹部においても、何ら問題なく適用することが可能である。
以上説明したように、上記各実施形態の半導体装置によれば、ボンディング処理時に生じる衝撃が、保護膜の内の凹部に埋め込まれた部分によって吸収され、ボンディングパッドが絶縁膜上を滑って移動するのを抑制することができるので、ボンディングパッドと他の配線層との間でショートが生じるのを防止でき、製造工程における歩留まりを向上させることが可能となる。また、半導体装置内のレイアウト設計において、ボンディングパッドと他の配線層との間隔を、製造可能な範囲で最小間隔とすることができ、半導体装置のダイサイズをより小型化することが可能となる。また、従来の構成の半導体装置に対して、特に新たな部材や製造工程を追加することがないので、製造コストが増加することがない。
本発明の実施形態である半導体装置の一例を示す模式図であり、（ａ）は断面図、（ｂ）は平面図である。 本発明の実施形態である半導体装置の製造方法の一例を示す工程図である。 本発明の実施形態である半導体装置の他の例を示す模式図であり、（ａ）は断面図、（ｂ）は平面図である。 本発明の実施形態である半導体装置の他の例を示す平面模式図である。 本発明の実施形態である半導体装置のさらに別の例を示す模式図であり、（ａ）は断面図、（ｂ）は平面図である。 本発明の実施形態である半導体装置のさらに別の例を示す平面模式図である。 本発明の実施形態である半導体装置のさらに別の例を示す平面模式図である。 本発明の実施形態である半導体装置のさらに別の例を示す平面模式図である。 本発明の実施形態である半導体装置のさらに別の例を示す平面模式図である。 本発明の実施形態である半導体装置のさらに別の例を示す平面模式図である。 本発明の実施形態である半導体装置のさらに別の例を示す平面模式図である。 本発明の実施形態である半導体装置のさらに別の例を示す平面模式図である。 本発明の実施形態である半導体装置のさらに別の例を示す平面模式図である。 本発明の実施形態である半導体装置のさらに別の例を示す平面模式図である。 従来の半導体装置を示す模式図である。 従来の半導体装置を示す模式図である。
符号の説明
１、１０、１１…半導体装置、２、２１…半導体基板、３、３１…絶縁膜、４、４１、４２…配線層、５、５５、５７…保護膜、５１、５６、５８…開口部、６、６０、６１、６２…ボンディングパッド、７、７１、７２、７３、７４、７５、７６、７７、７８、７９、８５、８６…凹部、８…最上位配線層

Claims (5)

  1. 半導体基板上に、少なくとも、絶縁膜と、配線層と、前記絶縁膜及び配線層を覆う保護膜とがこの順で積層され、前記保護膜には該保護膜の少なくとも一部を除去することによって開口部が形成されており、該開口部から前記配線層が露出することによって形成されるボンディングパッドが備えられた半導体装置であって、
    前記配線層には、前記ボンディングパッドの周囲の少なくとも一部に凹部が形成されており、前記保護膜が前記凹部に埋め込まれるように形成されていることを特徴とする半導体装置。
  2. 前記凹部は、前記配線層において、前記ボンディングパッドの周囲を囲むように複数形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記ボンディングパッドが平面視略矩形状に形成されており、前記凹部が、前記ボンディングパッドのコーナー部近傍に配されていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記ボンディングパッドが平面視略矩形状に形成されており、前記凹部が、前記ボンディングパッドの辺に沿って配されていることを特徴とする請求項１又は２に記載の半導体装置。
  5. 前記凹部が、平面視で略正方形状、略長方形状、略三角形状、略円形状、略Ｘ字形状の内の何れかの形状であることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
JP2007280510A 2007-10-29 2007-10-29 半導体装置 Pending JP2009111073A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007280510A JP2009111073A (ja) 2007-10-29 2007-10-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007280510A JP2009111073A (ja) 2007-10-29 2007-10-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2009111073A true JP2009111073A (ja) 2009-05-21

Family

ID=40779260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007280510A Pending JP2009111073A (ja) 2007-10-29 2007-10-29 半導体装置

Country Status (1)

Country Link
JP (1) JP2009111073A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109422234A (zh) * 2017-09-01 2019-03-05 中芯国际集成电路制造(上海)有限公司 测试结构及其制造方法
JP2021125526A (ja) * 2020-02-04 2021-08-30 ラピスセミコンダクタ株式会社 半導体装置、および半導体装置の製造方法
JP7500208B2 (ja) 2020-02-04 2024-06-17 ラピスセミコンダクタ株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63141330A (ja) * 1986-12-03 1988-06-13 Nec Corp 半導体集積回路装置
JPH05226405A (ja) * 1992-02-14 1993-09-03 Toshiba Corp 半導体装置
JPH05326616A (ja) * 1992-05-25 1993-12-10 Oki Electric Ind Co Ltd 半導体装置のボンディングパッド及びその接続方法
JPH05343466A (ja) * 1992-06-11 1993-12-24 Mitsubishi Electric Corp 半導体装置のパッド構造
JP2001176966A (ja) * 1999-12-20 2001-06-29 Matsushita Electronics Industry Corp 半導体装置
JP2004071679A (ja) * 2002-08-02 2004-03-04 Matsushita Electric Ind Co Ltd 半導体素子の電極およびその製造方法
JP2005260207A (ja) * 2004-02-10 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63141330A (ja) * 1986-12-03 1988-06-13 Nec Corp 半導体集積回路装置
JPH05226405A (ja) * 1992-02-14 1993-09-03 Toshiba Corp 半導体装置
JPH05326616A (ja) * 1992-05-25 1993-12-10 Oki Electric Ind Co Ltd 半導体装置のボンディングパッド及びその接続方法
JPH05343466A (ja) * 1992-06-11 1993-12-24 Mitsubishi Electric Corp 半導体装置のパッド構造
JP2001176966A (ja) * 1999-12-20 2001-06-29 Matsushita Electronics Industry Corp 半導体装置
JP2004071679A (ja) * 2002-08-02 2004-03-04 Matsushita Electric Ind Co Ltd 半導体素子の電極およびその製造方法
JP2005260207A (ja) * 2004-02-10 2005-09-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109422234A (zh) * 2017-09-01 2019-03-05 中芯国际集成电路制造(上海)有限公司 测试结构及其制造方法
CN109422234B (zh) * 2017-09-01 2021-04-09 中芯国际集成电路制造(上海)有限公司 测试结构及其制造方法
JP2021125526A (ja) * 2020-02-04 2021-08-30 ラピスセミコンダクタ株式会社 半導体装置、および半導体装置の製造方法
JP7500208B2 (ja) 2020-02-04 2024-06-17 ラピスセミコンダクタ株式会社 半導体装置

Similar Documents

Publication Publication Date Title
KR100721492B1 (ko) 반도체 장치 및 그 제조 방법
US7994614B2 (en) Semiconductor wafer, semiconductor device, and method of manufacturing semiconductor device
KR20170026703A (ko) 반도체 칩, 이의 제조방법, 및 이를 포함하는 반도체 패키지
JP5326282B2 (ja) 半導体装置とその製造方法、及び露光用マスク
JP2009081351A (ja) 半導体装置及びその製造方法
CN108155155B (zh) 半导体结构及其形成方法
US7897459B2 (en) Semiconductor device and manufacturing method thereof
JP5230061B2 (ja) 半導体装置及びその製造方法
JP2007173325A (ja) 半導体装置の製造方法
JP2006108489A (ja) 半導体装置の製造方法
JP2009111073A (ja) 半導体装置
JP2006318989A (ja) 半導体装置
CN111668157B (zh) 半导体装置
US10607942B2 (en) Semiconductor device and method for manufacturing semiconductor device
JPH0677315A (ja) 半導体装置
KR100709443B1 (ko) 반도체 소자의 본딩 패드 형성방법
JP2012164872A (ja) 半導体装置の製造方法
US7233070B2 (en) Semiconductor device having no cracks in one or more layers underlying a metal line layer and method of manufacturing the same
KR20100106210A (ko) 반도체 장치
JP2004228479A (ja) 半導体装置及び半導体装置の製造方法
JP3872031B2 (ja) 半導体装置の製造方法
KR100714478B1 (ko) 와이어 본딩 신뢰성이 향상된 반도체 소자 및 그 제조 방법
JP2009218503A (ja) 半導体装置及びその製造方法
TWM397681U (en) Circuit board with a removing area
KR101196484B1 (ko) 저장 구조체의 주변에 충진 패턴을 가지는 반도체 장치 및그의 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110222

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20131108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304