JP2009094489A - ビルドアップ積層基板の製造方法 - Google Patents

ビルドアップ積層基板の製造方法 Download PDF

Info

Publication number
JP2009094489A
JP2009094489A JP2008234173A JP2008234173A JP2009094489A JP 2009094489 A JP2009094489 A JP 2009094489A JP 2008234173 A JP2008234173 A JP 2008234173A JP 2008234173 A JP2008234173 A JP 2008234173A JP 2009094489 A JP2009094489 A JP 2009094489A
Authority
JP
Japan
Prior art keywords
copper plating
electrolytic copper
plating
film
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008234173A
Other languages
English (en)
Inventor
Shinji Tachibana
真司 立花
Naoyuki Omura
直之 大村
Toshihiro Kawase
智弘 川瀬
Toshihisa Isono
敏久 礒野
Teruyuki Hotta
輝幸 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
C Uyemura and Co Ltd
Original Assignee
C Uyemura and Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by C Uyemura and Co Ltd filed Critical C Uyemura and Co Ltd
Priority to JP2008234173A priority Critical patent/JP2009094489A/ja
Publication of JP2009094489A publication Critical patent/JP2009094489A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0307Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

【課題】有機高分子絶縁層と配線層との密着性を高めるために必須であった特殊なエッチング工程を省くことができ、高価なエッチング装置を使う必要がなく、経済的である。また、特にビアフィルめっきに用いられる各種添加剤を含む種々の硫酸銅めっき浴をそのまま用いても表面の凹凸を様々な形状や粗さに形成することができることから、添加剤に起因する皮膜特性に応じて特殊なエッチング液を選択する必要もなく、また、積層する有機高分子絶縁層の材質及び物性に合わせて表面の凹凸を容易に形成する。
【解決手段】有機高分子絶縁層11a上に電気銅めっきにより配線層2a、2bを形成し、配線層上に更に有機高分子絶縁層11bを積層する工程を含むビルドアップ積層基板の製造方法において、電気銅めっきの最終工程において、電気銅めっきにより上記配線層表面を粗面23に形成し、粗面に形成された配線層表面上に直接有機高分子絶縁層を積層する。
【選択図】図1

Description

本発明は、ビルドアップ積層基板の製造方法に関する。
ビルドアップ法と呼ばれる積層基板の製造方法が知られている。セミアディティブ法と呼ばれる方法では、例えば、図3に示されるように、まず、内層樹脂1上に内層配線2aを形成した後、この内層配線2a上に絶縁樹脂11aを貼り付け(図3(A))、レーザー照射により絶縁樹脂11aにビアホール3を形成して、このビアホール3及び絶縁樹脂11a表面をデスミア処理し(図3(B))、触媒21付与(図3(C))及び無電解銅めっきを施し(図3(D))、無電解銅めっき皮膜22の上に、めっきレジスト4を施し(図3(E))、レジスト非被覆パターンを電気銅めっき処理して内層配線(電気銅めっき皮膜)2bを形成する(図3(F))。次に、レジスト4を除去(図3(G))した後に無電解銅めっき皮膜22を触媒21と共に除去し(図3(H))、更に絶縁樹脂11bを貼り付ける工程(図3(J))を繰り返して、上層配線を形成していく。
また、サブトラクティブ法と呼ばれる方法では、例えば、図4に示されるように、まず、内層樹脂1上に内層配線2aを形成した後、この内層配線2a上に銅箔が貼られた絶縁樹脂(RCC樹脂)11aを貼り付け(図4(A))、レーザー照射により絶縁樹脂11aにビアホール3を形成して、このビアホール3及び絶縁樹脂11a表面をデスミア処理し(図4(B))、触媒21付与(図4(C))及び無電解銅めっきを施し(図4(D))、無電解銅めっき皮膜22の上に、電気銅めっき処理にて電気銅めっき皮膜2bを形成する(図4(E))。次に、電気銅めっき皮膜2bの上に、エッチングレジスト4を施し(図4(F))、レジスト非被覆部分の電気銅めっき皮膜2bを無電解銅めっき皮膜22及び触媒21と共に除去(図4(G))して内層配線(電気銅めっき皮膜)2bを形成し、レジスト4を除去(図4(H))し、更に銅箔が貼られた絶縁樹脂(RCC樹脂)11bを貼り付ける工程(図4(J))を繰り返して、上層配線を形成していく。
しかし、上記従来の電気銅めっきでは、電気銅めっき皮膜2bの表面に凹凸がないため、絶縁樹脂との密着性を高めることを目的に電解エッチングや特開2000−282265号公報(特許文献1)に記載されているようなエッチング処理によって、電気銅めっき皮膜2bの表面に凹凸20を作り(図3(I)又は図4(I))、その後、絶縁樹脂11bを形成することが行われていた。
しかし、このエッチング処理により表面に凹凸を作るためには、特殊で高価なエッチング装置を用いることが必要となっていた。また、電気銅めっきに用いる硫酸銅めっき浴に用いられる添加剤によって、電気銅めっき皮膜の特性が変わるため、それに応じてエッチング液を変えなければ十分な凹凸を皮膜表面に形成できず、エッチング液の選定が煩雑となっていた。
特開2000−282265号公報 特表2006−526890号公報 特開2000−68644号公報 特開2002−134918号公報 特開2000−44799号公報 特開2001−274549号公報 特開平3−204992号公報 特公平7−19959号公報 特開平5−335744号公報 特開2001−210932号公報
本発明は、上記事情に鑑みなされたものであり、特に、配線層と絶縁層との良好な密着性を確保しつつ、ビルドアップ積層基板を簡便な工程により効率よく製造する方法を提供することを目的とする。
本発明者は、上記問題を解決するため、ビルドアップ積層基板の製造において、配線層(内層配線)の形成後に必須とされていたエッチング処理工程を実施することなく、配線層に有機高分子絶縁層(絶縁樹脂)を密着性よく積層する方法について鋭意検討を重ねた結果、これまで皮膜特性が悪くなるとして利用されていなかった表面凹凸のある皮膜を従来のビアフィル等めっきと組み合わせることで、層を形成する電気銅めっき工程の中で、電気銅めっき皮膜表面に凹凸を形成することで、特殊なエッチング処理工程を省くことができることを見出した。そして、電気銅めっきにより、例えば、電気銅めっきの最終工程において、前工程の電気銅めっきをそのまま用いて表面が粗面となるめっきの条件に変更する方法、表面が粗面となる電気銅めっき浴及び条件に変えて電気銅めっきする方法などの方法により凹凸を形成すれば、表面の凹凸を様々な形状や粗さ(表面粗さRa)に調整して形成できるため、配線層の大部分を占める本層のめっき特性を維持しつつ、配線層と有機高分子絶縁層との良好な密着性を確保して、ビルドアップ積層基板を簡便な工程により効率よく製造することができることを見出し、本発明をなすに至った。
即ち、本発明は、以下のビルドアップ積層基板の製造方法を提供する。
[1] 有機高分子絶縁層上に電気銅めっきにより配線層を形成し、該配線層上に更に有機高分子絶縁層を積層する工程を含むビルドアップ積層基板の製造方法であって、
上記電気銅めっきの最終工程において、電気銅めっきにより上記配線層表面を粗面に形成し、該粗面に形成された配線層表面上に直接有機高分子絶縁層を積層することを特徴とするビルドアップ積層基板の製造方法。
[2] 上記電気銅めっきの最終工程の上記粗面を形成する電気銅めっきが、逆電解パルスを適用した電気銅めっきであることを特徴とする[1]記載のビルドアップ積層基板の製造方法。
[3] 上記電気銅めっきの最終工程の上記粗面を形成する電気銅めっきが、有機添加剤として、硫黄含有化合物と窒素含有化合物とを含み、ポリエーテル化合物を含まない電気銅めっき浴、又は硫黄及び窒素を含有する化合物を含み、ポリエーテル化合物を含まない電気銅めっき浴による電気銅めっきであることを特徴とする[1]記載のビルドアップ積層基板の製造方法。
[4] 上記粗面の表面粗さRaが0.01〜1μmであることを特徴とする[1]乃至[3]のいずれかに記載のビルドアップ積層基板の製造方法。
本発明によれば、有機高分子絶縁層と配線層との密着性を高めるために必須であった特殊なエッチング工程を省くことができ、高価なエッチング装置を使う必要がなく、経済的である。また、特にビアフィルめっきに用いられる各種添加剤を含む種々の硫酸銅めっき浴をそのまま用いても表面の凹凸を様々な形状や粗さに形成することができることから、添加剤に起因する皮膜特性に応じて特殊なエッチング液を選択する必要もなく、また、積層する有機高分子絶縁層の材質及び物性に合わせて表面の凹凸を形成することも容易である。
以下、本発明について更に詳述する。
本発明は、有機高分子絶縁層(一般的にはエポキシ樹脂等の絶縁樹脂の層)上に電気銅めっきにより配線層を形成し、該配線層上に更に有機高分子絶縁層を積層する工程を含むビルドアップ積層基板の製造方法である。本発明においては、この配線層(又は配線層を形成するための電気銅めっき皮膜)を形成する電気銅めっきの最終工程において、電気銅めっきにより配線層表面を粗面に形成し、この粗面に形成された配線層表面上に直接(即ち、他の層を介さずに)有機高分子絶縁層を積層する。
本発明の電気銅めっきでは、ビルドアップ積層基板の製造において適用される通常の電気銅めっきにより配線層の大部分が形成され、この電気銅めっき工程の最終段階(最終工程)で、表面を粗面に形成した配線層を形成するための電気銅めっきが適用される。
このような方法として具体的には、配線層を、まず、直流電流を用いた電気銅めっきにより形成し、最終段階(最終工程)で逆電解パルス電流とすることにより、配線層の表面を粗面に形成することができる(この方法を、逆電解パルス方式と呼ぶことがある)。
この場合に用いる電気銅めっき浴(第1の電気銅めっき浴)としては、ビルドアップ積層基板の製造において適用される公知の電気銅めっき浴(例えば、ビアフィル用又はダマシン用等の硫酸銅めっき浴)を適用することができ、例えば、硫酸銅を銅イオン(Cu2+)として10〜65g/L、硫酸を20〜250g/L、塩化物イオン(Cl-)を20〜100mg/L含み、更に、ビアフィル用又はダマシン用硫酸銅めっき浴に用いられる有機添加剤を含むものを用いることができる。
この有機添加剤としては、例えば、硫黄含有化合物であれば下記(1)〜(3)で示されるものの1種又は複数種を0.01〜100mg/L、特に0.1〜50mg/Lで含むことが好ましい。
1−S−(CH2n−(O)p−SO3M …(1)
(R22N−CSS−(CH2n−(CHOH)p−(CH2n−(O)p−SO3M …(2)
2−O−CSS−(CH2n−(CHOH)p−(CH2n−(O)p−SO3M …(3)
(式中、R1は水素原子、又は−(S)m−(CH2n−(O)p−SO3Mで示される基、R2は各々独立して炭素数1〜5のアルキル基、Mは水素原子又はアルカリ金属、mは0又は1、nは1〜8の整数、pは0又は1である。)
また、ポリエーテル化合物であれば、−O−を4個以上含有するポリアルキレングリコールを含む化合物が挙げられ、具体的には、ポリエチレングリコール、ポリプロピレングリコール及びこれらのコポリマー、ポリエチレングリコール脂肪酸エステル、ポリエチレングリコールアルキルエーテルなどが挙げられる。これらのポリエーテル化合物は、10〜5000mg/L、特に100〜1000mg/Lで含むことが好ましい。
更に、窒素含有化合物であれば、ポリエチレンイミン及びその誘導体、ポリビニルイミダゾール及びその誘導体、ポリビニルアルキルイミダゾール及びその誘導体、ビニルピロリドンとビニルアルキルイミダゾール及びその誘導体とのコポリマー、ヤヌスグリーンBなどの染料が挙げられ、0.001〜500mg/L、特に0.01〜100mg/Lで含むことが好ましい。なお、硫酸銅めっき浴のpHは、通常2以下として用いられる。
本発明においては、アノードとして可溶性アノード又は不溶性アノードを用い、被めっき物をカソードとして被めっき物上に電気銅めっきが施される。逆電解パルス方式では、まず、直流電流を用いた電気銅めっきが施される。この場合、陰極電流密度は、通常0.5〜7A/dm2、特に1〜5A/dm2とすることが好適である。
一方、電気銅めっき工程の最終段階に適用する逆電解パルスにおいては、正(めっき側)の電流(陰極電流密度)Ai及び負(剥離側)の電流(陰極電流密度)Biを、Biが0.5〜7A/dm2、特に1〜5A/dm2の範囲で、Ai/Bi=1/2〜1/5の範囲とし、正(めっき側)のパルス時間At及び負(剥離側)のパルス時間Btを、Btが1.0〜10msの範囲で、At/Bt=5〜50とすることが好ましい。
逆電解パルスを適用しためっき時間は1〜10分間程度が好ましく、また、全電気銅めっき時間の1/3〜1/100、特に1/4〜1/75、とりわけ1/5〜1/50とすることが好ましい。逆電解パルスを適用しためっき時間が上記範囲を下回ると、十分な密着性が得られなくなるおそれがあり、上記範囲を上回ると、電気銅めっき皮膜の物性、特に抗張力、伸び率が悪化するおそれがある。
また、配線層を、まず、直流電流を用い、ビルドアップ積層基板の製造において適用される公知の電気銅めっき浴(例えば、ビアフィル用又はダマシン用等の硫酸銅めっき浴)を適用した電気銅めっき(具体的には、上記逆電解パルス方式において例示した第1の電気銅めっき浴及び直流電流を用いるめっき条件と同様とすることができる。)により形成し、最終段階(最終工程)で、例えば直流電流で、有機添加剤として、硫黄含有化合物と窒素含有化合物とを含み、ポリエーテル化合物を含まない電気銅めっき浴、又は硫黄及び窒素を含有する化合物を含み、ポリエーテル化合物を含まない電気銅めっき浴(第2の電気銅めっき浴)を用いて電気銅めっきすることにより、配線層の表面を粗面に形成することができる(この方法を、2種めっき浴方式と呼ぶことがある)。
この場合、配線層の表面を粗面に形成するために用いる電気銅めっき浴(第2の電気銅めっき浴)としては、例えば、硫酸銅を銅イオン(Cu2+)として10〜65g/L、硫酸を20〜250g/L、塩化物イオン(Cl-)を20〜100mg/L含み、更に、スルーホールめっき用、ビアフィル用又はダマシン用硫酸銅めっき浴に用いられる有機添加剤として、硫黄含有化合物と窒素含有化合物とを含み、ポリエーテル化合物を含まない、又は硫黄及び窒素を含有する化合物を含み、ポリエーテル化合物を含まないものを用いることができる。
この場合の硫黄含有化合物、窒素含有化合物及びポリエーテル化合物は、各々、上記逆電解パルス方式において例示した第1の電気銅めっき浴と同様のものを挙げることができ、硫黄含有化合物及び窒素含有化合物のめっき浴中の濃度も同様とすることができる。
一方、硫黄及び窒素を含有する化合物としては、チアゾール及びその誘導体、チアゾリン及びその誘導体、ベンゾチアゾリン及びその誘導体、ロダニン及びその誘導体、チオ尿素及びその誘導体、ベンゾチアゾール及びその誘導体、メリレンブルー、チタンイエローなどの染料が挙げられ、0.001〜500mg/L、特に0.01〜100mg/Lで含むことが好ましい。
この第2の電気銅めっき浴による電気銅めっきにおいて、陰極電流密度は、例えば、通常0.5〜7A/dm2、特に1〜5A/dm2の直流電流とすることが好適であるが、上記逆電解パルス方式において例示したような逆電解パルスの適用も可能である。
第2の電気銅めっき浴を適用した電気銅めっきのめっき時間は1〜10分間程度が好ましく、また、全電気銅めっき時間の1/3〜1/100、特に1/4〜1/75、とりわけ1/5〜1/50とすることが好ましい。
なお、逆電解パルス方式及び2種めっき浴方式のいずれの方式においても、硫酸銅めっき浴のpHは、通常2以下として用いられる。また、めっき温度は、通常20〜30℃が好適である。また、粗面を形成する電気銅めっき(逆電解パルスによるめっき、第2の電気銅めっき浴によるめっき)は、その前段の電気銅めっき(第1の電気銅めっきを用いた直流電流によるめっき)から連続して実施してもよく、また、公知の洗浄や表面酸化膜除去処理などを介して実施してもよい。
なお、電気銅めっき皮膜(配線層)の厚さは通常5〜40μmであり、そのうち、例えば、1/50以上、特に1/20以上、かつ1/2以下、特に1/3以下が、粗面を形成する電気銅めっきにより形成されることが好ましいが、特に、粗面を形成する電気銅めっきにより形成される厚さが、0.1μm以上、好ましくは0.2μm以上、より好ましくは0.5μm以上で、かつ5μm未満、好ましくは4μm以下、より好ましくは3μm以下であることが好ましい。粗面を形成する電気銅めっきにより形成される厚さが上記範囲を下回ると、十分な密着性が得られなくなるおそれがあり、上記範囲を上回ると、電気銅めっき皮膜の物性、特に抗張力、伸び率が悪化するおそれがある。
次に、本発明の電気銅めっきによる配線層の形成方法を適用したビルドアップ積層基板の製造方法の一例を、図を参照して説明する。
図1は、セミアディティブ法によるビルドアップ積層基板の製造方法の一例を示す。この方法では、まず、前工程において、内層樹脂1上に内層配線2aを形成した後、この内層配線2a上に絶縁樹脂11aを貼り付けたもの(図1(A))に対し、レーザー照射により絶縁樹脂11aにビアホール3を形成して、このビアホール3及び絶縁樹脂11a表面をデスミア処理し(図1(B))、触媒21付与(図1(C))及び無電解銅めっきを施し(図1(D))、無電解銅めっき皮膜22の上に、めっきレジスト4を施し(図1(E))、レジスト非被覆パターンを電気銅めっき処理して内層配線(電気銅めっき皮膜)2bを形成する(図1(F))。この際、上述した本発明の逆電解パルス方式、2種めっき浴方式等の電気銅めっきが適用され、配線層(電気銅めっき皮膜)の表面が粗面23に形成される(図1(G))。次に、レジスト4を除去(図1(H))した後に無電解銅めっき皮膜22を触媒21と共に除去し(図1(I))、更に絶縁樹脂11bを貼り付ける工程(図1(J))を繰り返して、上層配線を形成していく。この方法では、ビアホールと表面パターン素地(パターン化されたレジストによって露出した無電解銅めっき皮膜)とに同時に電気銅めっきが施される。
また、図2は、サブトラクティブ法によるビルドアップ積層基板の製造方法の一例を示す。この方法では、まず、前工程において、内層樹脂1上に内層配線2aを形成した後、この内層配線2a上に銅箔が貼られた絶縁樹脂(RCC樹脂)11aを貼り付けたもの(図2(A))に対し、レーザー照射により絶縁樹脂11aにビアホール3を形成して、このビアホール3及び絶縁樹脂11a表面をデスミア処理し(図2(B))、触媒21付与(図2(C))及び無電解銅めっきを施し(図2(D))、無電解銅めっき皮膜22の上に、電気銅めっき処理にて電気銅めっき皮膜2bを形成する(図2(E))。この際、上述した本発明の逆電解パルス方式、2種めっき浴方式等の電気銅めっきが適用され、配線層(電気銅めっき皮膜)の表面が粗面23に形成される(図2(F))。次に、電気銅めっき皮膜2bの上に、エッチングレジスト4を施し(図2(G))、レジスト非被覆部分の電気銅めっき皮膜2bを無電解銅めっき皮膜22、触媒21及び絶縁樹脂11a表面上の銅箔と共に除去(図2(H))して内層配線(電気銅めっき皮膜)2bを形成し、レジスト4を除去(図2(I))し、更に銅箔が貼られた絶縁樹脂(RCC樹脂)11bを貼り付ける工程(図2(J))を繰り返して、上層配線を形成していく。この方法では、ビアホールと共に基板表面全体を電気銅めっきした後、基板表面の銅めっきをパターン化する。
なお、電気銅めっき以外の処理については、公知の手法を採用することができ、例えば、以下のような方法が採用できる。
(1)ビアホール形成処理
公知の穴あけ方法が採用できる。例えば、レーザー照射により穴をあけることができる。また、特開2000−68644号公報(特許文献3)、特開2002−134918号公報(特許文献4)、特開2000−44799号公報(特許文献5)などに記載されている方法を採用することができる。
(2)デスミア処理
公知のデスミア処理が採用できる。例えば、膨潤処理を施し、過マンガン酸液によるスミア除去処理後、中和処理を行う。特開2001−274549号公報(特許文献6)、特開平3−204992号公報(特許文献7)、特公平7−19959号公報(特許文献8)などに記載されている方法を採用することができる。
(3)前処理
公知の前処理を採用することができる。例えば、ノニオン性界面活性剤を主成分とする溶液を用いるクリーナー処理、カチオン性界面活性剤を主成分とする溶液を用いた触媒付与を促進するコンディショナー処理、酸性溶液を用いて表面酸化膜を除去するソフトエッチング又はマイクロエッチング処理、上記クリーナー溶液とコンディショナー溶液を1液化したクリーナー・コンディショナー処理などを適宜組み合わせて処理することができる。
(4)触媒付与処理
公知の触媒付与処理を採用することができる。例えば、スズ−パラジウムコロイドによる触媒付与処理、センシダイジング−アクチベーター法による触媒付与処理、アルカリキャタリスト−アクセレレーター法による触媒付与処理などを採用することができる。
(5)無電解銅めっき処理
公知の無電解銅めっき処理が採用できる。例えばアルカリ性浴、中性浴などを用いることができ、使用される還元剤も特に限定されない。
(6)レジスト形成
公知のレジスト形成方法を採用することができる。例えば、公知の樹脂で作製されたドライフィルムで、マスクする皮膜上に表面パターンをかたどるようにレジストパターンを形成することができる。レジストとしてはポジ型、ネガ型のどちらも採用でき、用いられる樹脂も特に限定されない。
(7)レジスト剥離処理
公知のレジスト剥離処理が採用できる。例えば、アルカリ性の溶液を用いてドライフィルム(レジスト)を溶解して除去することができる。アルカリ性溶液としては、水酸化ナトリウム溶液、水酸化カリウム溶液などが挙げられる。
(8)無電解銅めっき除去処理
公知の無電解銅めっき除去処理が採用できる。例えば、セミアディティブ法においては、電気銅めっきが積層されていない無電解銅めっき皮膜が露出するが、この無電解銅めっき皮膜は、酸性溶液で除去することができる。酸性溶液としては、塩化鉄(II)水溶液、過水硫酸水溶液などが挙げられる。
(9)電気銅めっき除去処理
公知の電気銅めっき除去処理が採用できる。例えば、サブトラクティブ法においては、レジストが積層されていない電気銅めっき皮膜が露出するが、この電気銅めっき皮膜は、例えば硫酸−過酸化水素水溶液、塩化第二銅水溶液などの公知酸性溶液によって電気銅めっきと無電解銅めっきを同時に除去する。
なお、公知のダイレクトめっき工法を採用してもよい。ダイレクトめっき工法としては、Sn−Pdコロイド、Pd触媒、カーボン触媒、導電性樹脂などで処理し、直接電気銅めっきを施す。ダイレクトめっき工法は、特にサブトラクティブ法に有効であるが、この場合、上記(5)工程や(3),(4)工程などを省略することができる。また、上記(3),(4)工程の代わりに、特開平5−335744号公報(特許文献9)に記載されているようなサンドブラスト法を採用してもよい。更に、電気銅めっき工程の前に、ビアフィル用の有機添加剤の1種又は2種以上を含む溶液に予めディップ処理してから電気銅めっきを施してもよい。
本発明の方法において、上述した電気銅めっきにより、電気銅めっき皮膜(配線層)の表面の表面粗さ(Ra)を0.01μm以上、好ましくは0.02μm以上、より好ましくは0.025μm以上、更に好ましくは0.03μm以上、特に好ましくは0.05μm以上で、かつ1μm以下、好ましくは0.5μm以下、より好ましくは0.1μm以下、更に好ましくは0.1μm未満、特に好ましくは0.09μm以下とすることができる。上記範囲を下回ると、積層樹脂との密着性が悪くなる上、サブトラクティブ法での無電解銅めっき除去処理で充分な表面凹凸が残せないおそれがある。上記範囲を超えると、表面凹凸部分が脆くなり、積層樹脂との密着性が悪くなるおそれがある。この粗面に形成された配線層表面上に、必要に応じて、公知の洗浄処理などを施し、ビルドアップ積層基板の製造において適用される公知の方法(例えば、樹脂の塗布及び硬化、樹脂シートの積層など)により直接有機高分子絶縁層を積層することにより、従来のエッチング工程を適用することなく、電気銅めっき工程のみによって、ビルドアップ積層基板における配線層と絶縁樹脂との強固な密着性を得ることができる。
なお、図1,2では、配線層が2層形成されたものを例示したが、これに限定されず、用途に応じて片面又は両面に、1層又は3層以上に形成することができる。
以下、実験例、比較実験例、及び実施例を挙げて本発明を具体的に説明するが、本発明は下記実験例及び実施例に限定されるものではない。
[実験例1〜6]
被めっき物にFR−4基材を用いて、下記表1〜3に示される処理工程にて電気銅めっき皮膜を形成した。電気銅めっき[工程(C−6)]は、下記条件1−1(1次めっき)及び条件2−1(2次めっき)を順に実施した。
電気銅めっき浴[I]組成
硫酸銅5水塩:200g/L
硫酸:50g/L
塩化物イオン:50mg/L
スルカップEVF−2A※2(S含有化合物を含有する添加剤として):2.5ml/L
スルカップEVF−B※2(ポリエーテル化合物を含有する添加剤として):10ml/L
スルカップEVF−T※2(N含有化合物を含有する添加剤として):2ml/L
※2 上村工業(株)製
工程(C−6)の電気銅めっき条件
<条件1−1(1次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
陰極電流密度:1.0A/dm2(直流)
めっき時間:60分
めっき温度:25℃
<条件2−1(2次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
めっき条件:表4に示されるとおり
得られた電気銅めっき皮膜の表面粗さ(Ra)及び密着性を評価した。結果を表4に示す。更に、実験例1〜4で得られた電気銅めっき皮膜の表面を走査型電子顕微鏡で観察した結果を各々図5(A)〜(D)に示す。
評価方法
表面粗さ(Ra):レーザー顕微鏡((株)キーエンス製 VK−8550)による。
密着性強度の測定:粘着テープとしてJIS Z 1522に準拠した18mm幅のものを用い、JIS C 6481-1990の「5.7 引き剥がし強さ」に準拠して実施した。
銅の剥離テスト:粘着テープとしてJIS Z 1522に準拠した18mm幅のものを用いた。試料(電気銅めっき皮膜)の表面に、粘着テープの新しい面を、長さ60mm指で気泡が残らないように圧着し、10秒後にめっき面に直角の方向にすばやく引き剥がした。テープ側へのめっき皮膜の付着の有無を目視により観察した。
[実験例7,8]
被めっき物にFR−4基材を用いて、上記表1〜3に示される処理工程にて電気銅めっき皮膜を形成した。電気銅めっき[工程(C−6)]は、下記条件1−1(1次めっき)及び条件2−2(2次めっき)を順に実施した。
電気銅めっき浴[II]−組成A
硫酸銅5水塩:200g/L
硫酸:50g/L
塩化物イオン:50mg/L
−(S−(CH23−SO3Na)2(S含有化合物として):5mg/L
ポリエチレンイミン#600(N含有化合物として):1mg/L
電気銅めっき浴[II]−組成B
硫酸銅5水塩:100g/L
硫酸:150g/L
塩化物イオン:50mg/L
3−(ベンゾチアゾリル−2−メルカプト)−プロピルスルホン酸ナトリウム塩(S及びN含有化合物として):50mg/L
工程(C−6)の電気銅めっき条件
<条件1−1(1次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
陰極電流密度:1.0A/dm2(直流)
めっき時間:60分
めっき温度:25℃
<条件2−2(2次めっき)>
電気銅めっき浴:表5に示されるとおり
陰極電流密度:3.0A/dm2(直流)
めっき時間:5分
めっき温度:25℃
得られた電気銅めっき皮膜の表面粗さ(Ra)及び密着性を実験例1と同様に評価した。結果を表5に示す。更に、実験例7,8で得られた電気銅めっき皮膜の表面を走査型電子顕微鏡で観察した結果を各々図5(E),(F)に示す。
[実験例9,10]
被めっき物にFR−4基材を用いて、上記表1〜3に示される処理工程にて電気銅めっき皮膜を形成した。電気銅めっき[工程(C−6)]は、下記条件1−1(1次めっき)及び条件2−3(2次めっき)を順に実施した。
工程(C−6)の電気銅めっき条件
<条件1−1(1次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
陰極電流密度:1.0A/dm2(直流)
めっき時間:60分
めっき温度:25℃
<条件2−3(2次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
めっき条件:表6に示されるとおり
得られた電気銅めっき皮膜の表面粗さ(Ra)及び密着性を実験例1と同様に評価した。結果を表6に示す。
[実験例11,12]
被めっき物にFR−4基材を用いて、上記表1〜3に示される処理工程にて電気銅めっき皮膜を形成した。電気銅めっき[工程(C−6)]は、下記条件1−1(1次めっき)及び下記条件2−4(2次めっき)を順に実施した。
工程(C−6)の電気銅めっき条件
<条件1−1(1次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
陰極電流密度:1.0A/dm2(直流)
めっき時間:60分
めっき温度:25℃
<条件2−4(2次めっき)>
電気銅めっき浴:表7に示されるとおり
陰極電流密度:3.0A/dm2(直流)
めっき時間:10分
めっき温度:25℃
得られた電気銅めっき皮膜の表面粗さ(Ra)及び密着性を実験例1と同様に評価した。結果を表7に示す。
[比較実験例1]
被めっき物にFR−4基材を用いて、上記表1〜3に示される処理工程にて電気銅めっき皮膜を形成した。電気銅めっき[工程(C−6)]は、下記条件1−1(1次めっき)のみを実施した。
工程(C−6)の電気銅めっき条件
<条件1−1(1次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
陰極電流密度:1.0A/dm2(直流)
めっき時間:60分
めっき温度:25℃
得られた電気銅めっき皮膜の表面粗さ(Ra)及び密着性を実験例1と同様に評価した。結果を表8に示す。
上記実験例1〜12と比較実験例1との対比から、本発明により表面を粗面に形成した電気銅めっき皮膜が高い密着性を与えるものであることがわかる。また、銅の剥離テストにおいていずれも銅の付着がなかったことから、2次めっきにより形成した表面の凹凸部分が脆くなっていないことがわかる。更に、2次めっき条件を変更することにより、種々の表面粗さ(Ra)の粗面を形成することができることがわかる。
[実験例13]
被めっき物としてSUS板を用いて、上記表3に示される処理工程にて電気銅めっき皮膜を形成した。電気銅めっき[工程(C−6)]は、下記条件1−2(1次めっき)及び条件2−5(2次めっき)を順に実施した。
工程(C−6)の電気銅めっき条件
<条件1−2(1次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
陰極電流密度:1.0A/dm2(直流)
めっき時間:110分
めっき温度:25℃
<条件2−5(2次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
めっき条件:表9に示されるとおり
得られた電気銅めっき皮膜の膜厚、引っ張り強度(抗張力)及び伸び率を評価した。結果を表9に示す。
評価方法
・SUS板より、めっき皮膜を傷つけないように注意しながら引き剥がして、図6に示される形状及びサイズに打ち抜き、試験片を作製する。
・試験片中央部の膜厚を蛍光X線膜厚計にて測定し、試験片めっき膜厚(d[mm])とする。
・チャック間距離を40mm、引張速度を4mm/minとし、引張応力を測定する。
・引張強度(T[gf/mm2])は、測定された最大引張応力(F[gf])、試験片めっき膜厚(d[mm])から下記式により求める。
T[gf/mm2]=F[gf]/(10[mm]×d[mm])
・伸び率(E[%])は、試験片を引っ張り始めてから皮膜が破断するまでに伸びた寸法(ΔL[mm])から下記式により求める。下記式中の20[mm]は、試験片中央部の等幅部分の引っ張り前の長さ(原寸)である。
伸び率(E[%])=ΔL[mm]/20[mm]
・測定には、島津製作所製 オートグラフAGS−100Dを用いた。
[実験例14]
被めっき物としてSUS板を用いて、上記表3に示される処理工程にて電気銅めっき皮膜を形成した。電気銅めっき[工程(C−6)]は、下記条件1−3(1次めっき)及び条件2−6(2次めっき)を順に実施した。
工程(C−6)の電気銅めっき条件
<条件1−3(1次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
陰極電流密度:1.0A/dm2(直流)
めっき時間:58分
めっき温度:25℃
<条件2−6(2次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
めっき条件:表10に示されるとおり
得られた電気銅めっき皮膜の膜厚、引っ張り強度(抗張力)及び伸び率を実験例13と同様に評価した。結果を表10に示す。
[比較実験例2]
被めっき物としてSUS板を用いて、上記表3に示される処理工程にて電気銅めっき皮膜を形成した。電気銅めっき[工程(C−6)]は、下記条件2−7(2次めっき)のみを実施した。
工程(C−6)の電気銅めっき条件
<条件2−7(2次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
めっき条件:表11に示されるとおり
得られた電気銅めっき皮膜の膜厚、引っ張り強度(抗張力)及び伸び率を実験例13と同様に評価した。結果を表11に示す。
[比較実験例3]
被めっき物としてSUS板を用いて、上記表3に示される処理工程にて電気銅めっき皮膜を形成した。電気銅めっき[工程(C−6)]は、下記条件1−4(1次めっき)のみを実施した。
工程(C−6)の電気銅めっき条件
<条件1−4(1次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
陰極電流密度:1.0A/dm2(直流)
めっき時間:115分
めっき温度:25℃
得られた電気銅めっき皮膜の膜厚、引っ張り強度(抗張力)及び伸び率を実験例13と同様に評価した。結果を表12に示す。
上記実験例13,14と比較実験例2,3との対比から、全て逆電解パルスでめっきした比較実験例2の電気めっき皮膜の伸び率が低く、めっき皮膜の延性が低いことがわかる。皮膜の延性が低い場合、基板製造工程における熱処理において、皮膜にクラックが生じる。通常、この評価において伸び率が15%以上、特に20%以上でない皮膜で、上記クラックが発生しやすいことがわかっている。これに対して、特に、実験例13の電気めっき皮膜の伸び率は、めっき皮膜の延性の低下がほとんどなく、全て直流でめっきした比較実験例3と同等の値となっていることがわかる。
[実施例1]
セミアディティブ法により積層基板を作製した。
銅張りFR−4基板上(厚み0.4mm)に、味の素(株)製ビルドアップ用絶縁樹脂(エポキシ樹脂)を70μmの厚さに塗布し、150℃で20分間硬化させた。その後、レーザー発振装置によりφ100μmのビアホールを形成した。
次に、上記表1,2に示される処理工程(A−1〜9及びB−1〜16)にて、0.7μmの厚さの無電解めっき皮膜を形成し、150℃で30分間アニール処理した。めっきレジスト(水溶性タイプのネガ型感光性ドライ・フィルムフォトレジスト)を施した後、電気銅めっきを行った(電気銅めっきによりビアフィルめっきと表面パターンめっきを同時に実施)。電気銅めっきは、実験例2と同じとした。
回路を形成し、水酸化ナトリウム水溶液でレジストを除去した後、不要な無電解銅めっき皮膜をエッチング(硫酸−過酸化水素エッチング液処理)により除去して回路を形成し、再び、上記味の素(株)製ビルドアップ用絶縁樹脂(エポキシ樹脂)を70μmの厚さに塗布し、150℃で20分間硬化させる工程以降を2回繰り返し、6層の回路が積層した積層基板を作製した。
得られた積層基板の回路(電気銅めっき皮膜)と絶縁樹脂との間は、実用に耐えるに十分な密着性を有していた。
[実施例2]
サブトラクティブ法により積層基板を作製した。
松下電工製銅張りFR−4基板上(厚み0.2mm)に、松下電工製樹脂(絶縁樹脂)付銅箔(FR−4)を積層した。その後、レーザー発振装置によりφ100μmのビアホールを形成した。
次に、上記表1,2に示される処理工程(A−1〜9及びB−1〜16)にて、0.7μmの厚さの無電解めっき皮膜を形成し、引き続き電気銅めっきを行った(電気銅めっきによりビアフィルめっきと表面めっきを同時に実施)。電気銅めっきは、実験例3と同じとした。
次に、エッチングレジスト(水溶性タイプのネガ型感光性ドライ・フィルムフォトレジスト)を施した後、不要な電気銅めっき皮膜及び無電解銅めっき皮膜をエッチング(塩化銅(II)エッチング液処理)により除去して回路を形成し、水酸化ナトリウム水溶液でレジストを除去して、再び、松下電工製樹脂(絶縁樹脂)付銅箔(FR−4)を積層する工程以降を2回繰り返し、6層の回路が積層した積層基板を作製した。
得られた積層基板の回路(電気銅めっき皮膜)と絶縁樹脂との間は、実用に耐えるに十分な密着性を有していた。
[実施例3]
セミアディティブ法により積層基板を作製した。
銅張りFR−4基板上(厚み0.4mm)に、味の素(株)製ビルドアップ用絶縁樹脂(エポキシ樹脂)を70μmの厚さに塗布し、150℃で20分間硬化させた。その後、レーザー発振装置によりφ100μmのビアホールを形成した。
次に、上記表1,2に示される処理工程(A−1〜9及びB−1〜16)にて、0.7μmの厚さの無電解めっき皮膜を形成し、150℃で30分間アニール処理した。めっきレジスト(水溶性タイプのネガ型感光性ドライ・フィルムフォトレジスト)を施した後、電気銅めっきを行った(電気銅めっきによりビアフィルめっきと表面パターンめっきを同時に実施)。電気銅めっきは、実験例7と同じとした。
回路を形成し、水酸化ナトリウム水溶液でレジストを除去した後、不要な無電解銅めっき皮膜をエッチング(硫酸−過酸化水素エッチング液処理)により除去して回路を形成し、再び、上記味の素(株)製ビルドアップ用絶縁樹脂(エポキシ樹脂)を70μmの厚さに塗布し、150℃で20分間硬化させる工程以降を2回繰り返し、6層の回路が積層した積層基板を作製した。
得られた積層基板の回路(電気銅めっき皮膜)と絶縁樹脂との間は、実用に耐えるに十分な密着性を有していた。
[実施例4]
サブトラクティブ法により積層基板を作製した。
松下電工製銅張りFR−4基板上(厚み0.2mm)に、松下電工製樹脂(絶縁樹脂)付銅箔(FR−4)を積層した。その後、レーザー発振装置によりφ100μmのビアホールを形成した。
次に、上記表1,2に示される処理工程(A−1〜9及びB−1〜16)にて、0.7μmの厚さの無電解めっき皮膜を形成し、引き続き電気銅めっきを行った(電気銅めっきによりビアフィルめっきと表面めっきを同時に実施)。電気銅めっきは、実験例8と同じとした。
次に、エッチングレジスト(水溶性タイプのネガ型感光性ドライ・フィルムフォトレジスト)を施した後、不要な電気銅めっき皮膜及び無電解銅めっき皮膜をエッチング(塩化銅(II)エッチング液処理)により除去して回路を形成し、水酸化ナトリウム水溶液でレジストを除去して、再び、松下電工製樹脂(絶縁樹脂)付銅箔(FR−4)を積層する工程以降を2回繰り返し、6層の回路が積層した積層基板を作製した。
得られた積層基板の回路(電気銅めっき皮膜)と絶縁樹脂との間は、実用に耐えるに十分な密着性を有していた。
本発明の電気銅めっき工程を含むビルドアップ積層基板の製造方法(セミアディティブ法)の工程の一例を示す説明図である。 本発明の電気銅めっき工程を含むビルドアップ積層基板の製造方法(サブトラクティブ法)の工程の一例を示す説明図である。 従来のビルドアップ積層基板の製造方法(セミアディティブ法)の工程の説明図である。 従来のビルドアップ積層基板の製造方法(サブトラクティブ法)の工程の説明図である。 (A)実験例1、(B)実験例2、(C)実験例3、(D)実験例4、(E)実験例7、及び(G)実験例8で形成した電気銅めっき皮膜の表面の走査型電子顕微鏡像である。 実験例13,14及び比較実験例1〜3において皮膜物性を測定した試験片の形状及びサイズを示す図である。
符号の説明
1 内層樹脂
11a,11b 有機高分子絶縁層(絶縁樹脂)
2a,2b 配線層(内層配線)
20 エッチングにより形成した凹凸
21 触媒
22 無電解めっき皮膜
23 電気銅めっきにより形成した凹凸(粗面)
3 ビアホール
4 レジスト

Claims (4)

  1. 有機高分子絶縁層上に電気銅めっきにより配線層を形成し、該配線層上に更に有機高分子絶縁層を積層する工程を含むビルドアップ積層基板の製造方法であって、
    上記電気銅めっきの最終工程において、電気銅めっきにより上記配線層表面を粗面に形成し、該粗面に形成された配線層表面上に直接有機高分子絶縁層を積層することを特徴とするビルドアップ積層基板の製造方法。
  2. 上記電気銅めっきの最終工程の上記粗面を形成する電気銅めっきが、逆電解パルスを適用した電気銅めっきであることを特徴とする請求項1記載のビルドアップ積層基板の製造方法。
  3. 上記電気銅めっきの最終工程の上記粗面を形成する電気銅めっきが、有機添加剤として、硫黄含有化合物と窒素含有化合物とを含み、ポリエーテル化合物を含まない電気銅めっき浴、又は硫黄及び窒素を含有する化合物を含み、ポリエーテル化合物を含まない電気銅めっき浴による電気銅めっきであることを特徴とする請求項1記載のビルドアップ積層基板の製造方法。
  4. 上記粗面の表面粗さRaが0.01〜1μmであることを特徴とする請求項1乃至3のいずれか1項記載のビルドアップ積層基板の製造方法。
JP2008234173A 2007-09-19 2008-09-12 ビルドアップ積層基板の製造方法 Pending JP2009094489A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008234173A JP2009094489A (ja) 2007-09-19 2008-09-12 ビルドアップ積層基板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007241833 2007-09-19
JP2008234173A JP2009094489A (ja) 2007-09-19 2008-09-12 ビルドアップ積層基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013214304A Division JP5828333B2 (ja) 2007-09-19 2013-10-15 ビルドアップ積層基板の製造方法

Publications (1)

Publication Number Publication Date
JP2009094489A true JP2009094489A (ja) 2009-04-30

Family

ID=40494720

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008234173A Pending JP2009094489A (ja) 2007-09-19 2008-09-12 ビルドアップ積層基板の製造方法
JP2013214304A Expired - Fee Related JP5828333B2 (ja) 2007-09-19 2013-10-15 ビルドアップ積層基板の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013214304A Expired - Fee Related JP5828333B2 (ja) 2007-09-19 2013-10-15 ビルドアップ積層基板の製造方法

Country Status (5)

Country Link
US (2) US20090092749A1 (ja)
JP (2) JP2009094489A (ja)
KR (2) KR101505623B1 (ja)
CN (1) CN101394711B (ja)
TW (2) TWI472280B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074687A (ja) * 2010-08-31 2012-04-12 Kyocera Corp 配線基板の製造方法及びその実装構造体の製造方法
JP2014030055A (ja) * 2007-09-19 2014-02-13 C Uyemura & Co Ltd ビルドアップ積層基板の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8114468B2 (en) * 2008-06-18 2012-02-14 Boise Technology, Inc. Methods of forming a non-volatile resistive oxide memory array
KR20150017938A (ko) * 2013-08-08 2015-02-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10051746B2 (en) 2014-12-16 2018-08-14 Amphenol Corporation High-speed interconnects for printed circuit boards
JP2016115823A (ja) * 2014-12-16 2016-06-23 イビデン株式会社 プリント配線板
US12033930B2 (en) * 2020-09-25 2024-07-09 Intel Corporation Selectively roughened copper architectures for low insertion loss conductive features

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113590A (ja) * 1988-10-22 1990-04-25 Matsushita Electric Works Ltd 印刷配線板の製造方法
JP2002374066A (ja) * 2001-06-14 2002-12-26 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2006049574A (ja) * 2004-08-04 2006-02-16 Matsushita Electric Works Ltd 立体回路板の製造方法及び立体回路板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3433719A (en) * 1965-11-26 1969-03-18 Melpar Inc Plating process for printed circuit boards
JPH06318783A (ja) * 1993-05-10 1994-11-15 Meikoo:Kk 多層回路基板の製造方法
WO1996017503A1 (fr) * 1994-12-01 1996-06-06 Ibiden Co., Ltd. Carte a circuit imprime multicouche et son procede de production
US5876580A (en) * 1996-01-12 1999-03-02 Micromodule Systems Rough electrical contact surface
CN100358401C (zh) * 1997-07-08 2007-12-26 伊比登株式会社 印刷电路板及其制造方法
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
WO1999030542A1 (fr) * 1997-12-11 1999-06-17 Ibiden Co., Ltd. Procede de fabrication d'une carte a circuit imprime multicouche
JP2000031643A (ja) * 1998-07-08 2000-01-28 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2000049440A (ja) * 1998-07-28 2000-02-18 Matsushita Electric Works Ltd プリント配線用多層板の製造方法
JP2001210932A (ja) * 2000-01-26 2001-08-03 Matsushita Electric Works Ltd プリント配線板の製造方法
JP3328630B2 (ja) * 2000-03-06 2002-09-30 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US20040022940A1 (en) * 2001-02-23 2004-02-05 Mizuki Nagai Cooper-plating solution, plating method and plating apparatus
JP4010489B2 (ja) * 2002-04-25 2007-11-21 愛知時計電機株式会社 膜式ガスメータ
JP2003229668A (ja) * 2002-12-16 2003-08-15 Toshiba Corp 多層配線装置の製造方法
JP4709575B2 (ja) * 2005-04-15 2011-06-22 福田金属箔粉工業株式会社 銅箔の粗面化処理方法及び粗面化処理液
KR101505623B1 (ko) * 2007-09-19 2015-03-24 우에무라 고교 가부시키가이샤 빌드업 적층 기판의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113590A (ja) * 1988-10-22 1990-04-25 Matsushita Electric Works Ltd 印刷配線板の製造方法
JP2002374066A (ja) * 2001-06-14 2002-12-26 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2006049574A (ja) * 2004-08-04 2006-02-16 Matsushita Electric Works Ltd 立体回路板の製造方法及び立体回路板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014030055A (ja) * 2007-09-19 2014-02-13 C Uyemura & Co Ltd ビルドアップ積層基板の製造方法
JP2012074687A (ja) * 2010-08-31 2012-04-12 Kyocera Corp 配線基板の製造方法及びその実装構造体の製造方法

Also Published As

Publication number Publication date
KR101505623B1 (ko) 2015-03-24
KR20090030217A (ko) 2009-03-24
TWI472280B (zh) 2015-02-01
JP5828333B2 (ja) 2015-12-02
TW200930185A (en) 2009-07-01
TW201343029A (zh) 2013-10-16
CN101394711A (zh) 2009-03-25
KR101621897B1 (ko) 2016-05-18
US20090092749A1 (en) 2009-04-09
US20130056362A1 (en) 2013-03-07
KR20140141558A (ko) 2014-12-10
JP2014030055A (ja) 2014-02-13
TWI479961B (zh) 2015-04-01
CN101394711B (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
JP5828333B2 (ja) ビルドアップ積層基板の製造方法
JP3594894B2 (ja) ビアフィリングめっき方法
US6893742B2 (en) Copper foil with low profile bond enhancement
JP5184699B2 (ja) 金属表面に耐酸性を付与する組成物及び金属表面の耐酸性を改善する方法
TWI481325B (zh) 印刷配線板的製造方法及雷射加工用銅箔
CN1336449A (zh) 铜或铜合金的微浸蚀剂、使用该剂的微浸蚀法和印刷线路版的制造方法
JP2001308477A (ja) 表面処理銅箔、キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔の製造方法並びに銅張積層板
JP2007507616A (ja) 銅および混合金属回路の微細粗面化処理のための改良された方法
JP5464722B2 (ja) 微細回路の形成のためのエンベデッド用銅箔
KR102502531B1 (ko) 환원 처리와 동시에 사용되는 무전해 도금용 전처리액, 및 프린트 배선 기판의 제조 방법
JP6164861B2 (ja) 銅または銅合金用エッチング液およびこれを用いた銅または銅合金のエッチング方法
WO2022039062A1 (ja) プリント配線板の製造方法
JPWO2012046841A1 (ja) プリント配線板の製造方法及びそのプリント配線板の製造方法を用いて得られたプリント配線板
WO2005015966A1 (ja) プリント配線板およびその製造方法
JP2008218540A (ja) 配線基板の製造方法
TWI467050B (zh) Followed by layer formation
JP2008144232A (ja) 銅箔の粗面化処理方法
JP2000261149A (ja) 多層プリント配線板およびその製造方法
JP2011138980A (ja) 高周波用銅箔及びそれを用いた銅張積層板とその製造方法
US20220295645A1 (en) Method for optimized filling hole and manufacturing fine line on printed circuit board
JP2008088521A (ja) 深さの異なるビアへのめっき充填方法
JP2007180324A (ja) プリント基板及びその製造方法
JP2014204099A (ja) 多層プリント配線板の形成方法及び多層プリント配線板
JP2011134758A (ja) プリント基板の製造方法及びプリント基板
JP2001007163A (ja) Tabテープキャリアの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130806