JP2009094378A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009094378A JP2009094378A JP2007265248A JP2007265248A JP2009094378A JP 2009094378 A JP2009094378 A JP 2009094378A JP 2007265248 A JP2007265248 A JP 2007265248A JP 2007265248 A JP2007265248 A JP 2007265248A JP 2009094378 A JP2009094378 A JP 2009094378A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- film
- wiring
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体装置は、半導体基板の主面に垂直な方向に筒状に延びる複数の空間部である第1のナノコラム型ホール11bを有する第1の層間絶縁膜11と、該第1の層間絶縁膜11に選択的に形成された下層配線12とを有している。下層配線12の上部には、金属又は金属を含む材料からなるキャップ膜12cが形成されている。
【選択図】図1
Description
本発明の第1の実施形態について図面を参照しながら説明する。
以下、本発明の第2の実施形態について図面を参照しながら説明する。
以下、本発明の第3の実施形態について図面を参照しながら説明する。
11a 下層配線溝
11b 第1のナノコラム型ホール(空間部)
12 下層配線
12a 第1のバリアメタル膜
12b 第1の銅膜
12c 第1の金属キャップ膜
15 絶縁性バリア膜
16 第2の層間絶縁膜
16A 第2の層間絶縁膜
16a 接続孔
16b 上層配線溝
16c 第2のナノコラム型ホール(空間部)
18 第3の層間絶縁膜
18a 第2のナノコラム型ホール(空間部)
19 上層配線
19a 第2のバリアメタル膜
19b 第2の銅膜
19c 第2の金属キャップ膜
20 プラグ
Claims (21)
- 半導体基板の上に形成された第1の絶縁膜と、
前記第1の絶縁膜に選択的に形成された複数の第1の配線とを備え、
前記第1の絶縁膜における互いに隣り合う前記第1の配線同士の間の領域には、前記半導体基板の主面に垂直な方向に筒状に延びる複数の空間部が形成され、
前記第1の配線の上部に、金属又は金属を含む材料からなるキャップ膜が形成されていることを特徴とする半導体装置。 - 前記複数の空間部は、前記第1の絶縁膜に配列パターンとして形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記空間部の底部の径は、2nm以上で且つ50nmよりも小さいことを特徴とする請求項1又は2に記載の半導体装置。
- 前記第1の絶縁膜の下側に形成され、前記空間部の底部と接する第2の絶縁膜をさらに備えていることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
- 前記第1の絶縁膜と前記第2の絶縁膜とが接触する界面は、前記第1の配線の下部よりも下側に位置することを特徴とする請求項4に記載の半導体装置。
- 前記空間部は、前記第1の絶縁膜を貫通していることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
- 前記第1の絶縁膜の誘電率は、前記第2の絶縁膜の誘電率よりも小さいことを特徴とする請求項4又は5に記載の半導体装置。
- 前記第1の絶縁膜の上に形成され、前記第1の配線と接する第3の絶縁膜と、
前記第3の絶縁膜に形成された第2の配線とをさらに備えていることを特徴とする請求項1〜7のいずれか1項に記載の半導体装置。 - 前記キャップ膜は、Co、Mn、W、Ta若しくはRuからなる金属、又はCo、Mn、W、Ta若しくはRuからなる金属から選択された1種類以上の金属を含む合金、又はCo、Mn、W、Ta若しくはRuからなる金属の酸化物、又はCuSiNであり、前記キャップ膜は導電性を有していることを特徴とする請求項1〜8のいずれか1項に記載の半導体装置。
- 半導体基板の上に第1の絶縁膜を形成する工程(a)と、
前記工程(a)よりも後に、前記第1の絶縁膜に複数の第1の配線を選択的に形成する工程(b)と、
前記工程(b)よりも後に、前記複数の第1の配線の上部に金属又は金属を含む材料からなるキャップ膜を形成する工程(c)と、
前記工程(c)よりも後に、前記第1の絶縁膜における互いに隣り合う前記第1の配線同士の間の領域に、前記半導体基板の主面に垂直な方向に筒状に延びる複数の空間部を形成する工程(d)とを備えていることを特徴とする半導体装置の製造方法。 - 前記工程(d)において、前記複数の空間部は、前記第1の絶縁膜に配列パターンとして形成することを特徴とする請求項10に記載の半導体装置の製造方法。
- 前記空間部の底部の径は、2nm以上で且つ50nmよりも小さいことを特徴とする請求項10又は11に記載の半導体装置の製造方法。
- 前記工程(a)よりも前に、前記半導体基板と前記第1の絶縁膜との間に、前記空間部の底部と接する第2の絶縁膜を形成する工程(e)をさらに備えていることを特徴とする請求項10〜12のいずれか1項に記載の半導体装置の製造方法。
- 前記工程(e)において、前記第1の絶縁膜と前記第2の絶縁膜とが接触する界面が前記第1の配線の下部よりも下側に位置するように、前記第2の絶縁膜を形成することを特徴とする請求項13に記載の半導体装置。
- 前記工程(d)において、前記空間部は、前記第1の絶縁膜を貫通するように形成することを特徴とする請求項10〜14のいずれか1項に記載の半導体装置の製造方法。
- 前記第1の絶縁膜の誘電率は、前記第2の絶縁膜の誘電率よりも小さいことを特徴とする請求項13又は14に記載の半導体装置の製造方法。
- 前記工程(d)よりも後に、前記第1の絶縁膜の上に、前記第1の配線と接するように第3の絶縁膜を形成する工程(f)と、
前記工程(f)よりも後に、前記第3の絶縁膜に第2の配線を形成する工程(g)とをさらに備えていることを特徴とする請求項10〜16のいずれか1項に記載の半導体装置の製造方法。 - 前記工程(d)において、前記空間部は、ガスクラスタイオンビーム法により形成することを特徴とする請求項10〜17のいずれか1項に記載の半導体装置の製造方法。
- 前記ガスクラスタイオンビーム法において、ガスクラスタイオンの生成には、Ar、C、SiH4、NH3、CH4及びCF4のうちから選択される少なくとも1つを用いることを特徴とする請求項18に記載の半導体装置の製造方法。
- 前記工程(c)において、前記キャップ膜は、選択めっき法により、CoWP、 CoWB、 NiMoP及びNiMoBのうちから選択される少なくとも1つから形成することを特徴とする請求項10〜19のいずれか1項に記載の半導体装置の製造方法。
- 前記工程(c)において、前記キャップ膜は、ガスクラスタイオンビーム法により、Ta、Ru、Co、Mn、W、SiH4及びNH3のうちから選択される少なくとも1つから形成することを特徴とする請求項10〜19のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007265248A JP2009094378A (ja) | 2007-10-11 | 2007-10-11 | 半導体装置及びその製造方法 |
US12/208,633 US7843073B2 (en) | 2007-10-11 | 2008-09-11 | Semiconductor device and method for fabricating the same |
US12/911,347 US7977239B2 (en) | 2007-10-11 | 2010-10-25 | Semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007265248A JP2009094378A (ja) | 2007-10-11 | 2007-10-11 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009094378A true JP2009094378A (ja) | 2009-04-30 |
Family
ID=40533399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007265248A Pending JP2009094378A (ja) | 2007-10-11 | 2007-10-11 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7843073B2 (ja) |
JP (1) | JP2009094378A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011086837A (ja) * | 2009-10-16 | 2011-04-28 | Tohoku Univ | 半導体装置およびその形成方法 |
JP7419476B2 (ja) | 2018-01-11 | 2024-01-22 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置およびその製造方法、並びに電子機器 |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2910706B1 (fr) * | 2006-12-21 | 2009-03-20 | Commissariat Energie Atomique | Element d'interconnexion a base de nanotubes de carbone |
CN101836285B (zh) | 2007-08-21 | 2014-11-12 | 加州大学评议会 | 具有高性能热电性质的纳米结构 |
US9524945B2 (en) | 2010-05-18 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with L-shaped non-metal sidewall protection structure |
US20100190675A1 (en) * | 2009-01-28 | 2010-07-29 | Jonathan Robert Cetti | Personal Care Article For Sequentially Dispensing Compositions With Variable Concentrations Of Hydrophobic Benefit Materials |
US8343276B2 (en) * | 2009-06-18 | 2013-01-01 | Haibiao Wang | High-temperature ionic state compound crystallization technology |
US20100323121A1 (en) * | 2009-06-18 | 2010-12-23 | Haibiao Wang | Method of preparing a diaphragm of high purity polysilicon with multi-gas microwave source |
US8841766B2 (en) | 2009-07-30 | 2014-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
US8377816B2 (en) | 2009-07-30 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming electrical connections |
US8324738B2 (en) | 2009-09-01 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned protection layer for copper post structure |
US8659155B2 (en) | 2009-11-05 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps |
US20110114146A1 (en) * | 2009-11-13 | 2011-05-19 | Alphabet Energy, Inc. | Uniwafer thermoelectric modules |
US8610270B2 (en) | 2010-02-09 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and semiconductor assembly with lead-free solder |
US8456009B2 (en) * | 2010-02-18 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure having an air-gap region and a method of manufacturing the same |
US8441124B2 (en) | 2010-04-29 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
US9018758B2 (en) | 2010-06-02 | 2015-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall spacer and metal top cap |
US8546254B2 (en) | 2010-08-19 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps using patterned anodes |
US9240328B2 (en) | 2010-11-19 | 2016-01-19 | Alphabet Energy, Inc. | Arrays of long nanostructures in semiconductor materials and methods thereof |
US8736011B2 (en) | 2010-12-03 | 2014-05-27 | Alphabet Energy, Inc. | Low thermal conductivity matrices with embedded nanostructures and methods thereof |
US8647977B2 (en) * | 2011-08-17 | 2014-02-11 | Micron Technology, Inc. | Methods of forming interconnects |
US8513138B2 (en) | 2011-09-01 | 2013-08-20 | Tel Epion Inc. | Gas cluster ion beam etching process for Si-containing and Ge-containing materials |
US8557710B2 (en) | 2011-09-01 | 2013-10-15 | Tel Epion Inc. | Gas cluster ion beam etching process for metal-containing materials |
US8512586B2 (en) | 2011-09-01 | 2013-08-20 | Tel Epion Inc. | Gas cluster ion beam etching process for achieving target etch process metrics for multiple materials |
CN103178002B (zh) * | 2011-12-22 | 2016-03-16 | 中芯国际集成电路制造(上海)有限公司 | 空气隙、空气隙的形成方法及半导体器件 |
US20130175654A1 (en) * | 2012-02-10 | 2013-07-11 | Sylvain Muckenhirn | Bulk nanohole structures for thermoelectric devices and methods for making the same |
US9051175B2 (en) | 2012-03-07 | 2015-06-09 | Alphabet Energy, Inc. | Bulk nano-ribbon and/or nano-porous structures for thermoelectric devices and methods for making the same |
US8722542B2 (en) | 2012-06-08 | 2014-05-13 | Tel Epion Inc. | Gas cluster ion beam process for opening conformal layer in a high aspect ratio contact via |
US8728947B2 (en) | 2012-06-08 | 2014-05-20 | Tel Epion Inc. | Gas cluster ion beam process for opening conformal layer in a high aspect ratio contact via |
US9257627B2 (en) | 2012-07-23 | 2016-02-09 | Alphabet Energy, Inc. | Method and structure for thermoelectric unicouple assembly |
US9082930B1 (en) | 2012-10-25 | 2015-07-14 | Alphabet Energy, Inc. | Nanostructured thermolectric elements and methods of making the same |
US9312220B2 (en) * | 2013-03-12 | 2016-04-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a low-K dielectric with pillar-type air-gaps |
US9209033B2 (en) | 2013-08-21 | 2015-12-08 | Tel Epion Inc. | GCIB etching method for adjusting fin height of finFET devices |
KR102119829B1 (ko) * | 2013-09-27 | 2020-06-05 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
WO2015157501A1 (en) | 2014-04-10 | 2015-10-15 | Alphabet Energy, Inc. | Ultra-long silicon nanostructures, and methods of forming and transferring the same |
US20150357236A1 (en) | 2014-06-08 | 2015-12-10 | International Business Machines Corporation | Ultrathin Multilayer Metal Alloy Liner for Nano Cu Interconnects |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02184028A (ja) * | 1989-01-11 | 1990-07-18 | Mitsubishi Electric Corp | ドライエッチング装置 |
JPH05102083A (ja) * | 1991-10-08 | 1993-04-23 | Toshiba Corp | ドライエツチング方法及びそのための装置 |
JPH11251428A (ja) * | 1997-12-31 | 1999-09-17 | Lg Semicon Co Ltd | 半導体デバイスの配線構造及び形成方法 |
JP2004260076A (ja) * | 2003-02-27 | 2004-09-16 | Fujitsu Ltd | 被膜形成用塗布液、絶縁膜及びその製造方法ならびに半導体装置 |
JP2005175369A (ja) * | 2003-12-15 | 2005-06-30 | Japan Aviation Electronics Industry Ltd | ドライエッチング方法及びその方法を用いて作製されたフォトニック結晶素子 |
JP2005217420A (ja) * | 2004-01-30 | 2005-08-11 | Internatl Business Mach Corp <Ibm> | 低い有効誘電率を有する半導体デバイス及びその製造方法 |
WO2005122224A2 (en) * | 2004-06-03 | 2005-12-22 | Epion Corporation | Improved dual damascene integration structures and method of forming improved dual damascene integration structures |
JP2006324689A (ja) * | 2002-12-20 | 2006-11-30 | Freescale Semiconductor Inc | 半導体装置の形成方法およびその構造 |
JP2009544156A (ja) * | 2006-07-11 | 2009-12-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 誘電体空隙を有する相互接続構造体 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3887035B2 (ja) | 1995-12-28 | 2007-02-28 | 株式会社東芝 | 半導体装置の製造方法 |
US5869880A (en) * | 1995-12-29 | 1999-02-09 | International Business Machines Corporation | Structure and fabrication method for stackable, air-gap-containing low epsilon dielectric layers |
JP3328931B2 (ja) | 1999-02-05 | 2002-09-30 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US6440839B1 (en) * | 1999-08-18 | 2002-08-27 | Advanced Micro Devices, Inc. | Selective air gap insulation |
TW476135B (en) * | 2001-01-09 | 2002-02-11 | United Microelectronics Corp | Manufacture of semiconductor with air gap |
JP3526289B2 (ja) | 2001-10-03 | 2004-05-10 | 株式会社半導体先端テクノロジーズ | 半導体装置の製造方法 |
US6780753B2 (en) * | 2002-05-31 | 2004-08-24 | Applied Materials Inc. | Airgap for semiconductor devices |
US6861332B2 (en) * | 2002-11-21 | 2005-03-01 | Intel Corporation | Air gap interconnect method |
US7268432B2 (en) | 2003-10-10 | 2007-09-11 | International Business Machines Corporation | Interconnect structures with engineered dielectrics with nanocolumnar porosity |
US7030495B2 (en) | 2004-03-19 | 2006-04-18 | International Business Machines Corporation | Method for fabricating a self-aligned nanocolumnar airbridge and structure produced thereby |
US7094689B2 (en) * | 2004-07-20 | 2006-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Air gap interconnect structure and method thereof |
US7348280B2 (en) * | 2005-11-03 | 2008-03-25 | International Business Machines Corporation | Method for fabricating and BEOL interconnect structures with simultaneous formation of high-k and low-k dielectric regions |
US7534696B2 (en) * | 2006-05-08 | 2009-05-19 | International Business Machines Corporation | Multilayer interconnect structure containing air gaps and method for making |
-
2007
- 2007-10-11 JP JP2007265248A patent/JP2009094378A/ja active Pending
-
2008
- 2008-09-11 US US12/208,633 patent/US7843073B2/en active Active
-
2010
- 2010-10-25 US US12/911,347 patent/US7977239B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02184028A (ja) * | 1989-01-11 | 1990-07-18 | Mitsubishi Electric Corp | ドライエッチング装置 |
JPH05102083A (ja) * | 1991-10-08 | 1993-04-23 | Toshiba Corp | ドライエツチング方法及びそのための装置 |
JPH11251428A (ja) * | 1997-12-31 | 1999-09-17 | Lg Semicon Co Ltd | 半導体デバイスの配線構造及び形成方法 |
JP2006324689A (ja) * | 2002-12-20 | 2006-11-30 | Freescale Semiconductor Inc | 半導体装置の形成方法およびその構造 |
JP2004260076A (ja) * | 2003-02-27 | 2004-09-16 | Fujitsu Ltd | 被膜形成用塗布液、絶縁膜及びその製造方法ならびに半導体装置 |
JP2005175369A (ja) * | 2003-12-15 | 2005-06-30 | Japan Aviation Electronics Industry Ltd | ドライエッチング方法及びその方法を用いて作製されたフォトニック結晶素子 |
JP2005217420A (ja) * | 2004-01-30 | 2005-08-11 | Internatl Business Mach Corp <Ibm> | 低い有効誘電率を有する半導体デバイス及びその製造方法 |
WO2005122224A2 (en) * | 2004-06-03 | 2005-12-22 | Epion Corporation | Improved dual damascene integration structures and method of forming improved dual damascene integration structures |
JP2009544156A (ja) * | 2006-07-11 | 2009-12-10 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 誘電体空隙を有する相互接続構造体 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011086837A (ja) * | 2009-10-16 | 2011-04-28 | Tohoku Univ | 半導体装置およびその形成方法 |
JP7419476B2 (ja) | 2018-01-11 | 2024-01-22 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置およびその製造方法、並びに電子機器 |
US11990366B2 (en) | 2018-01-11 | 2024-05-21 | Sony Semiconductor Solutions Corporation | Semiconductor device and method for manufacturing the same, and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
US20110092068A1 (en) | 2011-04-21 |
US7977239B2 (en) | 2011-07-12 |
US20090096109A1 (en) | 2009-04-16 |
US7843073B2 (en) | 2010-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009094378A (ja) | 半導体装置及びその製造方法 | |
US10804147B2 (en) | Semiconductor device with reduced via resistance | |
US9953868B2 (en) | Mechanisms of forming damascene interconnect structures | |
TWI423327B (zh) | 降低後段製程配線結構之整體介電常數的處理整合系統 | |
JP4864307B2 (ja) | エアーギャップを選択的に形成する方法及び当該方法により得られる装置 | |
JP2006269537A (ja) | 半導体装置の製造方法及び半導体装置 | |
US8980745B1 (en) | Interconnect structures and methods of forming same | |
KR20180033483A (ko) | 반도체 디바이스용 인터커넥트 구조 | |
KR20040089580A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2007035996A (ja) | 半導体装置およびその製造方法 | |
US10727114B2 (en) | Interconnect structure including airgaps and substractively etched metal lines | |
KR20190100975A (ko) | 상호 접속 구조체 및 그 형성 방법 | |
CN113451266A (zh) | 半导体结构 | |
JP2007294625A (ja) | 半導体装置の製造方法 | |
JP2007115980A (ja) | 半導体装置及びその製造方法 | |
JP5388478B2 (ja) | 半導体装置 | |
JP2006196642A (ja) | 半導体装置およびその製造方法 | |
JP2008263097A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3924501B2 (ja) | 集積回路装置の製造方法 | |
US20060226549A1 (en) | Semiconductor device and fabricating method thereof | |
JP4383262B2 (ja) | 半導体装置及びその製造方法 | |
US20230178379A1 (en) | Film deposition for patterning process | |
US20110300702A1 (en) | Method for fabricating semiconductor device | |
JPWO2006126536A1 (ja) | 半導体装置及びその製造方法 | |
JP2005011968A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100716 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130402 |