JP2009075963A - Data creation device and data creation program - Google Patents
Data creation device and data creation program Download PDFInfo
- Publication number
- JP2009075963A JP2009075963A JP2007245890A JP2007245890A JP2009075963A JP 2009075963 A JP2009075963 A JP 2009075963A JP 2007245890 A JP2007245890 A JP 2007245890A JP 2007245890 A JP2007245890 A JP 2007245890A JP 2009075963 A JP2009075963 A JP 2009075963A
- Authority
- JP
- Japan
- Prior art keywords
- version number
- information
- logic
- unit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、プログラマブル論理デバイスに取り込まれるコンフィグレーションデータを生成するデータ生成装置およびデータ生成プログラムに関する。 The present invention relates to a data generation apparatus and a data generation program that generate configuration data to be captured by a programmable logic device.
例えばフィールドプログラマブルゲートアレイ(FPGA)等、コンフィグレーションデータの取込みによって内部の回路を再構成するプログラマブル論理デバイスが電子装置の部品として広く用いられている。FPGAを用いた装置の開発では、ユーザが回路の論理機能を例えばハードウェア記述言語等で記述し、記述された機能情報を、コンピュータで実行する論理合成ツールおよび配置配線ツールによってコンフィグレーションデータに変換する。コンフィグレーションデータを、ROM等を介してFPGAに取り込ませると、FPGA内部に所望の回路が構成される。FPGAはコンフィグレーションデータの取込みによって内部回路の再構成が可能であり、回路の追加および変更をユーザの手元で短期間に行うことができる。FPGAを用いた開発では、ユーザが回路を頻繁に変更できる反面、変更の履歴をユーザ自身で把握する必要がある。 For example, programmable logic devices such as a field programmable gate array (FPGA) that reconfigure internal circuits by taking configuration data are widely used as components of electronic devices. In the development of a device using FPGA, the user describes the logic function of the circuit in a hardware description language, for example, and converts the described function information into configuration data by a logic synthesis tool and a place-and-route tool executed by a computer. To do. When configuration data is taken into an FPGA via a ROM or the like, a desired circuit is configured inside the FPGA. The FPGA can reconfigure the internal circuit by fetching the configuration data, and the addition and change of the circuit can be performed in a short time by the user. In the development using the FPGA, the user can change the circuit frequently, but the user needs to grasp the change history.
図1は、FPGAを用いた装置の例としての第1の装置を示すブロック図である。 FIG. 1 is a block diagram illustrating a first apparatus as an example of an apparatus using an FPGA.
図1に示す第1の装置100には、それぞれにFPGAが実装された4枚のボード110,120,130,140、およびこれらのボード110〜140とバスで接続されたCPUボード150が搭載されている。CPUボード150に実装されたCPU151は、装置100に外部接続された端末160と通信可能に接続されている。図1の左側部分には、各ボードの機能変更の履歴が樹形図状に示されている。4枚のボード110〜140は、ハードウェア構成が互いに同一であり、プリント配線基板101に同一種類のFPGA102が搭載された基本構成を有している。4枚のボード110〜140は、FPGA内部で構成される回路のみが異なり、各FPGA111,121,131,141内部には、CPU151と通信するための共通回路であるCPU_IF(111_2,121_2,131_2,141_2)の他に、互いに異なる機能のユーザ回路がそれぞれ構成されている。例えば、第1のFPGA111内部には機能Aの回路が構成され、第3のFPGA131内部では機能Bの回路が構成される。また、第2のFPGA121では、機能Aに対し追加された機能A+αの回路が構成され、第4のFPGA141では、機能Bに対し追加された機能B+αの回路が構成される。4つのFPGA111〜141に異なる回路を構成させることによって、機能が互いに異なる4枚のボード110〜140を搭載した装置100が実現する。ただし、各ボード110〜140は互いに外観上の違いがないため、フィールド試験等、回路構成が完了した場面でボードを区別することが困難となる場合がある。
The
そこで、FPGA111〜141内部に回路が構成された状態で、各ボード110〜140における回路を識別可能とするため、それぞれのFPGA111〜141内部に、回路変更の版数情報が格納されたレジスタやメモリ回路を構成させる技術が知られている(例えば、特許文献1から3参照。)。例えば、レジスタやメモリ回路に格納された版数を、CPU―IFを介してCPU151によって読出し、端末160に表示させることで、FPGAに構成させた回路の版数を確認できるとともに、異なる機能のボードが誤って実装され不具合の原因となることを防止できる。
Therefore, in order to make it possible to identify the circuits in each of the
構成された回路から版数を読み出すことは、単数のFPGAを備えた装置にも有効である。 Reading the version number from the configured circuit is also effective for a device having a single FPGA.
図2は、FPGAを用いた装置の例としての第2の装置を示すブロック図である。 FIG. 2 is a block diagram showing a second device as an example of a device using FPGA.
第2の装置200は、ボード210に1つのFPGA220が実装されたハードウェア構成を有しており、互いに異なる4つのコンフィグレーションデータであるROMデータ(以降、コンフィグレーションデータとも称する)221,222,223,224のいずれかを選択してFPGA220に取り込ませることにより、例えば仕向地別に異なる機能を提供できるようになっている。装置の出荷前に動作試験を行う際には、ボード試験機230において、試験対象の装置200をCPUボード231と接続し、FPGA220に構成された回路から版数情報を事前に読み出すことによって、ROMデータの取り違えによって、予定外の機能を有する装置が試験されるのを防ぐことができる。
The
また、FPGAに構成された回路から版数を読み出すことは、装置の出荷前試験に限らず、装置の開発でも有用である。 Further, reading out the version number from the circuit configured in the FPGA is useful not only in the pre-shipment test of the apparatus but also in the development of the apparatus.
図3は、FPGAを用いた装置の例としての第3の装置を示すブロック図である。 FIG. 3 is a block diagram showing a third device as an example of a device using FPGA.
第3の装置300も第2の装置と同様に、ボード310にFPGA320が実装されたハードウェア構成を有しており、ROMデータ(コンフィグレーションデータ)321をFPGA320に取り込ませることにより機能を実現する。ROMデータ321は、開発者であるユーザが機能情報であるFPGA機能情報322を例えばVHDL等のハードウェア記述言語等で記述し、論理合成ツールおよび配置配線ツールで変換することによって得られる。第3の装置300を開発する過程では、ボード評価機330を使用して機能評価を行い、その結果に基づいてFPGA機能情報322の記述を変更し、ROMデータ321を更新してFPGA320に再度取り込ませる。このサイクルを繰り返して目的の機能を実現する。ここで、FPGA機能情報322には、版数情報を外部のCPU331から読出し可能に格納するレジスタ323を記述しておき、ユーザがFPGA機能情報322の記述を変更する際には、格納される版数情報の値の記述も変更する。第3の装置300を試験する際には、ROMデータの取り違えやROMデータ生成のし忘れによって予定外の回路が試験されるのを防ぐため、ボード評価機330において、試験対象の装置300をCPUボード331と接続し、FPGA220に構成された回路から版数情報を読み出す。
Similarly to the second device, the
図4は、図1から図3に示すFPGAで構成される回路の開発フローを説明する図であり、図5は、図4の開発フローで利用および生成される情報のファイル構成を説明する図である。図4の左側には、開発における情報の流れが図3と同様の配置で示され、右側には、情報の流れが上から順に示されている。 FIG. 4 is a diagram for explaining the development flow of the circuit configured by the FPGA shown in FIGS. 1 to 3, and FIG. 5 is a diagram for explaining the file structure of information used and generated in the development flow of FIG. It is. On the left side of FIG. 4, the information flow in development is shown in the same arrangement as in FIG. 3, and on the right side, the information flow is shown in order from the top.
図4に示す開発フローでは、開発者であるユーザがFPGA機能情報322を作成する。FPGA機能情報322は、FPGAで構成される回路が例えばVHDL等で記述されたものであるが、他の記述言語による記述や、図形エントリー等による記述も採用可能である。FPGA機能情報322は、ファイルとして図5に示すFPGA回路デザイン情報フォルダ381に格納される。このフォルダ381には、FPGA機能情報322が複数のファイル群371,372,373に分かれて格納されている。なお、ファイル名の’*********’はユーザが任意に指定可能な部分である。これらのファイル群371のうち’history.vhd’ファイルには、ユーザが任意に指定する版数情報を格納したレジスタ323が記述されている。ユーザは、’history.vhd’ファイルにバージョン番号等の版数情報を記述することによって、FPGA版数情報を埋め込む。別のファイル群372のファイルには、FPGA機能情報の一種であるFPGA内エンベデッド機能情報としてのROMおよびRAMの機能が記述されている。ROMはRAMと異なり、FPGAで回路が構成された時点で値が格納されている。このためROMに格納される値が、別のファイル群373のファイルに記述されている。
In the development flow shown in FIG. 4, a user who is a developer creates
ファイルに記述されたFPGA機能情報は、論理合成を行う合成ツール350および配置配線を行うレイアウトツール360によってROMデータに変換される。合成ツール350は、まず、回路の機能情報が記述された回路情報ファイルを読み込む。より詳細には、図5に示すファイル群371,372のファイルを読み込む。合成ツール350は、次に、機能情報をFPGAのプログラマブルロジック情報に変換する。変換結果は、図5に示す合成結果ファイル374にネットリストの形式で記述される。次に、レイアウトツール360が論理合成後の合成結果ファイル374を読み込み、配置配線を行う。また、レイアウトツール360は、ファイル群373のファイルを読出し、回路中のROMに格納される値も含めた配置配線を行う。配置配線の結果、ROMデータ321が生成され、図5に示すコンフィグレーションROMファイル375に保存される。ユーザは、生成されたROMデータ321を、コンフィグレーションROM321Rに書き込む。コンフィグレーションROM321RがFPGA320と電気的に接続された状態でFPGA320をリセット状態にすると、FPGA320がコンフィグレーションROM321RからROMデータ321を取り込んでROMデータ321に応じた回路を構成し、回路の動作を開始する。
The FPGA function information described in the file is converted into ROM data by a
このようにして、FPGA320内部には、ユーザが作成したFPGA機能情報322に応じた回路が構成される。このとき、FPGA320内部には版数情報を格納したレジスタ323Aも構成されている。レジスタ323Aに格納された版数情報は、外部接続されたCPU331を介し端末PCに表示される。回路の機能情報を更新する場合には、ユーザがレジスタ323Aに格納する版数情報も更新しておくことによって、端末PCに表示された版数情報から回路の版数を特定することが可能となる。
しかしながら、図4に示した開発フローでは版数情報がユーザによって人為的に更新されるため、図6に示すように、ユーザがFPGA機能情報を変更したにも拘わらず、レジスタ323に格納される版数情報の更新を忘れたりすると、同一の版数情報を有する複数のROMデータが生成され区別が困難となる。また、版数情報を正しく設定し直すためには、一連の開発プロセスを再実行する必要があり、開発工数が増大してしまう。
However, since the version number information is artificially updated by the user in the development flow shown in FIG. 4, the version number information is stored in the
また、FPGAのROMデータは、回路の機能情報の記述変更がなくとも複数生成される場合がある。 Further, a plurality of FPGA ROM data may be generated even if there is no description change in the circuit function information.
図7は、FPGAを用いた装置の例としての第4の装置を示すブロック図であり、図8は、その開発のフローを説明する図である。 FIG. 7 is a block diagram showing a fourth device as an example of a device using FPGA, and FIG. 8 is a diagram for explaining the development flow.
図7に示す第4の装置400およびボード評価機430の構成は図3で説明した第3の装置300およびボード評価機330の構成と同様である。装置400のFPGA420で構成される回路の機能情報であるFPGA機能情報422は、合成ツール450およびレイアウトツール460によってROMデータデータに変換される。ここで、合成ツール450によって生成された情報(例えばネットリスト)、をレイアウトツール460によってROMデータに変換する際、動作タイミング条件等の制約条件を変えながら複数回の変換を行うことによって、配置配線情報が互いに異なる複数のROMデータ421A〜421Eが得られる。評価では、複数のROMデータのうち動作が良好なものを選択して使用する。
The configurations of the
図8の開発フローにも示すように、レイアウトツール460に配置配線を複数回行わせる場合には、版数情報が同一となるROMデータが複数生成され区別が困難となる。
As shown in the development flow of FIG. 8, when the
本発明は、上記事情に鑑み、ユーザによる版数更新の手間を軽減するとともに、回路の版数を確実に更新するデータ生成装置およびデータ生成プログラムを提供することを目的とする。 SUMMARY OF THE INVENTION In view of the above circumstances, an object of the present invention is to provide a data generation device and a data generation program that reduce the effort of updating the version number by the user and reliably update the version number of the circuit.
上記目的を達成する本発明のデータ生成装置のうちの第1のデータ生成装置は、コンフィグレーションデータの取込みによって内部の回路を再構成するプログラマブル論理デバイスに取り込まれるコンフィグレーションデータを生成するデータ生成装置であって、
回路の論理機能が記述された機能情報を受け付け、この機能情報に応じて上記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
上記論理生成部で生成された論理回路情報に応じた配置配線処理を行って上記コンフィグレーションデータを生成する配置配線部とを備え、
上記論理生成部は、論理回路情報が生成されるたびに、論理回路情報の版数を表す版数情報を更新する第1の版数更新部を備え、この論理生成部は、この第1の版数更新部によって更新された版数情報が上記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだ論理回路情報を生成するものであることを特徴とする。
A first data generation device of the data generation device of the present invention that achieves the above object is a data generation device that generates configuration data to be taken into a programmable logic device that reconfigures an internal circuit by taking configuration data. Because
A logic generation unit that receives function information in which a logic function of the circuit is described, and generates logic circuit information representing connection of elements of the type that the programmable logic device has according to the function information;
A placement and routing unit that generates the configuration data by performing the placement and routing process according to the logic circuit information generated by the logic generation unit;
The logic generation unit includes a first version number update unit that updates version number information representing the version number of the logic circuit information each time the logic circuit information is generated, and the logic generation unit includes the first version number update unit. The version number information updated by the version number update unit is to generate logic circuit information including a version number storage circuit stored so as to be readable from the outside of the programmable logic device.
本発明の第1のデータ生成装置では、論理回路情報が生成されるたびに、論理回路情報の版数を表す版数情報が更新され、更新された版数情報が読出し可能に格納された版数格納回路を含んだ論理回路情報が生成される。このため、ユーザが回路の機能情報を更新するときには、ユーザによる更新の操作がなくとも版数情報が更新され、コンフィグレーションデータに反映される。したがって、回路の版数が確実に更新され、ユーザによる版数更新の手間が軽減される。 In the first data generation device of the present invention, each time the logic circuit information is generated, the version number information indicating the version number of the logic circuit information is updated, and the updated version number information is stored in a readable manner. Logic circuit information including a number storage circuit is generated. For this reason, when the user updates the function information of the circuit, the version number information is updated and reflected in the configuration data without the user's update operation. Therefore, the version number of the circuit is reliably updated, and the trouble of updating the version number by the user is reduced.
ここで、上記本発明の第1のデータ生成装置において、上記論理生成部は、前回受け付けた機能情報を記憶する機能情報記憶部を有し、
上記第1の版数更新部は、上記論理生成部が受け付けた機能情報が、上記機能情報記憶部に記憶された情報と同一である場合には、更新前の版数情報を維持するものであることが好ましい。
Here, in the first data generation device of the present invention, the logic generation unit includes a function information storage unit that stores the function information received last time,
The first version number update unit maintains version number information before update when the function information received by the logic generation unit is the same as the information stored in the function information storage unit. Preferably there is.
受け付けた機能情報が前回の機能情報と同一の場合に更新前の版数情報を維持することによって、異なる版数情報が同一の機能情報に割り当てられる事態が避けられる。 When the received function information is the same as the previous function information, by maintaining the version information before update, a situation where different version information is assigned to the same function information can be avoided.
また、上記本発明の第1のデータ生成装置において、上記版数情報は時刻に応じた値を含むものであり、
上記第1の版数更新部は、上記版数情報を、上記データ生成装置が生成した時刻に応じた値を含む版数情報に更新するものであることが好ましい。
In the first data generation apparatus of the present invention, the version number information includes a value corresponding to time.
It is preferable that the first version number update unit updates the version number information to version number information including a value corresponding to the time generated by the data generation device.
プログラマブル論理デバイスから読み出される版数情報を介して、更新の版数およびデータ生成装置の生成時刻も知ることができる。 The version number of the update and the generation time of the data generation device can also be known through the version number information read from the programmable logic device.
また、上記目的を達成する本発明のデータ生成装置のうちの第2のデータ生成装置は、コンフィグレーションデータの取込みによって内部の回路を再構成するプログラマブル論理デバイスに取り込まれるコンフィグレーションデータを生成するデータ生成装置であって、
回路の論理機能が記述された機能情報を受け付け、この機能情報に応じて上記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
上記論理生成部で生成された論理回路情報に応じた配置配線処理を行って上記コンフィグレーションデータを生成する配置配線部とを備え、
上記配置配線部は、コンフィグレーションデータが生成されるたびに、コンフィグレーションデータの版数を表す版数情報を更新する第2の版数更新部を備え、この論理生成部は、この第2の版数更新部によって更新された版数情報が上記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだコンフィグレーションデータを生成するコンフィグレーションデータ生成部とを備えたことを特徴とする。
The second data generation device of the data generation device of the present invention that achieves the above object is data for generating configuration data to be taken into a programmable logic device that reconfigures an internal circuit by taking in configuration data. A generating device,
A logic generation unit that receives function information in which a logic function of the circuit is described, and generates logic circuit information representing connection of elements of the type that the programmable logic device has according to the function information;
A placement and routing unit that generates the configuration data by performing the placement and routing process according to the logic circuit information generated by the logic generation unit;
The placement and routing unit includes a second version number update unit that updates version number information indicating the version number of the configuration data every time configuration data is generated, and the logic generation unit includes the second version number update unit. A configuration data generation unit for generating configuration data including a version number storage circuit in which the version number information updated by the version number update unit is stored so as to be readable from the outside of the programmable logic device; And
本発明の第2のデータ生成装置では、コンフィグレーションデータが生成されるたびに、コンフィグレーションデータの版数を表す版数情報が更新され、更新された版数情報が読出し可能に格納された版数格納回路を含んだコンフィグレーションデータが生成されるので、回路の版数が確実に更新され、ユーザによる版数更新の手間が軽減される。また、第2のデータ生成装置では、版数情報はコンフィグレーションデータが生成されるたびに更新されるので、機能情報を変更せず同一の論理回路情報に対して複数のコンフィグレーションデータを生成する場合であっても版数格納回路に格納される版数情報が更新される。 In the second data generation device of the present invention, each time configuration data is generated, the version number information representing the version number of the configuration data is updated, and the updated version number information is stored in a readable manner. Since the configuration data including the number storage circuit is generated, the version number of the circuit is surely updated, and the trouble of updating the version number by the user is reduced. In the second data generation device, the version number information is updated each time configuration data is generated, so that a plurality of configuration data is generated for the same logic circuit information without changing the function information. Even in this case, the version number information stored in the version number storage circuit is updated.
また、上記本発明の第2のデータ生成装置において、上記機能情報は版数格納回路として版数格納ROMが記述されたものであり、
上記コンフィグレーションデータ生成部は、上記第2の版数更新部で更新された版数情報を格納する上記版数格納ROMを含んだコンフィグレーションデータを生成することが好ましい。
In the second data generation apparatus of the present invention, the function information is a version number storage ROM described as a version number storage circuit.
The configuration data generation unit preferably generates configuration data including the version number storage ROM that stores the version number information updated by the second version number update unit.
構成される回路中にROMが含まれる場合、このROMに格納されるデータは、論理生成部が素子の接続を表す論理回路情報を生成する段階ではなく、配置配線部が論理回路情報をコンフィグレーションデータに変換する段階で組み入れられる。したがって、版数情報を格納する版数格納回路としてROMが用いられる場合、配置配線部による版数情報の更新が容易に行える。 When a ROM is included in the circuit to be configured, the data stored in the ROM is not the stage where the logic generation unit generates logic circuit information representing the connection of elements, but the placement and routing unit configures the logic circuit information. It is incorporated at the stage of conversion to data. Therefore, when the ROM is used as the version number storage circuit for storing the version number information, the version number information can be easily updated by the placement and routing unit.
また、上記本発明の第2のデータ生成装置においても、上記配置配線部は、前回生成したコンフィグレーションデータを記憶する配置情報記憶部を有し、
上記第2の版数更新部は、生成されたコンフィグレーションデータが、上記配置情報記憶部に記憶された情報と同一である場合には、更新前の版数情報を維持するものであることが好ましい。
Also in the second data generation device of the present invention, the placement and routing unit has a placement information storage unit that stores configuration data generated last time,
The second version number update unit may maintain version number information before update when the generated configuration data is the same as the information stored in the arrangement information storage unit. preferable.
また、上記本発明の第2のデータ生成装置においても、上記版数情報は時刻に応じた値を含むものであり、
上記第2の版数更新部は、上記版数情報を、上記データ生成装置が生成した時刻に応じた値を含む版数情報に更新するものであることが好ましい。
In the second data generation apparatus of the present invention, the version number information includes a value corresponding to time.
It is preferable that the second version number update unit updates the version number information to version number information including a value corresponding to the time generated by the data generation device.
また、上記目的を達成する本発明のデータ生成プログラムのうちの第1のデータ生成プログラムは、コンピュータにより実行され、このコンピュータを、コンフィグレーションデータの取込みによって内部の回路を再構成するプログラマブル論理デバイスに取り込まれるコンフィグレーションデータを生成するデータ生成装置として機能させるデータ生成プログラムであって、このコンピュータを、
回路の論理機能が記述された機能情報を受け付け、この機能情報に応じて上記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
上記論理生成部で生成された論理回路情報に応じた配置配線処理を行って上記コンフィグレーションデータを生成する配置配線部とを備え、
上記論理生成部は、論理回路情報が生成されるたびに、論理回路情報の版数を表す版数情報を更新する第1の版数更新部を備え、この論理生成部は、この第1の版数更新部によって更新された版数情報が上記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだ論理回路情報を生成するものであるデータ生成装置として動作させることを特徴とする。
A first data generation program of the data generation program of the present invention that achieves the above object is executed by a computer, and the computer is changed to a programmable logic device that reconfigures an internal circuit by taking configuration data. A data generation program for functioning as a data generation device for generating configuration data to be captured.
A logic generation unit that receives function information in which a logic function of the circuit is described, and generates logic circuit information representing connection of elements of the type that the programmable logic device has according to the function information;
A placement and routing unit that generates the configuration data by performing the placement and routing process according to the logic circuit information generated by the logic generation unit;
The logic generation unit includes a first version number update unit that updates version number information representing the version number of the logic circuit information each time the logic circuit information is generated, and the logic generation unit includes the first version number update unit. Operating as a data generation device for generating logic circuit information including a version number storage circuit in which version number information updated by a version number update unit is stored so as to be readable from the outside of the programmable logic device And
また、上記目的を達成する本発明のデータ生成プログラムのうちの第2のデータ生成プログラムは、コンピュータにより実行され、このコンピュータを、コンフィグレーションデータの取込みによって内部の回路を再構成するプログラマブル論理デバイスに取り込まれるコンフィグレーションデータを生成するデータ生成装置として機能させるデータ生成プログラムであって、このコンピュータを、
回路の論理機能が記述された機能情報を受け付け、この機能情報に応じて上記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
上記論理生成部で生成された論理回路情報に応じた配置配線処理を行って上記コンフィグレーションデータを生成する配置配線部とを備え、
上記配置配線部は、コンフィグレーションデータが生成されるたびに、コンフィグレーションデータの版数を表す版数情報を更新する第2の版数更新部を備え、この論理生成部は、この第2の版数更新部によって更新された版数情報が上記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだコンフィグレーションデータを生成するコンフィグレーションデータ生成部とを備えたデータ生成装置として動作させることを特徴とする。
The second data generation program of the data generation program of the present invention that achieves the above object is executed by a computer, and the computer is changed to a programmable logic device that reconfigures an internal circuit by fetching configuration data. A data generation program for functioning as a data generation device for generating configuration data to be captured.
A logic generation unit that receives function information in which a logic function of the circuit is described, and generates logic circuit information representing connection of elements of the type that the programmable logic device has according to the function information;
A placement and routing unit that generates the configuration data by performing the placement and routing process according to the logic circuit information generated by the logic generation unit;
The placement and routing unit includes a second version number update unit that updates version number information indicating the version number of the configuration data every time configuration data is generated, and the logic generation unit includes the second version number update unit. A data generation apparatus comprising: a configuration data generation unit that generates configuration data including a version storage circuit in which version information updated by a version update unit is stored so as to be readable from the outside of the programmable logic device It is made to operate as.
なお、本発明にいうデータ生成プログラムについては、ここではその基本形態のみを示すのに留めるが、これは単に重複を避けるためであり、本発明にいうデータ生成プログラムには、上記の基本形態のみではなく、前述したデータ生成装置の各形態に対応する各種の形態が含まれる。 The data generation program referred to in the present invention is only shown here in its basic form, but this is merely for avoiding duplication, and the data generation program referred to in the present invention includes only the above basic form. Instead, various forms corresponding to each form of the data generation apparatus described above are included.
以上説明したように、本発明によれば、ユーザによる版数更新の手間を軽減するとともに、回路の版数を確実に更新するデータ生成装置およびデータ生成プログラムが実現する。 As described above, according to the present invention, it is possible to realize a data generation apparatus and a data generation program that reduce the trouble of updating the version number by the user and reliably update the version number of the circuit.
以下図面を参照して本発明の実施形態について説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図9は、本発明のデータ変換装置の一実施形態として動作するコンピュータの外観斜視図、図10は、そのハードウェア構成図である。 FIG. 9 is an external perspective view of a computer that operates as an embodiment of the data conversion apparatus of the present invention, and FIG. 10 is a hardware configuration diagram thereof.
コンピュータ500は、後述するCPU、RAMメモリ、ハードディスク等を内蔵した本体部510、本体部510からの指示により表示画面521に画像を表示する、CRTやLCD等からなる画像表示装置520、このコンピュータ500内にユーザの指示や文字情報を入力するため操作入力を受けるキーボード530、表示画面521上の任意の位置を指定することによりその位置に応じた指示を入力するマウス540を備えている。
The
本体部510は、さらにフレキシブルディスク(以下FDと略す)が装填されるFD装填口511、CD−ROMが装填されるCD−ROM装填口512を有しており、その内部には、装填されたFDやCD−ROMをドライブする、後述するFDドライブ、CD−ROMドライブも内蔵されている。
The
本体部510の内部には、図10に示すように、各種プログラムを実行するCPU551、ハードディスク装置513に格納されたプログラムが読み出されCPU551での実行のために展開される、主メモリ552、各種プログラムやデータ等が保存されたハードディスク装置553、FD5140が装填され、その装填されたFD5140にアクセスするFDドライブ554、CD−ROM5150が装填され、その装填されたCD−ROM5150にアクセスするCD−ROMドライブ555が内蔵されている。これらの各種要素と、さらに、図9にも示す画像表示装置520、キーボード530、マウス540は、バス5200を介して相互に接続されている。また、不図示の外部機器と接続するために、コンピュータ500には入力インタフェース556および出力インタフェース557が内蔵されている。これら入出力インタフェース216も、コンピュータ500内部のハードウェアを構成する上述の各種要素と、バス5200を介して相互に接続されている。
As shown in FIG. 10, the
図11は、本発明のデータ生成プログラムの第1の実施形態を示す模式構成図である。 FIG. 11 is a schematic configuration diagram showing the first embodiment of the data generation program of the present invention.
本実施形態のデータ生成プログラム600はCD−ROM5150に格納されており、合成ツール610およびレイアウトツール620を有している。合成ツール610は、回路情報読込み部611、情報更新部612、およびロジック情報生成部619を有しており、情報更新部612は、版数情報ファイル検索部613、版数情報取出し部614、回路情報差分チェック部615、前回回路情報記憶部616、FPGA版数情報更新部617、タイムスタンプ情報取得部618を有している。また、レイアウトツール620は、合成後ファイル読込み部621および配置配線部622を有している。
The
データ生成プログラム600を記憶したCD−ROM5150がCD−ROM装填口512から本体部510内に装填されると、そのCD−ROM5150に記憶されたデータ生成プログラムがCD−ROMドライブ555によりこのコンピュータ500のハードディスク装置553内にインストールされる。そして、このハードディスク装置553内にインストールされたデータ生成プログラムが起動されると、このコンピュータ500は、本発明にいうデータ生成装置の第1の実施形態として動作する。
When the CD-
図11に示すデータ生成プログラムの各部の作用については後述する。 The operation of each part of the data generation program shown in FIG. 11 will be described later.
図12は、本発明のデータ生成装置の第1の実施形態を示す機能ブロック図である。図12には、データ生成装置700が、このデータ生成装置700に入出力される情報とともに示されており、その右側には、データ生成装置700の一部である情報更新部のより詳細な機能ブロックが示されている。また、図13は、図12に示すデータ生成装置の各部によって受け付けまたは生成される情報のファイル構成を説明する図である。
FIG. 12 is a functional block diagram showing the first embodiment of the data generation apparatus of the present invention. FIG. 12 shows a
図12に示すデータ生成装置700は、コンピュータ500に図11に示すデータ生成プログラム600がインストールされて実現されることにより、このコンピュータ500内に構築されるものである。
A
図12に示すデータ生成装置700は、合成ツール710およびレイアウトツール720を有している。合成ツール710は、回路情報読込み部711、情報更新部712、およびロジック情報生成部719を有しており、情報更新部712は、版数情報ファイル検索部713、版数情報取出し部714、回路情報差分チェック部715、前回回路情報記憶部716、FPGA版数情報更新部717、およびタイムスタンプ情報取得部718を有している。また、レイアウトツール720は、合成後ファイル読込み部721および配置配線部722を有している。ここで、合成ツール710が本発明のデータ生成装置にいう論理生成部の一例に相当し、レイアウトツール720が本発明のデータ生成装置にいう配置配線部の一例に相当し、情報更新部712が本発明のデータ生成装置にいう第1の版数更新部の一例に相当し、前回回路情報記憶部716が本発明のデータ生成装置にいう機能情報記憶部の一例に相当する。
A
図11に示すデータ生成プログラム600がコンピュータ500にインストールされたときの、そのデータ生成プログラム600の各部611〜622の作用は、図12に示すデータ生成装置700の各部711〜722の作用そのものであり、以下図12のデータ生成装置700の各部711〜722の作用を説明することで、図11のデータ生成プログラム600の各部611〜622の作用の説明を兼ねることとする。またデータ生成装置700が対象とするFPGAおよびコンフィグレーションROMの等デバイスについては図4もあわせて参照しながら説明する。
When the
図12に示すデータ生成装置700の合成ツール710は、FPGA320(図4参照)に構成させる回路の論理機能が記述されたFPGA機能情報322を受け付ける。そして、このFPGA機能情報322に応じてFPGA320が有する種類の素子の接続を表す論理回路情報を生成する。
The
より詳細には、合成ツール710の回路情報読込み部711がFPGA機能情報322を受け付ける。FPGA機能情報322にはFPGA版数情報が埋め込まれている。FPGA機能情報322は、開発者であるユーザが例えばVHDL等のハードウェア記述言語等で記述することによって作成されるものであり、ファイルに保存される。FPGA機能情報322は、複数のファイルとして図13に示すFPGA回路デザイン情報フォルダ781に格納される。FPGA機能情報322が記述された複数のファイルは、複数のファイル群771,772,773に区分されている。第1のファイル群771のファイルにはレジスタ転送レベルで記述された機能情報が保存され、第2のファイル群772のファイルにはROMやRAMといったマクロ素子の機能情報が保存され、第3のファイル群772のファイルにはROMに格納される値が機能情報として保存されている。ファイル群371のうちの’history.vhd’ファイルには、ユーザが任意に指定する版数情報を格納したレジスタ323が記述されている。この版数情報には、時刻を表すタイムスタンプが含まれる。タイムスタンプはデータ生成装置700によって書き換えられる。版数情報の形式としては、例えば、ユーザが指定するバージョン番号およびこれに続く年月日時分秒形式のタイムスタンプからなる数字列がある。レジスタ323は、後にFPGA320内部で構成された場合に、FPGA320に外部接続されたCPU331によって版数情報が読み出されるように機能が記述されている。
More specifically, the circuit
回路情報読込み部711は、ROM格納データ用ファイルのファイル群773を除いたファイル群771,772内のすべてのファイルを読み出すことによって、ファイルに記述されたFPGA機能情報322を受け付ける。
The circuit
情報更新部712は、FPGA機能情報322が受け付けられるたびに、版数情報を更新する。情報更新部712についてさらに詳細に説明する。
The
情報更新部712の版数情報ファイル検索部713は、回路情報読込み部711が読み出したファイルの中から版数情報が記載された’history.vhd’ファイルを検索する。版数情報取出し部714は、版数情報ファイル検索部713によって検索された’history.vhd’ファイルから版数情報を取り出す。
The version number information
また、前回回路情報記憶部716は、回路情報読込み部711が読み出したファイルを次回の論理回路情報生成まで一時的に保存する。前回回路情報記憶部716はハードディスク装置553(図10参照)の一部として構成されるものであり、図13ではフォルダとして示されている。
The previous circuit
回路情報差分チェック部715は、合成ツール710が受け付けたFPGA機能情報が前回回路情報記憶部716に記憶されたFPGA機能情報と一致するか否かをチェックする。より具体的には、回路情報読込み部711が読み出したファイルの内容と前回回路情報記憶部716に保存されたファイルの内容が完全に一致するか否かをチェックする。このとき、’history.vhd’ファイルはチェックの対象から除外される。
The circuit information
タイムスタンプ情報取得部718は、データ生成装置700が生成を行う時刻、より詳細には、FPGA機能情報322が受け付けられた時刻を表すタイムスタンプを取得する。
The time stamp
FPGA版数情報更新部717は、版数情報取出し部714で取り出された版数情報のうちタイムスタンプの部分を、タイムスタンプ情報取得部718で取得されたタイムスタンプで置き換える。これによって、版数情報にはデータ生成装置700が生成を行う時刻に応じた値が含まれ、版数情報が更新される。ただし、FPGA版数情報更新部717は、回路情報差分チェック部715によるチェックの結果が同一と判断された場合には、タイムスタンプの置き換えを行わず、版数情報を維持する。
The FPGA version number
このようにして情報更新部712は、受け付けたFPGA機能情報が前回回路情報記憶部716に記憶されたFPGA機能情報と同一の場合には版数情報を維持し、異なる場合には、版数情報を、データ生成装置700が生成を行う時刻に応じた値を含むものに更新する。
In this way, the
ロジック情報生成部719は、情報更新部712で更新された版数情報を含む機能情報に基づいて回路合成を行い、論理回路情報を生成する。論理回路情報は、ネットリストの形式で合成結果ファイル775に保存される。回路合成処理の経過レポート等は、中間ファイルとして生成される。
The logic
データ生成装置700のレイアウトツール720は、合成ツール710で生成された論理回路情報に応じた配置配線処理を行い、FPGA320に取り込ませるコンフィグレーションデータを生成する。より詳細には、レイアウトツール720の合成後ファイル読込み部721が合成結果ファイル775を読出し、配置配線部722が、読み出された合成結果ファイル775の論理回路情報に応じて配置配線処理を行い、コンフィグレーションデータすなわちROMデータを生成する。
The
ユーザが、生成されたコンフィグレーションデータを、図3を参照して説明したようにFPGAのコンフィグレーションROM321Rに記憶させ、FPGA320をリセット状態にすると、FPGA320はコンフィグレーションROM321RからROMデータ321を読出し、ROMデータ321に応じた回路を構成し、回路の動作を開始する。構成された回路には、情報更新部712によって更新された版数情報が格納されたレジスタが含まれており、版数情報は、FPGA320に外部接続されたCPU331によって読み出され端末PCに表示される。この版数情報に含まれたタイムスタンプは、論理回路情報が生成されるたびに更新されるため、ユーザによる版数更新の作業が不要であり、しかも版数情報の更新が確実に行われる。
When the user stores the generated configuration data in the
続いて、本発明の第2の実施形態について説明する。以下の第2実施形態の説明にあたっては、これまで説明してきた実施形態における各要素と同一の要素には同一の符号を付けて示し、前述の実施形態との相違点について説明する。 Subsequently, a second embodiment of the present invention will be described. In the following description of the second embodiment, the same reference numerals are given to the same elements as those in the embodiments described so far, and differences from the above-described embodiments will be described.
図14は、本発明のデータ生成プログラムの第2の実施形態を示す模式構成図である。 FIG. 14 is a schematic configuration diagram showing a second embodiment of the data generation program of the present invention.
本実施形態のデータ生成プログラム800はCD−ROM5150(図10参照)に格納されており、合成ツール810およびレイアウトツール820を有している。合成ツール810は、回路情報読込み部811およびロジック情報生成部812を有している。また、レイアウトツール820は、合成後ファイル読込み部821、配置配線部822、および情報更新部823を有しており、情報更新部823は、ROMデータファイル検索部824、回路情報差分チェック部825、前回回路情報記憶部826、ROMデータ更新部827、およびタイムスタンプ情報取得部828を有している。
The
CD−ROM5150に記憶されたデータ生成プログラム800がコンピュータ500のハードディスク装置553内にインストールされ、ハードディスク装置553内にインストールされたデータ生成プログラムが起動されると、このコンピュータ500は、本発明にいうデータ生成装置の第2の実施形態として動作する。
When the
図14に示すデータ生成プログラムの各部の作用については後述する。 The operation of each part of the data generation program shown in FIG. 14 will be described later.
図15は、本発明のデータ生成装置の第2の実施形態を示す機能ブロック図である。図15には、データ生成装置900が、このデータ生成装置900に入出力される情報とともに示されており、その右側には、データ生成装置900の一部である情報更新部のより詳細な機能ブロックが示されている。また、図16は、図15に示すデータ生成装置の各部によって受け付けまたは生成される情報のファイル構成を説明する図である。
FIG. 15 is a functional block diagram showing a second embodiment of the data generation apparatus of the present invention. FIG. 15 shows the
図15に示すデータ生成装置900は、合成ツール910およびレイアウトツール920を有している。合成ツール910は、回路情報読込み部911およびロジック情報生成部912を有している。また、レイアウトツール920は、合成後ファイル読込み部921、配置配線部922、および情報更新部923を有しており、情報更新部923は、ROMデータファイル検索部924、回路情報差分チェック部925、前回回路情報記憶部926、ROMデータ更新部927、およびタイムスタンプ情報取得部928を有している。ここで、合成ツール910が本発明のデータ生成装置にいう論理生成部の一例に相当し、レイアウトツール920が本発明のデータ生成装置にいう配置配線部の一例に相当し、情報更新部923が本発明のデータ生成装置にいう第2の版数更新部の一例に相当し、前回回路情報記憶部926が本発明のデータ生成装置にいう配置情報記憶部の一例に相当する。
A
図14に示すデータ生成プログラム800がコンピュータ500にインストールされたときの、そのデータ生成プログラム800の各部811〜828の作用は、図15に示すデータ生成装置900の各部911〜928の作用そのものであり、以下図15のデータ生成装置900の各部911〜928の作用を説明することで、図14のデータ生成プログラム800の各部811〜828の作用の説明を兼ねることとする。またデータ生成装置900が対象とするデバイスについては図4も合わせて参照しながら説明する。
When the
図15に示すデータ生成装置900の合成ツール910は、FPGA320(図4参照)に構成させる回路の論理機能が記述されたFPGA機能情報322を受け付ける。そして、このFPGA機能情報322に応じてFPGA320が有する種類の素子の接続を表す論理回路情報を生成する。
The
より詳細には、合成ツール910の回路情報読込み部911が、FPGA機能情報322を受け付ける。FPGA機能情報322は、複数のファイルとして図16に示すFPGA回路デザイン情報フォルダ981に格納される。FPGA機能情報322が記述された複数のファイルは、複数のファイル群971,972,973に区分されており、ファイル群972のうちの’ROM_history.vhd’ファイルには、版数情報を格納した版数格納回路として版数格納ROMが記述されている。またファイル群973のうちの’ROM_history.hex’ファイルには、版数格納ROMに格納される値としてユーザが任意に指定する版数情報が記述されている。版数情報には、時刻を表すタイムスタンプが含まれている。タイムスタンプはデータ生成装置900によって書き換えられる。版数格納ROMは、FPGA内部で構成された場合に、FPGA320に外部接続されたCPU331によって版数情報が読み出されるように機能が記述されている。
More specifically, the circuit
合成ツール910の回路情報読込み部911は、ROM格納データ用ファイルのファイル群973を除いたファイル群971,972内のすべてのファイルを読み出すことによって、ファイルに記述されたFPGA機能情報322を受け付ける。ロジック情報生成部912はFPGA機能情報に応じて回路合成を行い、論理回路情報を生成する。論理回路情報は、合成結果ファイル974に保存される。ロジック情報生成部912はROMをひとまとまりのメモリ素子として合成を行い、ROMが格納する値の取り込みはレイアウトツール920が行う。
The circuit
データ生成装置900のレイアウトツール920は、合成ツール910で生成された論理回路情報に応じた配置配線処理を行って、FPGA320に取り込ませるコンフィグレーションデータを生成する。
The
より詳細には、レイアウトツール920の合成後ファイル読込み部921が合成結果ファイル974、および、FPGA回路デザイン情報フォルダ981に格納されたファイル群973のROM格納データファイルを読出し、配置配線部922が、読み出された合成結果ファイル947の論理回路情報に応じて配置配線処理を行い、コンフィグレーションデータを生成する。FPGAにコンフィグレーションデータが取り込まれると版数格納ROMを含んだ回路が構成されるが、ROMはRAMとは異なり、構成とともに値が格納された状態となる。コンフィグレーションデータには、版数格納ROMに格納される値としての版数情報も含まれる。生成されたコンフィグレーションデータ内の版数情報は、コンフィグレーションデータが生成されるたびに、レイアウトツール920の情報更新部923によって書き換えられる。
More specifically, the post-synthesis
情報更新部923についてさらに詳細に説明する。情報更新部923のROMデータファイル検索部924は、合成後ファイル読込み部921が読み出したファイル群973のROM格納データファイルの中から、’ROM_history.hex’ファイルを検索する。
The
また、前回回路情報記憶部926は、配置配線部922が生成したコンフィグレーションデータを次回のコンフィグレーションデータ生成まで一時的に保存する。前回回路情報記憶部926はハードディスク装置553(図10参照)の一部として設けられるものであり、図16ではフォルダとして示されている。
The previous circuit
回路情報差分チェック部925は、配置配線部922が生成したコンフィグレーションデータが前回回路情報記憶部926に記憶されたコンフィグレーションデータと一致するか否かをチェックする。なお、版数情報の部分はチェックの対象から除外される。
The circuit information
タイムスタンプ情報取得部928は、データ生成装置900が生成を行う時刻、より詳細には、コンフィグレーションデータが生成された時刻を表すタイムスタンプを取得する。
The time stamp
ROMデータ更新部927は、コンフィグレーションデータに含まれた、版数格納ROMに格納される値としての版数情報のうちタイムスタンプの部分を、タイムスタンプ情報取得部928で取得されたタイムスタンプで置き換える。これによって、版数情報にはデータ生成装置900が生成を行う時刻に応じた値が含まれ、版数情報が更新される。ただし、ROMデータ更新部927は、回路情報差分チェック部925によるチェックの結果が同一と判断された場合にはタイムスタンプの置き換えを行わず版数情報を維持する。
The ROM
このようにして、ROMデータ更新部927によって更新された版数情報が含まれたコンフィグレーションデータが生成される。コンフィグレーションデータは、コンフィグレーションROMファイル975に保存される。
In this way, configuration data including the version number information updated by the ROM
生成されたコンフィグレーションデータが、コンフィグレーションROM321Rを介してFPGA320に取り込まれると、FPGA320は、このコンフィグレーションデータ321に応じた回路を構成し、回路の動作を開始する。構成された回路には、ROMデータ更新部927によって更新された版数情報が格納された版数格納ROMが含まれている。版数情報は、FPGA320に外部接続されたCPU331によって読み出され端末PCに表示される。この版数情報に含まれたタイムスタンプは、論理回路情報が生成されるたびに更新されるため、ユーザによる版数更新の作業が不要であり、版数情報の更新が確実になされる。さらに本実施形態のデータ生成装置900では、例えば、論理回路情報(ネットリスト)を更新せず、レイアウトツール920を複数回動作させることによって、複数のコンフィグレーションデータを生成させる場合であっても、生成されるコンフィグレーションデータごとに版数情報が更新される。さらに、生成されるコンフィグレーションデータの内容が同一の場合には版数情報の更新を行わないので、異なる版数情報が割り当てられる事態が避けられる。
When the generated configuration data is taken into the
なお、上述した第1の実施形態では、合成ツールで版数情報の更新を行う例を説明し、第2の実施形態では、レイアウトツールで版数情報の更新を行う例を説明したが、本発明のデータ生成装置はこれに限られるものではなく、例えば、合成ツールとレイアウトツールの双方が版数情報の更新機能を備え、2種類の版数情報を更新する構成としたものであってもよい。 In the first embodiment described above, an example in which the version number information is updated by the synthesis tool has been described. In the second embodiment, an example in which the version number information is updated by the layout tool has been described. The data generation device of the invention is not limited to this. For example, both the synthesis tool and the layout tool may have a version number update function, and two types of version number information may be updated. Good.
また、上述した実施形態では、版数情報にタイムスタンプが含まれ、タイムスタンプの部分が生成の時刻に応じたものに置き換えられる例を説明したが、本発明はこれに限られるものではなく、例えば、版数情報をシリアル番号とし、版数情報の更新として、生成のたびにシリアル番号を増加させる構成であってもよい。 In the above-described embodiment, the version number information includes a time stamp, and the example in which the time stamp portion is replaced with one corresponding to the time of generation has been described, but the present invention is not limited to this, For example, the configuration may be such that the version number information is a serial number and the serial number is increased each time the version number information is updated.
以下、本発明の種々の形態について付記する。 Hereinafter, various embodiments of the present invention will be additionally described.
(付記1)
コンフィグレーションデータの取込みによって内部の回路を再構成するプログラマブル論理デバイスに取り込まれるコンフィグレーションデータを生成するデータ生成装置であって、
回路の論理機能が記述された機能情報を受け付け、該機能情報に応じて前記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
前記論理生成部で生成された論理回路情報に応じた配置配線処理を行って前記コンフィグレーションデータを生成する配置配線部とを備え、
前記論理生成部は、論理回路情報が生成されるたびに、論理回路情報の版数を表す版数情報を更新する第1の版数更新部を備え、該論理生成部は、該第1の版数更新部によって更新された版数情報が前記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだ論理回路情報を生成するものであることを特徴とするデータ生成装置。
(Appendix 1)
A data generation device for generating configuration data to be taken into a programmable logic device that reconfigures an internal circuit by taking configuration data,
A logic generation unit that receives function information in which a logic function of a circuit is described, and generates logic circuit information representing connection of elements of the type that the programmable logic device has according to the function information;
A placement and routing unit that generates the configuration data by performing a placement and routing process according to the logic circuit information generated by the logic generation unit;
The logic generation unit includes a first version number update unit that updates version number information representing the version number of the logic circuit information each time the logic circuit information is generated, and the logic generation unit includes the first version number update unit. A data generation apparatus for generating logic circuit information including a version number storage circuit in which version number information updated by a version number update unit is stored so as to be readable from the outside of the programmable logic device.
(付記2)
前記論理生成部は、前回受け付けた機能情報を記憶する機能情報記憶部を有し、
前記第1の版数更新部は、前記論理生成部が受け付けた機能情報が、前記機能情報記憶部に記憶された情報と同一である場合には、更新前の版数情報を維持するものであることを特徴とする付記1記載のデータ生成装置。
(Appendix 2)
The logic generation unit has a function information storage unit that stores function information received last time,
The first version number update unit maintains the version number information before update when the function information received by the logic generation unit is the same as the information stored in the function information storage unit. The data generation device according to supplementary note 1, wherein the data generation device is provided.
(付記3)
前記版数情報は時刻に応じた値を含むものであり、
前記第1の版数更新部は、前記版数情報を、前記データ生成装置が生成した時刻に応じた値を含む版数情報に更新するものであることを特徴とする付記1または2記載のデータ生成装置。
(Appendix 3)
The version number information includes a value according to time,
The first version number update unit updates the version number information to version number information including a value corresponding to a time generated by the data generation device. Data generator.
(付記4)
コンフィグレーションデータの取込みによって内部の回路を再構成するプログラマブル論理デバイスに取り込まれるコンフィグレーションデータを生成するデータ生成装置であって、
回路の論理機能が記述された機能情報を受け付け、該機能情報に応じて前記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
前記論理生成部で生成された論理回路情報に応じた配置配線処理を行って前記コンフィグレーションデータを生成する配置配線部とを備え、
前記配置配線部は、コンフィグレーションデータが生成されるたびに、コンフィグレーションデータの版数を表す版数情報を更新する第2の版数更新部を備え、該論理生成部は、該第2の版数更新部によって更新された版数情報が前記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだコンフィグレーションデータを生成するコンフィグレーションデータ生成部とを備えたことを特徴とするデータ生成装置。
(Appendix 4)
A data generation device for generating configuration data to be taken into a programmable logic device that reconfigures an internal circuit by taking configuration data,
A logic generation unit that receives function information in which a logic function of a circuit is described, and generates logic circuit information representing connection of elements of the type that the programmable logic device has according to the function information;
A placement and routing unit that generates the configuration data by performing a placement and routing process according to the logic circuit information generated by the logic generation unit;
The placement and routing unit includes a second version number update unit that updates version number information representing the version number of configuration data each time configuration data is generated, and the logic generation unit includes the second version number update unit. A configuration data generation unit that generates configuration data including a version number storage circuit in which the version number information updated by the version number update unit is stored so as to be readable from the outside of the programmable logic device; A data generation device.
(付記5)
前記機能情報は版数格納回路として版数格納ROMが記述されたものであり、
前記コンフィグレーションデータ生成部は、前記第2の版数更新部で更新された版数情報を格納する前記版数格納ROMを含んだコンフィグレーションデータを生成するものであることを特徴とする付記4記載のデータ生成装置。
(Appendix 5)
The function information is a version number storage ROM described as a version number storage circuit,
The configuration data generating unit generates configuration data including the version number storage ROM for storing the version number information updated by the second version number updating unit. The data generator described.
(付記6)
前記配置配線部は、前回生成したコンフィグレーションデータを記憶する配置情報記憶部を有し、
前記第2の版数更新部は、生成されたコンフィグレーションデータが、前記配置情報記憶部に記憶された情報と同一である場合には、更新前の版数情報を維持するものであることを特徴とする付記4または5記載のデータ生成装置。
(Appendix 6)
The placement and routing unit has a placement information storage unit that stores configuration data generated last time,
The second version number update unit maintains the version number information before update when the generated configuration data is the same as the information stored in the arrangement information storage unit. 6. The data generation device according to appendix 4 or 5, which is characterized.
(付記7)
前記版数情報は時刻に応じた値を含むものであり、
前記第2の版数更新部は、前記版数情報を、前記データ生成装置が生成した時刻に応じた値を含む版数情報に更新するものであることを特徴とする付記4から6いずれか1項記載のデータ生成装置。
(Appendix 7)
The version number information includes a value according to time,
The second version number update unit updates the version number information to version number information including a value corresponding to a time generated by the data generation device. The data generation device according to 1.
(付記8)
コンピュータにより実行され、該コンピュータを、コンフィグレーションデータの取込みによって内部の回路を再構成するプログラマブル論理デバイスに取り込まれるコンフィグレーションデータを生成するデータ生成装置として機能させるデータ生成プログラムであって、該コンピュータを、
回路の論理機能が記述された機能情報を受け付け、該機能情報に応じて前記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
前記論理生成部で生成された論理回路情報に応じた配置配線処理を行って前記コンフィグレーションデータを生成する配置配線部とを備え、
前記論理生成部は、論理回路情報が生成されるたびに、論理回路情報の版数を表す版数情報を更新する第1の版数更新部を備え、該論理生成部は、該第1の版数更新部によって更新された版数情報が前記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだ論理回路情報を生成するものであるデータ生成装置として動作させることを特徴とするデータ生成プログラム。
(Appendix 8)
A data generation program that is executed by a computer and causes the computer to function as a data generation device that generates configuration data to be captured by a programmable logic device that reconfigures an internal circuit by capturing configuration data. ,
A logic generation unit that receives function information in which a logic function of a circuit is described, and generates logic circuit information representing connection of elements of the type that the programmable logic device has according to the function information;
A placement and routing unit that generates the configuration data by performing a placement and routing process according to the logic circuit information generated by the logic generation unit;
The logic generation unit includes a first version number update unit that updates version number information representing the version number of the logic circuit information each time the logic circuit information is generated, and the logic generation unit includes the first version number update unit. The version number information updated by the version number update unit is operated as a data generation device that generates logic circuit information including a version number storage circuit that is stored so as to be readable from the outside of the programmable logic device. A data generation program.
(付記9)
コンピュータにより実行され、該コンピュータを、コンフィグレーションデータの取込みによって内部の回路を再構成するプログラマブル論理デバイスに取り込まれるコンフィグレーションデータを生成するデータ生成装置として機能させるデータ生成プログラムであって、該コンピュータを、
回路の論理機能が記述された機能情報を受け付け、該機能情報に応じて前記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
前記論理生成部で生成された論理回路情報に応じた配置配線処理を行って前記コンフィグレーションデータを生成する配置配線部とを備え、
前記配置配線部は、コンフィグレーションデータが生成されるたびに、コンフィグレーションデータの版数を表す版数情報を更新する第2の版数更新部を備え、該論理生成部は、該第2の版数更新部によって更新された版数情報が前記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだコンフィグレーションデータを生成するコンフィグレーションデータ生成部とを備えたデータ生成装置として動作させることを特徴とするデータ生成プログラム。
(Appendix 9)
A data generation program that is executed by a computer and causes the computer to function as a data generation device that generates configuration data to be captured by a programmable logic device that reconfigures an internal circuit by capturing configuration data. ,
A logic generation unit that receives function information in which a logic function of a circuit is described, and generates logic circuit information representing connection of elements of the type that the programmable logic device has according to the function information;
A placement and routing unit that generates the configuration data by performing a placement and routing process according to the logic circuit information generated by the logic generation unit;
The placement and routing unit includes a second version number update unit that updates version number information representing the version number of configuration data each time configuration data is generated, and the logic generation unit includes the second version number update unit. A data generation apparatus comprising: a configuration data generation unit that generates configuration data including a version number storage circuit in which version number information updated by a version number update unit is stored so as to be readable from the outside of the programmable logic device A data generation program characterized by being operated as
500 コンピュータ
600 データ生成プログラム(第1のデータ生成プログラム)
700 データ生成装置(第1のデータ生成装置)
710 合成ツール(論理生成部)
712 情報更新部(第1の版数更新部)
716 前回回路情報記憶部(機能情報記憶部)
720 レイアウトツール(配置配線部)
800 データ生成プログラム(第2のデータ生成プログラム)
900 データ生成装置(第2のデータ生成装置)
910 合成ツール(論理生成部)
920 レイアウトツール(配置配線部)
923 情報更新部(第2の版数更新部)
926 前回回路情報記憶部(配置情報記憶部)
500
700 Data generation device (first data generation device)
710 Synthesis tool (logic generator)
712 Information update unit (first version number update unit)
716 Previous circuit information storage unit (function information storage unit)
720 Layout tool (placement and routing section)
800 Data generation program (second data generation program)
900 Data generation device (second data generation device)
910 Synthesis tool (logic generator)
920 Layout Tool (Placement and Routing)
923 Information update unit (second version update unit)
926 Previous circuit information storage unit (placement information storage unit)
Claims (8)
回路の論理機能が記述された機能情報を受け付け、該機能情報に応じて前記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
前記論理生成部で生成された論理回路情報に応じた配置配線処理を行って前記コンフィグレーションデータを生成する配置配線部とを備え、
前記論理生成部は、論理回路情報が生成されるたびに、論理回路情報の版数を表す版数情報を更新する第1の版数更新部を備え、該論理生成部は、該第1の版数更新部によって更新された版数情報が前記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだ論理回路情報を生成するものであることを特徴とするデータ生成装置。 A data generation device for generating configuration data to be taken into a programmable logic device that reconfigures an internal circuit by taking configuration data,
A logic generation unit that receives function information in which a logic function of a circuit is described, and generates logic circuit information representing connection of elements of the type that the programmable logic device has according to the function information;
A placement and routing unit that generates the configuration data by performing a placement and routing process according to the logic circuit information generated by the logic generation unit;
The logic generation unit includes a first version number update unit that updates version number information representing the version number of the logic circuit information each time the logic circuit information is generated, and the logic generation unit includes the first version number update unit. A data generation apparatus for generating logic circuit information including a version number storage circuit in which version number information updated by a version number update unit is stored so as to be readable from the outside of the programmable logic device.
前記第1の版数更新部は、前記論理生成部が受け付けた機能情報が、前記機能情報記憶部に記憶された情報と同一である場合には、更新前の版数情報を維持するものであることを特徴とする請求項1記載のデータ生成装置。 The logic generation unit has a function information storage unit that stores function information received last time,
The first version number update unit maintains the version number information before update when the function information received by the logic generation unit is the same as the information stored in the function information storage unit. The data generation apparatus according to claim 1, wherein the data generation apparatus is provided.
前記第1の版数更新部は、前記版数情報を、前記データ生成装置が生成した時刻に応じた値を含む版数情報に更新するものであることを特徴とする請求項1または2記載のデータ生成装置。 The version number information includes a value according to time,
3. The first version number update unit updates the version number information to version number information including a value corresponding to a time generated by the data generation device. Data generator.
回路の論理機能が記述された機能情報を受け付け、該機能情報に応じて前記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
前記論理生成部で生成された論理回路情報に応じた配置配線処理を行って前記コンフィグレーションデータを生成する配置配線部とを備え、
前記配置配線部は、コンフィグレーションデータが生成されるたびに、コンフィグレーションデータの版数を表す版数情報を更新する第2の版数更新部を備え、該論理生成部は、該第2の版数更新部によって更新された版数情報が前記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだコンフィグレーションデータを生成するコンフィグレーションデータ生成部とを備えたことを特徴とするデータ生成装置。 A data generation device for generating configuration data to be taken into a programmable logic device that reconfigures an internal circuit by taking configuration data,
A logic generation unit that receives function information in which a logic function of a circuit is described, and generates logic circuit information representing connection of elements of the type that the programmable logic device has according to the function information;
A placement and routing unit that generates the configuration data by performing a placement and routing process according to the logic circuit information generated by the logic generation unit;
The placement and routing unit includes a second version number update unit that updates version number information representing the version number of configuration data each time configuration data is generated, and the logic generation unit includes the second version number update unit. A configuration data generation unit that generates configuration data including a version number storage circuit in which the version number information updated by the version number update unit is stored so as to be readable from the outside of the programmable logic device; A data generation device.
前記コンフィグレーションデータ生成部は、前記第2の版数更新部で更新された版数情報を格納する前記版数格納ROMを含んだコンフィグレーションデータを生成するものであることを特徴とする請求項4記載のデータ生成装置。 The function information is a version number storage ROM described as a version number storage circuit,
The configuration data generation unit generates configuration data including the version number storage ROM for storing version number information updated by the second version number update unit. 4. The data generation device according to 4.
前記第2の版数更新部は、生成されたコンフィグレーションデータが、前記配置情報記憶部に記憶された情報と同一である場合には、更新前の版数情報を維持するものであることを特徴とする請求項4または5記載のデータ生成装置。 The placement and routing unit has a placement information storage unit that stores configuration data generated last time,
The second version number update unit maintains the version number information before update when the generated configuration data is the same as the information stored in the arrangement information storage unit. 6. The data generation device according to claim 4 or 5, characterized in that:
回路の論理機能が記述された機能情報を受け付け、該機能情報に応じて前記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
前記論理生成部で生成された論理回路情報に応じた配置配線処理を行って前記コンフィグレーションデータを生成する配置配線部とを備え、
前記論理生成部は、論理回路情報が生成されるたびに、論理回路情報の版数を表す版数情報を更新する第1の版数更新部を備え、該論理生成部は、該第1の版数更新部によって更新された版数情報が前記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだ論理回路情報を生成するものであるデータ生成装置として動作させることを特徴とするデータ生成プログラム。 A data generation program that is executed by a computer and causes the computer to function as a data generation device that generates configuration data to be captured by a programmable logic device that reconfigures an internal circuit by capturing configuration data. ,
A logic generation unit that receives function information in which a logic function of a circuit is described, and generates logic circuit information representing connection of elements of the type that the programmable logic device has according to the function information;
A placement and routing unit that generates the configuration data by performing a placement and routing process according to the logic circuit information generated by the logic generation unit;
The logic generation unit includes a first version number update unit that updates version number information representing the version number of the logic circuit information each time the logic circuit information is generated, and the logic generation unit includes the first version number update unit. The version number information updated by the version number update unit is operated as a data generation device that generates logic circuit information including a version number storage circuit that is stored so as to be readable from the outside of the programmable logic device. A data generation program.
回路の論理機能が記述された機能情報を受け付け、該機能情報に応じて前記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
前記論理生成部で生成された論理回路情報に応じた配置配線処理を行って前記コンフィグレーションデータを生成する配置配線部とを備え、
前記配置配線部は、コンフィグレーションデータが生成されるたびに、コンフィグレーションデータの版数を表す版数情報を更新する第2の版数更新部を備え、該論理生成部は、該第2の版数更新部によって更新された版数情報が前記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだコンフィグレーションデータを生成するコンフィグレーションデータ生成部とを備えたデータ生成装置として動作させることを特徴とするデータ生成プログラム。 A data generation program that is executed by a computer and causes the computer to function as a data generation device that generates configuration data to be captured by a programmable logic device that reconfigures an internal circuit by capturing configuration data. ,
A logic generation unit that receives function information in which a logic function of a circuit is described, and generates logic circuit information representing connection of elements of the type that the programmable logic device has according to the function information;
A placement and routing unit that generates the configuration data by performing a placement and routing process according to the logic circuit information generated by the logic generation unit;
The placement and routing unit includes a second version number update unit that updates version number information representing the version number of configuration data each time configuration data is generated, and the logic generation unit includes the second version number update unit. A data generation apparatus comprising: a configuration data generation unit that generates configuration data including a version number storage circuit in which version number information updated by a version number update unit is stored so as to be readable from the outside of the programmable logic device A data generation program characterized by being operated as
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007245890A JP5023918B2 (en) | 2007-09-21 | 2007-09-21 | Data generation apparatus and data generation program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007245890A JP5023918B2 (en) | 2007-09-21 | 2007-09-21 | Data generation apparatus and data generation program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009075963A true JP2009075963A (en) | 2009-04-09 |
JP5023918B2 JP5023918B2 (en) | 2012-09-12 |
Family
ID=40610851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007245890A Expired - Fee Related JP5023918B2 (en) | 2007-09-21 | 2007-09-21 | Data generation apparatus and data generation program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5023918B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09147008A (en) * | 1995-11-21 | 1997-06-06 | Hitachi Ltd | Design method for semiconductor integrated circuit |
JP2007233761A (en) * | 2006-03-01 | 2007-09-13 | Kawasaki Microelectronics Kk | Method and unit for revision control of configuration data |
-
2007
- 2007-09-21 JP JP2007245890A patent/JP5023918B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09147008A (en) * | 1995-11-21 | 1997-06-06 | Hitachi Ltd | Design method for semiconductor integrated circuit |
JP2007233761A (en) * | 2006-03-01 | 2007-09-13 | Kawasaki Microelectronics Kk | Method and unit for revision control of configuration data |
Also Published As
Publication number | Publication date |
---|---|
JP5023918B2 (en) | 2012-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5217390B2 (en) | Circuit design support device, circuit design support method, and circuit design support program | |
JP5040617B2 (en) | Circuit design support device, circuit design support method, circuit design support program, and printed circuit board manufacturing method | |
JP5045393B2 (en) | Circuit design support device, circuit design support method, circuit design support program, and printed circuit board manufacturing method | |
JP2008165750A (en) | Circuit-design support apparatus, circuit-design support method, circuit-design support program, and printed-circuit-board manufacturing method | |
US10635846B2 (en) | Timing error analysis method and information processing apparatus | |
CN107688682B (en) | Method for extracting circuit topology by using time sequence path | |
US10437946B1 (en) | Using implemented core sources for simulation | |
JP2007292492A (en) | Circuit verification apparatus and circuit verification method | |
JP4586864B2 (en) | Automatic property generator | |
JP5056511B2 (en) | Verification support program, recording medium storing the program, verification support apparatus, and verification support method | |
JP5023918B2 (en) | Data generation apparatus and data generation program | |
JP4979329B2 (en) | Circuit configuration information generation device, control device, circuit verification system, circuit verification method, circuit configuration information generation program, and control program | |
JP2002366597A (en) | System and program of fpga design | |
US6813751B2 (en) | Creating standard VHDL test environments | |
JPWO2006025412A1 (en) | Logic verification method, logic module data, device data, and logic verification apparatus | |
KR20070035266A (en) | Testing method for software | |
JP5545054B2 (en) | Debug circuit and debug system | |
CN106560819A (en) | Control Block Size Reduction Through Ip Migration In Integrated Circuit Device | |
JP2010140255A (en) | Reconfigurable logic circuit, verification method and verification program | |
US20230205969A1 (en) | Techniques for modeling and verification of convergence for hierarchical domain crossings | |
US20230110701A1 (en) | Techniques for design verification of domain crossings | |
de Vos et al. | A Complete Open Source Design Flow for Gowin FPGAs | |
JP3640684B2 (en) | Test sequence generation device and testability design device | |
JP2006338586A (en) | Method and device for high-level synthesis | |
JP2016024686A (en) | Information processing apparatus, information processing method, information processing system, and program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120604 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |