JP2009075059A - プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法 - Google Patents

プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法 Download PDF

Info

Publication number
JP2009075059A
JP2009075059A JP2007254577A JP2007254577A JP2009075059A JP 2009075059 A JP2009075059 A JP 2009075059A JP 2007254577 A JP2007254577 A JP 2007254577A JP 2007254577 A JP2007254577 A JP 2007254577A JP 2009075059 A JP2009075059 A JP 2009075059A
Authority
JP
Japan
Prior art keywords
layer
resin
probe card
card assembly
electrode set
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007254577A
Other languages
English (en)
Other versions
JP4157589B1 (ja
Inventor
Seiichiro Ito
征一朗 伊藤
Tadashi Miyawaki
匡史 宮脇
Takeshi Oyamada
毅 小山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2007254577A priority Critical patent/JP4157589B1/ja
Application granted granted Critical
Publication of JP4157589B1 publication Critical patent/JP4157589B1/ja
Publication of JP2009075059A publication Critical patent/JP2009075059A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

【課題】接触構造の位置精度が向上されたプローブカード・アセンブリ用基板を実現すること。
【解決手段】ベース層１０１、配線層１０２および樹脂層１０３を有している。配線層１０２は、第１の電極セット１０２ｅ１を有している。ベース層１０１は、第３の電極セット１０１ｅ３および複数の接触端子１０１ｃｔを有している。樹脂層１０３は、材料の異なる複数の層からなり、ベース層１０１および配線層１０２に付着されている。
【選択図】図２

Description

本発明は、半導体ウエハの試験に用いられるプローブカード・アセンブリ用基板に関するものである。
半導体装置（メモリなど）は、導体パターンを含む複数の層が形成された半導体ウエハが個片化することによって製造される。その半導体装置の製造工程には、半導体ウエハの表面に形成された集積回路の特性を検査する工程が含まれている。その検査は、半導体ウエハにプローブカードが電気的に接続されることにより行われている。
この検査に用いられるプローブカード・アセンブリは、プローブカードと半導体ウエハとを電気的に接続させるための基板（例えば、スペース・トランスフォーマ基板）を含んでいる。この基板によって、高集積化された半導体ウエハ上の回路と試験装置の端子との電気的な接続が可能となる。
特開２００１−９１５４３号公報
近年、半導体装置における電極パッドの間隔が狭まってきている。この電極パッドの間隔に対応して、プローブカード・アセンブリ用基板における接触構造の間隔も狭まってきている。今後、半導体層における電極パッドの間隔がさらに狭まる状況において、プローブカード・アセンブリ用基板に関しては、接触構造における位置精度など信頼性の向上が求められている。
本発明の実施の形態によれば、基板の製造方法は、配線層、樹脂層およびベース層を準備する工程を含んでいる。配線層は、第１の電極セットが形成された第１の面と、第１の電極セットに電気的に接続された第２の電極セットが形成された第２の面とを有する。ベース層は、第３の電極セットを有する第１の面と、第３の電極セットに電気的に接続された複数の接触端子が形成された第２の面とを有する。配線基板の製造方法は、第１の温度における第１の加熱処理によって、配線層の第２の面に樹脂層を付着させることをさらに含んでいる。配線基板の製造方法は、第１の温度より高い第２の温度における第２の加熱処理によって、配線層に付着された樹脂層をベース層の第１の面に付着させることをさらに含んでいる。
本発明の実施の形態によれば、プローブカード・アセンブリ用基板は、配線層、ベース層および樹脂層を有している。配線層は、第１の電極セットが形成された第１の面と、第１の電極セットに電気的に接続された第２の電極セットが形成された第２の面とを有している。ベース層は、第２の電極セットに電気的に接続された第３の電極セットが形成された第１の面と、第３の電極セットに電気的に接続された複数の接触端子が形成された第２の面とを有している。樹脂層は、材料の異なる複数の層からなり、ベース層の第１の面および配線層の第２の面に付着されている。
本実施の形態によれば、半導体ウエハの検査方法は、次のステップを有している。ステージ上に半導体ウエハを乗せること。材料の異なる複数の樹脂層によってベース層上に付着された配線層を有する基板を含むプローブカード・アセンブリをテスタに電気的に接続すること。プローブカード・アセンブリのプローブを半導体ウエハの電極に接触させること。
本発明の基板の製造方法は、第１の温度における第１の加熱処理によって、配線層の第２の面に樹脂層を付着させる工程と、第１の温度より高い第２の温度における第２の加熱処理によって、配線層に付着された樹脂層をベース層の第１の面に付着させる工程とを有している。本発明の配線基板の製造方法は、これらの工程を有していることにより、半導体ウエハに電気的に接続される接触構造の位置精度が向上されている。
本発明のプローブカード・アセンブリ用基板は、材料の異なる複数の層からなり、ベース層の第１の面および配線層の第２の面に付着された樹脂層を有している。本発明の基板は、このような構成により、半導体ウエハに電気的に接続される接触構造の位置精度が向上されている。
本発明の半導体ウエハの検査方法は、材料の異なる複数の樹脂層によってベース層上に付着された配線層を有する基板を含むプローブカード・アセンブリを用いて特性チェックが行われる。本発明は、複数回のプロービングの繰り返しに関して、信頼性が向上されている。
以下、本発明のプローブカード・アセンブリについて図面を参照して説明する。図１に示されたように、プローブカード・アセンブリは、プローブカード・アセンブリ用基板１（以下、基板１という）、プローブカード２およびインタポーザ基板３を有している。基板１は、半導体ウエハＷの第１の面（図１において下面）に設けられた複数の電極ｅｗに接触される。インタポーザ基板３は、基板１とプローブカード２との間に配置される。
基板１は、半導体ウエハＷに対向する第１の面（図１において、上面）１ｕと、インタポーザ３に対向する第２の面（図１において、下面）１ｂとを有している。基板１は、上面１ｕに設けられた第１の電極セット１０２ｅ１と、下面１ｂに設けられた複数の接触端子１０１ｃｔとを有している。第１の電極セット１０２ｅ１の間隔Ｓｅ１は、複数の接触端子１０１ｃｔの間隔Ｓｃｔと異なる。間隔Ｓｅ１は、間隔Ｓｃｔより小さい。基板１は、第１の電極セット１０２ｅ１に電気的に接続された複数の接触構造１ｃｓをさらに有している。複数の接触構造１ｃｓの間隔Ｓｃｓは、半導体ウエハＷの複数の電極ｅｗの間隔に対応している。間隔Ｓｃｔは、プローブカード２の上面２ｕに設けられた複数の接触パッド２ｃｐの間隔に対応している。基板１は、配線の間隔を変換するスペース・トランスフォーマである。
プローブカード２は、インタポーザ基板３に対向する第１の面（図１において、上面）２ｕと、第２の面（図１において、下面）２ｂとを有している。プローブカード基板２は、上面２ｕに設けられた複数の接触パッド２ｃｐを有している。インタポーザ基板３は、基板１およびプローブカード２を電気的に接続する。インタポーザ基板３は、基板１に対向する第１の面（図１において、上面）３ｕと、プローブカード２に対向する第２の面（図１において、下面）３ｂとを有している。インタポーザ基板３は、上面３ｕに設けられた複数の電極３ｅ１と、下面３ｂに設けられた複数の電極３ｅ２とを有している。
図２および図３に示されたように、基板１は、ベース層１０１、配線層１０２および樹脂層１０３を有している。ベース層１０１は、樹脂層１０２が付着された第１の面（図３において、上面）１０１ｕと、インタポーザ基板３に対向する第２の面（図３において、下面）１０１ｂとを有している。複数の接触端子１０１ｃｔは、ベース層１０１の下面１０１ｂに設けられており、インタポーザ基板３の複数の接触構造３ｃｓ１に接する。第３の電極セット１０１ｅ３は、ベース層１０１の上面１０１ｕに設けられている。複数の接触端子１０１ｃｔおよび第３の電極セット１０１ｅ３は、複数のビア導体１０１ｖを介して電気的に接続されている。ベース層１０１は、積層された複数のセラミック層１０１ｃｙからなる。
配線層１０２は、半導体ウエハＷに対向する第１の面（図３において、上面）１０２ｕと、樹脂層１０３が付着された第２の面（図３において、下面）１０２ｂとを有している。配線層１０２は、上面１０２ｕに設けられた第１の電極セット１０２ｅ１と、下面１０２ｂに設けられた第２の電極セット１０２ｅ２とを有している。第２の電極セット１０２ｅ２は、ベース層１０１の第３の電極セット１０１ｅ３に電気的に接続されている。第１の電極セット１０２ｅ１および第２の電極セット１０２ｅ２は、複数のビア導体１０２ｖおよび複数の導体パターン１０２ｃｐを介して電気的に接続されている。第１の電極セット１０２ｅ１の間隔（図２および図３において、符号Ｓｅ１で示す）は、ベース層１０１の下面１０１ｂに設けられた複数の接触端子１０１ｃｔの間隔（図２および図３において、符号Ｓｃｔで示す）とは異なっている。第１の電極セット１０２ｅ１の間隔Ｓｅ１は、複数の接触端子１０１ｃｔの間隔Ｓｃｔより小さい。第１の電極セット１０２ｅ１の間隔Ｓｅ１は、第２の電極セット１０２ｅ２の間隔（図３において、符号Ｓｅ２で示す）とは異なっている。第１の電極セット１０２ｅ１の間隔Ｓｅ１は、第２の電極セット１０２ｅ２の間隔Ｓｅ２より小さい。
樹脂層１０３は、ベース層１０１の上面１０１ｕおよび配線層１０２の下面１０２ｂに付着されている。樹脂層１０３は、上面に設けられた第４の電極セット１０３ｅ４と、下面に設けられた第５の電極セット１０３ｅ５とを有している。樹脂層１０３は、ベース層１０１の第３の電極セット１０１ｅ３に電気的に接続された複数のビア導体１０３ｖを有している。複数のビア導体１０３ｖは、ベース層１０１に向かって大きくなる直径を有している。樹脂層１０３は、互いに材料の異なる複数の層からなる。樹脂層１０３は、第１の層１０３ｕ、第２の層１０３ｂおよび第３の層１０３ｉを有している。第１の層１０３ｕは、熱硬化性を有する第１の樹脂材料からなる。第１の層１０３ｕの樹脂材料は、ポリアミドイミド樹脂、ポリイミドシロキサン樹脂、ビスマレイド系樹脂およびエポキシ樹脂からなる群の中から選択される。第２の層１０３ｂは、熱硬化性を有する第２の樹脂材料からなる。第２の層１０３ｂの樹脂材料は、ポリイミド樹脂、ポリキノリン樹脂、ポリアミドイミド樹脂、エポキシ樹脂およびフッ素樹脂からなる群の中から選択される。第３の層１０３ｉは、熱可塑性を有する第３の樹脂材料からなる。第３の層の樹脂材料は、ガラスエポキシ樹脂、ポリエーテル・エーテル・ケトン（ＰＥＥＫ）樹脂およびポリイミド樹脂からなる群の中から選択される。
各層の樹脂材料の組合せ例として、次の３つの組合せが含まれる。
例１：
第１の層１０３ｕ；ポリアミドイミド樹脂
第２の層１０３ｂ；ポリイミド樹脂
第３の層１０３ｉ；ポリエーテル・エーテル・ケトン（ＰＥＥＫ）樹脂
例２：
第１の層１０３ｕ；ポリアミドイミド樹脂
第２の層１０３ｂ；エポキシ樹脂
第３の層１０３ｉ；ガラスエポキシ樹脂
例３：
第１の層１０３ｕ；ポリイミドシロキサン樹脂
第２の層１０３ｂ；フッ素樹脂
第３の層１０３ｉ；ポリイミド樹脂
基板１は、例１の組合せによって、耐熱性が向上されている。基板１は、例２の組合せによって、耐薬品性が向上されている。基板１は、例３の組合せによって、電気的特性が向上されている。
図４、図５Ａおよび図５Ｂを参照して、樹脂層１０３の複数のビア導体１０３ｖについて説明する。図４に示されたように、ベース層１０１の上面１０１ｕの周囲領域Ｐに設けられた電極１０１ｅ１ｐの面積は、中央領域Ｃに設けられた電極１０１ｅ１ｃの面積より大きい。図５Ａおよび図５Ｂに示されたように、電極１０１ｅ１ｐの１つあたりに接続されたビア導体１０３ｖｐの本数は、電極１０１ｅ１ｃの１つあたりに接続されたビア導体１０３ｖｃの本数より多い。２本のビア導体１０３ｖｃが電極１０１ｅ１ｃに接続されている。５本のビア導体１０３ｖｐが電極１０１ｅ１ｐに接続されている。本実施の形態の基板１は、このような構成により、設計の自由度を維持しつつ、全体的な変形が低減されている。
本発明のプローブカード・アセンブリ用基板の製造方法は、図６に示されたように、次のＡ−Ｆの工程を有している。次の工程Ａ−Ｆは、図７Ａ−図７Ｆに対応している。
Ａ：配線層１０２を準備すること
Ｂ：ベース層１０１を準備すること
Ｃ：樹脂層１０３を準備すること
Ｄ：配線層１０２に樹脂層１０３を付着させること
Ｅ：樹脂層１０３に複数のビア導体１０３ｖを形成すること
Ｆ：配線層１０２に付着された接着剤層１０３をベース層１０１に付着させること
工程Ａについて説明する。図８Ａに示されたように、絶縁層１０２ｒ−ａが、プレート１０上に固定される。プレート１０は、例えば、ガラス，セラミックスまたはシリコンからなる。絶縁層１０２ｒ−ａは、ポリイミドなどの樹脂材料からなる。絶縁層１０２ｒ−ａをプレート１０に固定する方法としては、接着剤によって絶縁層１０２ｒ−ａをプレート１０に付着させる方法がある。この方法においては、絶縁層１０２ｒ−ａに加わる熱量が低減されて、絶縁層１０２ｒ−ａの伸び量が低減される。他の方法としては、絶縁層１０２ｒ−ａにレーザ光を照射する方法がある。この方法においては、加工時間が低減されて、絶縁層１０２ｒ−ａの劣化が低減される。レーザ光による固定方法は、接着剤による固定方法に比べて、絶縁層１０２ｒ−ａに対する不要なガスの影響が低減される。図８Ｂに示されたように、図８Ａに示された工程の後に、導体パターン１０２ｃｐ−ａが、絶縁層１０２ｒ−ａ上に形成される。絶縁層１０２ｒ−ａ上とは、図８Ｂに示されたように、導体パターン１０２ｃｐ−ａが絶縁層１０２ｒ−ａに埋め込まれている構造を含む。導体パターン１０２ｃｐ−ａは、Ｃｕ，ＡｌまたはＡｇからなる。図８Ｃに示されたように、図８Ｂに示された工程の後に、絶縁層１０２ｒ−ｂが、導体パターン１０２ｃｐ−ａ上に形成される。絶縁層１０２ｒ−ｂは、絶縁層１０２ｒ−ａと同じ材料からなる。図８Ｄに示されたように、図８Ｃに示された工程の後に、導体パターン１０２ｃｐ−ｂが、絶縁層１０２ｒ−ｂ上に形成される。図８Ｄに示された工程の後、絶縁層および導体パターンの積層が繰り返される。図７Ａに示されたように、工程Ａにおいて準備される配線層１０２は、第１の電極セット１０２ｅ１が形成された第１の面１０２ｕと、第２の電極セット１０２ｅ２が形成された第２の面１０２ｂとを有している。第１の電極セット１０２ｅ１の各々は、第２の電極セット１０２ｅ２に電気的に接続されている。
本実施の形態の製造方法において、平坦なプレート１０上に絶縁層および導体パターンが積層されることによって、フィルドビアを有する配線層１０２を形成することができる。本実施の形態の製造方法によって得ることができるプローブカード・アセンブリ用基板は、半導体ウエハの検査における複数回の接触に関して信頼性が向上されている。
図７Ｂに示されたように、工程Ｂにおいて準備されるベース層１０１は、第３の電極セット１０１ｅ３が形成された第１の面１０１ｕと、複数の接触端子１０１ｃｔが形成された第２の面１０１ｂとを有している。第３の電極セット１０１ｅ３は、複数の接触端子１０１ｃｔに電気的に接続されている。
図７Ｃに示されたように、工程Ｃにおいて準備される樹脂層１０３は、第１の層１０３ｕ，第２の層１０３ｂおよび第３の層１０３ｉを有している。樹脂層１０３は、ベース層１０１および配線層１０２を接合する。第１の層１０３ｕおよび第２の層１０３ｂは、熱硬化性を有しており、半硬化状態（Ｂステージ状態）である。第３の層１０３ｉは、熱可塑性を有しており、固化状態である。本発明における固化状態とは、熱可塑性樹脂が結晶性であれば融点以下における状態をいい、熱可塑性樹脂が非結晶性であればガラス転移温度以下における状態をいう。第３の層１０３ｉの熱膨張係数は、第１の層１０３ｕの熱膨張係数および第２の層１０３ｂの熱膨張係数より小さい。図７Ｃに示された仮想のｘｙｚ空間のｘｙ方向（平面方向）において、第３の層１０３ｉは、第１の層１０３ｕの熱膨張係数および第２の層１０３ｂの熱膨張係数より小さい熱膨張係数を有している。仮想のｚ方向が、各層の積層方向である。
工程Ｄについて説明する。図９に示されたように、樹脂層１０３が、配線層１０２の第２の面１０２ｂ上に積み重ねられる。配線層１０２の第２の面１０２ｂは、樹脂層１０３の第１の層１０３ｕに対向している。フィルム１０４が、樹脂層１０３上に積み重ねられる。フィルム１０４は、樹脂層１０３の第２の層１０３ｂに接している。第１の温度における第１の加熱処理によって、樹脂層１０３が、配線層１０２の第２の面１０２ｂに付着される。第１の温度は、８０℃から１８０℃までの温度範囲に含まれる。第１の層１０３ｕは、第１の加熱処理中、半硬化状態である。フィルム１０４は、第１の加熱処理によって、樹脂層１０３の第２の層１０３ｂに付着される。第２の層１０３ｂは、第１の加熱処理中、半硬化状態である。第３の層１０３ｉは、第１の加熱処理中、固化状態である。第１の加熱処理中、第３の層１０３ｉは、第１の層１０３ｕおよび第２の層１０３ｂの平面方向における熱膨張による変形を拘束する。
工程Ｅについて説明する。図１０Ａに示されたように、フィルム１０４および樹脂層１０３にレーザ光が照射されることにより、複数のビアホール１０３ｖｈが、樹脂層１０３に形成される。図１０Ｂに示されたように、複数のビアホール１０３ｖｈに導電材料のペーストが印刷されることにより、複数のビア導体１０３ｖｃが樹脂層１０３に形成される。複数のビア導体１０３ｖｃの形成の後に、フィルム１０４が、樹脂層１０３から剥離される。
工程Ｆについて説明する。図１１Ａに示されたように、ベース層１０１の第１の面１０１ｕ上に設けられたアライメントマーク１０１Ｍが、画像認識装置１０５によって読み取られる。図１１Ｂに示されたように、配線層１０２が固定されているプレート１０に設けられたアライメントマーク１０Ｍが、画像認識装置１０５によって読み取られる。アライメントマーク１０１Ｍの位置データとアライメントマーク１０Ｍの位置データとに基づいて、ベース層１０１およびプレート１０の位置合わせが行われる。すなわち、アライメントマーク１０１Ｍおよびアライメントマーク１０Ｍによって、ベース層１０１と配線層１０２との位置合わせが行われる。アライメントマーク１０Ｍは、金属材料のスパッタリングおよびフォトリソグラフィによりプレート１０に形成されている。アライメントマーク１０Ｍの金属材料は、チタン（Ｔｉ），銅（Ｃｕ），クロム（Ｃｒ），金（Ａｕ），白金（Ｐｔ），ニッケル（Ｎｉ）またはアルミニウム（Ａｌ）である。
図１２に示されたように、第２の温度における第２の加熱処理によって、樹脂層１０３が、ベース層１０１の第１の面１０１ｕに付着される。第２の温度は、第１の温度より高く、１８０℃から３００℃までの温度範囲に含まれる。第１の層１０３ｕおよび第２の層１０３ｂは、第２の加熱処理によって、完全硬化状態（Ｃステージ状態）となる。第３の層１０３ｉは、第２の加熱処理中、第１の層１０３ｕおよび第２の層１０３ｂの平面方向における熱膨張による変形を拘束する。プレート１０は、配線層１０２から除去される。プレート１０は、ガラス材料またはシリコン材料からなる場合、エッチングによって配線層１０２から除去される。プレート１０は、セラミックスからなる場合、研磨によって配線層１０２から除去される。
以下、本実施の形態の製造方法によって得ることができる基板を用いた半導体ウエハの検査方法が、図１３を参照して説明されている。図１３に示されたように、半導体装置の製造は、次の工程Ａ−工程Ｄを含んでいる。
工程Ａ：拡散工程
半導体ウエハ上に、成膜処理が施される。半導体ウエハ上に、複数のチップが形成される。
工程Ｂ：Ｇ／Ｗ工程（半導体ウエハの検査）
半導体ウエハ上に形成された複数のチップの特性チェックが行われる。半導体ウエハの検査は、次の工程を有している。ステージ上に半導体ウエハを乗せること。材料の異なる複数の樹脂層によってベース層上に付着された配線層を有する基板を含むプローブカード・アセンブリをテスタに電気的に接続すること。プローブカード・アセンブリのプローブを前記半導体ウエハの電極に接触させること。本実施の形態の製造方法によって得ることができる基板を含むプローブカード・アセンブリを用いて検査を行うことにより、プローブの複数回の接触に関して、信頼性の向上が図られている。
工程Ｃ：組立工程
半導体ウエハのダイシングが行われる。複数のチップが個片化される。
工程Ｄ：選別工程
半導体装置の特性チェックが行われる。
プローブカード・アセンブリの実施の形態を示す断面図である。 本発明のプローブカード・アセンブリ用基板の実施の形態を示す断面図である。 図２に示された基板の分解断面図である。 図２に示された基板の分解斜視図である。 は、樹脂層のビア導体を示す斜視図である。 は、樹脂層のビア導体を示す斜視図である。 本発明のプローブカード・アセンブリ用基板の製造方法を示す。 工程Ａにおいて準備される配線層を示す断面図である。 工程Ｂにおいて準備されるベース層を示す断面図である。 工程Ｃにおいて準備される樹脂層を示す断面図である。 工程Ｄを示す断面図である。 工程Ｅを示す断面図である。 工程Ｆを示す断面図である。 は、工程Ａを示す断面図である。 は、工程Ａを示す断面図である。 は、工程Ａを示す断面図である。 は、工程Ａを示す断面図である。 工程Ｄを示す断面図である。 は、工程Ｅを示す断面図である。 は、工程Ｅを示す断面図である。 は、工程Ｆを示す図である。 は、工程Ｆを示す図である。 は、工程Ｆを示す図である。 半導体装置の製造方法を示す図である。
符号の説明
１０１ ベース層
１０１ｃｔ 接触端子
１０２ 配線層
１０２ｅ１ 第１の電極セット
１０２ｅ２ 第２の電極セット
１０１ｅ３ 第３の電極セット
１０３ 樹脂層
１０３ｖ ビア導体
１ｃｓ 接触構造
本発明は、半導体ウエハの試験に用いられるプローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法に関するものである。
半導体装置（メモリなど）は、導体パターンを含む複数の層が形成された半導体ウエハが個片化することによって製造される。その半導体装置の製造工程には、半導体ウエハの表面に形成された集積回路の特性を検査する工程が含まれている。その検査は、半導体ウエハにプローブカードが電気的に接続されることにより行われている。
この検査に用いられるプローブカード・アセンブリは、プローブカードと半導体ウエハとを電気的に接続させるための基板（例えば、スペース・トランスフォーマ基板）を含んでいる。この基板によって、高集積化された半導体ウエハ上の回路と試験装置の端子との電気的な接続が可能となる。
特開２００１−９１５４３号公報
近年、半導体装置における電極パッドの間隔が狭まってきている。この電極パッドの間隔に対応して、プローブカード・アセンブリ用基板における接触構造の間隔も狭まってきている。今後、半導体層における電極パッドの間隔がさらに狭まる状況において、プローブカード・アセンブリ用基板に関しては、接触構造における位置精度など信頼性の向上が求められている。
本発明の一つの態様によれば、プローブカード・アセンブリ用基板は、配線層、樹脂層およびベース層を備えている。配線層は、第１の電極セットが形成された第１の面と、第１の電極セットに電気的に接続された第２の電極セットが形成された第２の面とを有している。第１の電極セットの間隔は、第２の電極セットの間隔より小さい。樹脂層は、熱硬化性を有する樹脂材料からなる第１および第２の層と、熱可塑性を有する樹脂材料からなり第１および第２の層の間に設けられた第３の層とからなる。樹脂層は、第２の電極セットに電気的に接続された複数のビア導体を有している。第１の層は、配線層の第２の面に付着されている。ベース層は、複数のビア導体に電気的に接続された第３の電極セットが形成された第１の面と、第３の電極セットに電気的に接続された複数の接触端子が形成された第２の面とを有している。複数の接触端子の間隔は、第１の電極セットの間隔より大きい。第１の面が樹脂層の第３の層に付着されている。
本発明の態様によれば、プローブカード・アセンブリは、上記のプローブカード・アセンブリ用基板およびプローブカードを有している。プローブカードは、プローブカード・アセンブリ用基板に電気的に接続される。
本発明の態様によれば、半導体ウエハの検査方法は、次のステップを有している。ステージ上に半導体ウエハを乗せること。上記プローブカード・アセンブリをテスタに電気的に接続すること。プローブカード・アセンブリのプローブを半導体ウエハの電極に接触させること。
本発明の態様によれば、プローブカード・アセンブリ用基板は、熱硬化性を有する樹脂材料からなる第１および第２の層と、熱可塑性を有する樹脂材料からなり前記第１および第２の層の間に設けられた第３の層とからなる樹脂層を備えている。第３の層の熱膨張係数は、第１および第２の層の熱膨張係数より小さい。従って、本発明の態様において、半導体ウエハに電気的に接続される接触構造の位置精度が向上されている。
以下、本発明のプローブカード・アセンブリについて図面を参照して説明する。図１に示されたように、プローブカード・アセンブリは、プローブカード・アセンブリ用基板１（以下、基板１という）、プローブカード２およびインタポーザ基板３を有している。基板１は、半導体ウエハＷの第１の面（図１において下面）に設けられた複数の電極ｅｗに接触される。インタポーザ基板３は、基板１とプローブカード２との間に配置される。
基板１は、半導体ウエハＷに対向する第１の面（図１において、上面）１ｕと、インタポーザ３に対向する第２の面（図１において、下面）１ｂとを有している。基板１は、上面１ｕに設けられた第１の電極セット１０２ｅ１と、下面１ｂに設けられた複数の接触端子１０１ｃｔとを有している。第１の電極セット１０２ｅ１の間隔Ｓｅ１は、複数の接触端子１０１ｃｔの間隔Ｓｃｔと異なる。間隔Ｓｅ１は、間隔Ｓｃｔより小さい。基板１は、第１の電極セット１０２ｅ１に電気的に接続された複数の接触構造１ｃｓをさらに有している。複数の接触構造１ｃｓの間隔Ｓｃｓは、半導体ウエハＷの複数の電極ｅｗの間隔に対応している。間隔Ｓｃｔは、プローブカード２の上面２ｕに設けられた複数の接触パッド２ｃｐの間隔に対応している。基板１は、配線の間隔を変換するスペース・トランスフォーマである。
プローブカード２は、インタポーザ基板３に対向する第１の面（図１において、上面）２ｕと、第２の面（図１において、下面）２ｂとを有している。プローブカード基板２は、上面２ｕに設けられた複数の接触パッド２ｃｐを有している。インタポーザ基板３は、基板１およびプローブカード２を電気的に接続する。インタポーザ基板３は、基板１に対向する第１の面（図１において、上面）３ｕと、プローブカード２に対向する第２の面（図１において、下面）３ｂとを有している。インタポーザ基板３は、上面３ｕに設けられた複数の電極３ｅ１と、下面３ｂに設けられた複数の電極３ｅ２とを有している。
図２および図３に示されたように、基板１は、ベース層１０１、配線層１０２および樹脂層１０３を有している。ベース層１０１は、樹脂層１０２が付着された第１の面（図３において、上面）１０１ｕと、インタポーザ基板３に対向する第２の面（図３において、下面）１０１ｂとを有している。複数の接触端子１０１ｃｔは、ベース層１０１の下面１
０１ｂに設けられており、インタポーザ基板３の複数の接触構造３ｃｓ１に接する。第３の電極セット１０１ｅ３は、ベース層１０１の上面１０１ｕに設けられている。複数の接触端子１０１ｃｔおよび第３の電極セット１０１ｅ３は、複数のビア導体１０１ｖを介して電気的に接続されている。ベース層１０１は、積層された複数のセラミック層１０１ｃｙからなる。
配線層１０２は、半導体ウエハＷに対向する第１の面（図３において、上面）１０２ｕと、樹脂層１０３が付着された第２の面（図３において、下面）１０２ｂとを有している。配線層１０２は、上面１０２ｕに設けられた第１の電極セット１０２ｅ１と、下面１０２ｂに設けられた第２の電極セット１０２ｅ２とを有している。第２の電極セット１０２ｅ２は、ベース層１０１の第３の電極セット１０１ｅ３に電気的に接続されている。第１の電極セット１０２ｅ１および第２の電極セット１０２ｅ２は、複数のビア導体１０２ｖおよび複数の導体パターン１０２ｃｐを介して電気的に接続されている。第１の電極セット１０２ｅ１の間隔（図２および図３において、符号Ｓｅ１で示す）は、ベース層１０１の下面１０１ｂに設けられた複数の接触端子１０１ｃｔの間隔（図２および図３において、符号Ｓｃｔで示す）とは異なっている。第１の電極セット１０２ｅ１の間隔Ｓｅ１は、複数の接触端子１０１ｃｔの間隔Ｓｃｔより小さい。第１の電極セット１０２ｅ１の間隔Ｓｅ１は、第２の電極セット１０２ｅ２の間隔（図３において、符号Ｓｅ２で示す）とは異なっている。第１の電極セット１０２ｅ１の間隔Ｓｅ１は、第２の電極セット１０２ｅ２の間隔Ｓｅ２より小さい。
樹脂層１０３は、ベース層１０１の上面１０１ｕおよび配線層１０２の下面１０２ｂに付着されている。樹脂層１０３は、上面に設けられた第４の電極セット１０３ｅ４と、下面に設けられた第５の電極セット１０３ｅ５とを有している。樹脂層１０３は、ベース層１０１の第３の電極セット１０１ｅ３に電気的に接続された複数のビア導体１０３ｖを有している。複数のビア導体１０３ｖは、ベース層１０１に向かって大きくなる直径を有している。樹脂層１０３は、互いに材料の異なる複数の層からなる。樹脂層１０３は、第１の層１０３ｕ、第２の層１０３ｂおよび第３の層１０３ｉを有している。第１の層１０３ｕは、熱硬化性を有する第１の樹脂材料からなる。第１の層１０３ｕの樹脂材料は、ポリアミドイミド樹脂、ポリイミドシロキサン樹脂、ビスマレイド系樹脂およびエポキシ樹脂からなる群の中から選択される。第２の層１０３ｂは、熱硬化性を有する第２の樹脂材料からなる。第２の層１０３ｂの樹脂材料は、ポリイミド樹脂、ポリキノリン樹脂、ポリアミドイミド樹脂、エポキシ樹脂およびフッ素樹脂からなる群の中から選択される。第３の層１０３ｉは、熱可塑性を有する第３の樹脂材料からなる。第３の層の樹脂材料は、ガラスエポキシ樹脂、ポリエーテル・エーテル・ケトン（ＰＥＥＫ）樹脂およびポリイミド樹脂からなる群の中から選択される。
各層の樹脂材料の組合せ例として、次の３つの組合せが含まれる。
例１：
第１の層１０３ｕ；ポリアミドイミド樹脂
第２の層１０３ｂ；ポリイミド樹脂
第３の層１０３ｉ；ポリエーテル・エーテル・ケトン（ＰＥＥＫ）樹脂
例２：
第１の層１０３ｕ；ポリアミドイミド樹脂
第２の層１０３ｂ；エポキシ樹脂
第３の層１０３ｉ；ガラスエポキシ樹脂
例３：
第１の層１０３ｕ；ポリイミドシロキサン樹脂
第２の層１０３ｂ；フッ素樹脂
第３の層１０３ｉ；ポリイミド樹脂
基板１は、例１の組合せによって、耐熱性が向上されている。基板１は、例２の組合せによって、耐薬品性が向上されている。基板１は、例３の組合せによって、電気的特性が向上されている。
図４、図５Ａおよび図５Ｂを参照して、樹脂層１０３の複数のビア導体１０３ｖについて説明する。図４に示されたように、ベース層１０１の上面１０１ｕの周囲領域Ｐに設けられた電極１０１ｅ１ｐの面積は、中央領域Ｃに設けられた電極１０１ｅ１ｃの面積より大きい。図５Ａおよび図５Ｂに示されたように、電極１０１ｅ１ｐの１つあたりに接続されたビア導体１０３ｖｐの本数は、電極１０１ｅ１ｃの１つあたりに接続されたビア導体１０３ｖｃの本数より多い。２本のビア導体１０３ｖｃが電極１０１ｅ１ｃに接続されている。５本のビア導体１０３ｖｐが電極１０１ｅ１ｐに接続されている。本実施の形態の基板１は、このような構成により、設計の自由度を維持しつつ、全体的な変形が低減されている。
本発明のプローブカード・アセンブリ用基板の製造方法は、図６に示されたように、次のＡ−Ｆの工程を有している。次の工程Ａ−Ｆは、図７Ａ−図７Ｆに対応している。
Ａ：配線層１０２を準備すること
Ｂ：ベース層１０１を準備すること
Ｃ：樹脂層１０３を準備すること
Ｄ：配線層１０２に樹脂層１０３を付着させること
Ｅ：樹脂層１０３に複数のビア導体１０３ｖを形成すること
Ｆ：配線層１０２に付着された接着剤層１０３をベース層１０１に付着させること
工程Ａについて説明する。図８Ａに示されたように、絶縁層１０２ｒ−ａが、プレート１０上に固定される。プレート１０は、例えば、ガラス，セラミックスまたはシリコンからなる。絶縁層１０２ｒ−ａは、ポリイミドなどの樹脂材料からなる。絶縁層１０２ｒ−ａをプレート１０に固定する方法としては、接着剤によって絶縁層１０２ｒ−ａをプレート１０に付着させる方法がある。この方法においては、絶縁層１０２ｒ−ａに加わる熱量が低減されて、絶縁層１０２ｒ−ａの伸び量が低減される。他の方法としては、絶縁層１０２ｒ−ａにレーザ光を照射する方法がある。この方法においては、加工時間が低減されて、絶縁層１０２ｒ−ａの劣化が低減される。レーザ光による固定方法は、接着剤による固定方法に比べて、絶縁層１０２ｒ−ａに対する不要なガスの影響が低減される。図８Ｂに示されたように、図８Ａに示された工程の後に、導体パターン１０２ｃｐ−ａが、絶縁層１０２ｒ−ａ上に形成される。絶縁層１０２ｒ−ａ上とは、図８Ｂに示されたように、導体パターン１０２ｃｐ−ａが絶縁層１０２ｒ−ａに埋め込まれている構造を含む。導体パターン１０２ｃｐ−ａは、Ｃｕ，ＡｌまたはＡｇからなる。図８Ｃに示されたように、図８Ｂに示された工程の後に、絶縁層１０２ｒ−ｂが、導体パターン１０２ｃｐ−ａ上に形成される。絶縁層１０２ｒ−ｂは、絶縁層１０２ｒ−ａと同じ材料からなる。図８Ｄに示されたように、図８Ｃに示された工程の後に、導体パターン１０２ｃｐ−ｂが、絶縁層１０２ｒ−ｂ上に形成される。図８Ｄに示された工程の後、絶縁層および導体パターンの積層が繰り返される。図７Ａに示されたように、工程Ａにおいて準備される配線層１０２は、第１の電極セット１０２ｅ１が形成された第１の面１０２ｕと、第２の電極セット１０２ｅ２が形成された第２の面１０２ｂとを有している。第１の電極セット１０２ｅ１の各々は、第２の電極セット１０２ｅ２に電気的に接続されている。
本実施の形態の製造方法において、平坦なプレート１０上に絶縁層および導体パターンが積層されることによって、フィルドビアを有する配線層１０２を形成することができる。本実施の形態の製造方法によって得ることができるプローブカード・アセンブリ用基板は、半導体ウエハの検査における複数回の接触に関して信頼性が向上されている。
図７Ｂに示されたように、工程Ｂにおいて準備されるベース層１０１は、第３の電極セット１０１ｅ３が形成された第１の面１０１ｕと、複数の接触端子１０１ｃｔが形成された第２の面１０１ｂとを有している。第３の電極セット１０１ｅ３は、複数の接触端子１０１ｃｔに電気的に接続されている。
図７Ｃに示されたように、工程Ｃにおいて準備される樹脂層１０３は、第１の層１０３ｕ，第２の層１０３ｂおよび第３の層１０３ｉを有している。樹脂層１０３は、ベース層１０１および配線層１０２を接合する。第１の層１０３ｕおよび第２の層１０３ｂは、熱硬化性を有しており、半硬化状態（Ｂステージ状態）である。第３の層１０３ｉは、熱可塑性を有しており、固化状態である。本発明における固化状態とは、熱可塑性樹脂が結晶性であれば融点以下における状態をいい、熱可塑性樹脂が非結晶性であればガラス転移温度以下における状態をいう。第３の層１０３ｉの熱膨張係数は、第１の層１０３ｕの熱膨張係数および第２の層１０３ｂの熱膨張係数より小さい。図７Ｃに示された仮想のｘｙｚ空間のｘｙ方向（平面方向）において、第３の層１０３ｉは、第１の層１０３ｕの熱膨張係数および第２の層１０３ｂの熱膨張係数より小さい熱膨張係数を有している。仮想のｚ方向が、各層の積層方向である。
工程Ｄについて説明する。図９に示されたように、樹脂層１０３が、配線層１０２の第２の面１０２ｂ上に積み重ねられる。配線層１０２の第２の面１０２ｂは、樹脂層１０３の第１の層１０３ｕに対向している。フィルム１０４が、樹脂層１０３上に積み重ねられる。フィルム１０４は、樹脂層１０３の第２の層１０３ｂに接している。第１の温度における第１の加熱処理によって、樹脂層１０３が、配線層１０２の第２の面１０２ｂに付着される。第１の温度は、８０℃から１８０℃までの温度範囲に含まれる。第１の層１０３ｕは、第１の加熱処理中、半硬化状態である。フィルム１０４は、第１の加熱処理によって、樹脂層１０３の第２の層１０３ｂに付着される。第２の層１０３ｂは、第１の加熱処理中、半硬化状態である。第３の層１０３ｉは、第１の加熱処理中、固化状態である。第１の加熱処理中、第３の層１０３ｉは、第１の層１０３ｕおよび第２の層１０３ｂの平面方向における熱膨張による変形を拘束する。
工程Ｅについて説明する。図１０Ａに示されたように、フィルム１０４および樹脂層１０３にレーザ光が照射されることにより、複数のビアホール１０３ｖｈが、樹脂層１０３に形成される。図１０Ｂに示されたように、複数のビアホール１０３ｖｈに導電材料のペーストが印刷されることにより、複数のビア導体１０３ｖｃが樹脂層１０３に形成される。複数のビア導体１０３ｖｃの形成の後に、フィルム１０４が、樹脂層１０３から剥離される。
工程Ｆについて説明する。図１１Ａに示されたように、ベース層１０１の第１の面１０１ｕ上に設けられたアライメントマーク１０１Ｍが、画像認識装置１０５によって読み取られる。図１１Ｂに示されたように、配線層１０２が固定されているプレート１０に設けられたアライメントマーク１０Ｍが、画像認識装置１０５によって読み取られる。アライメントマーク１０１Ｍの位置データとアライメントマーク１０Ｍの位置データとに基づいて、ベース層１０１およびプレート１０の位置合わせが行われる。すなわち、アライメントマーク１０１Ｍおよびアライメントマーク１０Ｍによって、ベース層１０１と配線層１０２との位置合わせが行われる。アライメントマーク１０Ｍは、金属材料のスパッタリングおよびフォトリソグラフィによりプレート１０に形成されている。アライメントマーク１０Ｍの金属材料は、チタン（Ｔｉ），銅（Ｃｕ），クロム（Ｃｒ），金（Ａｕ），白金（Ｐｔ），ニッケル（Ｎｉ）またはアルミニウム（Ａｌ）である。
図１２に示されたように、第２の温度における第２の加熱処理によって、樹脂層１０３
が、ベース層１０１の第１の面１０１ｕに付着される。第２の温度は、第１の温度より高く、１８０℃から３００℃までの温度範囲に含まれる。第１の層１０３ｕおよび第２の層１０３ｂは、第２の加熱処理によって、完全硬化状態（Ｃステージ状態）となる。第３の層１０３ｉは、第２の加熱処理中、第１の層１０３ｕおよび第２の層１０３ｂの平面方向における熱膨張による変形を拘束する。プレート１０は、配線層１０２から除去される。プレート１０は、ガラス材料またはシリコン材料からなる場合、エッチングによって配線層１０２から除去される。プレート１０は、セラミックスからなる場合、研磨によって配線層１０２から除去される。
以下、本実施の形態の製造方法によって得ることができる基板を用いた半導体ウエハの検査方法が、図１３を参照して説明されている。図１３に示されたように、半導体装置の製造は、次の工程Ａ−工程Ｄを含んでいる。
工程Ａ：拡散工程
半導体ウエハ上に、成膜処理が施される。半導体ウエハ上に、複数のチップが形成される。
工程Ｂ：Ｇ／Ｗ工程（半導体ウエハの検査）
半導体ウエハ上に形成された複数のチップの特性チェックが行われる。半導体ウエハの検査は、次の工程を有している。ステージ上に半導体ウエハを乗せること。材料の異なる複数の樹脂層によってベース層上に付着された配線層を有する基板を含むプローブカード・アセンブリをテスタに電気的に接続すること。プローブカード・アセンブリのプローブを前記半導体ウエハの電極に接触させること。本実施の形態の製造方法によって得ることができる基板を含むプローブカード・アセンブリを用いて検査を行うことにより、プローブの複数回の接触に関して、信頼性の向上が図られている。
工程Ｃ：組立工程
半導体ウエハのダイシングが行われる。複数のチップが個片化される。
工程Ｄ：選別工程
半導体装置の特性チェックが行われる。
プローブカード・アセンブリの実施の形態を示す断面図である。 本発明のプローブカード・アセンブリ用基板の実施の形態を示す断面図である。 図２に示された基板の分解断面図である。 図２に示された基板の分解斜視図である。 は、樹脂層のビア導体を示す斜視図である。 は、樹脂層のビア導体を示す斜視図である。 本発明のプローブカード・アセンブリ用基板の製造方法を示す。 工程Ａにおいて準備される配線層を示す断面図である。 工程Ｂにおいて準備されるベース層を示す断面図である。 工程Ｃにおいて準備される樹脂層を示す断面図である。 工程Ｄを示す断面図である。 工程Ｅを示す断面図である。 工程Ｆを示す断面図である。 は、工程Ａを示す断面図である。 は、工程Ａを示す断面図である。 は、工程Ａを示す断面図である。 は、工程Ａを示す断面図である。 工程Ｄを示す断面図である。 は、工程Ｅを示す断面図である。 は、工程Ｅを示す断面図である。 は、工程Ｆを示す図である。 は、工程Ｆを示す図である。 は、工程Ｆを示す図である。 半導体装置の製造方法を示す図である。
符号の説明
１０１ ベース層
１０１ｃｔ 接触端子
１０２ 配線層
１０２ｅ１ 第１の電極セット
１０２ｅ２ 第２の電極セット
１０１ｅ３ 第３の電極セット
１０３ 樹脂層
１０３ｖ ビア導体
１ｃｓ 接触構造
本発明の一つの態様によれば、プローブカード・アセンブリ用基板は、配線層、樹脂層およびベース層を備えている。配線層は、第１の電極セットが形成された第１の面と、第１の電極セットに電気的に接続された第２の電極セットが形成された第２の面とを有している。第１の電極セットの間隔は、第２の電極セットの間隔より小さい。樹脂層は、熱硬化性を有する樹脂材料からなる第１および第２の層と、熱可塑性を有する樹脂材料からなり第１および第２の層の間に設けられた第３の層とからなる。第３の層の平面方向における熱膨張係数は、第１の層および第２の層の平面方向における熱膨張係数より小さい。樹脂層は、第２の電極セットに電気的に接続された複数のビア導体を有している。第１の層は、配線層の第２の面に付着されている。ベース層は、複数のビア導体に電気的に接続された第３の電極セットが形成された第１の面と、第３の電極セットに電気的に接続された複数の接触端子が形成された第２の面とを有している。複数の接触端子の間隔は、第１の電極セットの間隔より大きい。第１の面が樹脂層の第３の層に付着されている。
本発明の態様によれば、プローブカード・アセンブリ用基板は、熱硬化性を有する樹脂材料からなる第１および第２の層と、熱可塑性を有する樹脂材料からなり前記第１および第２の層の間に設けられた第３の層とからなる樹脂層を備えている。第３の層の平面方向における熱膨張係数は、第１の層および第２の層の平面方向における熱膨張係数より小さい。従って、本発明の態様において、半導体ウエハに電気的に接続される接触構造の位置精度が向上されている。

Claims (22)

  1. 第１の電極セットが形成された第１の面と、前記第１の電極セットに電気的に接続された第２の電極セットが形成された第２の面とを有する配線層を準備する工程と、
    樹脂層を準備する工程と、
    第３の電極セットを有する第１の面と、前記第３の電極セットに電気的に接続された複数の接触端子が形成された第２の面とを有するベース層を準備する工程と、
    第１の温度における第１の加熱処理によって、前記配線層の前記第２の面に前記樹脂層を付着させる工程と、
    前記第１の温度より高い第２の温度における第２の加熱処理によって、前記配線層に付着された前記樹脂層を前記ベース層の前記第１の面に付着させる工程と、
    を有するプローブカード・アセンブリ用基板の製造方法。
  2. 前記樹脂層は、前記配線層の前記第２の面に付着される第1の層と、前記ベース層の前記第１の面に付着される第２の層とを有していることを特徴とする請求項１記載の製造方法。
  3. 前記第１の層は、熱硬化性を有する第１の樹脂材料からなることを特徴とする請求項２記載の製造方法。
  4. 前記第１の層は、前記第１の加熱処理中において、半硬化状態であることを特徴とする請求項３記載の製造方法。
  5. 前記第１の層は、前記第２の加熱処理によって、完全硬化状態となることを特徴とする請求項４記載の製造方法。
  6. 前記第２の層は、熱硬化性を有する第２の樹脂材料からなることを特徴とする請求項３記載の製造方法。
  7. 前記第２の層は、前記第１の加熱処理中において、半硬化状態であることを特徴とする請求項６記載の製造方法。
  8. 前記第２の層は、前記第２の加熱処理によって、完全硬化状態となるクレーム８記載の基板の製造方法。
  9. 前記樹脂層は、熱可塑性を有しており、前記第１の層および前記第２の層の間に設けられた第３の層をさらに有していることを特徴とする請求項６記載の製造方法。
  10. 前記第３の層は、前記第１の加熱処理中において、固化状態であることを特徴とする請求項９記載の製造方法。
  11. 第１の電極セットが形成された第１の面と、前記第１の電極セットに電気的に接続された第２の電極セットが形成された第２の面とを有する配線層と、
    前記第２の電極セットに電気的に接続された第３の電極セットが形成された第１の面と、前記第３の電極セットに電気的に接続された複数の接触端子が形成された第２の面とを有するベース層と、
    材料の異なる複数の層からなり、前記ベース層の前記第１の面および前記配線層の前記第２の面に付着された樹脂層と、
    を備えたプローブカード・アセンブリ用基板。
  12. 前記樹脂層は、熱硬化性樹脂からなり前記配線層の前記第２の面に付着された第１の層と、熱硬化性樹脂からなり前記ベース層の前記第１の面に付着された第２の層とを有していることを特徴とする請求項１１記載のプローブカード・アセンブリ用基板。
  13. 前記樹脂層は、熱可塑性樹脂からなり前記第１の層および前記第２の層の間に設けられた第３の層をさらに有していることを特徴とする請求項１２記載のプローブカード・アセンブリ用基板。
  14. 前記第３の層の樹脂材料が、ガラスエポキシ樹脂、ポリエーテル・エーテル・ケトン樹脂およびポリイミド樹脂からなる群の中から選択されることを特徴とする請求項１３記載のプローブカード・アセンブリ用基板。
  15. 前記樹脂層が、ポリアミドイミド樹脂からなる第１の層、ポリイミド樹脂からなる第２の層およびポリエーテル・エーテル・ケトン樹脂からなる第３の層からなることを特徴とする請求項１４記載のプローブカード・アセンブリ用基板。
  16. 前記樹脂層が、ポリアミドイミド樹脂からなる第１の層、エポキシ樹脂からなる第２の層およびガラスエポキシ樹脂からなる第３の層からなることを特徴とする請求項１４記載のプローブカード・アセンブリ用基板。
  17. 前記樹脂層が、ポリイミドシロキサン樹脂からなる第１の層、フッ素樹脂からなる第２の層およびポリイミド樹脂からなる第３の層からなることを特徴とする請求項１４記載のプローブカード・アセンブリ用基板。
  18. 前記第１の層の樹脂材料が、ポリアミドイミド樹脂、ポリイミドシロキサン樹脂、ビスマレイド系樹脂およびエポキシ樹脂からなる群の中から選択されることを特徴とする請求項１２記載のプローブカード・アセンブリ用基板。
  19. 第２の層の樹脂材料が、ポリイミド樹脂、ポリキノリン樹脂、ポリアミドイミド樹脂、エポキシ樹脂およびフッ素樹脂からなる群の中から選択されることを特徴とする請求項１８記載のプローブカード・アセンブリ用基板。
  20. 前記第３の層の樹脂材料が、ガラスエポキシ樹脂、ポリエーテル・エーテル・ケトン樹脂およびポリイミド樹脂からなる群の中から選択されることを特徴とする請求項１９記載のプローブカード・アセンブリ用基板。
  21. ステージ上に半導体ウエハを乗せること、
    材料の異なる複数の樹脂層によってベース層上に付着された配線層を有する基板を含むプローブカード・アセンブリをテスタに電気的に接続すること、
    前記プローブカード・アセンブリのプローブを前記半導体ウエハの電極に接触させること、
    を有する半導体ウエハの検査方法。
  22. 前記プローブカード・アセンブリの前記配線層がフィルドビアを有していることを特徴とする２１記載の半導体ウエハの検査方法。
JP2007254577A 2007-01-30 2007-09-28 プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法 Active JP4157589B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007254577A JP4157589B1 (ja) 2007-01-30 2007-09-28 プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2007018932 2007-01-30
JP2007018932 2007-01-30
JP2007047346 2007-02-27
JP2007047346 2007-02-27
JP2007223470 2007-08-30
JP2007223470 2007-08-30
JP2007254577A JP4157589B1 (ja) 2007-01-30 2007-09-28 プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008045095A Division JP4991597B2 (ja) 2007-01-30 2008-02-26 プローブカード・アセンブリ用基板の製造方法

Publications (2)

Publication Number Publication Date
JP4157589B1 JP4157589B1 (ja) 2008-10-01
JP2009075059A true JP2009075059A (ja) 2009-04-09

Family

ID=39667239

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007254577A Active JP4157589B1 (ja) 2007-01-30 2007-09-28 プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法
JP2008045095A Active JP4991597B2 (ja) 2007-01-30 2008-02-26 プローブカード・アセンブリ用基板の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008045095A Active JP4991597B2 (ja) 2007-01-30 2008-02-26 プローブカード・アセンブリ用基板の製造方法

Country Status (2)

Country Link
US (1) US8378704B2 (ja)
JP (2) JP4157589B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101339493B1 (ko) * 2012-05-14 2013-12-10 삼성전기주식회사 프로브 카드용 공간 변환기 및 그 제조방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010096714A2 (en) * 2009-02-19 2010-08-26 Touchdown Technologies, Inc. Probe head for a microelectronic contactor assembly, the probe head having smt electronic components thereon
JP2010243303A (ja) * 2009-04-04 2010-10-28 Advanced Systems Japan Inc 低熱膨張インターポーザ
US8436631B2 (en) * 2009-06-12 2013-05-07 Semicaps Pte Ltd Wafer stage
JP5343164B2 (ja) * 2010-03-31 2013-11-13 京セラ株式会社 インターポーザー及びそれを用いた電子装置
US8878560B2 (en) * 2010-12-30 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. High frequency probing structure
KR101610448B1 (ko) * 2011-01-16 2016-04-07 일본전자재료(주) 프로브 카드 및 그 제조 방법
WO2013031822A1 (ja) * 2011-08-29 2013-03-07 京セラ株式会社 薄膜配線基板およびプローブカード用基板
WO2014210083A2 (en) 2013-06-24 2014-12-31 Dcg Systems, Inc. Probe-based data collection system with adaptive mode of probing controlled by local sample properties
TWI634331B (zh) * 2014-06-25 2018-09-01 美商Ｄｃｇ系統公司 電子裝置的奈米探測系統及其奈米探針
US20190035720A1 (en) * 2016-04-01 2019-01-31 Intel Corporation Stress distribution interposer for mitigating substrate cracking
JP7101457B2 (ja) * 2017-04-13 2022-07-15 株式会社日本マイクロニクス 電気的接続装置
JP7223672B2 (ja) * 2019-11-08 2023-02-16 日本特殊陶業株式会社 多層配線基板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2883427B2 (ja) * 1990-08-31 1999-04-19 ホーヤ株式会社 微小探針を有する回路基板の製法
US6270363B1 (en) * 1999-05-18 2001-08-07 International Business Machines Corporation Z-axis compressible polymer with fine metal matrix suspension
EP2086299A1 (en) * 1999-06-02 2009-08-05 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
JP3213291B2 (ja) * 1999-06-29 2001-10-02 ソニーケミカル株式会社 多層基板及び半導体装置
EP1364984A4 (en) * 2000-12-05 2004-09-08 Shipley Co Llc RESIN COMPOSITE MATERIAL AND MOLDING METHOD THEREOF
JP2002198458A (ja) * 2000-12-26 2002-07-12 Nec Corp 半導体装置及び半導体装置製造方法
US6729019B2 (en) * 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
JP2004138452A (ja) * 2002-10-16 2004-05-13 Japan Electronic Materials Corp プローブカード
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2004356618A (ja) * 2003-03-19 2004-12-16 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
US8158517B2 (en) * 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP4980903B2 (ja) * 2004-07-07 2012-07-18 カスケード マイクロテック インコーポレイテッド 膜懸垂プローブを具えるプローブヘッド
JP4601365B2 (ja) * 2004-09-21 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置
US20060094004A1 (en) * 2004-10-28 2006-05-04 Akihisa Nakajima Micro-reactor, biological material inspection device, and microanalysis system
US7088118B2 (en) * 2004-12-15 2006-08-08 Chipmos Technologies (Bermuda) Ltd. Modularized probe card for high frequency probing
JP4899406B2 (ja) * 2005-10-12 2012-03-21 日本電気株式会社 フリップチップ型半導体装置
US20070259541A1 (en) * 2006-05-08 2007-11-08 Tyco Electronics Corporation Electrical interconnection device having dielectric coated metal substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101339493B1 (ko) * 2012-05-14 2013-12-10 삼성전기주식회사 프로브 카드용 공간 변환기 및 그 제조방법

Also Published As

Publication number Publication date
US20080180118A1 (en) 2008-07-31
JP4991597B2 (ja) 2012-08-01
JP2009075062A (ja) 2009-04-09
US8378704B2 (en) 2013-02-19
JP4157589B1 (ja) 2008-10-01

Similar Documents

Publication Publication Date Title
JP4991597B2 (ja) プローブカード・アセンブリ用基板の製造方法
JP4862017B2 (ja) 中継基板、その製造方法、プローブカード
JP6691762B2 (ja) 検査用配線基板
EP0629867B1 (en) Probe structure
KR100623544B1 (ko) 프로우브 카드, 반도체 검사 장치 및 반도체 장치의 제조 방법
JP2008504559A (ja) パターン化された導電層を有する基板
JP5445985B2 (ja) プローブカード及びその製造方法
TWI635571B (zh) 多層佈線基板及使用該多層佈線基板之探針卡
US20110063066A1 (en) Space transformer for probe card and method of repairing space transformer
JP2019016741A (ja) 配線基板、プローブカード、及び、配線基板の製造方法
JP5017872B2 (ja) 半導体装置及びその製造方法
US20210199696A1 (en) Method of manufacturing probe card and probe card manufactured using same
TWI739003B (zh) 電子裝置的測試設備的探針卡的多層的製造方法
JP2011043377A (ja) 検査用接触構造体
JP6889672B2 (ja) 検査装置用配線基板
JP2013083620A (ja) プローブカード及びその製造方法
US11474128B2 (en) Metal probe structure and method for fabricating the same
JP5145089B2 (ja) 電気特性測定用配線基板、及び電気特性測定用配線基板の製造方法
JP4944982B2 (ja) 半導体ウェハの検査方法および半導体装置の製造方法
JP2012141275A (ja) プローブカード用セラミック基板及びその製造方法
JP2006275579A (ja) 検査基板および検査装置
JPH0763787A (ja) プローブ構造
JPH0763786A (ja) プローブ構造
JP5058032B2 (ja) コンタクトプローブの製造方法
JP6418918B2 (ja) プローブカード用回路基板およびそれを備えたプローブカード

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080711

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4157589

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 5