JP2009075059A - プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法 - Google Patents
プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法 Download PDFInfo
- Publication number
- JP2009075059A JP2009075059A JP2007254577A JP2007254577A JP2009075059A JP 2009075059 A JP2009075059 A JP 2009075059A JP 2007254577 A JP2007254577 A JP 2007254577A JP 2007254577 A JP2007254577 A JP 2007254577A JP 2009075059 A JP2009075059 A JP 2009075059A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- probe card
- card assembly
- electrode set
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
【解決手段】ベース層101、配線層102および樹脂層103を有している。配線層102は、第1の電極セット102e1を有している。ベース層101は、第3の電極セット101e3および複数の接触端子101ctを有している。樹脂層103は、材料の異なる複数の層からなり、ベース層101および配線層102に付着されている。
【選択図】図2
Description
第1の層103u;ポリアミドイミド樹脂
第2の層103b;ポリイミド樹脂
第3の層103i;ポリエーテル・エーテル・ケトン(PEEK)樹脂
例2:
第1の層103u;ポリアミドイミド樹脂
第2の層103b;エポキシ樹脂
第3の層103i;ガラスエポキシ樹脂
例3:
第1の層103u;ポリイミドシロキサン樹脂
第2の層103b;フッ素樹脂
第3の層103i;ポリイミド樹脂
基板1は、例1の組合せによって、耐熱性が向上されている。基板1は、例2の組合せによって、耐薬品性が向上されている。基板1は、例3の組合せによって、電気的特性が向上されている。
B:ベース層101を準備すること
C:樹脂層103を準備すること
D:配線層102に樹脂層103を付着させること
E:樹脂層103に複数のビア導体103vを形成すること
F:配線層102に付着された接着剤層103をベース層101に付着させること
工程Aについて説明する。図8Aに示されたように、絶縁層102r−aが、プレート10上に固定される。プレート10は、例えば、ガラス,セラミックスまたはシリコンからなる。絶縁層102r−aは、ポリイミドなどの樹脂材料からなる。絶縁層102r−aをプレート10に固定する方法としては、接着剤によって絶縁層102r−aをプレート10に付着させる方法がある。この方法においては、絶縁層102r−aに加わる熱量が低減されて、絶縁層102r−aの伸び量が低減される。他の方法としては、絶縁層102r−aにレーザ光を照射する方法がある。この方法においては、加工時間が低減されて、絶縁層102r−aの劣化が低減される。レーザ光による固定方法は、接着剤による固定方法に比べて、絶縁層102r−aに対する不要なガスの影響が低減される。図8Bに示されたように、図8Aに示された工程の後に、導体パターン102cp−aが、絶縁層102r−a上に形成される。絶縁層102r−a上とは、図8Bに示されたように、導体パターン102cp−aが絶縁層102r−aに埋め込まれている構造を含む。導体パターン102cp−aは、Cu,AlまたはAgからなる。図8Cに示されたように、図8Bに示された工程の後に、絶縁層102r−bが、導体パターン102cp−a上に形成される。絶縁層102r−bは、絶縁層102r−aと同じ材料からなる。図8Dに示されたように、図8Cに示された工程の後に、導体パターン102cp−bが、絶縁層102r−b上に形成される。図8Dに示された工程の後、絶縁層および導体パターンの積層が繰り返される。図7Aに示されたように、工程Aにおいて準備される配線層102は、第1の電極セット102e1が形成された第1の面102uと、第2の電極セット102e2が形成された第2の面102bとを有している。第1の電極セット102e1の各々は、第2の電極セット102e2に電気的に接続されている。
半導体ウエハ上に、成膜処理が施される。半導体ウエハ上に、複数のチップが形成される。
半導体ウエハ上に形成された複数のチップの特性チェックが行われる。半導体ウエハの検査は、次の工程を有している。ステージ上に半導体ウエハを乗せること。材料の異なる複数の樹脂層によってベース層上に付着された配線層を有する基板を含むプローブカード・アセンブリをテスタに電気的に接続すること。プローブカード・アセンブリのプローブを前記半導体ウエハの電極に接触させること。本実施の形態の製造方法によって得ることができる基板を含むプローブカード・アセンブリを用いて検査を行うことにより、プローブの複数回の接触に関して、信頼性の向上が図られている。
半導体ウエハのダイシングが行われる。複数のチップが個片化される。
半導体装置の特性チェックが行われる。
101ct 接触端子
102 配線層
102e1 第1の電極セット
102e2 第2の電極セット
101e3 第3の電極セット
103 樹脂層
103v ビア導体
1cs 接触構造
01bに設けられており、インタポーザ基板3の複数の接触構造3cs1に接する。第3の電極セット101e3は、ベース層101の上面101uに設けられている。複数の接触端子101ctおよび第3の電極セット101e3は、複数のビア導体101vを介して電気的に接続されている。ベース層101は、積層された複数のセラミック層101cyからなる。
第1の層103u;ポリアミドイミド樹脂
第2の層103b;ポリイミド樹脂
第3の層103i;ポリエーテル・エーテル・ケトン(PEEK)樹脂
例2:
第1の層103u;ポリアミドイミド樹脂
第2の層103b;エポキシ樹脂
第3の層103i;ガラスエポキシ樹脂
例3:
第1の層103u;ポリイミドシロキサン樹脂
第2の層103b;フッ素樹脂
第3の層103i;ポリイミド樹脂
基板1は、例1の組合せによって、耐熱性が向上されている。基板1は、例2の組合せによって、耐薬品性が向上されている。基板1は、例3の組合せによって、電気的特性が向上されている。
B:ベース層101を準備すること
C:樹脂層103を準備すること
D:配線層102に樹脂層103を付着させること
E:樹脂層103に複数のビア導体103vを形成すること
F:配線層102に付着された接着剤層103をベース層101に付着させること
工程Aについて説明する。図8Aに示されたように、絶縁層102r−aが、プレート10上に固定される。プレート10は、例えば、ガラス,セラミックスまたはシリコンからなる。絶縁層102r−aは、ポリイミドなどの樹脂材料からなる。絶縁層102r−aをプレート10に固定する方法としては、接着剤によって絶縁層102r−aをプレート10に付着させる方法がある。この方法においては、絶縁層102r−aに加わる熱量が低減されて、絶縁層102r−aの伸び量が低減される。他の方法としては、絶縁層102r−aにレーザ光を照射する方法がある。この方法においては、加工時間が低減されて、絶縁層102r−aの劣化が低減される。レーザ光による固定方法は、接着剤による固定方法に比べて、絶縁層102r−aに対する不要なガスの影響が低減される。図8Bに示されたように、図8Aに示された工程の後に、導体パターン102cp−aが、絶縁層102r−a上に形成される。絶縁層102r−a上とは、図8Bに示されたように、導体パターン102cp−aが絶縁層102r−aに埋め込まれている構造を含む。導体パターン102cp−aは、Cu,AlまたはAgからなる。図8Cに示されたように、図8Bに示された工程の後に、絶縁層102r−bが、導体パターン102cp−a上に形成される。絶縁層102r−bは、絶縁層102r−aと同じ材料からなる。図8Dに示されたように、図8Cに示された工程の後に、導体パターン102cp−bが、絶縁層102r−b上に形成される。図8Dに示された工程の後、絶縁層および導体パターンの積層が繰り返される。図7Aに示されたように、工程Aにおいて準備される配線層102は、第1の電極セット102e1が形成された第1の面102uと、第2の電極セット102e2が形成された第2の面102bとを有している。第1の電極セット102e1の各々は、第2の電極セット102e2に電気的に接続されている。
が、ベース層101の第1の面101uに付着される。第2の温度は、第1の温度より高く、180℃から300℃までの温度範囲に含まれる。第1の層103uおよび第2の層103bは、第2の加熱処理によって、完全硬化状態(Cステージ状態)となる。第3の層103iは、第2の加熱処理中、第1の層103uおよび第2の層103bの平面方向における熱膨張による変形を拘束する。プレート10は、配線層102から除去される。プレート10は、ガラス材料またはシリコン材料からなる場合、エッチングによって配線層102から除去される。プレート10は、セラミックスからなる場合、研磨によって配線層102から除去される。
半導体ウエハ上に、成膜処理が施される。半導体ウエハ上に、複数のチップが形成される。
半導体ウエハ上に形成された複数のチップの特性チェックが行われる。半導体ウエハの検査は、次の工程を有している。ステージ上に半導体ウエハを乗せること。材料の異なる複数の樹脂層によってベース層上に付着された配線層を有する基板を含むプローブカード・アセンブリをテスタに電気的に接続すること。プローブカード・アセンブリのプローブを前記半導体ウエハの電極に接触させること。本実施の形態の製造方法によって得ることができる基板を含むプローブカード・アセンブリを用いて検査を行うことにより、プローブの複数回の接触に関して、信頼性の向上が図られている。
半導体ウエハのダイシングが行われる。複数のチップが個片化される。
半導体装置の特性チェックが行われる。
101ct 接触端子
102 配線層
102e1 第1の電極セット
102e2 第2の電極セット
101e3 第3の電極セット
103 樹脂層
103v ビア導体
1cs 接触構造
Claims (22)
- 第1の電極セットが形成された第1の面と、前記第1の電極セットに電気的に接続された第2の電極セットが形成された第2の面とを有する配線層を準備する工程と、
樹脂層を準備する工程と、
第3の電極セットを有する第1の面と、前記第3の電極セットに電気的に接続された複数の接触端子が形成された第2の面とを有するベース層を準備する工程と、
第1の温度における第1の加熱処理によって、前記配線層の前記第2の面に前記樹脂層を付着させる工程と、
前記第1の温度より高い第2の温度における第2の加熱処理によって、前記配線層に付着された前記樹脂層を前記ベース層の前記第1の面に付着させる工程と、
を有するプローブカード・アセンブリ用基板の製造方法。 - 前記樹脂層は、前記配線層の前記第2の面に付着される第1の層と、前記ベース層の前記第1の面に付着される第2の層とを有していることを特徴とする請求項1記載の製造方法。
- 前記第1の層は、熱硬化性を有する第1の樹脂材料からなることを特徴とする請求項2記載の製造方法。
- 前記第1の層は、前記第1の加熱処理中において、半硬化状態であることを特徴とする請求項3記載の製造方法。
- 前記第1の層は、前記第2の加熱処理によって、完全硬化状態となることを特徴とする請求項4記載の製造方法。
- 前記第2の層は、熱硬化性を有する第2の樹脂材料からなることを特徴とする請求項3記載の製造方法。
- 前記第2の層は、前記第1の加熱処理中において、半硬化状態であることを特徴とする請求項6記載の製造方法。
- 前記第2の層は、前記第2の加熱処理によって、完全硬化状態となるクレーム8記載の基板の製造方法。
- 前記樹脂層は、熱可塑性を有しており、前記第1の層および前記第2の層の間に設けられた第3の層をさらに有していることを特徴とする請求項6記載の製造方法。
- 前記第3の層は、前記第1の加熱処理中において、固化状態であることを特徴とする請求項9記載の製造方法。
- 第1の電極セットが形成された第1の面と、前記第1の電極セットに電気的に接続された第2の電極セットが形成された第2の面とを有する配線層と、
前記第2の電極セットに電気的に接続された第3の電極セットが形成された第1の面と、前記第3の電極セットに電気的に接続された複数の接触端子が形成された第2の面とを有するベース層と、
材料の異なる複数の層からなり、前記ベース層の前記第1の面および前記配線層の前記第2の面に付着された樹脂層と、
を備えたプローブカード・アセンブリ用基板。 - 前記樹脂層は、熱硬化性樹脂からなり前記配線層の前記第2の面に付着された第1の層と、熱硬化性樹脂からなり前記ベース層の前記第1の面に付着された第2の層とを有していることを特徴とする請求項11記載のプローブカード・アセンブリ用基板。
- 前記樹脂層は、熱可塑性樹脂からなり前記第1の層および前記第2の層の間に設けられた第3の層をさらに有していることを特徴とする請求項12記載のプローブカード・アセンブリ用基板。
- 前記第3の層の樹脂材料が、ガラスエポキシ樹脂、ポリエーテル・エーテル・ケトン樹脂およびポリイミド樹脂からなる群の中から選択されることを特徴とする請求項13記載のプローブカード・アセンブリ用基板。
- 前記樹脂層が、ポリアミドイミド樹脂からなる第1の層、ポリイミド樹脂からなる第2の層およびポリエーテル・エーテル・ケトン樹脂からなる第3の層からなることを特徴とする請求項14記載のプローブカード・アセンブリ用基板。
- 前記樹脂層が、ポリアミドイミド樹脂からなる第1の層、エポキシ樹脂からなる第2の層およびガラスエポキシ樹脂からなる第3の層からなることを特徴とする請求項14記載のプローブカード・アセンブリ用基板。
- 前記樹脂層が、ポリイミドシロキサン樹脂からなる第1の層、フッ素樹脂からなる第2の層およびポリイミド樹脂からなる第3の層からなることを特徴とする請求項14記載のプローブカード・アセンブリ用基板。
- 前記第1の層の樹脂材料が、ポリアミドイミド樹脂、ポリイミドシロキサン樹脂、ビスマレイド系樹脂およびエポキシ樹脂からなる群の中から選択されることを特徴とする請求項12記載のプローブカード・アセンブリ用基板。
- 第2の層の樹脂材料が、ポリイミド樹脂、ポリキノリン樹脂、ポリアミドイミド樹脂、エポキシ樹脂およびフッ素樹脂からなる群の中から選択されることを特徴とする請求項18記載のプローブカード・アセンブリ用基板。
- 前記第3の層の樹脂材料が、ガラスエポキシ樹脂、ポリエーテル・エーテル・ケトン樹脂およびポリイミド樹脂からなる群の中から選択されることを特徴とする請求項19記載のプローブカード・アセンブリ用基板。
- ステージ上に半導体ウエハを乗せること、
材料の異なる複数の樹脂層によってベース層上に付着された配線層を有する基板を含むプローブカード・アセンブリをテスタに電気的に接続すること、
前記プローブカード・アセンブリのプローブを前記半導体ウエハの電極に接触させること、
を有する半導体ウエハの検査方法。 - 前記プローブカード・アセンブリの前記配線層がフィルドビアを有していることを特徴とする21記載の半導体ウエハの検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007254577A JP4157589B1 (ja) | 2007-01-30 | 2007-09-28 | プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法 |
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007018932 | 2007-01-30 | ||
JP2007018932 | 2007-01-30 | ||
JP2007047346 | 2007-02-27 | ||
JP2007047346 | 2007-02-27 | ||
JP2007223470 | 2007-08-30 | ||
JP2007223470 | 2007-08-30 | ||
JP2007254577A JP4157589B1 (ja) | 2007-01-30 | 2007-09-28 | プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008045095A Division JP4991597B2 (ja) | 2007-01-30 | 2008-02-26 | プローブカード・アセンブリ用基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4157589B1 JP4157589B1 (ja) | 2008-10-01 |
JP2009075059A true JP2009075059A (ja) | 2009-04-09 |
Family
ID=39667239
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007254577A Active JP4157589B1 (ja) | 2007-01-30 | 2007-09-28 | プローブカード・アセンブリ用基板、プローブカード・アセンブリおよび半導体ウエハの検査方法 |
JP2008045095A Active JP4991597B2 (ja) | 2007-01-30 | 2008-02-26 | プローブカード・アセンブリ用基板の製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008045095A Active JP4991597B2 (ja) | 2007-01-30 | 2008-02-26 | プローブカード・アセンブリ用基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8378704B2 (ja) |
JP (2) | JP4157589B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101339493B1 (ko) * | 2012-05-14 | 2013-12-10 | 삼성전기주식회사 | 프로브 카드용 공간 변환기 및 그 제조방법 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010096714A2 (en) * | 2009-02-19 | 2010-08-26 | Touchdown Technologies, Inc. | Probe head for a microelectronic contactor assembly, the probe head having smt electronic components thereon |
JP2010243303A (ja) * | 2009-04-04 | 2010-10-28 | Advanced Systems Japan Inc | 低熱膨張インターポーザ |
US8436631B2 (en) * | 2009-06-12 | 2013-05-07 | Semicaps Pte Ltd | Wafer stage |
JP5343164B2 (ja) * | 2010-03-31 | 2013-11-13 | 京セラ株式会社 | インターポーザー及びそれを用いた電子装置 |
US8878560B2 (en) * | 2010-12-30 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | High frequency probing structure |
KR101610448B1 (ko) * | 2011-01-16 | 2016-04-07 | 일본전자재료(주) | 프로브 카드 및 그 제조 방법 |
WO2013031822A1 (ja) * | 2011-08-29 | 2013-03-07 | 京セラ株式会社 | 薄膜配線基板およびプローブカード用基板 |
WO2014210083A2 (en) | 2013-06-24 | 2014-12-31 | Dcg Systems, Inc. | Probe-based data collection system with adaptive mode of probing controlled by local sample properties |
TWI634331B (zh) * | 2014-06-25 | 2018-09-01 | 美商Dcg系統公司 | 電子裝置的奈米探測系統及其奈米探針 |
US20190035720A1 (en) * | 2016-04-01 | 2019-01-31 | Intel Corporation | Stress distribution interposer for mitigating substrate cracking |
JP7101457B2 (ja) * | 2017-04-13 | 2022-07-15 | 株式会社日本マイクロニクス | 電気的接続装置 |
JP7223672B2 (ja) * | 2019-11-08 | 2023-02-16 | 日本特殊陶業株式会社 | 多層配線基板 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2883427B2 (ja) * | 1990-08-31 | 1999-04-19 | ホーヤ株式会社 | 微小探針を有する回路基板の製法 |
US6270363B1 (en) * | 1999-05-18 | 2001-08-07 | International Business Machines Corporation | Z-axis compressible polymer with fine metal matrix suspension |
EP2086299A1 (en) * | 1999-06-02 | 2009-08-05 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
JP3213291B2 (ja) * | 1999-06-29 | 2001-10-02 | ソニーケミカル株式会社 | 多層基板及び半導体装置 |
EP1364984A4 (en) * | 2000-12-05 | 2004-09-08 | Shipley Co Llc | RESIN COMPOSITE MATERIAL AND MOLDING METHOD THEREOF |
JP2002198458A (ja) * | 2000-12-26 | 2002-07-12 | Nec Corp | 半導体装置及び半導体装置製造方法 |
US6729019B2 (en) * | 2001-07-11 | 2004-05-04 | Formfactor, Inc. | Method of manufacturing a probe card |
JP2004138452A (ja) * | 2002-10-16 | 2004-05-13 | Japan Electronic Materials Corp | プローブカード |
JP4390541B2 (ja) * | 2003-02-03 | 2009-12-24 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP2004356618A (ja) * | 2003-03-19 | 2004-12-16 | Ngk Spark Plug Co Ltd | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法 |
US8158517B2 (en) * | 2004-06-28 | 2012-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing wiring substrate, thin film transistor, display device and television device |
JP4980903B2 (ja) * | 2004-07-07 | 2012-07-18 | カスケード マイクロテック インコーポレイテッド | 膜懸垂プローブを具えるプローブヘッド |
JP4601365B2 (ja) * | 2004-09-21 | 2010-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US20060094004A1 (en) * | 2004-10-28 | 2006-05-04 | Akihisa Nakajima | Micro-reactor, biological material inspection device, and microanalysis system |
US7088118B2 (en) * | 2004-12-15 | 2006-08-08 | Chipmos Technologies (Bermuda) Ltd. | Modularized probe card for high frequency probing |
JP4899406B2 (ja) * | 2005-10-12 | 2012-03-21 | 日本電気株式会社 | フリップチップ型半導体装置 |
US20070259541A1 (en) * | 2006-05-08 | 2007-11-08 | Tyco Electronics Corporation | Electrical interconnection device having dielectric coated metal substrate |
-
2007
- 2007-09-28 JP JP2007254577A patent/JP4157589B1/ja active Active
- 2007-11-20 US US11/943,105 patent/US8378704B2/en active Active
-
2008
- 2008-02-26 JP JP2008045095A patent/JP4991597B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101339493B1 (ko) * | 2012-05-14 | 2013-12-10 | 삼성전기주식회사 | 프로브 카드용 공간 변환기 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
US20080180118A1 (en) | 2008-07-31 |
JP4991597B2 (ja) | 2012-08-01 |
JP2009075062A (ja) | 2009-04-09 |
US8378704B2 (en) | 2013-02-19 |
JP4157589B1 (ja) | 2008-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4991597B2 (ja) | プローブカード・アセンブリ用基板の製造方法 | |
JP4862017B2 (ja) | 中継基板、その製造方法、プローブカード | |
JP6691762B2 (ja) | 検査用配線基板 | |
EP0629867B1 (en) | Probe structure | |
KR100623544B1 (ko) | 프로우브 카드, 반도체 검사 장치 및 반도체 장치의 제조 방법 | |
JP2008504559A (ja) | パターン化された導電層を有する基板 | |
JP5445985B2 (ja) | プローブカード及びその製造方法 | |
TWI635571B (zh) | 多層佈線基板及使用該多層佈線基板之探針卡 | |
US20110063066A1 (en) | Space transformer for probe card and method of repairing space transformer | |
JP2019016741A (ja) | 配線基板、プローブカード、及び、配線基板の製造方法 | |
JP5017872B2 (ja) | 半導体装置及びその製造方法 | |
US20210199696A1 (en) | Method of manufacturing probe card and probe card manufactured using same | |
TWI739003B (zh) | 電子裝置的測試設備的探針卡的多層的製造方法 | |
JP2011043377A (ja) | 検査用接触構造体 | |
JP6889672B2 (ja) | 検査装置用配線基板 | |
JP2013083620A (ja) | プローブカード及びその製造方法 | |
US11474128B2 (en) | Metal probe structure and method for fabricating the same | |
JP5145089B2 (ja) | 電気特性測定用配線基板、及び電気特性測定用配線基板の製造方法 | |
JP4944982B2 (ja) | 半導体ウェハの検査方法および半導体装置の製造方法 | |
JP2012141275A (ja) | プローブカード用セラミック基板及びその製造方法 | |
JP2006275579A (ja) | 検査基板および検査装置 | |
JPH0763787A (ja) | プローブ構造 | |
JPH0763786A (ja) | プローブ構造 | |
JP5058032B2 (ja) | コンタクトプローブの製造方法 | |
JP6418918B2 (ja) | プローブカード用回路基板およびそれを備えたプローブカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080711 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4157589 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |