JP6889672B2 - 検査装置用配線基板 - Google Patents

検査装置用配線基板 Download PDF

Info

Publication number
JP6889672B2
JP6889672B2 JP2018027329A JP2018027329A JP6889672B2 JP 6889672 B2 JP6889672 B2 JP 6889672B2 JP 2018027329 A JP2018027329 A JP 2018027329A JP 2018027329 A JP2018027329 A JP 2018027329A JP 6889672 B2 JP6889672 B2 JP 6889672B2
Authority
JP
Japan
Prior art keywords
resin
base
substrate
tile
substrate portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018027329A
Other languages
English (en)
Other versions
JP2019144057A (ja
Inventor
奈須　孝有
孝有 奈須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2018027329A priority Critical patent/JP6889672B2/ja
Priority to US16/270,832 priority patent/US10887991B2/en
Priority to KR1020190016214A priority patent/KR102229729B1/ko
Publication of JP2019144057A publication Critical patent/JP2019144057A/ja
Application granted granted Critical
Publication of JP6889672B2 publication Critical patent/JP6889672B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09027—Non-rectangular flat PCB, e.g. circular
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、例えば、シリコンウェハーの表面に沿って形成された多数の電子部品の電気的特性を個別に検査するための検査装置に用いる配線基板に関する。
例えば、直径が約３０ｃｍのシリコンウェハーの表面に沿って形成された多数の電子部品の電気的特性を個別に検査するため、平面視が前記シリコンウェハーと対応する大きな電子コンポーネント基板（より大きな絶縁基板）の表面に、多数の前記電子部品（１チップ）と個別に対応する多数のタイル基板を積層したプローブカードに用いる接触子担体（タイル）が提案されている（例えば、特許文献１の図７およびその説明を参照）。
しかし、前記タイル基板は、セラミックなどの絶縁材からなっているため、該タイル基板の内部に形成される内層配線やビア導体などの導電経路が太くなりがちである。また、上記タイル基板の表面に形成される表面パッド同士の間隔を形成する場合にも、セラミックを焼成する際の焼成収縮を考慮する必要があるため、極狭の間隔で形成することが困難である。その結果、上記タイル基板に高精度の導電経路を形成し難く、且つインピーダンス整合も不安定になり易い。そのため、該タイル基板の表面上に自立され且つ検査すべき電子部品に対して電気的に接触する複数の相互接触要素を介した精度の高い検査が行えない場合が生じ得る、という問題があった。
特開２００４−３３６０６２号公報（第１〜４９頁、図１〜１２）
本発明は、背景技術で説明した問題点を解決し、全体を小型化でき、且つ高精度の導電経路を内設し、表面パッド同士の配置間隔を狭く形成でき、安定したインピーダンス整合を有する複数のタイル基板を備えた検査装置用配線基板を確実に提供する、ことを課題とする。
課題を解決するための手段および発明の効果
本発明は、前記課題を解決するため、平面視が比較的大きなベース基板のベース表面上に搭載する複数のタイル基板を、複数のプローブ用パッドを有する表面側を複数の樹脂層を積層した樹脂基板部と、該樹脂基板の樹脂裏面側に積層するセラミック基板部とによって構成する、ことに着想して成されたものである。
即ち、本発明の検査装置用配線基板（請求項１）は、絶縁材からなり、対向するベース表面およびベース裏面を有し、且つ該ベース表面に設けた複数のベース表面端子と前記ベース裏面に設けた複数のベース裏面端子との間を導通する複数の導通経路を有する単一のベース基板と、該ベース基板における上記ベース表面端子上に搭載され、対向する表面および裏面を有し、且つ該表面に設けた複数のプローブ用パッドと、前記裏面に設けた複数の裏面接続端子とを含む複数のタイル基板と、を備えた検査装置用配線基板であって、前記タイル基板は、対向する上面および下面を有し、単層または複数のセラミック層からなり、且つ前記上面に設けた複数の上面接続端子および前記下面に設けた複数の下面接続端子と、上記上面接続端子と下面接続端子との間を導通する複数の貫通導体とを有するセラミック基板部と、該セラミック基板部の上記上面側に積層され、且つ対向する樹脂表面および樹脂裏面を有する複数の樹脂層と、前記樹脂表面に形成された複数の上記プローブ用パッドと、上記樹脂層同士の層間に形成された複数の内層配線と、何れかの該内層配線を介して上記プローブ用パッドと、上記上面接続端子との間を導通する複数の導電経路とを備えた第１樹脂基板部と、からなり、複数の前記タイル基板は、平面視において前記ベース基板の表面上において互いに隣接して搭載されており、前記ベース基板のベース表面に設けた複数の前記ベース表面端子と、前記タイル基板の前記下面に形成された複数の前記下面接続端子とは、個別に少なくともハンダを介して電気的に接続されている、ことを特徴とする。
尚、前記タイル基板の表面と、前記第１樹脂基板部の樹脂表面とは、同じ面であり、前記タイル基板の裏面と、前記セラミック基板部の下面とは、同じ面である。
前記検査装置用配線基板は、以下の効果（１）、（２）、（４）を有している。
（１）前記タイル基板は、前記セラミック基板部と、該セラミック基板部の上面側に積層され、複数の樹脂層および該樹脂層間に形成された複数の内層配線と、樹脂表面に形成された複数のプローブ用パッドと、該プローブ用パッドと上記のセラミック基板部の上面に設けた複数の上面接続端子との間を導通する複数の導電経路を有する第１樹脂基板部と、によって構成されている。そのため、該第１樹脂基板部では、セラミックのような焼成収縮を考慮する必要がなく、第１樹脂基板部内には、線幅が比較的細い複数の内層配線が極狭の間隔で精度良く配線されているので、上記プローブ用パッドへの給電や、該プローブ用パッドからの検査電流を、安定したインピーダンス整合によってセラミック基板部側に送電することが可能となる。更に、上記プローブ用パッド同士の配置間隔を極狭く形成することも可能となる。従って、全体が小型で、高精度で且つインピーダンス整合が安定した内層配線を有し、且つプローブ用パッドを極狭間隔で配置した複数のタイル基板を備えた検査装置用配線基板が提供できる。
（２）前記タイル基板は、前記セラミック基板部と第１樹脂基板部とを積層した複合基板であり、当該タイル基板全体の強度はセラミック基板部によって保証されているので、複数のセラミック基板部と、これと同数の第１樹脂基板部とを１つの多数個取り配線基板によって比較的容易に製作できると共に、個片化した個々のタイル基板の強度を確実に保証することができる。従って、個々のタイル基板の取り付けや取り外しが容易な検査装置用配線基板を提供することが可能となる。
（４）複数の前記タイル基板は、平面視において前記ベース基板の表面上において互いに隣接して搭載されているので、前記効果（１）、（２）を併有すると共に、多数の被検査電子部品の電気的特性を、個別に高精度で且つ効率良く検査することができる。
尚、前記ベース基板を構成する絶縁材は、セラミックまたは樹脂の何れかであり、かかる絶縁材の層を複数積層して形成されている。
また、前記ベース基板は、平面視で円形、あるいは、八角形以上の正多角形または変形多角形を呈する前記ベース表面およびベース裏面を有している。
更に、前記ベース基板の内部に位置する導通経路は、前記ベース表面端子とベース裏面端子との間を当該ベース基板の厚み方向に沿って貫通するビア導体（その中間に介在するランドを含む）からなるか、あるいは、該ビア導体とその中間に接続された任意数の内層配線とからなる。
また、前記タイル基板を構成する前記セラミック基板部は、例えば、ガラス−セラミックなどの低温同時焼成セラミック、あるいは、例えば、アルミナなどの高温同時焼成セラミックからなる。
更に、前記タイル基板の前記樹脂基板部を構成する複数の樹脂層は、例えば、耐熱性に優れたポリイミド（ＰＩ）からなる複数のフィルムを積層したもの、あるいは、樹脂ペーストを塗布した複数の樹脂塗布層を積層したものからなる。
また、前記セラミック基板部の下面および上面に形成される前記上面接続端子と下面接続端子とは、例えば、銅や銀からなり、セラミック層と同時焼成される。
更に、前記セラミック基板部の内部に設ける前記貫通導体は、該セラミック基板部の上面と下面との間を貫通するビア導体からなるか、あるいは、該ビア導体とその中間に配置されるランドまたは内層配線とからなり、これらは銅または銀、あるいは、これらの何れか一方をベースとする銅合金または銀合金からなる。
加えて、前記樹脂基板部の樹脂表面に形成する前記プローブ用パッド、前記内層配線、および、主にビア導体からなる前記貫通導電路は、銅または銀、あるいは、これらの何れか一方をベースとする前記同様の合金からなる。
また、本発明には、前記セラミック基板部の下面側には、該下面側に積層され、且つ対向する第２樹脂表面および第２樹脂裏面を有する複数の第２樹脂層と、前記第２樹脂表面に形成された複数の第２樹脂表面接続端子と、前記第２樹脂層同士の層間に形成された複数の第２内層配線と、何れかの第２内層配線を介して上記第２樹脂表面接続端子と前記下面接続端子との間を導通する複数の導電経路とを備えた第２樹脂基板部を有している、検査装置用配線基板（請求項２）も含まれる。
上記検査装置用配線基板によれば、更に以下の効果（３）が得られる。
（３）前記タイル基板は、前記セラミック基板部の上面側に前記第１樹脂基板部が積層され、且つ該セラミック基板部の下面側に前記第２樹脂基板部が積層されているので、製作時における多数個取りの形態や、個片化された個々のタイル基板における厚み方向に沿った熱的不均衡による厚み方向の反りが抑制されている。従って、平坦な表面を有する複数のタイル基板を前記ベース基板のベース表面上に搭載した検査装置用配線基板とされている。
尚、前記樹脂基板部を前記セラミック基板部の上面側と下面側との双方に積層する形態において、第１樹脂基板部と第２樹脂基板部との間における樹脂層の層数と個々の樹脂層の厚みとは、前記タイル基板の反りを抑制する観点から、上面側および下面側が共に線対称であるか、ほぼ線対称であることが推奨される。
更に、本発明には、複数の前記タイル基板は、平面視が矩形状を呈している、検査装置用配線基板（請求項３）も含まれる。
これによれば、前記に加えて更に以下の効果（４）を得ることができる。
（４）前記効果（１），（２）を有するか、あるいは前記効果（１）乃至（３）を併有すると共に、多数の被検査電子部品の電気的特性を、個別に高精度で且つ効率良くする検査することができる。
尚、前記「隣接」には、タイル基板同士の側面が接触して配置されている形態の他、前記側面同士が所定の間隔を空けて配置されている形態も含まれている。
また、本発明には、前記ベース基板のベース表面に設けた複数の前記ベース表面端子と、前記タイル基板の前記第２樹脂表面に形成された第２樹脂表面接続端子とは、個別にハンダを介して直接接続されている、検査装置用配線基板（請求項４）も含まれる。
これによれば、前記第２樹脂基板部を有する形態において、前記効果（４）をより確実に得ることが可能となる。
加えて、本発明には、前記タイル基板における前記第１樹脂基板部の表面に形成された複数の前記プローブ用パッドの上面ごとには、プローブピンが立設されている、検査装置用配線基板（請求項５）も含まれる。
これによれば、前記効果（４）を一層確実に得ることが可能となる。
（Ａ）は本発明による一形態の検査装置用配線基板を示す部分平面図、（Ｂ）は（Ａ）中のＢ−Ｂ線の矢視に沿った部分垂直断面図、（Ｃ）は（Ｂ）中の一点鎖線鎖線Ｃの拡大図、（Ｄ）は（Ｃ）中の矢印Ｄに沿った１タイル基板の平面図。 図１で示した１つのタイル基板とその搭載部付近を示す垂直断面図。 上記タイル基板の応用形態とその搭載部付近を示す垂直断面図。
以下において、本発明を実施するための形態について説明する。
図１（Ａ）は、本発明による一形態の検査装置用配線基板１を示す部分平面図、図１（Ｂ）は、（Ａ）中のＢ−Ｂ線の矢視に沿った部分垂直断面図である。
上記検査装置用配線基板（以下、単に配線基板と称する）１は、図１（Ａ）、（Ｂ）に示すように、平面視が円形で且つ対向するベース表面３およびベース裏面４を有する全体が円盤形状のベース基板２と、該ベース基板２のベース表面３上において、平面視で互いに隣接して搭載されている複数のタイル基板１０ａと、を備えている。該タイル基板１０ａは、平面視で長辺が約１０〜１５ｍｍで且つ短辺が約５〜７ｍｍの長方形（矩形）を呈する。
前記ベース基板２は、図１（Ｃ）にて例示するように、複数のセラミック層（絶縁材）ｃ１〜ｃ４を積層してなり、前記ベース表面３に設けた複数のベース表面端子５と、前記ベース裏面４に設けた複数のベース裏面端子６と、前記ベース表面端子５とベース裏面端子６との間を個別に導通する複数の導通経路７を有している。該導通経路７は、図示のように、上記セラミック層ｃ１〜ｃ４を厚み方向に沿って個別に貫通する複数のビア導体８と、該ビア導体８同士の間で且つ上記セラミック層ｃ１〜ｃ４の層間に配置された複数のランド９あるいは内層配線９とによって構成されている。
尚、前記ベース表面３およびベース裏面４の平面視における直径は、検査すべきシリコンウェハーの直径と同等であるか、これよりも若干大である。
また、前記セラミック層ｃ１〜ｃ４は、例えば、主にアルミナからなる。
更に、前記ベース表面端子５、ベース裏面端子６、ビア導体８、およびランド９ないし内層配線９は、例えば、主にタングステン（以下、単にＷと略記する）あるいはモリブデン（以下、単にＭｏと略記する）からなる。
加えて、前記ベース表面端子５とベース裏面端子６とにおける外部への露出面には、電解金属メッキによるニッケル膜および金膜が順次被覆されている。
一方、前記タイル基板１０ａは、図１（Ｃ）にて例示するように、前記ベース基板２における複数のベース表面端子５上に跨がって搭載され、該ベース基板２側に位置するセラミック基板部１１と、該セラミック基板部１１の上面（外方）１２側に積層された第１樹脂基板部２０ａと、により構成されている。
上記第１樹脂基板部２０ａの樹脂表面２１ａには、図１（Ｄ）にて例示するように、平面視で縦横合計２４個（複数）のプローブ用パッド２３が格子状に配置されている。尚、複数の該プローブ用パッド２３は、平面視で千鳥状あるいは市松模様を形成するように配置しても良い。
図２は、１つの前記タイル基板１０ａとその搭載部付近とを示す垂直断面図である。該タイル基板１０ａのセラミック基板部１１は、図２に示すように、複数のセラミック層ｓ１〜ｓ４を積層してなり、平面視が前記長方形を呈して対向する上面１２および下面１３を有する。尚、該セラミック基板部１１の下面１３は、前記タイル基板１０ａの裏面１３も兼ねている。
上記セラミック層ｓ１〜ｓ４の層間ごとには、複数の内層配線１８，１９が形成され、最上層のセラミック層ｓ１が有する上面１２には、複数の上面接続端子１４が形成されている。更に、最下層のセラミック層ｃ４が有する下面１３には、複数の下面接続端子１５が形成されている。該下面接続端子１５は、図２に示すように、前記ベース基板２のベース表面端子５と個別に、ハンダ２９を介して電気的に接続される。該ハンダ２９は、例えば、Ａｕ−Ｓｎ系合金からなる。
図２に示すように、前記上面接続端子１４と下面接続端子１５との間には、前記セラミック層ｓ１〜ｓ４を個別に且つ厚み方向に沿って貫通する複数のビア導体１７と、これらの間に配置された前記内層配線１８，１９とから構成された複数の貫通導体１６が形成されている。
尚、前記セラミック層ｓ１〜ｓ４は、例えば、ガラス−セラミックのような低温同時焼成セラミックからなる。また、前記上面接続端子１４、下面接続端子１５、ビア導体１７、および内層配線１８，１９は、主に銅あるいは銀からなる。
更に、前記内層配線１８の一部または全部は、ランドとしても良い。
加えて、少なくとも前記内層配線１９は、平面視の線幅が約５０μｍである。
前記タイル基板１０ａの第１樹脂基板部２０ａは、図２に示すように、複数の樹脂層ｊ１〜ｊ４を積層してなり、平面視が前記長方形を呈して対向する樹脂表面２１ａおよび樹脂裏面２２ａを有する。尚、該第１樹脂基板部２０ａの樹脂表面２１ａは、前記タイル基板１０ａの表面２１ａも兼ねている。
また、上記樹脂層ｊ１〜ｊ４の層間ごとには、複数の内層配線２５ａが形成され、最上層の樹脂層ｊ１が有する樹脂表面２１ａには、複数のプローブ用パッド２３が形成されている。該プローブ用パッド２３ごとの上面には、追ってプローブピン２８が個別に立設される。
更に、上記プローブ用パッド２３と前記樹脂裏面２２ａとの間には、前記樹脂層ｊ１〜ｊ４を個別に且つ厚み方向に沿って貫通する複数のビア導体２６と、これらの間ごとに配線された前記内層配線２５ａと、から構成される複数の導電経路２４ａが形成されている。
尚、最下層の前記樹脂層ｊ４を貫通するビア導体２６は、図２に示すように、前記セラミック基板部１１の上面接続端子１４と電気的に接続されている。
また、前記樹脂層ｊ１〜ｊ４は、例えば、耐熱性に優れたポリイミド（ＰＩ）のフィルムを積層したものであり、前記プローブ用パッド２３、内層配線２５ａ、およびビア導体２６は、銅または銀からなり、フォトリソグラフィ技術（例えば、サブトラクティブ法）によって、図２に示す位置ごとに形成されたものである。
そのため、少なくとも、前記内層配線２５ａは、平面視の線幅が約２５μｍ以下の比較的細く、且つ該内層配線２５ａ同士の間隔が２０μｍ以上で且つ３００μｍ以下にして形成されている。その結果、該内層配線２５ａを含む前記導電経路２４ａでは、比較的小さな電流でも確実に送電可能となるため、安定したインピーダンス（約２００Ω）整合を保証することが可能とされている。
更に、隣合うプローブ用パッド２３同士の間隔（ピッチ）も、１００〜３００μｍの範囲で形成されているので、極狭の間隔で配置された検査すべきＩＣチップなどの電子部品の配線に対する電気的検査も可能とされている。
前記第１樹脂基板部２０ａは、前記セラミック基板部１１の上面１２に、前記上面接続端子１４を除いた位置に塗布された接着剤層（図示せず）を介して、前記上面１２の上に、前記樹脂裏面２２ａが接合されることにより、前記タイル基板１０ａを形成している。そして、該タイル基板１０ａは、前記ベース基板２のベース表面３に位置する前記ベース表面端子５ごとの上に、前記ハンダ２９を介して搭載されることにより、前記図１（Ａ）〜（Ｃ）に示した前記配線基板１が得られる。尚、少なくとも、前記プローブ用パッド２３と、下面接続端子１５との外部に露出する表面には、前記同様のニッケル膜および金膜が被覆されている。
そして、前記配線基板１は、ベース基板２の前記ベース裏面４に設けた複数のベース裏面端子６を、図示しない検査装置側の外部接続端子に電気的に接続して該配線基板１を装着することにより、前記プローブピン２８が個別に接触する電子部品（１チップ）ごとの電気的特性を正確に検査することが可能となる。
前記のような配線基板１によれば、前記タイル基板１０ａが、前記セラミック基板部１１と、該セラミック基板部１１の上面１２側に積層され、複数の樹脂層ｊ１〜ｊ４およびこれらの間に形成された複数の内層配線２５ａと、樹脂表面２１ａに形成された複数のプローブ用パッド２３と、該プローブ用パッド２３と上記セラミック基板部１１の上面１２に設けた複数の上面接続端子１２との間を導通する複数の導電経路２４ａを有する第１樹脂基板部２０ａと、により構成されている。そのため、該樹脂基板部２０ａには、線幅が比較的細い複数の内層配線２５ａが極狭の間隔で精度良く配線されているので、上記プローブ用パッド２３への給電や、該プローブ用パッド２３からの検査済みの電流を、安定したインピーダンス整合によってセラミック基板部１１側に送電することが可能となっている。また、隣合うプローブ用パッド２３同士の間隔を狭く形成することも可能となっている。よって、全体が小型で、高精度で且つインピーダンス整合が安定した内層配線を有する複数のタイル基板を備えた配線基板１を提供することができる。
更に、前記タイル基板１０ａは、前記セラミック基板部１１と第１樹脂基板部２０ａとを積層した複合基板であり、当該タイル基板１０ａ全体の強度はセラミック基板部１１によって保証されているので、複数のセラミック基板部１１と、これと同数の樹脂基板部２０ａとを１つの多数個取りの形態によって比較的容易に製作できると共に、個片化した個々のタイル基板１０ａの強度を確実に保証することかできる。よって、個々のタイル基板１０ａの取り付けや取り外しが容易な配線基板１を提供することが可能となる。
従って、前記配線基板１によれば、前記効果（１）、（２）、（４）を確実に得ることができる。
図３は、前記タイル基板１０ａの応用形態であるタイル基板１０ｂとその搭載部付近とを示す垂直断面図である。
上記タイル基板１０ｂは、図３に示すように、前記セラミック基板部１１と、その上面１２上に積層した前記第１樹脂基板部２０ａとを備え、更に、上記セラミック基板部１１の下面１３側に第２樹脂基板部２０ｂを、上記第１樹脂基板部２０ａとほぼ線対称（セラミック基板部１１を挟んでほぼ対称）にして一体に積層したものである。
上記第２樹脂基板部２０ｂは、前記と同じポリイミド（ＰＩ）からなり且つ前記同様の厚みのフィルムを積層した複数の第２樹脂層ｊ５〜ｊ８と、図３で最下層の樹脂層ｊ８が有する第２樹脂表面２１ｂおよび最上層の樹脂層ｊ５が有する第２樹脂裏面２２ｂと、上記第２樹脂層ｊ５〜ｊ８の層間ごとに形成された複数の第２内層配線２５ｂと、上記第２樹脂表面２１ｂに形成された複数の第２樹脂表面接続端子２７と、を備えている。尚、上記第２樹脂表面２１ｂは、本タイル基板１０ｂにおける裏面２１ｂを兼ねている。
前記第２樹脂表面接続端子２７と、第２樹脂裏面２２ｂとの間には、第２樹脂層ｊ５〜ｊ８を個別に貫通するビア導体２６と、これらの間ごとに配置された前記第２内層配線２５ｂとから構成される複数の第２導電経路２４ｂが配設されている。尚、上記第２内層配線２５ｂの一部または全部は、ランドにしても良い。
また、図３に示すように、上記第２導電経路２４ｂごとにおける最上層の第２樹脂層ｊ５を貫通するビア導体２６の第２樹脂裏面２２ｂ側の端部は、前記セラミック基板部１１の下面接続端子１５と、電気的に接続可能とされている。
更に、複数の前記第２樹脂表面接続端子２７は、前記同様のハンダ２９を介して、前記ベース基板２側のベース表面端子５と、個別に導通可能とされ、かかる状態で、本タイル基板１０ｂは、ベース基板２のベース表面３上に搭載される。
加えて、上記第２樹脂表面接続端子２７の表面にも、前記同様のニッケル膜および金膜が順次被覆されている。
複数の前記タイル基板１０ｂをベース基板２のベース表面３上に搭載した前記配線基板１によれば、前記タイル基板１０ｂが、前記セラミック基板部１１の上面１２側に前記第１樹脂基板部２０ａが積層され、且つ該セラミック基板部１１の下面１３側に前記第２樹脂基板部２０ｂが積層されているので、製作時（例えば、キュア処理工程）における多数個取りの形態や、個片化された個々のタイル基板１０ｂにおける厚み方向に沿った熱的不均衡による反りが抑制されている。従って、平坦な表面２１ａを有する複数のタイル基板１０ｂを前記ベース基板２のベース表面３上に正確に搭載した配線基板１とされている。
よって、複数の前記タイル基板１０ｂをベース基板２の表面３上に搭載した前記配線基板１によれば、前記効果（１）乃至（４）を得ることができる。
本発明は、以上において説明した各形態に限定されるものではない。
例えば、前記ベース基板を構成する絶縁材は、前記アルミナ以外のセラミック（例えば、ムライトや窒化アルミニウムなど）としたり、エポキシ系などの樹脂としたり、更には、任意数のセラミック層と樹脂層とを積層した複合材でも良い。
また、前記ベース基板は、そのベース表面およびベース裏面が、平面視で八角形以上の正多角形あるいは変形多角形を呈する形態であっても良い。
更に、前記タイル基板は、その表面および裏面が平面視で正方形、あるいは、ほぼ正方形を呈する形態としても良い。
また、前記ベース基板のベース表面上には、複数のタイル基板を、平面視で主に千鳥状ないし市松模様のパターンにして搭載しても良い。あるいは、市松模様のパターンと格子模様のパターンとが混在しつつ隣接するように搭載しても良い。
更に、前記タイル基板１０ａ，１０ｂのセラミック基板部１１は、単数のセラミック層からなり、該単数のセラミック層を複数のビア導体（前記貫通導体１６に相当）が貫通する形態としても良い。
また、前記セラミック基板部１１のセラミック層ｓｎは、アルミナやムライトなどの高温同時焼成セラミックとしても良く、この場合、前記上面接続端子１４、下面接続端子１５、ビア導体１７、および内層配線１８，１９には、ＷあるいはＭｏが用いられる。
加えて、前記第１樹脂基板部２０ａおよび第２樹脂基板部２０ｂは、２層または３層の（第２）樹脂層、あるいは５層以上の（第２）樹脂層を積層したものとしても良い。
本発明によれば、全体を小型化でき、且つ高精度の導電経路を内設し、安定したインピーダンス整合を有する複数のタイル基板を備えた検査装置用配線基板を確実に提供することができる。
１…………………検査装置用配線基板
２…………………ベース基板
３…………………ベース表面
４…………………ベース裏面
５…………………ベース表面端子
６…………………ベース裏面端子
７…………………導通経路
１０ａ，１０ｂ…タイル基板
１１………………セラミック基板部
１２………………上面
１３………………下面／裏面
１４………………上面接続端子
１５………………下面接続端子
１６………………貫通導体
２０ａ……………第１樹脂基板部
２０ｂ……………第２樹脂基板部
２１ａ……………樹脂表面／表面
２１ｂ……………第２樹脂表面／裏面
２２ａ……………樹脂裏面
２２ｂ……………第２樹脂裏面
２３………………プローブ用パッド
２４ａ……………導電経路
２４ｂ……………第２導電経路
２５ａ……………内層配線
２５ｂ……………第２内層配線
２７………………第２樹脂表面接続端子
２８………………プローブピン
２９………………ハンダ
ｃ１〜ｃ４………セラミック層（絶縁材）
ｓ１〜ｓ４………セラミック層
ｊ１〜ｊ８………樹脂層

Claims (5)

  1. 絶縁材からなり、対向するベース表面およびベース裏面を有し、且つ該ベース表面に設けた複数のベース表面端子と前記ベース裏面に設けた複数のベース裏面端子との間を導通する複数の導電経路を有する単一のベース基板と、
    上記ベース基板における上記ベース表面端子上に搭載され、対向する表面および裏面を有し、且つ該表面に設けた複数のプローブ用パッドと、前記裏面に設けた複数の裏面接続端子とを含む複数のタイル基板と、を備えた検査装置用配線基板であって、
    上記タイル基板は、対向する上面および下面を有し、単層または複数のセラミック層からなり、且つ前記上面に設けた複数の上面接続端子および前記下面に設けた複数の下面接続端子と、上記上面接続端子と下面接続端子との間を導通する複数の貫通導体とを有するセラミック基板部と、
    上記セラミック基板部の上記上面側に積層され、且つ対向する樹脂表面および樹脂裏面を有する複数の樹脂層と、前記樹脂表面に形成された複数の上記プローブ用パッドと、上記樹脂層同士の層間に形成された複数の内層配線と、何れかの該内層配線を介して上記プローブ用パッドと、上記上面接続端子との間を導通する複数の導電経路とを備えた第１樹脂基板部と、からなり、
    複数の前記タイル基板は、平面視において前記ベース基板の表面上において互いに隣接して搭載されており、
    前記ベース基板のベース表面に設けた複数の前記ベース表面端子と、前記タイル基板の前記下面に形成された複数の前記下面接続端子とは、個別に少なくともハンダを介して電気的に接続されている、
    ことを特徴とする検査装置用配線基板。
  2. 前記セラミック基板部の下面側には、該下面側に積層され、且つ対向する第２樹脂表面および第２樹脂裏面を有する複数の第２樹脂層と、前記第２樹脂表面に形成された複数の第２樹脂表面接続端子と、前記第２樹脂層同士の層間に形成された複数の第２内層配線と、何れかの第２内層配線を介して上記第２樹脂表面接続端子と前記下面接続端子との間を導通する複数の導電経路とを備えた第２樹脂基板部を有している、
    ことを特徴とする請求項１に記載の検査装置用配線基板。
  3. 複数の前記タイル基板は、平面視が矩形状を呈している、
    ことを特徴とする請求項１または２に記載の検査装置用配線基板。
  4. 前記ベース基板のベース表面に設けた複数の前記ベース表面端子と、前記タイル基板の前記第２樹脂表面に形成された第２樹脂表面接続端子とは、個別にハンダを介して直接接続されている、
    ことを特徴とする請求項２に記載の検査装置用配線基板。
  5. 前記タイル基板における前記第１樹脂基板部の表面に形成された複数の前記プローブ用パッドの上面ごとには、プローブピンが立設されている、
    ことを特徴とする請求項１乃至４の何れか一項に記載の検査装置用配線基板。
JP2018027329A 2018-02-19 2018-02-19 検査装置用配線基板 Active JP6889672B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018027329A JP6889672B2 (ja) 2018-02-19 2018-02-19 検査装置用配線基板
US16/270,832 US10887991B2 (en) 2018-02-19 2019-02-08 Wiring substrate for inspection apparatus
KR1020190016214A KR102229729B1 (ko) 2018-02-19 2019-02-12 검사장치용 배선기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018027329A JP6889672B2 (ja) 2018-02-19 2018-02-19 検査装置用配線基板

Publications (2)

Publication Number Publication Date
JP2019144057A JP2019144057A (ja) 2019-08-29
JP6889672B2 true JP6889672B2 (ja) 2021-06-18

Family

ID=67617145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018027329A Active JP6889672B2 (ja) 2018-02-19 2018-02-19 検査装置用配線基板

Country Status (3)

Country Link
US (1) US10887991B2 (ja)
JP (1) JP6889672B2 (ja)
KR (1) KR102229729B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220357362A1 (en) * 2019-08-28 2022-11-10 Nidec-Read Corporation Inspection jig and inspection device
TWI798027B (zh) * 2022-03-14 2023-04-01 巨擘科技股份有限公司 探針卡裝置
US20240130040A1 (en) * 2022-10-12 2024-04-18 Innolux Corporation Conductive film and test component

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0886894B1 (en) 1995-05-26 2005-09-28 Formfactor, Inc. Contact carriers for populating substrates with spring contacts
US7230437B2 (en) * 2004-06-15 2007-06-12 Formfactor, Inc. Mechanically reconfigurable vertical tester interface for IC probing
US7692433B2 (en) * 2006-06-16 2010-04-06 Formfactor, Inc. Sawing tile corners on probe card substrates
JP5236379B2 (ja) * 2007-08-24 2013-07-17 日本特殊陶業株式会社 Ｉｃ検査装置用基板及びその製造方法
JP5685413B2 (ja) 2010-10-26 2015-03-18 日本電子材料株式会社 プローブカード
JP2013029431A (ja) * 2011-07-28 2013-02-07 Hoya Corp 多層配線基板の製造方法およびウエハ一括コンタクトボード
JP6304263B2 (ja) 2014-01-17 2018-04-04 株式会社村田製作所 積層配線基板およびこれを備える検査装置
JP6691762B2 (ja) 2015-11-03 2020-05-13 日本特殊陶業株式会社 検査用配線基板
KR102600623B1 (ko) * 2017-02-08 2023-11-08 삼성전자주식회사 프로브 카드 어셈블리

Also Published As

Publication number Publication date
KR102229729B1 (ko) 2021-03-18
KR20190100037A (ko) 2019-08-28
US10887991B2 (en) 2021-01-05
US20190261514A1 (en) 2019-08-22
JP2019144057A (ja) 2019-08-29

Similar Documents

Publication Publication Date Title
US20160323996A1 (en) Multilayer circuit board and inspection apparatus including the same
US20160313393A1 (en) Multilayer circuit board and tester including the same
US9170274B2 (en) Wiring board for electronic parts inspecting device and its manufacturing method
JP6889672B2 (ja) 検査装置用配線基板
JP2013238578A (ja) プローブカード用空間変換器及びその製造方法
JP2013083635A (ja) プローブカード及びその製造方法
JP2018133572A (ja) 多層配線基板およびこれを備えるプローブカード
WO2017217138A1 (ja) 電子部品検査用の多層配線基板
US8981237B2 (en) Wiring board for electronic parts inspecting device and its manufacturing method
KR20190029474A (ko) 전자부품 검사장치용 배선기판
JP2012198190A5 (ja)
JP5848901B2 (ja) 配線基板
JP6683533B2 (ja) 配線基板
JP4960854B2 (ja) 電子部品検査装置用配線基板
TWI749359B (zh) 配線基板
JP5690678B2 (ja) 電子部品検査装置用配線基板およびその製造方法
WO2016114170A1 (ja) プローブカードおよびこのプローブカードが備える積層配線基板
JP2007173429A (ja) 配線基板
JP6235955B2 (ja) 多層セラミック配線基板
JP2009092581A (ja) 電子部品検査装置用配線基板
JP6225057B2 (ja) 多層セラミック配線基板
KR101047009B1 (ko) 프로브용 기판 제조방법
KR20230024413A (ko) 회로 기판 및 프로브 카드
TW202326146A (zh) 測試基板及其製造方法及探針卡
KR20220148690A (ko) 공간 변환기 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191125

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210521

R150 Certificate of patent or registration of utility model

Ref document number: 6889672

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250