JP2009064998A - Dry etching method - Google Patents

Dry etching method Download PDF

Info

Publication number
JP2009064998A
JP2009064998A JP2007232247A JP2007232247A JP2009064998A JP 2009064998 A JP2009064998 A JP 2009064998A JP 2007232247 A JP2007232247 A JP 2007232247A JP 2007232247 A JP2007232247 A JP 2007232247A JP 2009064998 A JP2009064998 A JP 2009064998A
Authority
JP
Japan
Prior art keywords
substrate
amount
etching
warpage
bias voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007232247A
Other languages
Japanese (ja)
Other versions
JP5072082B2 (en
Inventor
Yasuhiro Morikawa
泰宏 森川
Kouko Suu
紅コウ 鄒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2007232247A priority Critical patent/JP5072082B2/en
Publication of JP2009064998A publication Critical patent/JP2009064998A/en
Application granted granted Critical
Publication of JP5072082B2 publication Critical patent/JP5072082B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To carry out etching without causing a split or crack on a substrate having caused warpage. <P>SOLUTION: The amount of warpage of a substrate W is largely related to the film thickness of an etching object film, the more the film thickness increases, the more the film stress increases, and as a result, the amount of warpage of the substrate increases. When etching advances, the film thickness of the etching object film decreases, and the film stress is gradually relaxed, whereby the amount of warpage of the substrate decreases. Therefore, in this invention, a bias voltage applied to the substrate is gradually increased from the start to the end of the etching. Thereby, a split or crack is prevented from occurring on the substrate by heating by an ion assist action immediately after the start of etching at which the amount of warpage of the substrate is relatively large and cooling efficiency is low. When the etching advances and the amount of warpage of the substrate decreases, cooling efficiency on the back surface of the substrate by a cooling gas is increased, and thereby temperature rise above a predetermined value of the substrate is prevented even when the bias voltage is increased. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、エッチング対象膜が表面に形成され、中央部が凸状に反った形状の基板を適正にエッチング処理することができるドライエッチング方法に関する。   The present invention relates to a dry etching method capable of appropriately etching a substrate having an etching target film formed on the surface and having a central portion warped in a convex shape.

従来、基板の上に絶縁膜等を厚く形成すると、基板に反りが生じ易くなることが知られている。具体的に、シリコン（Ｓｉ）基板の表面にシリコン酸化膜（ＳｉＯ2）を厚く形成すると、基板の中央部が表面側に凸となる方向に反ることが避けられない（例えば特許文献１参照）。 Conventionally, it is known that when a thick insulating film or the like is formed on a substrate, the substrate is likely to warp. Specifically, when a silicon oxide film (SiO 2 ) is formed thick on the surface of a silicon (Si) substrate, it is inevitable that the central portion of the substrate warps in a direction that protrudes toward the surface side (see, for example, Patent Document 1). ).

基板のエッチングプロセスには、真空槽内にプラズマを形成し、基板にバイアス電圧を印加しながら、プラズマ中のイオンを基板に引き込みエッチングを行うドライエッチング方法が知られている。このようなイオンアシスト作用を利用したエッチング処理においては、基板の温度は上昇し、素子の熱破壊や膜質の変動を生じさせる。これを防止するために、基板を支持するステージの上面と基板の裏面の間にヘリウム（Ｈｅ）等のガスを導入して、基板やメカニカルクランプを所定温度に冷却することが行われている（特許文献２参照）。   As a substrate etching process, there is known a dry etching method in which plasma is formed in a vacuum chamber and etching is performed by drawing ions in the plasma into the substrate while applying a bias voltage to the substrate. In an etching process using such an ion assist action, the temperature of the substrate rises, causing thermal destruction of the element and fluctuations in film quality. In order to prevent this, a gas such as helium (He) is introduced between the upper surface of the stage supporting the substrate and the back surface of the substrate to cool the substrate and the mechanical clamp to a predetermined temperature ( Patent Document 2).

特開平１０−３２２３３号公報Japanese Patent Laid-Open No. 10-32233 特開２００６−６６８２４号公報JP 2006-66824 A

しかしながら、基板に反りが生じた状態で上述したドライエッチングプロセスを行うと、基板の冷却効率が悪いために、基板面内に生じた温度差を原因として割れあるいはクラックが発生するという問題がある。   However, when the above-described dry etching process is performed in a state where the substrate is warped, the cooling efficiency of the substrate is poor, so that there is a problem that cracks or cracks occur due to a temperature difference generated in the substrate surface.

特に近年、基板を薄厚化することによってデバイスの小型化、薄型化を図ることが行われている。この場合、基板の反りの問題は益々顕著となるため、基板に割れ又はクラックを生じさせることなくエッチング処理を実現することは、非常に困難である。   In particular, in recent years, devices have been made smaller and thinner by reducing the thickness of the substrate. In this case, since the problem of the warp of the substrate becomes more and more remarkable, it is very difficult to realize the etching process without causing the substrate to crack or crack.

本発明は上述の問題に鑑みてなされ、反りが生じた基板に割れ又はクラックを生じさせることなくエッチング処理を行うことができるドライエッチング方法を提供することを課題とする。   The present invention has been made in view of the above-described problems, and an object thereof is to provide a dry etching method capable of performing an etching process without causing cracks or cracks on a warped substrate.

以上の課題を解決するに当たり、本発明のドライエッチング方法は、真空槽内にプラズマを形成し、中央部が表面側に凸に反った形状を有する基板にバイアス電圧を印加しながらエッチングを行うドライエッチング方法であって、エッチング開始から終了にかけて前記バイアス電圧を段階的に大きくすることを特徴とする。   In solving the above-described problems, the dry etching method of the present invention is a dry etching method in which plasma is formed in a vacuum chamber and etching is performed while applying a bias voltage to a substrate having a central portion that is convex on the surface side. An etching method is characterized in that the bias voltage is increased stepwise from the start to the end of etching.

基板の反り量はエッチング対象膜の膜厚に大きく関係し、その膜厚が大きいほど膜応力も大きくなる結果、基板の反り量は大きくなる。一方、エッチングが進行するとエッチング対象膜の膜厚は減少し、膜応力も徐々に緩和されることから、基板の反り量は小さくなる。   The amount of warpage of the substrate is greatly related to the film thickness of the film to be etched, and the greater the film thickness, the greater the film stress. As a result, the amount of warpage of the substrate increases. On the other hand, as the etching progresses, the thickness of the film to be etched decreases and the film stress is gradually relaxed, so that the amount of warpage of the substrate is reduced.

そこで、本発明では、エッチングの開始から終了にかけて、基板に印加するバイアス電圧を段階的に大きくする。これによって、基板の反り量が比較的大きく冷却効率が低いエッチング開始直後において、イオンアシスト作用による加熱で基板に割れ又はクラックが生じることを回避することができる。そして、エッチングが進行し、基板の反り量が小さくなると、冷却用ガスによる基板裏面の冷却効率が高まるため、バイアス電圧を大きくしても基板の所定以上の温度上昇が防止される。   Therefore, in the present invention, the bias voltage applied to the substrate is increased stepwise from the start to the end of etching. As a result, it is possible to avoid occurrence of cracks or cracks in the substrate due to heating by the ion assist action immediately after the start of etching with a relatively large amount of warpage of the substrate and low cooling efficiency. When the etching progresses and the amount of warpage of the substrate decreases, the cooling efficiency of the back surface of the substrate by the cooling gas increases, so that even if the bias voltage is increased, the substrate temperature is prevented from rising beyond a predetermined level.

具体的に、本発明のドライエッチング方法は、基板の反り量の変化を測定するステップと、測定された基板の反り量の変化に基づいてバイアス電圧を調整するステップとを有し、基板の反り量が小さくなるに従って、バイアス電圧を上昇させることを特徴とする。   Specifically, the dry etching method of the present invention includes a step of measuring a change in the amount of warpage of the substrate and a step of adjusting a bias voltage based on the measured change in the amount of warpage of the substrate. The bias voltage is increased as the amount decreases.

基板の反り量の変化は、基板の裏面に導入される冷却用ガスの導入量の変化に基づいて測定することができる。すなわち、基板の反り量が大きいほど冷却用ガスの漏れ量も多い。一方、基板裏面に導入される冷却用ガスを定圧に維持しようとすると、冷却用ガスの導入量を変化させる必要がある。そこで、この冷却用ガスの導入量の変化をモニタリングすることで、間接的に基板の反り量の変化を測定することが可能となる。   The change in the warpage amount of the substrate can be measured based on the change in the introduction amount of the cooling gas introduced into the back surface of the substrate. That is, the greater the amount of warpage of the substrate, the greater the amount of cooling gas leakage. On the other hand, in order to maintain the cooling gas introduced to the back surface of the substrate at a constant pressure, it is necessary to change the introduction amount of the cooling gas. Therefore, by monitoring the change in the amount of the cooling gas introduced, it is possible to indirectly measure the change in the warp amount of the substrate.

バイアス電圧の調整は、冷却用ガスの導入量の変化に応じて多段階で行う構成が好ましい。ここでいう多段階の調整には、バイアス電圧の大きさをあらかじめ複数設定しておき、冷却用ガスの導入量の変化に応じて段階的にバイアス電圧を調整する手法は勿論のこと、冷却用ガスの導入量の変化に応じてバイアス電圧を連続的に変化させる手法も含まれる。   The bias voltage is preferably adjusted in multiple stages in accordance with changes in the amount of cooling gas introduced. In this multi-stage adjustment, a plurality of bias voltage magnitudes are set in advance, and the bias voltage is adjusted step by step in accordance with changes in the amount of cooling gas introduced. A method of continuously changing the bias voltage according to a change in the amount of gas introduced is also included.

また、エッチング対象膜は、絶縁性の膜でもよいし導電性の膜でもよい。エッチング形態は、マスクパターンを介してのパターンエッチングのほか、基板表面の全面エッチバックも含まれる。パターンエッチングの場合、本発明は、マスクパターンの開口率が５０％以上である場合に特に効果的である。   Further, the etching target film may be an insulating film or a conductive film. Etching forms include not only pattern etching through a mask pattern but also whole surface etch back of the substrate surface. In the case of pattern etching, the present invention is particularly effective when the aperture ratio of the mask pattern is 50% or more.

以上述べたように、本発明のドライエッチング方法によれば、中央部が表面側に凸に反った形状の基板に対して、割れ又はクラックを発生させずに、適正にエッチング処理を行うことができる。   As described above, according to the dry etching method of the present invention, it is possible to appropriately perform the etching process without generating cracks or cracks on the substrate having a shape in which the central portion is convexly convex on the surface side. it can.

以下、本発明の実施形態について図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図１は本発明の実施形態において用いられるドライエッチング装置１１の概略構成図である。図示するドライエッチング装置１１は、ＮＬＤ（磁気中性線放電：magnetic Neutral Loop Discharge）型のプラズマエッチング装置として構成されている。以下、その構成について説明する。   FIG. 1 is a schematic configuration diagram of a dry etching apparatus 11 used in an embodiment of the present invention. The illustrated dry etching apparatus 11 is configured as an NLD (Magnetic Neutral Loop Discharge) type plasma etching apparatus. Hereinafter, the configuration will be described.

図１において、２１は真空槽であり、内部にプラズマ形成空間２１ａを含む真空チャンバが形成されている。真空槽２１にはターボ分子ポンプ等の真空ポンプＰが接続され、真空槽２１の内部が所定の真空度に真空排気されている。   In FIG. 1, reference numeral 21 denotes a vacuum chamber, in which a vacuum chamber including a plasma forming space 21a is formed. A vacuum pump P such as a turbo molecular pump is connected to the vacuum chamber 21, and the inside of the vacuum chamber 21 is evacuated to a predetermined degree of vacuum.

プラズマ形成空間２１ａの周囲は、真空槽２１の一部を構成する筒状壁２２によって区画されている。筒状壁２２は石英等の透明絶縁材料で構成されている。筒状壁２２の外周側には、第１高周波電源ＲＦ１に接続されたプラズマ発生用の高周波コイル（アンテナ）２３と、この高周波コイル２３の外周側に配置された三つの磁気コイル２４Ａ，２４Ｂ，２４Ｃからなる磁気コイル群２４がそれぞれ配置されている。   The periphery of the plasma forming space 21 a is partitioned by a cylindrical wall 22 that constitutes a part of the vacuum chamber 21. The cylindrical wall 22 is made of a transparent insulating material such as quartz. A plasma generating high frequency coil (antenna) 23 connected to the first high frequency power supply RF1 and three magnetic coils 24A, 24B arranged on the outer peripheral side of the high frequency coil 23 are provided on the outer peripheral side of the cylindrical wall 22. A magnetic coil group 24 composed of 24C is arranged.

磁気コイル２４Ａと磁気コイル２４Ｃにはそれぞれ同一方向に電流が供給され、磁気コイル２４Ｂには他の磁気コイル２４Ａ，２４Ｃと逆方向に電流が供給される。その結果、プラズマ形成空間２１ａにおいて、磁場ゼロとなる磁気中性線２５が環状に連続して形成される。そして、高周波コイル２３により磁気中性線２５に沿って誘導電場（高周波電場）が形成されることで、放電プラズマが発生される。   Current is supplied to the magnetic coil 24A and the magnetic coil 24C in the same direction, and current is supplied to the magnetic coil 24B in the opposite direction to the other magnetic coils 24A and 24C. As a result, in the plasma formation space 21a, the magnetic neutral line 25 having a magnetic field of zero is continuously formed in an annular shape. Then, an induction electric field (high-frequency electric field) is formed along the magnetic neutral line 25 by the high-frequency coil 23, thereby generating discharge plasma.

特に、ＮＬＤ方式のプラズマ処理装置においては、磁気コイル２４Ａ〜２４Ｃに流す電流の大きさによって、磁気中性線２５の形成位置および大きさを調整することができる。すなわち、磁気コイル２４Ａ，２４Ｂ，２４Ｃに流す電流をそれぞれＩA，ＩB，ＩCとしたとき、ＩA＞ＩCの場合は磁気中性線２５の形成位置は磁気コイル２４Ｃ側へ下がり、逆に、ＩA＜ＩCの場合は磁気中性線２５の形成位置は磁気コイル２４Ａ側へ上がる。また、中間の磁気コイル２４Ｂに流す電流ＩBを増していくと、磁気中性線２５のリング径は小さくなると同時に、磁場ゼロの位置での磁場の勾配が緩やかになる。これらの特性を利用することで、プラズマ密度分布の最適化を図ることができる。 In particular, in the NLD type plasma processing apparatus, the formation position and size of the magnetic neutral wire 25 can be adjusted by the magnitude of the current flowing through the magnetic coils 24A to 24C. That is, when the currents flowing through the magnetic coils 24A, 24B, and 24C are I A , I B , and I C , respectively, when I A > I C , the formation position of the magnetic neutral wire 25 is lowered to the magnetic coil 24C side, On the other hand, when I A <I C , the formation position of the magnetic neutral line 25 goes up to the magnetic coil 24A side. Further, as the current I B flowing through the intermediate magnetic coil 24B is increased, the ring diameter of the magnetic neutral wire 25 is reduced and the gradient of the magnetic field at the zero magnetic field position becomes gentle. By utilizing these characteristics, it is possible to optimize the plasma density distribution.

プラズマ形成空間２１ａの上部には、天板２８が設置されている。天板２８は、ステージ２６の対向電極として構成されており、コンデンサ２９を介して第３高周波電源ＲＦ３に接続されている。また、天板２８の近傍には、真空槽２１の内部にプロセスガス（エッチングガス）を導入するためのガス導入部材３０が設置されている。   A top plate 28 is installed above the plasma forming space 21a. The top plate 28 is configured as a counter electrode of the stage 26 and is connected to the third high-frequency power source RF3 via a capacitor 29. Further, a gas introduction member 30 for introducing a process gas (etching gas) into the vacuum chamber 21 is installed in the vicinity of the top plate 28.

一方、真空チャンバの内部には、被処理基板Ｗを支持するステージ２６が設置されている。本実施形態では、被処理基板Ｗとしてシリコン基板が用いられている。ステージ２６は導電体で構成されており、コンデンサ２７を介して第２高周波電源ＲＦ２に接続されている。第２高周波電源ＲＦ２は、電圧を多段階に調整できる可変電源で構成されている。また、ステージ２６の上部には、基板Ｗの周縁をステージ２６の上面に押圧するメカニカルクランプ３６が設置されている。なお、ステージ２６には、基板Ｗを所定温度に加熱するためのヒータ等の加熱源が内蔵されていてもよい。   On the other hand, a stage 26 that supports the substrate W to be processed is installed inside the vacuum chamber. In the present embodiment, a silicon substrate is used as the substrate W to be processed. The stage 26 is made of a conductor, and is connected to the second high frequency power supply RF2 via the capacitor 27. The second high-frequency power source RF2 is composed of a variable power source that can adjust the voltage in multiple stages. In addition, a mechanical clamp 36 that presses the peripheral edge of the substrate W against the upper surface of the stage 26 is installed on the stage 26. The stage 26 may incorporate a heating source such as a heater for heating the substrate W to a predetermined temperature.

ステージ２６の内部には、冷却用ガスを導入するための冷却用ガス導入ライン３５が設けられている。冷却用ガス導入ライン３５は、ステージ２６の上面と基板Ｗの裏面との間にヘリウム（Ｈｅ）等の冷却ガスを導入するためのものであり、図２に示すように、ヘリウムガス源（図示略）と、マスフローコントローラ３７と、圧力モニター３８を備えている。   A cooling gas introduction line 35 for introducing a cooling gas is provided inside the stage 26. The cooling gas introduction line 35 is for introducing a cooling gas such as helium (He) between the upper surface of the stage 26 and the rear surface of the substrate W. As shown in FIG. A mass flow controller 37 and a pressure monitor 38.

圧力モニター３８は、ステージ２６上の基板Ｗの裏面に導入される冷却ガスのガス圧を監視し、マスフローコントローラ３７は、圧力モニター３８の出力に基づいて基板Ｗの裏面に導入される冷却ガスの流量を制御する。マスフローコントローラ３７の制御は、圧力モニター３８が直接行ってもよいし、圧力モニター３８の出力を受けるコントローラ（図示略）によって行うようにしてもよい。   The pressure monitor 38 monitors the gas pressure of the cooling gas introduced into the back surface of the substrate W on the stage 26, and the mass flow controller 37 detects the cooling gas introduced into the back surface of the substrate W based on the output of the pressure monitor 38. Control the flow rate. The mass flow controller 37 may be controlled directly by the pressure monitor 38 or by a controller (not shown) that receives the output of the pressure monitor 38.

基板Ｗは、図３Ａに示すように、シリコン基板の表面に絶縁膜４２が形成されてなり、この絶縁膜４２の表面には所定形状のレジストマスク４３が形成されている。レジストマスク４３の開口率（基板面積に対するレジストマスクの開口部の面積の割合）は、５０％以上である。絶縁膜４２は、シリコン酸化膜（ＳｉＯ2）である。絶縁膜４２の厚さは特に限定されず、例えば４μｍ以上である。エッチング前の状態においては、基板Ｗは、中央部が表面（被エッチング面）側に凸に反った形状を有している。例えば、シリコン基板の厚みが１ｍｍでＳｉＯ2の厚みが４０μｍの時、基板の反りは約６００μｍになり、基板の厚みが１ｍｍでＳｉＯ2の厚みが８０μｍの時、基板の反りは約８００μｍになる。反り量は、基板の厚みが薄くなればなるほど大きくなる。 As shown in FIG. 3A, the substrate W has an insulating film 42 formed on the surface of a silicon substrate, and a resist mask 43 having a predetermined shape is formed on the surface of the insulating film 42. The aperture ratio of the resist mask 43 (ratio of the area of the resist mask opening to the substrate area) is 50% or more. The insulating film 42 is a silicon oxide film (SiO 2 ). The thickness of the insulating film 42 is not particularly limited and is, for example, 4 μm or more. In a state before etching, the substrate W has a shape in which the central portion is warped convexly toward the surface (surface to be etched). For example, when the thickness of the silicon substrate is 1 mm and the thickness of SiO 2 is 40 μm, the warpage of the substrate is about 600 μm, and when the thickness of the substrate is 1 mm and the thickness of SiO 2 is 80 μm, the warpage of the substrate is about 800 μm. . The amount of warpage increases as the thickness of the substrate decreases.

次に、以上のように構成される本実施形態のドライエッチング装置１１の作用と併せて本発明に係るドライエッチング方法について説明する。   Next, the dry etching method according to the present invention will be described together with the operation of the dry etching apparatus 11 of the present embodiment configured as described above.

図１を参照して、プラズマ形成空間２１ａは所定の真空度に真空排気されている。ステージ２６の上面には図３Ａに示した基板Ｗが載置され、基板Ｗの周縁部はメカニカルクランプ３６によってステージ２６上に押圧支持されている。上述したように、基板Ｗはプラズマ形成空間２１ａに対向する表面側の中央部が凸に反った形状を有するため、基板Ｗはステージ２６に対して図４Ａに示すような形態で支持される。   Referring to FIG. 1, the plasma forming space 21a is evacuated to a predetermined degree of vacuum. The substrate W shown in FIG. 3A is placed on the upper surface of the stage 26, and the peripheral portion of the substrate W is pressed and supported on the stage 26 by a mechanical clamp 36. As described above, since the substrate W has a shape in which the central portion on the surface side facing the plasma forming space 21a is warped convexly, the substrate W is supported on the stage 26 in the form shown in FIG. 4A.

高周波コイル２３には、第１高周波電源ＲＦ１から所定の高周波電力が印加される。また、磁気コイル群２４には所定の大きさの電流が供給される。これにより、プラズマ形成空間２１ａに導入されたエッチングガスのプラズマが形成される。ステージ２６の上面と基板Ｗの裏面の間には、冷却用ガス導入系３５によって冷却ガスが供給されている。図４Ａに示したように、基板Ｗの表面中央部は凸状に反りが生じているため、ステージ２６の上面との間に比較的大きな間隙４５が形成されている。   A predetermined high frequency power is applied to the high frequency coil 23 from the first high frequency power supply RF1. The magnetic coil group 24 is supplied with a current having a predetermined magnitude. Thereby, plasma of the etching gas introduced into the plasma formation space 21a is formed. A cooling gas is supplied between the upper surface of the stage 26 and the rear surface of the substrate W by a cooling gas introduction system 35. As shown in FIG. 4A, since the central portion of the surface of the substrate W is warped in a convex shape, a relatively large gap 45 is formed between the upper surface of the stage 26.

エッチング時、ステージ２６には、第２高周波電源ＲＦ２から所定の高周波電力が印加されることで、基板Ｗにバイアス電圧が印加される。このバイアス電圧の印加により、プラズマ中のイオンが基板Ｗの表面に引き込まれる。そして、レジストマスク４３の開口部から露出する絶縁膜４２がイオンによるスパッタ作用を受けてエッチングされる。高周波電源ＲＦ３は、エッチング領域の正イオンによるチャージアップを抑制し、基板Ｗの適正なエッチング加工を実現する。   At the time of etching, a bias voltage is applied to the substrate W by applying a predetermined high frequency power from the second high frequency power supply RF2 to the stage 26. By applying this bias voltage, ions in the plasma are attracted to the surface of the substrate W. Then, the insulating film 42 exposed from the opening of the resist mask 43 is etched by being sputtered by ions. The high frequency power supply RF3 suppresses charge-up due to positive ions in the etching region, and realizes an appropriate etching process for the substrate W.

このとき、基板Ｗは、その裏面に導入される冷却ガスによって冷却が試みられるが、基板Ｗの反りの影響で、基板Ｗの裏面とステージ２６の上面との間に形成される間隙４５が大きく、冷却効率が悪い。このため、基板面内に冷却ムラを生じさせて、基板Ｗに割れ又はクラックを発生させるおそれがある。また、基板Ｗの反りが大きいため、基板Ｗとステージ２６の間から真空槽２１の内部へ漏出する冷却ガスの量も多くなる。   At this time, the substrate W is tried to be cooled by the cooling gas introduced to the back surface thereof, but due to the warp of the substrate W, the gap 45 formed between the back surface of the substrate W and the top surface of the stage 26 is large. Cooling efficiency is bad. For this reason, there is a possibility of causing uneven cooling in the substrate surface and causing cracks or cracks in the substrate W. Further, since the warpage of the substrate W is large, the amount of cooling gas leaked from between the substrate W and the stage 26 into the vacuum chamber 21 also increases.

そこで本実施形態では、エッチングの開始から終了にかけて、基板Ｗに印加するバイアス電圧を段階的に大きくする。これにより、基板の反り量が比較的大きく冷却効率が低いエッチング開始直後において、イオンアシスト作用による加熱で基板に割れ又はクラックが生じることを回避することができる。   Therefore, in this embodiment, the bias voltage applied to the substrate W is increased stepwise from the start to the end of etching. As a result, it is possible to avoid occurrence of cracks or cracks in the substrate due to heating by the ion assist action immediately after the start of etching with a relatively large warpage of the substrate and low cooling efficiency.

そして、エッチングが進行し、絶縁膜４２の膜厚が小さくなると、絶縁膜４２の膜応力が低下するため、図３Ｂおよび図３Ｃに示すように基板Ｗの反り量が小さくなる。その結果、図４Ｂおよび図４Ｃに示すように基板Ｗの裏面の間隙４５の大きさが小さくなり、冷却ガスによる基板Ｗの裏面の冷却効率が高まるため、バイアス電圧を大きくしても基板Ｗの所定以上の温度上昇が防止される。   As the etching progresses and the film thickness of the insulating film 42 decreases, the film stress of the insulating film 42 decreases, so that the amount of warpage of the substrate W decreases as shown in FIGS. 3B and 3C. As a result, as shown in FIGS. 4B and 4C, the size of the gap 45 on the back surface of the substrate W is reduced, and the cooling efficiency of the back surface of the substrate W by the cooling gas is increased. Temperature rise beyond a predetermined level is prevented.

また、バイアス電圧の上昇によりイオンの引き込み力が高まるため、エッチングレートの向上を図ることができるとともに、生産性を高めることができる。更に、エッチングレートの面内均一性が高められるため、エッチング加工精度の向上を図ることが可能となる。   Further, since the ion pulling force is increased by the increase of the bias voltage, the etching rate can be improved and the productivity can be increased. Furthermore, since the in-plane uniformity of the etching rate is improved, it is possible to improve the etching processing accuracy.

図５は、エッチング前後における基板の反り量の変化を示す一実験結果である。直径６インチ（１５ｃｍ）、厚さ１ｍｍのシリコンウエハの上に、厚さ４０μｍのシリコン酸化膜（ＳｉＯ2）を形成した基板を準備した。エッチング前の基板中央部の反り量は約０．６ｍｍであった。パターン密度が一様で開口率が７０％であるレジストマスクを上記基板の表面に形成してプラズマエッチング処理を行った結果、基板中央部の反り量は減少し、約０．２ｍｍとなった。なお、図５は、基板の面内において直交する２つの軸方向（Ｘ，Ｙ）に関し、その各々の方向について測定したプロット値を表している。 FIG. 5 is an experimental result showing a change in the amount of warpage of the substrate before and after etching. A substrate in which a silicon oxide film (SiO 2 ) having a thickness of 40 μm was formed on a silicon wafer having a diameter of 6 inches (15 cm) and a thickness of 1 mm was prepared. The amount of warpage at the center of the substrate before etching was about 0.6 mm. A resist mask having a uniform pattern density and an aperture ratio of 70% was formed on the surface of the substrate and subjected to plasma etching. As a result, the amount of warpage at the center of the substrate was reduced to about 0.2 mm. FIG. 5 shows plot values measured in each of the two axial directions (X, Y) perpendicular to each other in the plane of the substrate.

基板Ｗとステージ２６の間から漏出する冷却ガスの量は、基板Ｗの裏面とステージ２６の上面との間隙４５の大きさが小さくなるに従って減少する。このため、基板Ｗの反り量の変化は、基板Ｗの裏面に導入される冷却ガスの導入量の変化に基づいて測定することができる。本実施形態では、冷却用ガス導入ライン３５において、圧力モニター３８によって検出される冷却ガスの導入圧の変化量に基づいて、基板Ｗの反り量の変化を測定する。そして、その測定された基板Ｗの反り量の変化に基づいて、基板Ｗに印加するバイアス電圧（ＲＦ２）の大きさを調整する。   The amount of cooling gas leaking from between the substrate W and the stage 26 decreases as the size of the gap 45 between the back surface of the substrate W and the upper surface of the stage 26 decreases. For this reason, the change in the warpage amount of the substrate W can be measured based on the change in the introduction amount of the cooling gas introduced into the back surface of the substrate W. In the present embodiment, in the cooling gas introduction line 35, the change in the warpage amount of the substrate W is measured based on the change amount of the cooling gas introduction pressure detected by the pressure monitor 38. Then, the magnitude of the bias voltage (RF2) applied to the substrate W is adjusted based on the measured change in the warpage amount of the substrate W.

本実施形態において、基板Ｗに印加するバイアス電圧の大きさは、あらかじめ複数設定されており、冷却ガスの導入量の変化に応じて段階的にバイアス電圧を調整する手法が採用されている。具体的に、図４Ａに示すように、基板Ｗの反りが比較的大きいエッチング開始時においては、バイアス電圧は比較的低いＶｓ１の値に設定される。また、エッチングが進行し、基板Ｗの反り量が比較的小さくなったことが冷却ガスの漏れ量の変化から判断された場合は、バイアス電圧をＶｓ１より大きいＶｓ２に調整する。そして、基板Ｗの反り量がほとんどなくなり、ほぼ平坦であることが判断された場合は、バイアス電圧を更に大きなＶｓ３に切り換える。なお、Ｖｓ１〜Ｖｓ３の値の大きさは任意に設定可能である。また、バイアス電圧Ｖｓ２とＶｓ３は同一の設定値であってもよい。   In the present embodiment, a plurality of bias voltages to be applied to the substrate W are set in advance, and a method of adjusting the bias voltage stepwise according to a change in the introduction amount of the cooling gas is employed. Specifically, as shown in FIG. 4A, the bias voltage is set to a relatively low value of Vs1 at the start of etching when the warpage of the substrate W is relatively large. If it is determined from the change in the leakage amount of the cooling gas that etching has progressed and the warpage amount of the substrate W has become relatively small, the bias voltage is adjusted to Vs2 that is higher than Vs1. When it is determined that the amount of warpage of the substrate W is almost eliminated and the substrate W is substantially flat, the bias voltage is switched to a larger Vs3. In addition, the magnitude | size of the value of Vs1-Vs3 can be set arbitrarily. The bias voltages Vs2 and Vs3 may be the same set value.

以上のように、本実施形態によれば、エッチングの開始から終了にかけて、基板に印加するバイアス電圧を段階的に大きくするようにしているので、基板に割れ又はクラックを生じさせることなく、適正に基板Ｗのエッチング処理を行うことができる。すなわち、反りが生じた基板Ｗを適正にエッチング処理することが可能である。   As described above, according to the present embodiment, since the bias voltage applied to the substrate is increased stepwise from the start to the end of etching, the substrate can be appropriately processed without causing cracks or cracks in the substrate. The etching process of the substrate W can be performed. That is, it is possible to appropriately etch the substrate W in which the warp has occurred.

以上、本発明の実施形態について説明したが、勿論、本発明はこれに限定されることはなく、本発明の技術的思想に基づいて種々の変形が可能である。   As mentioned above, although embodiment of this invention was described, of course, this invention is not limited to this, A various deformation | transformation is possible based on the technical idea of this invention.

例えば以上の実施形態では、基板Ｗに印加するバイアス電圧の調整を２段階あるいは３段階で行ったが、これに限らず、バイアス電圧の調整段数を更に増加させてもよい。   For example, in the above embodiment, the adjustment of the bias voltage applied to the substrate W is performed in two or three stages. However, the present invention is not limited to this, and the number of adjustment stages of the bias voltage may be further increased.

また、以上の実施形態では、基板Ｗの反り量（又はその変化）を基板裏面冷却用ガスの漏れ量から間接的に測定するようにしたが、勿論これに限られず、例えばレーザ変位計等の非接触式センサを用いて基板の反り具合を監視しながらバイアス電圧の調整を行うようにしてもよい。あるいは、エッチング開始からの処理時間を基準としてバイアス電圧の調整を行うことも可能である。   In the above embodiment, the warpage amount (or change thereof) of the substrate W is indirectly measured from the leakage amount of the gas for cooling the back surface of the substrate. However, the present invention is not limited to this. The bias voltage may be adjusted while monitoring the degree of warping of the substrate using a non-contact sensor. Alternatively, the bias voltage can be adjusted based on the processing time from the start of etching.

また、以上の実施形態では、エッチング対象膜が絶縁膜である例について説明したが、導電膜や半導体膜であってもよい。また、形成されるエッチング対象膜の膜厚や基板の厚さは、特に限定されない。更に、エッチング装置は上述したＮＬＤ型に限られず、誘導結合プラズマ（ＩＣＰ）、容量結合プラズマ（ＣＣＰ）型のエッチング装置を用いて行う場合にも、本発明は適用可能である。   Moreover, although the above embodiment demonstrated the example whose etching object film | membrane is an insulating film, a electrically conductive film and a semiconductor film may be sufficient. Further, the thickness of the etching target film to be formed and the thickness of the substrate are not particularly limited. Furthermore, the etching apparatus is not limited to the above-described NLD type, and the present invention can be applied to the case where the etching apparatus is an inductively coupled plasma (ICP) or capacitively coupled plasma (CCP) type etching apparatus.

本発明の実施形態において用いられるドライエッチング装置の概略構成図である。It is a schematic block diagram of the dry etching apparatus used in embodiment of this invention. 図１のドライエッチング装置における要部の概略構成図である。It is a schematic block diagram of the principal part in the dry etching apparatus of FIG. エッチングの進行状態と基板の反りとの関係を説明する模式図である。It is a schematic diagram explaining the relationship between the progress state of an etching, and the curvature of a board | substrate. ステージ上に支持される基板の反り量の変化の様子を示す模式図である。It is a schematic diagram which shows the mode of the change of the curvature amount of the board | substrate supported on a stage. エッチング前後における基板の反り量の変化を示す一実験結果である。It is one experimental result which shows the change of the curvature amount of the board | substrate before and behind an etching.

符号の説明Explanation of symbols

１１ ドライエッチング装置
２１ 真空槽
２３ 高周波コイル
２４ 磁気コイル群
２５ 磁気中性線
２６ ステージ
３５ 冷却用ガス導入系
３６ メカニカルクランプ
３７ マスフローコントローラ
３８ 圧力モニター
４１ シリコン基板
４２ 絶縁膜
４３ レジストパターン
Ｗ 基板 DESCRIPTION OF SYMBOLS 11 Dry etching apparatus 21 Vacuum chamber 23 High frequency coil 24 Magnetic coil group 25 Magnetic neutral wire 26 Stage 35 Cooling gas introduction system 36 Mechanical clamp 37 Mass flow controller 38 Pressure monitor 41 Silicon substrate 42 Insulating film 43 Resist pattern W Substrate

Claims (6)

真空槽内にプラズマを形成し、中央部が表面側に凸に反った形状を有する基板にバイアス電圧を印加しながらエッチングを行うドライエッチング方法であって、
エッチング開始から終了にかけて前記バイアス電圧を段階的に大きくする
ことを特徴とするドライエッチング方法。 A dry etching method in which plasma is formed in a vacuum chamber, and etching is performed while applying a bias voltage to a substrate having a shape in which a central portion is convexly convex on the surface side,
A dry etching method characterized by increasing the bias voltage stepwise from the start to the end of etching. 前記基板の反り量の変化を測定するステップと、測定された前記基板の反り量の変化に基づいて前記バイアス電圧を調整するステップとを有し、
前記基板の反り量が小さくなるに従って、前記バイアス電圧を上昇させる
ことを特徴とする請求項１に記載のドライエッチング方法。 Measuring a change in the amount of warpage of the substrate, and adjusting the bias voltage based on the measured change in the amount of warpage of the substrate,
The dry etching method according to claim 1, wherein the bias voltage is increased as the amount of warpage of the substrate decreases. 前記基板の反り量の変化を、前記基板の裏面と前記基板を支持するステージの上面との間に導入される冷却用ガスの導入量の変化に基づいて測定する
ことを特徴とする請求項２に記載のドライエッチング方法。 The change in the amount of warpage of the substrate is measured based on a change in the amount of cooling gas introduced between the back surface of the substrate and the upper surface of a stage that supports the substrate. A dry etching method according to 1. 前記バイアス電圧の調整を多段階で行う
ことを特徴とする請求項２に記載のドライエッチング方法。 The dry etching method according to claim 2, wherein the bias voltage is adjusted in multiple stages. 前記エッチング対象膜は、マスクパターンが表面に形成された絶縁膜である
ことを特徴とする請求項１に記載のドライエッチング方法。 The dry etching method according to claim 1, wherein the etching target film is an insulating film having a mask pattern formed on a surface thereof. 前記マスクパターンは５０％以上の開口率を有する
ことを特徴とする請求項５に記載のドライエッチング方法。 The dry etching method according to claim 5, wherein the mask pattern has an aperture ratio of 50% or more.
JP2007232247A 2007-09-07 2007-09-07 Dry etching method Active JP5072082B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007232247A JP5072082B2 (en) 2007-09-07 2007-09-07 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007232247A JP5072082B2 (en) 2007-09-07 2007-09-07 Dry etching method

Publications (2)

Publication Number Publication Date
JP2009064998A true JP2009064998A (en) 2009-03-26
JP5072082B2 JP5072082B2 (en) 2012-11-14

Family

ID=40559311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007232247A Active JP5072082B2 (en) 2007-09-07 2007-09-07 Dry etching method

Country Status (1)

Country Link
JP (1) JP5072082B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011085094A (en) * 2009-10-16 2011-04-28 Ulvac Japan Ltd Turbo molecular pump and substrate treatment device
WO2011052296A1 (en) * 2009-10-27 2011-05-05 住友精密工業株式会社 Plasma etching method
JP2012248695A (en) * 2011-05-27 2012-12-13 Tokyo Electron Ltd Substrate warpage removal device, substrate warpage removal method, and storage medium
JP2018085498A (en) * 2016-09-06 2018-05-31 エスピーティーエス テクノロジーズ リミティド Method and system of monitoring and controlling deformation of wafer substrate
CN110189993A (en) * 2018-02-23 2019-08-30 东莞新科技术研究开发有限公司 The method of semiconductor surface elimination internal stress

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203512A (en) * 2004-01-14 2005-07-28 Hitachi High-Technologies Corp Plasma treatment method and apparatus thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203512A (en) * 2004-01-14 2005-07-28 Hitachi High-Technologies Corp Plasma treatment method and apparatus thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011085094A (en) * 2009-10-16 2011-04-28 Ulvac Japan Ltd Turbo molecular pump and substrate treatment device
WO2011052296A1 (en) * 2009-10-27 2011-05-05 住友精密工業株式会社 Plasma etching method
US8673781B2 (en) 2009-10-27 2014-03-18 Sumitomo Precision Products Co., Ltd. Plasma etching method
JP2012248695A (en) * 2011-05-27 2012-12-13 Tokyo Electron Ltd Substrate warpage removal device, substrate warpage removal method, and storage medium
JP2018085498A (en) * 2016-09-06 2018-05-31 エスピーティーエス テクノロジーズ リミティド Method and system of monitoring and controlling deformation of wafer substrate
CN110189993A (en) * 2018-02-23 2019-08-30 东莞新科技术研究开发有限公司 The method of semiconductor surface elimination internal stress

Also Published As

Publication number Publication date
JP5072082B2 (en) 2012-11-14

Similar Documents

Publication Publication Date Title
US10090160B2 (en) Dry etching apparatus and method
KR101654868B1 (en) Plasma processing apparatus, plasma processing method and storage medium storing program
JP4884047B2 (en) Plasma processing method
JP5219479B2 (en) Uniformity control method and system in ballistic electron beam enhanced plasma processing system
KR100924845B1 (en) Loading table for plasma processing apparatus and plasma processing apparatus
JP2010186841A (en) Method of processing plasma
JP5970268B2 (en) Plasma processing apparatus and processing method
JP5072082B2 (en) Dry etching method
JP2007067037A (en) Vacuum processing device
KR101756853B1 (en) Substrate processing method and substrate processing apparatus
KR20100020927A (en) Focus ring, plasma processing appratus and palasma processing method
JP4935149B2 (en) Electrode plate for plasma processing and plasma processing apparatus
JP2010010214A (en) Method for manufacturing semiconductor device, semiconductor manufacturing apparatus and storage medium
US9793136B2 (en) Plasma etching method
TW202004899A (en) Etching apparatus and etching method
JP5449994B2 (en) Plasma processing equipment
JP2017212051A (en) Plasma processing method
US10062576B2 (en) Method for plasma etching a workpiece
JP2006128729A (en) Etching device
JP2011054910A (en) Plasma processing device
JP2018085498A (en) Method and system of monitoring and controlling deformation of wafer substrate
TW202114029A (en) Edge ring, substrate support, substrate processing apparatus and method
JP5479061B2 (en) Plasma processing equipment
JP2007103622A (en) Plasma processing method and apparatus
JP5207365B2 (en) Method for etching a ferroelectric substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R150 Certificate of patent or registration of utility model

Ref document number: 5072082

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250