JP2009054262A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2009054262A JP2009054262A JP2007222602A JP2007222602A JP2009054262A JP 2009054262 A JP2009054262 A JP 2009054262A JP 2007222602 A JP2007222602 A JP 2007222602A JP 2007222602 A JP2007222602 A JP 2007222602A JP 2009054262 A JP2009054262 A JP 2009054262A
- Authority
- JP
- Japan
- Prior art keywords
- input
- address
- circuits
- circuit
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dram (AREA)
Abstract
【課題】本発明は、A/DQ De−Mux動作とA/DQ Mux動作とが可能な擬似SRAMにおいて、入力回路のレイアウトを最適化できるようにする。
【解決手段】たとえば、複数のアドレスピン用の入力回路(A0’〜A23’)15を、その他の制御回路が配置されているチップ11の他端側(下側)に、それぞれ、複数のDQピン用の入力回路(DQ0’〜DQ23’)16に隣接させて配置する。また、複数のアドレスピン用の入力回路15と、チップ11の一端側(上側)に配置された複数のアドレスパッド13との間を、メタル配線LA0〜LA23を介して相互に接続してなる構成とされている。
【選択図】 図1
【解決手段】たとえば、複数のアドレスピン用の入力回路(A0’〜A23’)15を、その他の制御回路が配置されているチップ11の他端側(下側)に、それぞれ、複数のDQピン用の入力回路(DQ0’〜DQ23’)16に隣接させて配置する。また、複数のアドレスピン用の入力回路15と、チップ11の一端側(上側)に配置された複数のアドレスパッド13との間を、メタル配線LA0〜LA23を介して相互に接続してなる構成とされている。
【選択図】 図1
Description
本発明は半導体記憶装置に関するもので、たとえば、データ入力パッドからのアドレス情報の入力が可能な、擬似SRAM(Pseudo Static Random Access Memory)のレイアウトに関する。
近年、同期動作・非同期動作を補償する半導体記憶装置として、擬似SRAMが提案されている(たとえば、特許文献1参照)。
擬似SRAMの場合、マルチ・チップ・パッケージ(MCP)に封入される際のシステム設計の簡略化から、A/DQ De−Mux機能およびA/DQ Mux機能を一つのチップに搭載することが考えられている。A/DQ De−Mux機能とは、任意のメモリセルを選択するためのアドレスピンには所望のアドレス情報のみを入力し、メモリセルに記憶させるための任意の書き込み情報(データ)を入力する入力ピン(以下、DQピンという)には所望のデータを入力する、通常の動作仕様である。これに対し、A/DQ Mux機能とは、アドレス情報をアドレスピンからではなく、DQピンからの入力を可能にする動作仕様である。
このような二つの機能を一つのチップに搭載する場合、回路設計の簡略化から、アドレスピン用の入力回路と同様な入力回路を、A/DQ Mux動作用にDQピンにも用意する。そして、各々の入力回路の出力信号を、A/DQ De−Mux動作とA/DQ Mux動作とを切り替えるための切り替え信号(ADQMUX)によって選択する構成が一般的である。
しかしながら、上記の構成とした場合、アドレスピン用の入力回路の出力ドライバを、DQピン用の入力回路の出力ドライバよりも大きくしなければならず、これがチップサイズに影響したり、消費電流を大きくしたりするという問題があった。
すなわち、アドレスピン用の入力回路は、たとえばチップの一端側の、アドレスピンにつながるアドレスパッドの近傍に配置される。一方、DQピン用の入力回路は、たとえばチップの他端側の、DQピンにつながるDQパッドの近傍に配置される。通常、DQパッドが配置されるチップの他端側には、チップの制御性から、その他の制御回路(周辺回路)が配置されている。このため、アドレスピン用の入力回路の出力信号は、一旦、チップの他端側へ配線により転送された後に、DQピン用の入力回路の出力信号とともに、A/DQ制御回路に入力される。アドレスピン用の入力回路の出力信号またはDQピン用の入力回路の出力信号は、切り替え信号ADQMUXによってA/DQ制御回路のモードが制御されることにより、いずれか一方が選択されて次段の回路に送られる。
このように、A/DQ De−Mux動作およびA/DQ Mux動作が可能な擬似SRAMの場合、アドレスピン用の入力回路はチップの一端側に、DQピン用の入力回路はチップの他端側に、それぞれ個別に分散して配置される。その他の制御回路は、個別には配置せず、共有化されてチップの他端側に集中的に配置されてなる構成となっている。このため、アドレスピン用の入力回路が、その他の制御回路から離れた位置に配置されることにより、従来は、アドレスピン用の入力回路の出力信号を遠くまで転送させる必要があった。出力信号を転送させるための配線は配線抵抗の小さなメタル配線によって形成されるが、配線長が長くなるため、配線容量も大きくなる。したがって、アドレスピン用の入力回路の出力ドライバとしては、DQピン用の入力回路の出力ドライバよりも大きなサイズが必要となる。それゆえ、チップサイズへの影響および消費電流の増大が懸念されている。
特開平10−242433号公報
本発明は、上記の問題点を解決すべくなされたもので、大きなサイズの出力ドライバが不要となり、回路設計を簡略化できるとともに、チップサイズの縮小化および消費電流の低下が可能な半導体記憶装置を提供することを目的としている。
本願発明の一態様によれば、チップ上に配置された、データを記憶するための複数のメモリセルを有するメモリセル部と、前記チップの一方の辺に沿って配置され、任意のメモリセルを選択するためのアドレス情報が入力される複数の第1の入力パッドと、前記チップの、前記一方の辺に対向する他方の辺に沿って配置された、前記アドレス情報または前記複数のメモリセルに書き込むためのデータが入力される複数の第2の入力パッドと、前記複数の第2の入力パッドの近傍に配置され、前記複数の第2の入力パッドより入力される前記データまたは前記アドレス情報を取り込むための複数の第1の入力回路と、前記複数の第1の入力回路に近接して配置され、前記複数の第1の入力パッドより入力される前記アドレス情報を取り込むための複数の第2の入力回路と、前記複数の第1の入力回路および前記複数の第2の入力回路の近傍に設けられ、動作モードに応じて、前記複数の第1の入力回路により取り込まれた前記アドレス情報、または、前記複数の第2の入力回路により取り込まれた前記アドレス情報のいずれかを選択する選択回路とを具備したことを特徴とする半導体記憶装置が提供される。
上記の構成により、大きなサイズの出力ドライバが不要となり、回路設計を簡略化できるとともに、チップサイズの縮小化および消費電流の低下が可能な半導体記憶装置を提供できる。
以下、本発明の実施の形態について図面を参照して説明する。ただし、図面は模式的なものであり、各図面の寸法および比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても、互いの寸法の関係および/または比率が異なる部分が含まれていることは勿論である。特に、以下に示すいくつかの実施の形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が特定されるものではない。この発明の技術思想は、その要旨を逸脱しない範囲において、種々の変更を加えることができる。
[第1の実施形態]
図1は、本発明の第1の実施形態にしたがった、半導体記憶装置の構成例を示すものである。ここでは、MCPに搭載される、A/DQ De−Mux機能およびA/DQ Mux機能を備えてなる擬似SRAMを例に説明する。
図1は、本発明の第1の実施形態にしたがった、半導体記憶装置の構成例を示すものである。ここでは、MCPに搭載される、A/DQ De−Mux機能およびA/DQ Mux機能を備えてなる擬似SRAMを例に説明する。
本実施形態の場合、たとえば図1に示すように、チップ11のほぼ中央部に、複数(この例の場合、4つ)のメモリセルアレイ(MCA)12a〜12dが設けられている。MCA12a〜12dは、ロウ(行)方向およびカラム(列)方向に、それぞれ、マトリクス状に配置された複数のメモリセル(図示していない)を有している。すなわち、複数のビット線(BL,/BL)と、それに交差するように設けられた複数のワード線(WL)とを有し、これらビット線とワード線との各交点にメモリセルが配置されている。擬似SRAMの場合、メモリセルのそれぞれは、リフレッシュ動作が必要な、たとえばDRAMと同様の1T−1C(1トランジスタ−1キャパシタ)型構造を有し、それぞれ1ビットのデータ(DQ)を記憶するようになっている。
MCA12a〜12dを除く、上記チップ11の一端側(チップ上側)には、一方の辺に沿って、第1の入力パッドである複数(この例の場合、24個)のアドレスパッド13が一列に配置されている。複数のアドレスパッド13は、たとえばMCPのアドレスピンA0〜A23に対応するようにして配置されている。
上記チップ11の他端側(チップ下側)には、他方の辺に沿って、第2の入力パッドである複数(この例の場合、32個)のデータ入力(DQ)パッド14が一列に配置されている。複数のDQパッド14は、たとえばMCPのDQピンDQ0〜DQ31に対応するようにして配置されている(ただし、DQピンDQ24〜DQ31はダミー)。
通常、上記チップ11の他端側には、チップの制御性から、その他の制御回路(図示していない)が集中的に配置されている。
また、上記チップ11の他端側には、A/DQ Mux動作を実現するために、第2の入力回路である複数のアドレスピン用の入力回路(A0’〜A23’)15と、第1の入力回路である複数のDQピン用の入力回路(DQ0’〜DQ23’)16と、少なくとも1つのA/DQ制御回路(選択回路)17とが配置されている。すなわち、複数のDQピン用の入力回路16は、複数のDQパッド14の近傍にそれぞれ配置されて、相互がメタル配線LDQ0〜LDQ23(便宜上、LDQ0,16,23のみ図示)を介して接続されている。一方、複数のアドレスピン用の入力回路15は、それぞれ、複数のDQピン用の入力回路16に隣接して配置されている。複数のアドレスピン用の入力回路15と複数のアドレスパッド13との間は、メタル配線LA0〜LA23(便宜上、LA0,16,23のみ図示)を介して相互に接続されている。このため、各アドレスパッド13の入力信号(アドレス情報Address)はそのままチップ11内を縦方向に転送されて、複数のアドレスピン用の入力回路15に供給されることになる。
なお、メタル配線LDQ0〜LDQ23,LA0〜LA23は、チップ11の縦方向に配設された上層配線(図中に実線で示す、たとえば3Al)と横方向に配設された下層配線(図中に破線で示す、たとえば2Al)とからなる、層の異なるメタル配線を用いて形成されている。これにより、アドレス情報Addressは、上層のメタル配線LA0〜LA23によってMCA12a〜12d上を転送される。
アドレスパッド13の入力信号である、アドレス情報Addressはチップ外部信号である。それゆえ、大型の出力ドライバを用いずとも、遠方への転送が可能である。よって、従来のアドレスピン用の入力回路に用意されていた大型の出力ドライバが不要となる。つまり、アドレスピン用の入力回路15を、DQピン用の入力回路16と同じ構成とすることが可能となる。その結果、大型の出力ドライバが不要になる分、チップサイズの小型化とともに、消費電流の削減を実現できる。
しかも、アドレスピン用の入力回路15およびDQピン用の入力回路16を同じ構成とすることにより、配置するアドレスピン用の入力回路15およびDQピン用の入力回路16の向き(P向き/Q向き)を揃えることが容易に可能となる。この場合、製造時のリソグラフィ工程などによる特性のバラツキを簡単に改善できるようになる。
複数のアドレスピン用の入力回路15および複数のDQピン用の入力回路16には、それぞれ、動作切り替え制御回路(図示していない)からの、A/DQ De−Mux動作とA/DQ Mux動作とを切り替えるための切り替え信号ADQMUXが供給されるようになっている。
ここで、A/DQ De−Mux動作とは、任意のメモリセルを選択するためにアドレスピンA0〜A23に所望のアドレス情報Addressを入力し、DQピンDQ0〜DQ31に所望のデータDQを入力する、通常の動作である。A/DQ Mux動作とは、アドレス情報Addressの、DQピンDQ0〜DQ31からの入力を可能にする動作である。また、その他の制御回路としては、たとえば同期・非同期動作のための、MCA12a〜12dの制御回路、TPTM制御回路、WLTM制御回路、WAIT制御回路、合成回路、ATD回路、CLK制御回路、リフレッシュ制御回路、および、コンフィグレーション回路とともに、動作切り替え制御回路などが設けられている(いずれも図示していない)。
本実施形態において、複数のアドレスピン用の入力回路15および複数のDQピン用の入力回路16は、それぞれ、アドレスピンA0〜A23に対応するように、図示のような順番で配置されている。つまり、複数のアドレスピン用の入力回路15の配置の順番および複数のDQピン用の入力回路16の配置の順番は、複数のアドレスパッド13の配置の順番に一致されている。そして、複数のアドレスピン用の入力回路15および複数のDQピン用の入力回路16は、それぞれ、共有するA/DQ制御回路(たとえば、NAND回路)17の各入力端に接続されている(図中には、以下での説明を容易にするために、2つのA/DQ制御回路17を例示している)。A/DQ制御回路17の出力端は、図示していない次段の制御回路に接続されている。
ここで、複数のアドレスピン用の入力回路15と複数のDQピン用の入力回路16とを、順番を揃えて配置するようにした場合の効果について説明する。なお、ここでは、理解を容易にするために、アドレスピンA0,A16およびDQピンDQ0,DQ16に着目して説明する。
図2は、複数のアドレスピン用の入力回路15をアドレスピンA0〜A23と同じ順番となるように配置し、複数のDQピン用の入力回路16をDQピンDQ0〜DQ31と同じ順番となるように配置するようにした場合の例である。このような配置とした場合、アドレスピンA0およびDQピンDQ0に対応する入力回路15(A0’),16(DQ0’)は互いに隣り合うため、A/DQ制御回路17への入力信号(ノード)na0,nd0に同じような配線遅延をもたせることが可能となる。
ところが、アドレスピンA16およびDQピンDQ16に対応する入力回路15(A16’),16(DQ16’)は隣り合わず、A/DQ制御回路17までの距離(配線長)が異なるため、A/DQ制御回路17への入力信号(ノード)na16,nd16に同じような配線遅延をもたせることができない(na16≪nd16)。このような配線時定数の違いは、ノードna16,nd16を駆動する回路(Input Receiver)のトランジスタの寸法を異ならせる結果となり、入力回路15(A16’),16(DQ16’)として、同じ構成の回路を使用することを困難にする。
この問題は他の入力回路15,16でも同様に起こる。つまり、隣り合う入力回路15,16で同じ回路を使用できない場合、大型の出力ドライバは不要になるものの、A/DQ制御回路17の出力タイミングにスキューを発生させることになる。よって、たとえば図1に示したように、複数のアドレスピン用の入力回路15および複数のDQピン用の入力回路16の配置の順番を揃えるようにした場合においては、すべての入力回路15,16で同じ回路を使用でき、スキューの抑制とともに、構成(設計)の大幅な簡素化が可能となる。
図3は、上記した入力回路15(A0’〜A23’),16(DQ0’〜DQ23’)の構成例を示すものである。ここでは、隣り合う1組の入力回路15,16を取り出して示している。
本実施形態の場合、入力回路15,16は、Input Receiver15a,16aの前段に切り替え信号ADQMUXが入力されるNAND回路15b,16bが設けられるとともに、Input Receiver15a,16aの各出力がA/DQ制御回路17に供給される構成となっている。すなわち、入力回路15,16は、たとえば、Input Receiver15a,16a、NAND回路15b,16b、および、NOT回路15cを有している。
A/DQ De−Mux動作またはA/DQ Mux動作の切り替えに応じて、Input Receiver15a,16aを切り替えるための切り替え信号ADQMUXは、NAND回路16bの一方の入力端、および、NOT回路15cを介して、NAND回路15bの一方の入力端に供給される。NAND回路15b,16bの他方の入力端には、それぞれ電源電圧VCCが供給されている。
NAND回路15bの出力は、コントロール信号CTRL1となって、Input Receiver15aに与えられる。このInput Receiver15aには、また、アドレスパッド13からのアドレス情報Addressが与えられる(A/DQ De−Mux動作時)。一方、NAND回路16bの出力は、コントロール信号CTRL2となって、Input Receiver16aに与えられる。このInput Receiver16aには、また、DQパッド14からのアドレス情報AddressまたはデータDQが与えられる(A/DQ Mux動作時)。そして、これらInput Receiver15a,16aの各出力(OUT1,OUT2)が、A/DQ制御回路17への入力信号となる。
図4は、上記したInput Receiver15a,16aの構成例を示すものである。たとえば、Input Receiver15a,16aは、それぞれ、3つのpMOSトランジスタP1,P2,P3と、3つのnMOSトランジスタN1,N2,N3とを有して構成されている。
すなわち、NAND回路15bの出力であるコントロール信号CTRL1またはNAND回路16bの出力であるコントロール信号CTRL2は、pMOSトランジスタP1およびnMOSトランジスタN1の各ゲートに供給される。アドレス情報AddressまたはデータDQは、pMOSトランジスタP2およびnMOSトランジスタN2の各ゲートに供給される。pMOSトランジスタP2のソースは、pMOSトランジスタP1のドレインに接続されている。pMOSトランジスタP2のドレインは、nMOSトランジスタN2のドレイン、nMOSトランジスタN1のドレイン(ノードA)、pMOSトランジスタP3およびnMOSトランジスタN3の各ゲートに、それぞれ接続されている。
pMOSトランジスタP3のドレインは、nMOSトランジスタN3のドレインに接続され、この接続点より、Input Receiver15a,16aの各出力(OUT1またはOUT2)が取り出される。なお、pMOSトランジスタP1,P3の各ソースには電源電圧VCCが与えられ、nMOSトランジスタN1,N2,N3の各ソースは接地されている。
上記のような構成においては、切り替え信号ADQMUXがハイ(“H”)レベル状態のときに、Input Receiver16aの出力OUT2が有効となり、切り替え信号ADQMUXがロウ(“L”)レベル状態のときに、Input Receiver15aの出力OUT1が有効となる。
すなわち、切り替え信号ADQMUXが“H”レベル状態のとき、NAND回路15bからのコントロール信号CTRL1が“H”レベル状態となり、NAND回路16bからのコントロール信号CTRL2が“L”レベル状態となる。すると、Input Receiver15aのpMOSトランジスタP1がオフ、nMOSトランジスタN1がオンとなり、ノードAが“L”レベルとなる。これにより、pMOSトランジスタP3がオンし、Input Receiver15aの出力OUT1が“H”レベルとなる。これは、Input Receiver15aの入力であるアドレス情報Addressがいかなるレベルであっても受け付けない状態であって、Input Receiver15aが非活性状態であることを意味する。
また、コントロール信号CTRL2が“L”レベル状態の場合、Input Receiver16aのpMOSトランジスタP1がオン、nMOSトランジスタN1がオフとなる。これにより、nMOSトランジスタN3がオンし、Input Receiver16aの出力OUT2が“L”レベルとなる。これは、Input Receiver16aの入力であるアドレス情報AddressまたはデータDQを受け付ける状態であって、Input Receiver16aが活性状態であることを意味する。
一方、切り替え信号ADQMUXが“L”レベル状態の場合は、逆に、Input Receiver15aが活性状態、Input Receiver16aが非活性状態となる。つまり、Input Receiver15aの入力であるアドレス情報Addressを受け付ける状態となり、Input Receiver16aの入力であるアドレス情報AddressまたはデータDQを受け付けない状態となる。
次に、上記した構成の擬似SRAMにかかる動作について簡単に説明する。たとえば、A/DQ De−Mux動作時には、切り替え信号ADQMUXが“L”レベルとなる。これにより、所望のアドレスピンAO〜A23より入力され、アドレスパッド13を経て転送された、対応するアドレスピン用の入力回路15からのアドレス情報Addressが、A/DQ制御回路17を介して次段の制御回路へと送られる。
これに対し、A/DQ Mux動作時には、切り替え信号ADQMUXが“H”レベルとなる。これにより、所望のDQピンDQO〜DQ23より入力され、DQパッド14を経て転送された、対応するDQピン用の入力回路16からのアドレス情報Addressが、A/DQ制御回路17を介して次段の制御回路へと送られる。
なお、所望のDQピンDQO〜DQ23より入力され、DQパッド14を経て転送されたデータDQは、A/DQ De−Mux動作時またはA/DQ Mux動作時にかかわらず、対応するDQピン用の入力回路16からA/DQ制御回路17を介して次段の制御回路へと送られる。
上記したように、複数のアドレスピン用の入力回路と複数のDQピン用の入力回路とを、チップの片側に集中的に配置するようにしている。すなわち、その他の制御回路が配置されるチップの、アドレスパッドから遠い側に、複数のDQピン用の入力回路に隣接(近接)させて、複数のアドレスピン用の入力回路を配置するようにしている。これにより、複数のアドレスピン用の入力回路からA/DQ制御回路までの距離を短くできるため、複数のアドレスピン用の入力回路の出力ドライバを、大きなサイズで形成する必要がなくなる。したがって、複数のアドレスピン用の入力回路の小型化が可能となり、チップサイズの縮小化および消費電流の低下を実現できるものである。
特に、複数のDQピン用の入力回路および複数のアドレスピン用の入力回路の配置の順番を、複数のアドレスパッドの配置の順番に一致させることにより、すべての入力回路において、同じ構成の回路(Input Receiver)を使用できるようになる。その結果、A/DQ制御回路の出力タイミングにおけるスキューの抑制とともに、構成の大幅な簡素化が可能となる。
しかも、同じ構成の回路を使用するようにした場合には、回路の向き(P向き/Q向き)を揃えることが容易に可能となるため、リソグラフィ工程などでの特性のバラツキを簡単に改善できるようになるものである。
なお、上記した実施形態においては、複数のDQパッドと複数のDQピン用の入力回路とをつなぐ各配線の長さ、および、複数のアドレスパッドと複数のアドレスピン用の入力回路とをつなぐ各配線の長さについては特に規定していないが、各配線長がそれぞれ等しくなるように形成することが望ましい。
図5は、複数のDQパッド14と複数のDQピン用の入力回路16とをつなぐ各配線LDQ0’〜LDQ23’の長さ、および、複数のアドレスパッド13と複数のアドレスピン用の入力回路15とをつなぐ各配線LA0’〜LA23’の長さが、それぞれ等しくなるように形成した場合の例である。この場合、各配線LDQ0’〜LDQ23’,LA0’〜LA23’の、それぞれの配線層の長さが等しくなるように形成する。つまり、各配線LDQ0’〜LDQ23’,LA0’〜LA23’において、上層配線(図中に実線で示す部分)の配線長がそれぞれ同じ長さとなるように形成するとともに、下層配線(図中に破線で示す部分)の配線長がそれぞれ同じ長さとなるように形成する。
このような構成とした場合、A/DQ De−Mux動作時とA/DQ Mux動作時とにおいて、複数のDQパッド14から複数のDQピン用の入力回路16までの各転送時間と、複数のアドレスパッド13から複数のアドレスピン用の入力回路15までの各転送時間とを、ほぼ均等化させることが可能となる。これにより、アドレス情報AddressおよびデータDQの、転送の時間差を解消できる。また、時間的な配線スキューがなくなるので、回路設計の簡略化が可能となる。
また、上記した実施形態においては、擬似SRAMを例に説明したが、これに限らず、たとえばA/DQ De−Mux動作とA/DQ Mux動作とが可能な、他の半導体記憶装置にも同様に適用できる。
また、チップの一端側にすべてのアドレスピンが配置され、他端側にすべてのDQピンが配置されてなる構成の半導体記憶装置に限定されるものでもない。
また、DQピン、DQパッドおよびDQピン用の入力回路に、それぞれ、データDQの出力機能を付加することも可能である。
さらに、アドレスピン用の入力回路に限らず、たとえば、コントロールピン用の入力回路を、その他の制御回路などとともにチップ下側に集中的に配置することも可能である。この場合、チップサイズおよび消費電流の問題に加えて、セットアップ時間およびホールド時間の制御が困難になるという問題をも解決できる。
その他、本願発明は、上記(各)実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記(各)実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、(各)実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題(の少なくとも1つ)が解決でき、発明の効果の欄で述べられている効果(の少なくとも1つ)が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
11…チップ、12a〜12d…メモリセルアレイ、13…アドレスパッド、14…DQパッド、15…アドレスピン用の入力回路(A0’〜A23’)、15a…アドレスピン用のInput Receiver、16…DQピン用の入力回路(DQ0’〜DQ23’)、16a…DQピン用のInput Receiver、17…A/DQ制御回路、A0〜A23…アドレスピン、DQ0〜DQ31…DQピン。
Claims (5)
- チップ上に配置された、データを記憶するための複数のメモリセルを有するメモリセル部と、
前記チップの一方の辺に沿って配置され、任意のメモリセルを選択するためのアドレス情報が入力される複数の第1の入力パッドと、
前記チップの、前記一方の辺に対向する他方の辺に沿って配置された、前記アドレス情報または前記複数のメモリセルに書き込むためのデータが入力される複数の第2の入力パッドと、
前記複数の第2の入力パッドの近傍に配置され、前記複数の第2の入力パッドより入力される前記データまたは前記アドレス情報を取り込むための複数の第1の入力回路と、
前記複数の第1の入力回路に近接して配置され、前記複数の第1の入力パッドより入力される前記アドレス情報を取り込むための複数の第2の入力回路と、
前記複数の第1の入力回路および前記複数の第2の入力回路の近傍に設けられ、動作モードに応じて、前記複数の第1の入力回路により取り込まれた前記アドレス情報、または、前記複数の第2の入力回路により取り込まれた前記アドレス情報のいずれかを選択する選択回路と
を具備したことを特徴とする半導体記憶装置。 - 前記複数の第1の入力回路の配置の順番および前記複数の第2の入力回路の配置の順番が、前記複数の第1の入力パッドの配置の順番に一致することを特徴とする請求項1に記載の半導体記憶装置。
- 前記複数の第1の入力回路および前記複数の第2の入力回路は、それぞれの回路構成が同じであることを特徴とする請求項1に記載の半導体記憶装置。
- 前記複数の第1の入力回路および前記複数の第2の入力回路は、それぞれの回路の向きが同じであることを特徴とする請求項1に記載の半導体記憶装置。
- 前記複数の第2の入力パッドと前記複数の第1の入力回路とをつなぐ各配線の長さ、および、前記複数の第1の入力パッドと前記複数の第2の入力回路とをつなぐ各配線の長さが等しいことを特徴とする請求項1に記載の半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007222602A JP2009054262A (ja) | 2007-08-29 | 2007-08-29 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007222602A JP2009054262A (ja) | 2007-08-29 | 2007-08-29 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009054262A true JP2009054262A (ja) | 2009-03-12 |
Family
ID=40505202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007222602A Withdrawn JP2009054262A (ja) | 2007-08-29 | 2007-08-29 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009054262A (ja) |
-
2007
- 2007-08-29 JP JP2007222602A patent/JP2009054262A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10014037B2 (en) | Semiconductor memory package including memory device with inverting circuit | |
US10846169B2 (en) | Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices | |
US8243487B2 (en) | Stacked memory module and system | |
KR101854251B1 (ko) | 멀티 채널 반도체 메모리 장치 및 그를 구비하는 반도체 장치 | |
US10163497B2 (en) | Three dimensional dual-port bit cell and method of using same | |
JP5599560B2 (ja) | 半導体メモリ | |
JP2009277334A (ja) | 情報処理装置および半導体記憶装置 | |
US8116114B2 (en) | Semiconductor memory and system | |
JP2013077358A (ja) | 半導体装置 | |
JP2010232653A (ja) | 積層メモリ素子 | |
US20160267946A1 (en) | Stack memory device and method for operating same | |
JP2004005856A (ja) | 半導体記憶装置 | |
JP2002025251A (ja) | 半導体記憶装置 | |
WO2014030604A1 (ja) | 半導体装置 | |
JP4160556B2 (ja) | 半導体集積回路 | |
JP2009054262A (ja) | 半導体記憶装置 | |
JP2003007852A (ja) | 半導体記憶装置 | |
US8767484B2 (en) | Semiconductor device | |
JP2007273072A (ja) | 半導体記憶装置および半導体装置 | |
JPH09270192A (ja) | 半導体集積回路装置 | |
JP2009163797A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090210 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20101102 |