JP2009038546A - 電流ドライバ - Google Patents

電流ドライバ Download PDF

Info

Publication number
JP2009038546A
JP2009038546A JP2007200406A JP2007200406A JP2009038546A JP 2009038546 A JP2009038546 A JP 2009038546A JP 2007200406 A JP2007200406 A JP 2007200406A JP 2007200406 A JP2007200406 A JP 2007200406A JP 2009038546 A JP2009038546 A JP 2009038546A
Authority
JP
Japan
Prior art keywords
transistor
circuit
current
switch
common mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007200406A
Other languages
English (en)
Inventor
Kurumi Nakayama
久留美 中山
Yoshihide Komatsu
義英 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007200406A priority Critical patent/JP2009038546A/ja
Publication of JP2009038546A publication Critical patent/JP2009038546A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】データ伝送速度の高速化が進む中、コモンモード電圧のアダプティブ性の向上が必要となっている。
【解決手段】出力回路10と、PチャネルMOSトランジスタからなる第1の電流源回路11と、NチャネルMOSトランジスタからなる第2の電流源回路12と、電流源制御回路13と、コモンモード電圧生成回路14とで電流ドライバを構成し、出力回路10の出力先に終端抵抗R0を接続する。コモンモード電圧生成回路14が生成するコモンモード電圧を電流源制御回路13が参照して、第1の電流源回路11と第2の電流源回路12との両方を制御する。
【選択図】図1

Description

本発明は、半導体集積回路の電流ドライバに関し、特に高速インターフェースにおける電流ドライバに関するものである。
近年、LSI間におけるデータ伝送方式として、パラレルデータをシリアルデータに変換し、シリアルデータを小振幅の差動信号として伝送するシリアル差動伝送方式が広く知られている。シリアル差動伝送方式では、データを2端子で高速に伝送することができ、消費電力及び回路面積を低減できるだけでなく、耐ノイズ性の向上やノイズ発生の抑制効果もあるため、高信頼性を確保することができる。
従来の差動伝送を行う電流ドライバは、伝送路対の間に接続された終端抵抗に電流を流すことにより伝送路対を駆動するものであって、差動信号を出力する出力回路と、中心電圧レベル制御回路とを有し、差動信号の振幅を決める信号が出力回路の一方の電流源であるトランジスタに入力され、中心電圧レベル制御回路で発生されたコモンモード電圧制御信号が出力回路の他方の電流源であるトランジスタに入力されるものであった(特許文献1及び2参照)。
特開2005−80184号公報 WO03/049291A1
しかしながら、上記従来の電流ドライバは、コモンモード電圧に応じて片側のNチャネルMOS(metal-oxide-semiconductor)トランジスタの電流源のみを制御し、又は片側のPチャネルMOSトランジスタの電流源のみを制御するため、コモンモード電圧のワイドな揺れに対し、フィードバックがかかり易い側とかかり難い側とがあり、コモンモード電圧のアダプティブ性が十分でなかった。
例えば、コモンモード電圧に応じてNチャネルMOSトランジスタ電流源のみを制御する場合について説明すると、図6(a)に示すように、ノイズ等でコモンモード電圧がP側にシフトした場合は、NチャネルMOSトランジスタ電流源に電流を流す制御がなされ、コモンモード電圧のフィードバックがかかり易いが、コモンモード電圧がN側にシフトした場合は、PチャネルMOSトランジスタ電流源は定電流源であるため、コモンモード電圧のフィードバックに時間がかかる、もしくは、シフトしたところで安定してしまう場合がある。
よって、ノイズが多い場合や規格が厳しい場合は、コモンモード電圧が規格レンジを満たせないという課題があり、また連続してN側にコモンモード電圧がシフトした場合は、コモンモード電圧が更にずれた状態で安定してしまう課題があった。
そこで、本発明は、データ伝送速度の高速化が進む中、コモンモード電圧のアダプティブ性を向上させることを目的とする。
上記目的を達成するため、本発明は、伝送路対の間に接続された終端抵抗に電流を流すことにより伝送路対を駆動する電流ドライバにおいて、正負の制御信号が供給されて伝送路対へ差動信号を出力する出力回路と、第1の電源と前記出力回路との間に接続された第1の電流源回路と、前記出力回路と第2の電源との間に接続された第2の電流源回路と、前記差動信号の中間電圧となるコモンモード電圧を参照して前記第1の電流源回路と前記第2の電流源回路との両方を制御する電流源制御回路とを備えた構成を採用したものである。
例えば、第1の電流源回路はPチャネルMOSトランジスタで、第2の電流源回路はNチャネルMOSトランジスタでそれぞれ構成され、コモンモード電圧生成回路が出力するコモンモード電圧に応じてP側の電流源回路とN側の電流源回路との両方を制御することにより、出力回路からの出力電流が調整される。
本発明の電流ドライバによれば、コモンモード電圧に応じてP側とN側との両方の電流源を制御するため、コモンモード電圧のアダプティブ性を向上させることができる。
以下、本発明を実施するための最良の形態について、図面を用いながら説明する。
図1は、本発明に係る電流ドライバの第1の実施形態を示している。なお、図中同一又は相当部分には同一の符号を付しその説明は繰り返さない。
図1の電流ドライバは、正負の制御信号対S,NSが入力され、これらの制御信号対S,NSに従い、伝送路対TLの間に接続された終端抵抗R0に電流を流すことにより、当該伝送路対TLを駆動する電流ドライバであって、出力回路10と、第1の電流源回路11と、第2の電流源回路12と、電流源制御回路13と、コモンモード電圧生成回路14とで構成されている。
この電流ドライバの特徴は、コモンモード電圧生成回路14が生成するコモンモード電圧を電流源制御回路13が参照して、第1の電流源回路11と第2の電流源回路12との両方を制御する点にある。
第1の電流源回路11は、第1の電源(例えば、ある正の電圧)VDDと出力回路10との間に接続されたPチャネルMOSトランジスタM1で構成され、電流源制御回路13から入力されるP側のフィードバック信号VBPに従い、出力回路10に流す電流を調整する。第2の電流源回路12は、第2の電源(例えば、接地電圧)VSSと出力回路10との間に接続されたNチャネルMOSトランジスタM2で構成され、電流源制御回路13から入力されるN側のフィードバック信号VBNに従い、出力回路10に流す電流を調整する。これらの調整により、出力差動信号のコモンモード電圧を決定する。
出力回路10は、正負の制御信号対S,NSが入力され、スイッチとしてオン/オフの切り替えを行うPチャネルMOSトランジスタM3,M5と、NチャネルMOSトランジスタM4,M6とで構成され、制御信号対S,NSに従い、伝送路対TLに接続された終端抵抗R0に電流を流す。具体的には、SがHレベルの電圧、NSがLレベルの電圧のとき、M3とM6がオフ、M4とM5がオンとなり、ノードN2から終端抵抗R0を通ってノードN1に向けて電流が流れる。逆にSがLレベルの電圧、NSがHレベルの電圧のとき、M3とM6がオン、M4とM5がオフとなり、ノードN1から終端抵抗R0を通ってノードN2に向けて電流が流れる。
なお、出力回路10中のスイッチは全部PチャネルMOSトランジスタで構成されてもよいし、全部NチャネルMOSトランジスタで構成されてもよい。ただし、伝送路対TLを有効に駆動するためには、ノードN2から終端抵抗R0を通ってノードN1に向けて電流が流れるか、ノードN1から終端抵抗R0を通ってノードN2に向けて電流が流れるかが切り替わるように、スイッチ構成に応じた制御信号を各トランジスタに与えることが必要である。
コモンモード電圧生成回路14は、PチャネルMOSトランジスタM7,M8と、抵抗R1,R2と、NチャネルMOSトランジスタM9,M10とが直列に接続され、M7はM1とカレントミラーの構成であり、M10はM2とカレントミラーの構成となっている。各トランジスタのサイズは、M1とM7、M3とM5とM8、M4とM6とM9、M2とM10が等しい。R1とR2との抵抗値の総和は、R0の抵抗値と等しい。コモンモード電圧生成回路14中のM8とM9は、動作時は常にオン状態である。このため、R1とR2との間のノードN3に、出力回路10から出力される差動信号の中心電圧と等しいコモンモード電圧が生成される。
電流源制御回路13は、差動増幅器DAで構成され、この差動増幅器DAの一方の入力端にはコモンモード電圧生成回路14で生成されたコモンモード電圧が入力され、もう一方にはリファレンス電圧VREFが入力され、フィードバック信号VBPが第1の電流源回路11を、フィードバック信号VBNが第2の電流源回路12をそれぞれ制御することで、出力回路10に流れる電流を調整する。
図2は、図1中の差動増幅器DAの内部構成例を示している。図2の差動増幅器DAは、3つのPチャネルMOSトランジスタM11,M12,M13と、3つのNチャネルMOSトランジスタM14,M15,M16と、他の1つのPチャネルMOSトランジスタM17とで構成される。VBGRは精密なバンドギャップリファレンス電圧である。
電流源制御回路13を構成する差動増幅器DAは、コモンモード電圧生成回路14のノードN3の電圧がリファレンス電圧VREFと等しくなるように、フィードバック信号VBPがPチャネルMOSトランジスタM7を、フィードバック信号VBNがNチャネルMOSトランジスタM10をそれぞれ制御する。また、フィードバック信号VBPは第1の電流源回路11であるPチャネルMOSトランジスタM1を、フィードバック信号VBNは第2の電流源回路12であるNチャネルMOSトランジスタM2をそれぞれ制御して、出力回路10に流れる電流を調整するので、出力差動信号の中心電圧が、コモンモード電圧生成回路14のノードN3の電圧と同じになる。出力差動信号の振幅は差動増幅器DAに流す電流によって決定され、出力回路10にはその電流がミラーされる。
以上のとおり、図1の電流ドライバによれば、電流源制御回路13が第1の電流源回路11と第2の電流源回路12との両方を制御するので、コモンモード電圧のワイドな揺れに対応しやすくなり、コモンモード電圧のアダプティブ性が向上する。
例えば、図6(b)に示すように、ノイズ等でコモンモード電圧がP側にシフトした場合は、第2の電流源回路12であるNチャネルMOSトランジスタM2に電流を流す制御がなされ、コモンモード電圧のフィードバックがかかり易く、コモンモード電圧がN側にシフトした場合も、第1の電流源回路11であるPチャネルMOSトランジスタM1に電流を流す制御がなされ、コモンモード電圧のフィードバックがかかり易い。
また、コモンモード電圧生成回路14で生成したコモンモード電圧を参照しているため、差動増幅器DAの周波数特性が、外部の負荷の影響を受けない。よって様々な外部負荷に対応できるため、汎用性がある。
また、図1に示すように、コモンモード電圧を参照するノードN3に容量C1を付けると、コモンモードフィードバックの位相補償をより安定するポイントにもっていくことができるため、容量C1を付けない場合に比べて外部のコモンモード電圧の揺れを抑えることができる。
図3は、本発明に係る電流ドライバの第2の実施形態を示している。図3の電流ドライバは、正負の制御信号対S,NSが入力され、これらの制御信号対S,NSに従い、伝送路対TLの間に接続された終端抵抗R0に電流を流すことにより、当該伝送路対TLを駆動する電流ドライバであって、出力回路10と、第1の電流源回路11と、第2の電流源回路12と、電流源制御回路13とを備えている。
この電流ドライバの特徴は、出力回路10が出力する差動信号のコモンモード電圧を電流源制御回路13が抵抗分圧回路15により直接参照して、第1の電流源回路11と第2の電流源回路12との両方を制御する点にある。
電流源制御回路13である差動増幅器DAの一方の入力端には、3本の抵抗R11,R12,R13を用いて出力回路10の2つの出力ノードN1,N2の間の電圧を分割して生成する出力差動信号のコモンモード電圧がノードN4から直接入力され、差動増幅器DAのもう一方の入力端にはリファレンス電圧VREFが入力されて、フィードバック信号VBPが第1の電流源回路11を、フィードバック信号VBNが第2の電流源回路12をそれぞれ制御することで、出力回路10に流れる電流を調整する。
また、コモンモード電圧を参照するノードN4に容量C1を付けると、コモンモードフィードバックの位相補償をより安定するポイントにもっていくことができるため、容量C1を付けない場合に比べて外部のコモンモード電圧の揺れを抑えることができる。
電流源制御回路13を構成する差動増幅器DAは、出力回路10の2つの出力ノードN1,N2の中間電圧がリファレンス電圧VREFと等しくなるように、フィードバック信号VBPが第1の電流源回路11であるPチャネルMOSトランジスタM1を、フィードバック信号VBNが第2の電流源回路12であるNチャネルMOSトランジスタM2をそれぞれ制御して、出力回路10に流れる電流を調整する。
以上のとおり、図3の電流ドライバは電流源制御回路13が差動信号の中間電圧を直接参照するため、差動増幅器DAの周波数特性が外部負荷の影響を受けるが、実際の差動信号にフィードバックをかけることができる。
例えば、図6(c)に示すように、図3の電流ドライバの外部負荷が大きいとき、ノイズ等でコモンモード電圧がP側にシフトした場合は、第2の電流源回路12であるNチャネルMOSトランジスタM2に電流を流す制御がなされ、コモンモード電圧のフィードバックがゆっくりかかるが確実に所定のコモンモード電圧に戻り、コモンモード電圧がN側にシフトした場合も、第1の電流源回路11であるPチャネルMOSトランジスタM1に電流を流す制御がなされ、コモンモード電圧のフィードバックがゆっくりかかるが確実に所定のコモンモード電圧に戻る。
図4は、本発明に係る電流ドライバの第3の実施形態を示している。図4の電流ドライバは、正負の制御信号対S,NSが入力され、これらの制御信号対S,NSに従い、伝送路対TLの間に接続された終端抵抗R0に電流を流すことにより、当該伝送路対TLを駆動する電流ドライバであって、出力回路10と、第1の電流源回路11と、第2の電流源回路12と、電流源制御回路13と、コモンモード電圧生成回路14と、振幅判定回路16とを備えている。
この電流ドライバの特徴は、振幅判定回路16が差動信号の振幅を判定し、その判定結果に応じてスイッチSWを切り替えることにより、電流源制御回路13が、差動信号のコモンモード電圧を抵抗分圧回路15により直接参照する場合と、コモンモード電圧生成回路14が生成したコモンモード電圧を参照する場合とで、動作が切り替わるように制御されることを特徴とする。
以上のとおり、図4の電流ドライバによれば、外部負荷に応じてコモンモード電圧の参照先を切り替えることが可能となる。
図5は、図4の電流ドライバを利用したシリアル差動伝送方式を説明するための図であって、例えば車載機器の場合の例を示している。図5において、20は電流ドライバ、21はケーブル、22はレシーバである。
図5によれば、電流ドライバ20の差動信号DP,DNに対してシリアルに容量が結合されており、負荷が大きい。また、ユーザが選択するケーブル21の長さに応じて負荷が変わり、この負荷の変化によって出力振幅の減衰率が変わる課題がある。この場合でも、図4の電流ドライバによれば、変化する振幅を振幅判定回路16が検知し、出力差動信号の振幅を振幅判定回路16が判定することによって、電流源制御回路13を外部負荷の影響を受けない構成に切り替えることが可能となる。
また、電流源制御回路13が差動信号のコモンモード電圧を抵抗分圧回路15により直接参照する場合は、コモンモード電圧生成回路14に流れる電流を止める制御が可能である。例えば、コモンモード電圧生成回路14のPチャネルMOSトランジスタM8とNチャネルMOSトランジスタM9とをオフにして、電流を止めることができる。こうすることで、外部負荷と消費電力とを見極めて最適な電流ドライバの構成を選択することが可能となる。
なお、図1、図3、又は図4のいずれの構成を採用する場合でも、当該電流ドライバを搭載したチップの加速試験(バーンインテスト)に際しては、終端抵抗R0なしでも出力回路10に電流を流す検査ができることが望ましい。そのためには、出力回路10を構成するトランジスタM3〜M6の全てを同時にオンさせることができる制御回路を設ければよい。特に図4の電流ドライバの場合には、バーンインテストに際して、出力回路10を構成するトランジスタM3〜M6の全てを同時にオンさせるのと同時に、コモンモード電圧生成回路14が生成したコモンモード電圧を電流源制御回路13が参照するようにスイッチSWを切り替えておくのがよい。
以上説明してきたとおり、本発明に係る電流ドライバは、コモンモード電圧のアダプティブ性を向上させることができ、高速のシリアル差動伝送技術等として有用である。
本発明の第1の実施形態に係る電流ドライバの構成を示す回路図である。 図1中の差動増幅器の内部構成例を示す回路図である。 本発明の第2の実施形態に係る電流ドライバの構成を示す回路図である。 本発明の第3の実施形態に係る電流ドライバの構成を示す回路図である。 図4の電流ドライバを利用したシリアル差動伝送方式を説明するための図である。 (a)は従来技術の場合、(b)は第1の実施形態の場合、(c)は第2の実施形態の場合の各々電流ドライバの出力波形図である。
符号の説明
10 出力回路
11 第1の電流源回路
12 第2の電流源回路
13 電流源制御回路
14 コモンモード電圧生成回路
15 抵抗分圧回路
16 振幅判定回路
20 電流ドライバ
21 ケーブル
22 レシーバ
C1 容量
DA 差動増幅器
DP,DN 差動信号
M1〜M10 トランジスタ
M11〜M17 トランジスタ
N1〜N4 ノード
R0 終端抵抗
R1,R2 抵抗
R11〜R13 抵抗
S,NS (正負の)制御信号対
SW スイッチ
TL 伝送路対
VBGR バンドギャップリファレンス電圧
VBP,VBN フィードバック信号対
VDD 第1の電源
VREF リファレンス電圧
VSS 第2の電源

Claims (13)

  1. 伝送路対の間に接続された終端抵抗に電流を流すことにより前記伝送路対を駆動する電流ドライバであって、
    正負の制御信号が供給されて前記伝送路対へ差動信号を出力する出力回路と、
    第1の電源と前記出力回路との間に接続された第1の電流源回路と、
    前記出力回路と第2の電源との間に接続された第2の電流源回路と、
    前記差動信号の中間電圧となるコモンモード電圧を参照して前記第1の電流源回路と前記第2の電流源回路との両方を制御する電流源制御回路とを備えたことを特徴とする電流ドライバ。
  2. 請求項1記載の電流ドライバにおいて、
    前記第1の電流源回路は、第1のトランジスタを有し、
    前記第2の電流源回路は、第2のトランジスタを有し、
    前記電流源制御回路は、前記コモンモード電圧を参照して前記第1のトランジスタと前記第2のトランジスタとの両方を制御する差動増幅器を有し、
    前記出力回路は、
    前記第1の電流源回路と第1のノードとの間に接続される第1のスイッチと、
    前記第1のノードと前記第2の電流源回路との間に接続される第2のスイッチと、
    前記第1の電流源回路と第2のノードとの間に接続される第3のスイッチと、
    前記第2のノードと前記第2の電流源回路との間に接続される第4のスイッチとを有し、
    前記第1のスイッチと前記第4のスイッチとがオンする場合には前記第2のスイッチと前記第3のスイッチとがオフするように、かつ前記第1のスイッチと前記第4のスイッチとがオフする場合には前記第2のスイッチと前記第3のスイッチとがオンするように、前記第1のスイッチと前記第2のスイッチと前記第3のスイッチと前記第4のスイッチとが制御され、
    前記第1のノードと前記第2のノードとの間に前記終端抵抗が接続されていることを特徴とする電流ドライバ。
  3. 請求項2記載の電流ドライバにおいて、
    前記第1のスイッチは第3のトランジスタを、前記第2のスイッチは第4のトランジスタを、前記第3のスイッチは第5のトランジスタを、前記第4のスイッチは第6のトランジスタをそれぞれ有することを特徴とする電流ドライバ。
  4. 請求項3記載の電流ドライバにおいて、
    前記第1の電源の電圧は、前記第2の電源の電圧よりも高く、
    前記第1のトランジスタと前記第3のトランジスタと前記第5のトランジスタとは、PチャネルMOSトランジスタであり、
    前記第2のトランジスタと前記第4のトランジスタと前記第6のトランジスタとは、NチャネルMOSトランジスタであり、
    前記第3のトランジスタ及び前記第4のトランジスタには前記正の制御信号がゲートに供給され、
    前記第5のトランジスタ及び前記第6のトランジスタには前記負の制御信号がゲートに供給されることを特徴とする電流ドライバ。
  5. 請求項2記載の電流ドライバにおいて、
    前記差動信号のコモンモード電圧を擬似的に生成して前記電流源制御回路へ供給するレプリカによるコモンモード電圧生成回路を更に備えたことを特徴とする電流ドライバ。
  6. 請求項5記載の電流ドライバにおいて、
    前記コモンモード電圧生成回路は、
    前記第1のトランジスタと共にカレントミラーを構成する第7のトランジスタと、
    前記第7のトランジスタに直列に接続される、第8のトランジスタと第1の抵抗と第2の抵抗と第9のトランジスタとの直列回路と、
    前記直列回路に直列に接続され、前記第2のトランジスタと共にカレントミラーを構成する第10のトランジスタとを有することを特徴とする電流ドライバ。
  7. 請求項6記載の電流ドライバにおいて、
    前記第7のトランジスタと前記第8のトランジスタとは、PチャネルMOSトランジスタであり、
    前記第9のトランジスタと前記第10のトランジスタとは、NチャネルMOSトランジスタであり、
    前記第1のトランジスタと前記第7のトランジスタとは同一サイズであり、
    前記第3のトランジスタと前記第5のトランジスタと前記第8のトランジスタとは同一サイズであり、
    前記第4のトランジスタと前記第6のトランジスタと前記第9のトランジスタとは同一サイズであり、
    前記第2のトランジスタと前記第10のトランジスタとは同一サイズであることを特徴とする電流ドライバ。
  8. 請求項2記載の電流ドライバにおいて、
    前記電流源制御回路のコモンモード電圧参照ノードに容量を付けたことを特徴とする電流ドライバ。
  9. 請求項2記載の電流ドライバにおいて、
    前記電流源制御回路は、前記差動信号のコモンモード電圧を直接参照して、前記第1の電流源回路と前記第2の電流源回路との両方を制御することを特徴とする電流ドライバ。
  10. 請求項5記載の電流ドライバにおいて、
    前記差動信号の振幅を判定する振幅判定回路を更に備え、
    前記電流源制御回路は、前記振幅判定回路の判定に従って、前記コモンモード電圧生成回路が生成するコモンモード電圧を参照し、又は前記差動信号のコモンモード電圧を直接参照することを特徴とする電流ドライバ。
  11. 請求項10記載の電流ドライバにおいて、
    前記差動信号のコモンモード電圧を直接参照する場合は、前記コモンモード電圧生成回路に流れる電流を止める制御を行うことを特徴とする電流ドライバ。
  12. 請求項2記載の電流ドライバにおいて、
    前記終端抵抗なしでも前記出力回路に電流を流す検査ができるように、前記第1のスイッチと前記第2のスイッチと前記第3のスイッチと前記第4のスイッチとを同時にオンさせる制御回路を更に備えたことを特徴とする電流ドライバ。
  13. 請求項10記載の電流ドライバにおいて、
    前記コモンモード電圧生成回路が生成するコモンモード電圧を参照するように前記電流源制御回路の入力を切り替え、かつ、
    前記第1のスイッチと前記第2のスイッチと前記第3のスイッチと前記第4のスイッチとを同時にオンさせて、前記終端抵抗なしでも前記出力回路に電流を流す検査ができることを特徴とする電流ドライバ。
JP2007200406A 2007-08-01 2007-08-01 電流ドライバ Pending JP2009038546A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007200406A JP2009038546A (ja) 2007-08-01 2007-08-01 電流ドライバ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007200406A JP2009038546A (ja) 2007-08-01 2007-08-01 電流ドライバ

Publications (1)

Publication Number Publication Date
JP2009038546A true JP2009038546A (ja) 2009-02-19

Family

ID=40440086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007200406A Pending JP2009038546A (ja) 2007-08-01 2007-08-01 電流ドライバ

Country Status (1)

Country Link
JP (1) JP2009038546A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997391B1 (ko) 2008-11-12 2010-11-30 (주)에이디테크놀로지 차동신호 생성회로
WO2011033708A1 (ja) * 2009-09-18 2011-03-24 パナソニック株式会社 ドライバ回路および映像システム
US9525404B2 (en) 2014-01-27 2016-12-20 Kabushiki Kaisha Toshiba Input circuit
WO2017051490A1 (ja) * 2015-09-24 2017-03-30 株式会社デンソー 通信ノード
US10892923B2 (en) 2018-02-08 2021-01-12 Socionext Inc. Signal output circuit, transmission circuit and integrated circuit

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100997391B1 (ko) 2008-11-12 2010-11-30 (주)에이디테크놀로지 차동신호 생성회로
WO2011033708A1 (ja) * 2009-09-18 2011-03-24 パナソニック株式会社 ドライバ回路および映像システム
US9525404B2 (en) 2014-01-27 2016-12-20 Kabushiki Kaisha Toshiba Input circuit
WO2017051490A1 (ja) * 2015-09-24 2017-03-30 株式会社デンソー 通信ノード
JP2017063272A (ja) * 2015-09-24 2017-03-30 株式会社日本自動車部品総合研究所 通信ノード
CN108353041A (zh) * 2015-09-24 2018-07-31 株式会社电装 通信节点
US10224925B2 (en) 2015-09-24 2019-03-05 Denso Corporation Communication node
US10892923B2 (en) 2018-02-08 2021-01-12 Socionext Inc. Signal output circuit, transmission circuit and integrated circuit
US11177985B2 (en) 2018-02-08 2021-11-16 Socionext Inc. Signal output circuit, transmission circuit and integrated circuit

Similar Documents

Publication Publication Date Title
JP4578316B2 (ja) 送信装置
JP4922248B2 (ja) Ac接続を用いたレベル・シフトするためのシステムおよび方法
US7880512B2 (en) Output driver circuit
US9195245B2 (en) Output buffer circuit
US9746864B1 (en) Fast transient low drop-out voltage regulator for a voltage-mode driver
JP3967321B2 (ja) 半導体集積回路
US8487700B2 (en) Pre-driver and digital transmitter using the same
US20110163791A1 (en) Output circuit and semiconductor device including pre-emphasis function
US7038502B2 (en) LVDS driver circuit and driver circuit
US20120049897A1 (en) Output buffer circuit and semiconductor device
JP4008459B2 (ja) 制御信号供給回路及び信号出力回路
US8884680B2 (en) Signal electric potential conversion circuit
US20080061840A1 (en) Receiver circuit having compensated offset voltage
JP2009038546A (ja) 電流ドライバ
US6686779B2 (en) Driver circuit for differentially outputting data from internal circuitry of an LSI to outside the LSI
JP2011223430A (ja) 半導体装置
JP2005223872A (ja) 差動駆動回路およびそれを内蔵する電子機器
US20070046337A1 (en) Comparator circuit and semiconductor apparatus
JP2004253859A (ja) 電流ドライバ回路
JP2006060320A (ja) 差動信号駆動回路及び差動信号駆動方法
US7633311B2 (en) PECL/LVPECL input buffer that employs positive feedback to provide input hysteresis, symmetric headroom, and high noise immunity
KR101948223B1 (ko) 차동 증폭기 회로
US6646486B2 (en) Semiconductor integrated circuit
JP2009071778A (ja) Lvdsドライバ回路
KR100535249B1 (ko) 레벨 쉬프터를 이용한 고속 동작 저전압 차동 신호 방식입력 버퍼