JP2004253859A - 電流ドライバ回路 - Google Patents
電流ドライバ回路 Download PDFInfo
- Publication number
- JP2004253859A JP2004253859A JP2003039375A JP2003039375A JP2004253859A JP 2004253859 A JP2004253859 A JP 2004253859A JP 2003039375 A JP2003039375 A JP 2003039375A JP 2003039375 A JP2003039375 A JP 2003039375A JP 2004253859 A JP2004253859 A JP 2004253859A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- current driver
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
- H03K17/167—Soft switching using parallel switching arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0276—Arrangements for coupling common mode signals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Electronic Switches (AREA)
Abstract
【解決手段】伝送線路対TP/NTPのコモンモード電位Vcmに応じて電流ドライバ101の出力電流を補正する電流補正回路102を、電流ドライバ101のpMOS電流源トランジスタ103とスイッチ回路105との間に結合させる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、高速差動伝送する電流ドライバ回路に関する。
【0002】
【従来の技術】
近年、デジタル放送用テレビ及びDVD機器などの民生機器の急速な普及に伴い、データを高速に伝送する必要性が高まっている。このため、現在、IEEE1394及びSerial−ATA等の高速シリアルデータインターフェース方式の規格が市場に多く採用されている。これらの高速シリアルデータインターフェース技術においては、LSI内部のデータを電流ドライバ回路により高速差動送信すると共に、LSI外部から送られてくる高速データに対しても、伝送線路対(ツイストペアケーブル)を介してLSI内部のレシーバ回路で差動受信する。
【0003】
このような差動伝送においては、伝送線路対を用いて長距離伝送を行なうため、殆どの場合において、入出力部にはアナログ回路が用いられると共に、アナログ回路には3.3V系のCMOS(complementary metal oxide semiconductor)トランジスタが使用される。3.3V系のCMOSトランジスタは、ESD(Electrostatic discharge)などの外部からの影響からデバイスを保護する意味でも使用せざるを得ない。また、差動伝送を行なう際にはその差動信号の中間電位であるコモンモード電位を決定する必要がある。ところが、送信側と受信側とに互いに異なるコモンモード電位が設定されている場合、相互に必ず電位差が発生するため、どちらかに電流が流れ込むことになる。このため、通常は、送信側でそのコモンモード電位を決定するか、もしくは受信側でコモンモードを決定するかのいずれかになる。したがって、コモンモード電位は通常固定ではなく、一定の幅を持たせてあることが多い。
【0004】
図8は従来の差動伝送を行なう電流ドライバ回路を示す構成図である(例えば特許文献1及び特許文献2参照)
図8に示すように、電流ドライバ回路1は、電源電位レベルVdd’に接続されたpMOS電流源トランジスタ2と、グランドレベルVss’に接続されたnMOS電流源トランジスタ3と、pMOS電流源トランジスタ2とnMOS電流源トランジスタ3との間に接続された4つのスイッチ素子からなるスイッチ回路4とを備えている。スイッチ回路4には2本の直列回路からなる終端抵抗R’を有する伝送線路対TP’/NTP’が接続されている。
【0005】
従来の電流ドライバ回路1によると、pMOS電流源トランジスタ2から流れる電流は、スイッチ回路4を介して伝送線路対TP’/NTP’の間に接続された終端抵抗R’を流れると共に、再度スイッチ回路4を介してnMOS電流源トランジスタ3に引き込まれる。この際、伝送線路対TP’/NTP’の終端抵抗R’に電流が流れることによりコモンモード電位Vcm’を中心電位とした振幅が発生する。電流ドライバ回路1は、これにより発生した振幅により、すなわち終端抵抗R’に流れる電流の向きにより、出力“1”あるいは出力“0”を伝送する。
【0006】
【特許文献1】
米国特許第5418478号明細書
【特許文献2】
米国特許第5694060号明細書
【0007】
【発明が解決しようとする課題】
しかしながら、例えばIEEE1394などの規格においては、コモンモード電位が0.5Vから2.5V程度まで変化するため、電源電位レベルVdd’を例えば2.7Vまで下げた場合、電源電位レベルVdd’とコモンモード電位Vcm’との差が0.2Vになってしまうことがある。このような場合、電流ドライバ回路1のpMOS電流源トランジスタ2がどうしても非飽和領域に入ってしまうため、電源電位レベルVdd’を下げるのには限界がある。また、コモンモード電位Vcm’が高いため、pMOS電流源トランジスタ2の両端にかかる電圧が、ゲート電圧からしきい値電圧を差し引いた電圧よりも小さい値になった場合、pMOS電流源トランジスタ2を飽和領域に到達させることはトランジスタのサイズ上でも設計上困難になる。
【0008】
前記に鑑み、本発明は、差動伝送する電流ドライバ回路において、コモンモード電位が幅広い範囲の電位(ワイドレンジ)に変化しても高速差動伝送できるようにすることを目的とする。
【0009】
【課題を解決するための手段】
本発明の第1の電流ドライバ回路は、伝送線路対の間に接続された終端抵抗に電流を流すことにより伝送線路対を駆動する電流ドライバ回路であって、電源電位レベルに接続された電流源トランジスタを有し且つ伝送線路対に結合された電流ドライバと、電流源トランジスタの出力側に結合され且つ伝送線路対のコモンモード電位に応じて電流ドライバの出力電流を補正する電流補正回路とを備えていることを特徴とする電流ドライバ回路である。
【0010】
第1の電流ドライバ回路によると、電源電位レベルに接続された電流源トランジスタの出力側に電流補正回路が結合されていると共に、電流補正回路は伝送線路対のコモンモード電位の変化に応じて電流ドライバの出力電流を補正するように設定されている。このため、コモンモード電位が高いために電流源トランジスタが非飽和領域に入った場合であっても、言い換えると、電流ドライバの出力電流が減少した場合であっても、電流補正回路から電流ドライバに電流を供給することができるため、出力電流を適量に補正することができる。したがって、電源電位レベルが低い低電圧動作であっても安定した差動信号を出力することができるので、コモンモード電位がワイドレンジに変化しても高速差動伝送することができる電流ドライバ回路を実現することができる。
【0011】
第1の電流ドライバ回路において、電流補正回路は、コモンモード電位と電源電位レベルとの差が所定値よりも小さくなったときに出力電流の補正を開始することが好ましい。
【0012】
このようにすると、電流補正回路が電流ドライバにする出力電流の補正を、該出力電流の補正が必要になったタイミングで開始することができる。
【0013】
第1の電流ドライバ回路において、電流補正回路は、電流源トランジスタが非飽和領域に入った場合における出力電流の減少分だけ電流を増大させることが好ましい。
【0014】
このようにすると、出力電流が減少した分だけ電流補正回路から電流ドライバに電流が供給されるため、出力電流を電流源トランジスタが飽和領域で動作しているときの出力電流まで増大させることができる。
【0015】
第1の電流ドライバ回路において、電流補正回路は、電源電位レベルとグランドレベルとの間に互いに直列に接続された複数の抵抗と、複数の抵抗の端子電位とコモンモード電位とを比較するためのコンパレータと、コンパレータに入力されるコモンモード電位と端子電位との大小関係が反転することにより活性化される負荷トランジスタと、負荷トランジスタを流れる電流に比例した電流を電流ドライバに供給するミラートランジスタとを備えていることが好ましい。
【0016】
このようにすると、電流補正回路に備えられたコンパレータにより、複数の抵抗により定められた所定の端子電位とコモンモード電位とが比較される。コンパレータは、入力された端子電位とコモンモード電位との大小関係が反転したときに、コンパレータに接続された負荷トランジスタを活性化させるように設定されている。活性化された負荷トランジスタにはミラートランジスタが備えられているため、負荷トランジスタを流れる電流に比例した電流がミラートランジスタを流れることになる。このため、ミラートランジスタを流れる電流を電流ドライバに供給すれば、電流ドライバの出力電流を補正することができる。また、コンパレータにより、コモンモード電位と比較される端子電位を任意に定めることができる。このため、電流源トランジスタが非飽和領域に入るときのコモンモード電位と同じ大きさの端子電位に設定すれば、電流源トランジスタが非飽和領域に入っているときには常に電流補正回路から電流ドライバに電流が供給されることになる。
【0017】
この場合、電流補正回路は、電源電位レベルとグランドレベルとの間に設けられ且つ複数の抵抗と直列に接続されたトランジスタを更に備えていることが好ましい。
【0018】
このようにすると、複数の抵抗を流れる電流が、電源電位レベル又はグランドレベルの変動により変化しにくくなる。このため、複数の抵抗だけを直列に接続していた場合に比べて端子電位をより安定化させることができる。したがって、電流ドライバの出力電流をより正確に補正することができる。
【0019】
更に、コンパレータは、ゲートにコモンモード電位が入力される第1のnMOSトランジスタと、ゲートに端子電位が入力される第2のnMOSトランジスタと、第1及び第2のnMOSトランジスタのそれぞれに一端が接続された第1の電流源とを備え、負荷トランジスタは、第2の電流源トランジスタが並列に接続され且つ一端が第1のnMOSトランジスタに接続されたpMOSトランジスタから構成され、第1のnMOSトランジスタのソースとゲートとの間の電位差をVgsと、第1のnMOSトランジスタのしきい値電圧をVt と、第1のnMOSトランジスタのチャネル幅及びチャネル長などにより定まる定数をβと、第2の電流源を流れる電流をIと、負荷トランジスタのドレイン電流に対するミラートランジスタのドレイン電流のミラー比をαとした場合、ミラートランジスタから電流ドライバに供給される電流は、{β×(Vgs−Vt )2 −I}×αであることが好ましい。
【0020】
このようにすると、第1のnMOSトランジスタのゲートに入力されるコモンモード電位と第2のnMOSトランジスタのゲートに入力される所定の端子電位との大小関係が反転することにより、第2の電流源が接続されているため完全にOffになっていた負荷トランジスタをOnにすることができる。このとき、負荷トランジスタのドレイン電流は、第1のnMOSトランジスタのドレイン電流から第2の電流源を流れる電流を差し引いた量になる。すなわち、MOSトランジスタのドレイン電流が2乗則に乗っ取るとすれば、負荷トランジスタのドレイン電流は、{β×(Vgs−Vt )2 −I}になる。このため、一定のミラー比αで構成されたミラートランジスタには、負荷トランジスタのドレイン電流のα倍のドレイン電流が流れるので、ミラートランジスタのドレイン電流、すなわちミラートランジスタから電流ドライバに供給される電流は{β×(Vgs−Vt )2 −I}×αとなる。したがって、適切なミラー比α、定数βを決定すれば、コモンモード電位の変動により(Vgs−Vt )の値が変化した場合であっても、その際に変化した電流量のα倍の電流を適切なタイミングで電流ドライバに供給することができるので、電流ドライバの出力電流を適量に補正することができる。
【0021】
第1の電流ドライバ回路において、電流補正回路を電流ドライバから切り離す切り替えスイッチを更に備えていることが好ましい。
【0022】
このようにすると、コモンモード電位の変化を用いて通信を行なう伝送方法を、本電流ドライバ回路においても実施することができる。すなわち、電流補正回路が電流ドライバにする出力電流の補正はコモンモード電位の変化に応じてなされるため、前記伝送方法を実施する際には電流補正回路が障害になることになるが、その際に電流補正回路を電流ドライバから切り離す切り替えスイッチを更に備えていれば、電流補正回路が障害になることなく前記伝送方法を行なうことができる。
【0023】
本発明の第2の電流ドライバ回路は、伝送線路対の間に接続された終端抵抗に電流を流すことにより伝送線路対を駆動する電流ドライバ回路であって、伝送線路対に流れる電流を制御するための複数のスイッチ回路を有する電流ドライバと、伝送線路対のコモンモード電位の変化に応じて複数のスイッチ回路の動作を段階的に制御する電流補正回路とを備えていることを特徴とする電流ドライバ回路である。
【0024】
第2の電流ドライバ回路によると、電流ドライバに複数のスイッチ回路が並列に設けられていると共に、コモンモード電位の変化に応じて複数のスイッチ回路の動作を段階的に制御する電流補正回路が備えられている。このため、電流ドライバに設けられ且つ伝送線路対を駆動するための電流を供給する電流源トランジスタにかかる電圧が、コモンモード電位の変化に応じて低くなる場合であっても、並列に接続された複数のスイッチ回路の動作が電流補正回路により段階的に制御されるため、電流ドライバの出力電流を適量に補正することができる。言い換えると、複数のスイッチ回路が段階的に活性化されていくにしたがって、活性化されたスイッチ回路を構成するスイッチ素子の合計トランジスタサイズをもまた段階的に大きくなるため、電流源トランジスタが非飽和領域に入った際に不足する電流を補うことができる。これにより、電流ドライバの出力電流を補正することができる。したがって、電源電位レベルが低い低電圧動作であっても、安定した差動信号を出力することができるため、コモンモード電位がワイドレンジに変化しても高速差動伝送することのできる電流ドライバ回路を実現することができる。また、電流源トランジスタにかかる電圧が十分大きい場合は、活性化されるスイッチ回路を少なくすることができるため、活性化されたスイッチ回路を構成するスイッチ素子の合計トランジスタサイズを小さくすることができる。その結果、スイッチングノイズを低減させることができる。
【0025】
第2の電流ドライバ回路において、電流補正回路は、電源電位レベルとコモンモード電位との差が小さくなるにしたがって複数のスイッチ回路を段階的に動作させることが好ましい。
【0026】
このようにすると、コモンモード電位が高くなるにしたがって活性化されるスイッチ回路の数が多くなるので、前述の効果が確実に得られる。
【0027】
第2の電流ドライバ回路において、電流補正回路は、複数のスイッチ回路を構成するスイッチ素子のうちの活性化されるスイッチ素子の合計トランジスタサイズが、コモンモード電位と電源電位レベルとの差に対して非線形に変化するように、複数のスイッチ回路を段階的に動作させることが好ましい。
【0028】
このようにすると、電流ドライバに設けるスイッチ回路の数を減らすことができる。なぜならば、電流ドライバに設けられ且つ伝送線路対を駆動するための電流を供給する電流源トランジスタが非飽和領域に入っている場合には、その電流源トランジスタを流れる電流がコモンモード電位と電源電位レベルとの差に対して非線形に変化するためである。したがって、活性化されるスイッチ回路を構成するスイッチ素子のうちの活性化されたスイッチ素子の合計トランジスタサイズも同様に非線形に変化させれば出力電流を的確に補正することができる。これにより、過剰にスイッチ回路を設けることを避けることができる。
【0029】
第2の電流ドライバ回路において、複数のスイッチ回路のうちの所定のスイッチ回路は、該所定のスイッチ回路を構成するスイッチ素子と伝送線路対の一方との間に、直列に接続された抵抗を備えていることが好ましい。
【0030】
このようにすると、抵抗が備えられた所定のスイッチ回路が活性化されたとき、伝送線路対に接続された終端抵抗が、所定のスイッチ回路に備えられた抵抗と並列になるため、全体的な抵抗値を下げることができる。これにより、電流を供給するための電流源トランジスタにかかる電圧を高くすることができるので、該電流源トランジスタが非飽和領域に入った場合であっても飽和領域に戻すことが可能になる。
【0031】
第2の電流ドライバ回路において、複数のスイッチ回路を構成するスイッチ素子はMOSトランジスタからなり、且つ該MOSトランジスタのゲートは所定の抵抗を介してグランドレベルに接続されていることが好ましい。
【0032】
このようにすると、複数のスイッチ回路を構成するMOSトランジスタ(スイッチ素子)の各ゲートが抵抗を介してグランドレベルに接続されるため、スイッチ素子がその大きさによりノイズの発生源になることを回避することができる。また、スイッチ素子のゲートに信号を入力するために接続された配線が長くなる場合には、周波数と位相との関係から入力信号が反射する弊害があるため、前記のように抵抗を介したグランドレベルに接続することにより、その弊害を低減させることができる。
【0033】
第2の電流ドライバ回路において、複数のスイッチ回路を構成するスイッチ素子は、微細化されたMOSトランジスタから構成されていることが好ましい。
【0034】
このようにすると、複数のスイッチ回路を構成するMOSトランジスタ(スイッチ素子)が微細化されているため、該MOSトランジスタのゲートからリーク電流が流れる。このため、そのリーク電流のパスを仮想的な抵抗の代わりにすることができる。このため、前述のノイズ及び反射の弊害を低減させることができる。
【0035】
【発明の実施の形態】
(第1の実施形態)
以下、第1の実施形態に係る電流ドライバ回路について図面を参照しながら説明する。
【0036】
図1は、第1の実施形態に係る電流ドライバ回路、具体的には電流ドライバと電流補正回路とを備えた電流ドライバ回路を示す回路図である。
【0037】
図1に示すように、電流ドライバ回路100は、電流ドライバ101と電流補正回路102とを備えている。
【0038】
電流ドライバ101は、電源電位レベルVddに接続されたpMOS電流源トランジスタ103と、グランドレベルVssに接続されたnMOS電流源トランジスタ104と、スイッチ回路105とを備えている。スイッチ回路105は、それぞれ例えばpMOSトランジスタからなる第1のスイッチ素子105aと第2のスイッチ素子105bと、それぞれ例えばnMOSトランジスタからなる第3のスイッチ素子105cと第4のスイッチ素子105dとからなる。第1のスイッチ素子105aと第3のスイッチ素子105cとの間、及び第2のスイッチ素子105bと第4のスイッチ素子105dとの間には伝送線路対TP/NTPが一方ずつ接続されていると共に、伝送線路対TP/NTPには2本の第1の終端抵抗R1 の直列回路が接続されている。Vcmは、伝送線路対TP/NTPのコモンモード電位を表している。
【0039】
また、電流補正回路102は、第1のコンパレータ106と、負荷トランジスタ107と、ミラートランジスタ108とを備えている。第1のコンパレータ106は、グランドレベルVssに接続された第1の電流源109と、ソースが第1の電流源109に接続された第1のnMOSトランジスタ110と、ソースが第1の電流源109に接続され且つドレインが電源電位レベルVddに接続された第2のnMOSトランジスタ111とを備えている。負荷トランジスタ107は、ソースが電源電位レベルVdd及び第2の電流源112の入力側のそれぞれに接続され、且つドレインが第1のnMOSトランジスタ110のドレイン及び第2の電流源112の出力側のそれぞれに接続されたpMOSトランジスタからなる。ミラートランジスタ108は、ソースが電源電位レベルVddに接続され、ゲートが負荷トランジスタ107のゲート及びドレインのそれぞれに接続され、且つドレインが電流ドライバ101のpMOS電流源トランジスタ103のドレイン側に接続されたpMOSトランジスタからなる。Vgs1 は第1のnMOSトランジスタ110のソースとゲートとの間の電位差を、Vgs2 は第2のnMOSトランジスタ111のソースとゲートとの間の電位差を、Iは第2の電流源112を流れる電流を表している。
【0040】
第1の実施形態によると、電流ドライバ101のpMOS電流源トランジスタ103から供給される電流は、スイッチ回路105を介して伝送線路対TP/NTPの間に接続された第1の終端抵抗R1 に流れると共に、再度スイッチ回路105を介してnMOS電流源トランジスタ104に引き込まれる。その結果、第1の終端抵抗R1 の両端(伝送線路対TP/NTPの間)に電位差が発生する。これにより一定の振幅を有する信号が出力される。このとき、コモンモード電位Vcmは、電流ドライバ回路100を含むLSI内部のノードにより発生させる場合は一定の電位に保たれるのに対して、LSI外部のノードにより発生させる場合においては幅広い範囲(ワイドレンジ)で変動する。コモンモード電位Vcmが電源電位レベルVddの方向に変動すると、pMOS電流源トランジスタ103にかかる電圧が低くなるため、pMOS電流源トランジスタ103が非飽和領域に入る。このため、pMOS電流源トランジスタ103を通して供給される出力電流が減少する。ところが、本実施形態によると、pMOS電流源トランジスタ103が非飽和領域に入ると同時に電流補正回路102が動作を開始する。その結果、電流ドライバ101の出力電流が適量に補正される。
【0041】
以下、電流補正回路102の動作について詳しく説明する。
【0042】
電流補正回路102の第1のコンパレータ106を構成する第1のnMOSトランジスタ110のゲートにはコモンモード電位Vcmが入力されていると共に、第2のnMOSトランジスタ111のゲートには所定の第1の参照電位Vref1が入力されている。第1のコンパレータ106は、二つの電位を比較した結果を負荷トランジスタ107のゲートに出力することにより、負荷トランジスタ107を制御している。具体的には、コモンモード電位Vcmと電源電位レベルVddとの電位差が一定値よりも小さくなったときにコモンモード電位Vcmと第1の参照電位Vref1との大小関係が反転するように設定されているため、反転した際に、第2の電流源112により完全にOffになっていた負荷トランジスタ107がOnになる。このため、負荷トランジスタ107に備えられたミラートランジスタ108も同時にOnにすることができる。ミラートランジスタ108には、負荷トランジスタ107のドレイン電流に対する一定のミラー比αのドレイン電流が流れると共に、このドレイン電流が電流ドライバ101のpMOS電流源トランジスタ103のドレイン側に供給される。尚、負荷トランジスタ107及びミラートランジスタ108のしきい値電圧は互いに等しく設定されている。
【0043】
したがって、コモンモード電位Vcmが電源電位レベルVddに近づくことによりpMOS電流源トランジスタ103が非飽和領域に入ったとしても、電流補正回路102が動作を開始するため、電流ドライバ101の出力電流を適量に補正することができる。具体的には、第1のnMOSトランジスタ110と第2のnMOSトランジスタ111とがそれぞれ等しく構成されていたとすると、第1のnMOSトランジスタ110のドレイン電流はβ×(Vgs1 −Vt )2 に、また第2のnMOSトランジスタ111のドレイン電流はβ×(Vgs2 −Vt )2 になる。ただし、βは第1のnMOSトランジスタ110及び第2のnMOSトランジスタ111のチャネル幅及びチャネル長などにより定まる定数を、Vt は第1のnMOSトランジスタ110及び第2のnMOSトランジスタ111のしきい値電圧を表す。このため、第1の電流源109にはβ×{(Vgs1 −Vt )2 +(Vgs2 −Vt )2 }の電流が流れる。また、負荷トランジスタ107のドレイン電流は{β×(Vgs1 −Vt )2 −I}になる。このため、ミラートランジスタ108のドレイン電流は、そのα倍の{β×(Vgs1 −Vt )2 −I}×αになる。実際に使用した値を用いると、具体的にはVgs2 を{Vdd−(26/30)×Vdd}とした場合、第1の電流源109に流れる電流を60μAと、第2の電流源112に流れる電流を2μAとすると、負荷トランジスタ107のドレイン電流が{β×(Vgs1 −Vt )2 −2μA)になるため、ミラートランジスタ108のドレイン電流は{β×(Vgs1 −Vt )2 −2μA)×αになる。すなわち、これだけの電流が電流ドライバ101のpMOS電流源トランジスタ103のドレイン側に供給されることになる。このようにして電流ドライバ101に供給される電流は、コモンモード電圧Vcmが高くなるにしたがって大きくなると共に、α、β、Vt 及びVref1により任意に設定することができる。また、適切なミラー比α、定数βを決定すれば、コモンモード電位Vcmの変動により(Vgs−Vt )の値が変化した場合であっても、その際に変化した電流量のα倍の電流を適切なタイミングで電流ドライバ101に供給することができるので、電流ドライバ101の出力電流を適量に補正することができる。したがって、以上のように、電源電位レベルVddが低い低電圧動作であっても、安定した差動信号を出力することができるため、コモンモード電位Vcmがワイドレンジに変化しても高速差動伝送することができる電流ドライバ回路を実現することができる。
【0044】
尚、第1の実施形態において、具体的に特定した電流補正回路102の構成は、コモンモード電位Vcmの変動に応じて電流ドライバ101の出力電流が補正される構成であれば、他の構成であってもよい。
【0045】
また、第1の実施形態において、第1の電流源109を流れる電流、第2の電流源112を流れる電流、及び第2のnMOSトランジスタ111のソースとゲートとの間にかかる電圧Vgs2 を具体的に設定したが、製造する電流ドライバの特性に合わせて任意に設定することが好ましい。
【0046】
(第2の実施形態)
以下、第2の実施形態に係る電流ドライバ回路について図面を参照しながら説明する。
【0047】
図2は、第2の実施形態に係る電流ドライバ回路を構成する電流補正回路を示す構成図である。尚、本実施形態における電流ドライバ回路は、図1に示す第1の実施形態の電流ドライバ101と同様であるため図示を省略する。また、第1の実施形態の電流補正回路102と同一の回路素子等には同一の符号を付す。
【0048】
図2に示すように、本実施形態に係る電流ドライバ回路の特徴は、図1に示す第1の実施形態の電流補正回路102における第2のnMOSトランジスタ111のゲートに入力される第1の参照電位Vref1を、第1の参照電位発生回路113により発生させるところにある。以下、具体的に説明する。
【0049】
第1の参照電位発生回路113は、電源電位レベルVddとグランドレベルVssとの間に直列に接続された複数の抵抗からなる。これらの複数の抵抗の各抵抗間における端子の一つは、第2のnMOSトランジスタ111のゲートに接続されている。このため、各抵抗間に発生する所定の端子電位が、第2のnMOSトランジスタ111のゲートに第1の参照電位Vref1として入力される。このように、第1の参照電位Vref1を、端子電位のいずれかによって決めることができるため、第1の参照電位Vref1を任意に設定することができる。したがって、適切な端子電位を選択すれば、pMOS電流源トランジスタ103が非飽和領域に入ったと同時に電流補正回路102の動作が開始されるように設定することができる。
【0050】
(第2の実施形態の変形例)
以下、第2の実施形態の変形例に係る電流ドライバ回路について図面を参照しながら説明する。
【0051】
図3は、第2の実施形態の変形例に係る電流ドライバ回路を構成する電流補正回路を示す構成図である。尚、本変形例に係る電流ドライバ回路は、図1に示す第1の実施形態の電流ドライバ101と同様であるため図示を省略する。また、図3に示す本変形例において、図2に示す第2の実施形態に係る電流ドライバ回路を構成する電流補正回路と同一の回路素子等には同一の符号を付す。
【0052】
図3に示すように、本変形例の特徴は、図2に示す第2の実施形態における第1の参照電位発生回路113に改良を加えた第2の参照電位発生回路114にある。以下、具体的に説明する。
【0053】
本変形例によると、第2の参照電位発生回路114は、電源電位レベルVddとグランドレベルVssとの間に接続された複数の抵抗と、これらの抵抗と直列に接続された第1のpMOSトランジスタ115及び第2のpMOSトランジスタ116とから構成されている。このため、電源電位レベルVdd又はグランドレベルVssが変動した場合であっても、第1のpMOSトランジスタ115を流れる電流が安定であるため、抵抗に流れる電流が変化しにくくなる。これにより、第1の参照電位Vref1として入力される端子電位をより安定化させることができる。したがって、電流ドライバの出力電流をより正確に補正することができる。
【0054】
また、本変形例によると、第2のpMOSトランジスタ116が複数の抵抗と直列に接続されていると共に、第2のpMOSトランジスタ116のゲート電圧を任意に変化させることができる。このため、第2のpMOSトランジスタ116のゲートに入力される電位を制御することにより、第2のpMOSトランジスタ116のOn/Offを制御することができる。このようにすると、例えば第2のpMOSトランジスタ116をOnにした場合は、所定の第1の参照電位Vref1が発生するため、コモンモード電位Vcmの変化に応じて電流ドライバ101の出力電流が補正される。一方、第2のpMOSトランジスタ116をOffにした場合は、各抵抗に電流が流れないため第1の参照電位Vref1が電源電位レベルVddに近い値になる。言い換えると、コモンモード電位Vcmが変化しても電流補正回路102が動作しなくなる。すなわち、第2のpMOSトランジスタ116は、電流ドライバ101と電流補正回路102とを切り離すための切り替えスイッチとして機能する。したがって、コモンモード電位を変化させることにより通信を行なう伝送方法を本変形例の電流ドライバ回路100において実施する場合であっても、電流補正回路102を電流ドライバ101から切り離すことができるため、電流補正回路102が障害になることなく前記伝送方法を行なうことができる。
【0055】
尚、第2の実施形態の変形例において、第1のpMOSトランジスタ115及び第2のpMOSトランジスタ116は、電源電位レベルVddとグランドレベルVssとの間に接続された複数の抵抗の端子のいずれに介していてもよい。
【0056】
また、第2の実施形態の変形例において、第2の参照電位発生回路114を構成する第2のpMOSトランジスタ116が電流ドライバ101と電流補正回路102とを切り離す切り替えスイッチとなっていたが、他の素子等を設けてその素子等を切り替えスイッチとしてもよい。
【0057】
(第3の実施形態)
以下、第3の実施形態に係る電流ドライバ回路について図面を参照しながら説明する。
【0058】
図4は、第3の実施形態に係る電流ドライバ回路を示す構成図である。尚、図4に示す第3の実施形態に係る電流ドライバ回路において、図1に示す第1の実施形態に係る電流ドライバ回路と同一の回路素子等には同一の符号を付す。また、これ以降の本明細書において、スイッチ回路105は第1のスイッチ回路105と称する。
【0059】
図4に示すように、第3の実施形態に係る電流ドライバ回路100の特徴は、第1の実施形態に係る電流ドライバ回路100の電流ドライバ101を構成する第1のスイッチ回路105に並列に設けられた第2のスイッチ回路117及び第3のスイッチ回路118と、それに伴い電流補正回路102に設けられた第1の論理回路119a及び第2の論理回路119bとにある。
【0060】
電流ドライバ101には、第1のスイッチ回路105に加えてそれぞれ4つのスイッチ素子からなる第2のスイッチ回路117と第3のスイッチ回路118とが設けられている。第2のスイッチ回路117は、第1のスイッチ素子105aに並列なpMOSトランジスタからなる第5のスイッチ素子117aと、第2のスイッチ素子105bに並列なpMOSトランジスタからなる第6のスイッチ素子117bと、第3のスイッチ素子105cに並列なnMOSトランジスタからなる第7のスイッチ素子117cと、第4のスイッチ素子105dに並列なnMOSトランジスタからなる第8のスイッチ素子117dとから構成される。第3のスイッチ回路118の説明は、第2のスイッチ回路117を説明する要領と同様であるので省略する。
【0061】
一方、電流補正回路102には、電流ドライバ101の第2のスイッチ回路117を構成する4つのスイッチ素子の動作を制御する第1の論理回路119aと、第3のスイッチ回路118を構成する4つスイッチ素子の動作を制御する第2の論理回路119bとが設けられている。具体的に、第1の論理回路119aは、第2のコンパレータ120と、第1のNOT回路121と、第2のNOT回路122と、第1のNAND回路123と、第2のNAND回路124と、第1のNOR回路125と、第2のNOR回路126とから構成される。第2のコンパレータ120には、第1のnMOSトランジスタ110のドレイン側の電位と第2の参照電位Vref2とが入力される。第1のNOT回路121には、第2のコンパレータ120の出力信号が入力される。第2のNOT回路122には、第1のNOT回路の出力信号が入力される。第1のNAND回路123には、第1のNOT回路121の出力信号と第2のスイッチ素子105bのゲートに入力される信号とが入力される。第2のNAND回路124には、第1のNOT回路121の出力信号と第1のスイッチ素子105aのゲートに入力される信号とが入力される。第1のNOR回路125には、第2のNOT回路122の出力信号と第4のスイッチ素子105dのゲートに入力される信号とが入力される。第2のNOR回路126には、第2のNOT回路122の出力信号と第3のスイッチ素子105cのゲートに入力される信号とが入力される。これにより、第2のスイッチ回路117の動作が第1の論理回路119aにより制御される。また、説明は省略するが、図4に示すように、第3のスイッチ回路118の動作もまた第1の論理回路119aと同様に構成された第2の論理回路119bにより制御される。尚、図4に示す電流ドライバ101におけるNetXy(Xは任意の数字を、yは任意のアルファベットを表す)と、電流補正回路102におけるNetXyとは、等電位であること、言い換えれば同じ信号が各素子に入力されることを意味する。
【0062】
第3の実施形態によると、第1の実施形態に係る電流ドライバ回路により得られる効果に加えて以下のような効果が得られる。
【0063】
本実施形態によると、コモンモード電位Vcmが所定値より高くなることにより、電流補正回路102の第1の論理回路119aが動作を開始するように設定されている。これにより、電流ドライバ101の第2のスイッチ回路117が活性化される。すなわち、第5のスイッチ素子117aは第1のスイッチ素子105aと、第6のスイッチ素子117bは第2のスイッチ素子105bと、第7のスイッチ素子117cは第3のスイッチ素子105cと、第8のスイッチ素子117dは第4のスイッチ素子105dと、それぞれ同じOn/Off状態になる。このため、コモンモード電位Vcmが電源電位レベルVddの方向に変動することにより、コモンモード電位Vcmが所定値より高くなった場合は、言い換えると、pMOS電流源トランジスタ103の両端にかかる電圧Vdsがソースとゲートにかかる電圧からしきい値電圧を差し引いた値よりも大きくならない場合は、第2のスイッチ回路117が活性化されるので、活性化されたスイッチ素子の合計トランジスタサイズを大きくすることができる。これにより、pMOS電流源トランジスタ103の両端にかかる電圧が高くなるので、pMOS電流源トランジスタ103が非飽和領域に入った際に不足する電流を補うことができる。また、第1の論理回路119aにより活性化された第2のスイッチ回路117だけではpMOS電流源トランジスタ103を飽和領域に到達させることができない場合は、更に第2の論理回路119bが動作を開始するように設定されている。これにより、第3のスイッチ回路118が第2のスイッチ回路117に続いて活性化される。このため、第2のスイッチ回路117を活性化させることにより得られた効果を更に得ることができる。したがって、電源電位レベルVddが低い低電圧動作であっても、安定した差動信号を出力することができるため、コモンモード電位がワイドレンジに変化しても高速差動伝送することができる電流ドライバ回路を実現することができる。
【0064】
また、本実施形態によると、pMOS電流源トランジスタ103の両端にかかる電圧Vdsが、ソースとゲートにかかる電圧からしきい値電圧を差し引いた値よりも十分大きい場合は、第1のスイッチ回路105と第2のスイッチ回路117と第3のスイッチ回路118とを構成するスイッチ素子のうちで活性化されたスイッチ素子の数が少なくなる。すなわち、活性化されたスイッチ素子を構成するMOSトランジスタの合計トランジスタサイズが小さくなる。このため、スイッチングノイズを低減させることができる。
【0065】
尚、本実施形態において、並列に設けられたスイッチ回路を3段階で、すなわち第1のスイッチ回路105と第2のスイッチ回路117と第3のスイッチ回路118とから構成したが、2段階又は4段階以上で構成してもよい。
【0066】
また、本実施形態において、活性化されるスイッチ素子の合計トランジスタサイズを、コモンモード電位Vcmと電源電位レベルVddとの差に対して非線形に変化させることが好ましい。このようにすると、電流ドライバ101に設けるスイッチ回路の数を減らすことができる。なぜならば、pMOS電流源トランジスタ103が非飽和領域に入った場合、pMOS電流源トランジスタ103に流れる電流が、コモンモード電位Vcmと電源電位レベルVddとの差に対して非線形に変化するためである。したがって、活性化されるスイッチ素子の合計トランジスタサイズも同様に非線形に変化させれば出力電流を的確に補正することができる。これにより、過剰にスイッチのサイズを大きくすることを設けることを避けることができる
また、本実施形態において、具体的に特定した第1の論理回路119a及び第2の論理回路119bの構成は、前述の効果が得られるような構成であれば、他の構成であってもよい。
【0067】
(第3の実施形態の変形例)
以下、第3の実施形態の変形例に係る電流ドライバ回路について図面を参照しながら説明する。
【0068】
図5は、第3の実施形態の変形例に係る電流ドライバ回路を構成する電流ドライバを示す構成図である。尚、本変形例の電流補正回路は、図4に示す第3の実施形態の電流補正回路102と同様であるため図示を省略する。また、図5に示す本変形例において、第3の実施形態の電流ドライバと同一の回路素子等には同一の符号を付す。
【0069】
図5に示すように、第3の実施形態の変形例に係る電流ドライバ回路の特徴は、第3の実施形態の電流ドライバ101を構成する第3のスイッチ回路118に改良を加えている点にある。具体的には、スイッチ回路の中で最後に活性化されるスイッチ回路を、すなわち第3のスイッチ回路118を構成する第9のスイッチ素子118aと第11のスイッチ素子118cとの間、及び第10のスイッチ素子118bと第12のスイッチ素子118dとの間に、第2の終端抵抗R2 をそれぞれ2つ直列に接続している。このため、第3の実施形態により得られる効果に加えて以下のような効果が得られる
本変形例によると、第3のスイッチ回路118が活性化されることにより、電流ドライバ回路100が搭載されたLSIの外部の第1の終端抵抗R1 と第2の終端抵抗R2 とが並列になる。その結果、全体的な終端抵抗値を下げることができるので、第2の終端抵抗R2 を接続していなかった場合に比べてより容易にpMOS電流源トランジスタ103を飽和領域に到達させることができる。
【0070】
尚、第3の実施形態の変形例において、第2の終端抵抗R2 は第3のスイッチ回路118に備えられていたが、第2のスイッチ回路117に、又は第1のスイッチ回路105にのみ備えられていてもよい。
【0071】
(第4の実施形態)
以下、第4の実施形態に係る電流ドライバ回路について図面を参照しながら説明する。
【0072】
図6は、第4の実施形態に係る電流ドライバ回路を構成する電流ドライバを示す構成図である。尚、本実施形態の電流補正回路は、図4に示す第3の実施形態の電流補正回路102と同様であるため図示を省略する。また、図6に示す第4の実施形態の電流ドライバにおいて、図4に示す第3の実施形態の電流ドライバと同一の回路素子には同一の符号を付す。
【0073】
図6に示すように、第4の実施形態に係る電流ドライバ回路の特徴は、図4に示す第3の実施形態の電流ドライバ101を構成するスイッチ回路を改良している点にある。具体的には、本変形例のスイッチ回路の特徴は、第1のスイッチ回路105、第2のスイッチ回路117及び第3のスイッチ回路118を構成する各スイッチ素子のゲートを、それぞれ第3の終端抵抗R3 を介してグランドレベルVssに接続しているところにある。これにより、第3の実施形態により得られる効果に加えて以下のような効果が得られる。
【0074】
本実施形態によると、各スイッチ素子のゲートが第3の終端抵抗R3 を介してグランドレベルに接続されているため、スイッチ素子がその大きさによりノイズの発生源になる可能性を低く抑えることができる。また、スイッチ素子のゲートに信号を入力するために接続された配線が長くなる場合には、周波数と位相との関係から信号が反射する弊害が生じるため、第3の終端抵抗R3 を介してグランドレベルに接続することによりその弊害を低減させることができる。
【0075】
尚、第4の実施形態において、第3の終端抵抗R3 をすべてのスイッチ素子に接続したが、すべてのスイッチ素子に接続しなくてもよい。
【0076】
(第4の実施形態の変形例)
以下、第4の実施形態の変形例に係る電流ドライバ回路について図面を参照しながら説明する。
【0077】
図7は、第4の実施形態の変形例に係る電流ドライバ回路を構成する電流ドライバを示す構成図、特に第1のスイッチ回路105を構成する第1のスイッチ素子105aを例に示す構成図である。尚、図7に示す第4の実施形態の電流ドライバにおいて、図6に示す第4の実施形態の電流ドライバと同一の回路素子等には同一の符号を付す。
【0078】
図7に示すように、第4の実施形態の変形例に係る電流ドライバ回路の特徴は、図6に示す第4の実施形態の電流ドライバ101における第1のスイッチ回路105を構成する第1のスイッチ素子105aにある。
【0079】
本変形例によると、第1のスイッチ回路105を構成する第1のスイッチ素子105aのゲートとドレインとが第4の終端抵抗R4 を介して接続されている。ただし、この第4の終端抵抗R4 は、仮想的な終端抵抗を意味している。すなわち、第1のスイッチ素子105aのゲートから流れるリーク電流のリークパスを利用して第4の終端抵抗R4 が仮想的に接続されていることを意味している。したがって、図6に示す第4の実施形態の電流ドライバ101のような第3の終端抵抗R3 を接続する代わりに、スイッチ素子となるMOSトランジスタのゲートにリーク電流が流れるようにMOSトランジスタを微細化すれば、図7に示すような仮想的な第4の終端抵抗R4 を作り出すことができる。これにより、第4の実施形態により得られる効果が確実に得られる。
【0080】
尚、第4の実施形態の変形例において、第1のスイッチ回路105を構成する第1のスイッチ素子105aを例にして説明したが、他のスイッチ素子も同様に微細化されていてもよい。
【0081】
【発明の効果】
本発明の第1の電流ドライバ回路によると、電源電位レベルに接続された電流源トランジスタの出力側に電流補正回路が結合されていると共に、電流補正回路は伝送線路対のコモンモード電位の変化に応じて電流ドライバの出力電流を補正するように設定されている。このため、コモンモード電位が高いために電流源トランジスタが非飽和領域に入った場合であっても、言い換えると、電流ドライバの出力電流が減少した場合であっても、電流補正回路から電流ドライバに電流を供給することができるため、出力電流を適量に補正することができる。したがって、電源電位レベルが低い低電圧動作であっても安定した差動信号を出力することができるので、コモンモード電位がワイドレンジに変化しても高速差動伝送することができる電流ドライバ回路を実現することができる。
【0082】
本発明の第2の電流ドライバ回路によると、電流ドライバに複数のスイッチ回路が並列に設けられていると共に、コモンモード電位の変化に応じて複数のスイッチ回路の動作を段階的に制御する電流補正回路が備えられている。このため、電流ドライバに設けられ且つ伝送線路対を駆動するための電流を供給する電流源トランジスタにかかる電圧が、コモンモード電位の変化に応じて低くなる場合であっても、並列に接続された複数のスイッチ回路の動作が電流補正回路により段階的に制御されるため、電流ドライバの出力電流を適量に補正することができる。言い換えると、複数のスイッチ回路が段階的に活性化されていくと、活性化されたスイッチ回路を構成するスイッチ素子の合計トランジスタサイズをもまた段階的に大きくなるため、電流源トランジスタが非飽和領域に入った際に不足する電流を補うことができる。これにより、電流ドライバの出力電流を補正することができる。したがって、電源電位レベルが低い低電圧動作であっても、安定した差動信号を出力することができるため、コモンモード電位がワイドレンジに変化しても高速差動伝送することのできる電流ドライバ回路を実現することができる。また、電流源トランジスタにかかる電圧が十分大きい場合は、活性化されるスイッチ回路を少なくすることができるため、活性化されたスイッチ回路を構成するスイッチ素子の合計トランジスタサイズを小さくすることができる。その結果、スイッチングノイズを低減させることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る電流ドライバ回路を示す構成図である。
【図2】本発明の第2の実施形態に係る電流ドライバ回路を構成する電流補正回路を示す構成図である。
【図3】本発明の第2の実施形態の変形例に係る電流ドライバ回路を構成する電流補正回路を示す構成図である。
【図4】本発明の第3の実施形態に係る電流ドライバ回路を示す構成図である。
【図5】本発明の第3の実施形態の変形例に係る電流ドライバ回路を構成する電流ドライバを示す構成図である。
【図6】本発明の第4の実施形態に係る電流ドライバ回路を構成する電流ドライバを示す構成図である。
【図7】本発明の第4の実施形態に係る電流ドライバ回路を構成する電流ドライバにおける一つのスイッチ素子を例に示す構成図である。
【図8】従来の電流ドライバ回路を示す構成図である。
【符号の説明】
100 電流ドライバ回路
101 電流ドライバ
102 電流補正回路
103 pMOS電流源トランジスタ
104 nMOS電流源トランジスタ
105 スイッチ回路(第1のスイッチ回路)
105a 第1のスイッチ素子
105b 第2のスイッチ素子
105c 第3のスイッチ素子
105d 第4のスイッチ素子
106 第1のコンパレータ
107 負荷トランジスタ
108 ミラートランジスタ
109 第1の電流源
110 第1のnMOSトランジスタ
111 第2のnMOSトランジスタ
112 第2の電流源
113 第1の参照電位発生回路
114 第2の参照電位発生回路
115 第1のpMOSトランジスタ
116 第2のpMOSトランジスタ
117 第2のスイッチ回路
117a 第5のスイッチ素子
117b 第6のスイッチ素子
117c 第7のスイッチ素子
117d 第8のスイッチ素子
118 第3のスイッチ回路
118a 第9のスイッチ素子
118b 第10のスイッチ素子
118c 第11のスイッチ素子
118d 第12のスイッチ素子
119a 第1の論理回路
119b 第2の論理回路
120 第2のコンパレータ
121 第1のNOT回路
122 第2のNOT回路
123 第1のNAND回路
124 第2のNAND回路
125 第1のNOR回路
126 第2のNOR回路
Vdd 電源電位レベル
Vss グランドレベル
Vcm コモンモード電位
R1 第1の終端抵抗
R2 第2の終端抵抗
R3 第3の終端抵抗
R4 第4の終端抵抗
Vds pMOS電流源トランジスタの両端にかかる電圧
Vgs1 第1のnMOSトランジスタのソース−ゲート間にかかる電圧
Vgs2 第2のnMOSトランジスタのソース−ゲート間にかかる電圧
I 第2の電流源に流れる電流
Vref1 第1の参照電位
Vref2 第2の参照電位
Vref3 第3の参照電位
Claims (13)
- 伝送線路対の間に接続された終端抵抗に電流を流すことにより前記伝送線路対を駆動する電流ドライバ回路であって、
電源電位レベルに接続された電流源トランジスタを有し且つ前記伝送線路対に結合された電流ドライバと、
前記電流源トランジスタの出力側に結合され且つ前記伝送線路対のコモンモード電位に応じて前記電流ドライバの出力電流を補正する電流補正回路とを備えていることを特徴とする電流ドライバ回路。 - 前記電流補正回路は、前記電流源トランジスタに接続された電源電位レベルと前記コモンモード電位との差が所定値よりも小さくなったときに前記出力電流の補正を開始することを特徴とする請求項1に記載の電流ドライバ回路。
- 前記電流補正回路は、前記電流源トランジスタが非飽和領域に入った場合における前記出力電流の減少分だけ電流を増大させることを特徴とする請求項1に記載の電流ドライバ回路。
- 前記電流補正回路は、
前記電源電位レベルとグランドレベルとの間に互いに直列に接続された複数の抵抗と、
前記複数の抵抗の端子電位と前記コモンモード電位とを比較するためのコンパレータと、
前記コンパレータに入力される前記コモンモード電位と前記端子電位との大小関係が反転することにより活性化される負荷トランジスタと、
前記負荷トランジスタを流れる電流に比例した電流を前記電流ドライバに供給するミラートランジスタとを備えていることを特徴とする請求項1に記載の電流ドライバ回路。 - 前記電流補正回路は、前記電源電位レベルと前記グランドレベルとの間に設けられ且つ前記複数の抵抗と直列に接続されたトランジスタを更に備えていることを特徴とする請求項4に記載の電流ドライバ回路。
- 前記コンパレータは、ゲートに前記コモンモード電位が入力される第1のnMOSトランジスタと、ゲートに前記端子電位が入力される第2のnMOSトランジスタと、前記第1及び前記第2のnMOSトランジスタのそれぞれに一端が接続された第1の電流源とを備え、
前記負荷トランジスタは、第2の電流源トランジスタが並列に接続され且つ一端が前記第1のnMOSトランジスタに接続されたpMOSトランジスタから構成され、
前記第1のnMOSトランジスタのソースとゲートとの間の電位差をVgsと、前記第1のnMOSトランジスタのしきい値電圧をVt と、前記第1のnMOSトランジスタのチャネル幅及びチャネル長などにより定まる定数をβと、前記第2の電流源を流れる電流をIと、前記負荷トランジスタのドレイン電流に対する前記ミラートランジスタのドレイン電流のミラー比をαとした場合、
前記ミラートランジスタから前記電流ドライバに供給される電流は、{β×(Vgs−Vt )2 −I}×αであることを特徴とする請求項4に記載の電流ドライバ回路。 - 前記電流補正回路を前記電流ドライバから切り離す切り替えスイッチを更に備えていることを特徴とする請求項1に記載の電流ドライバ回路。
- 伝送線路対の間に接続された終端抵抗に電流を流すことにより前記伝送線路対を駆動する電流ドライバ回路であって、
前記伝送線路対に流れる電流を制御するための複数のスイッチ回路を有する電流ドライバと、
前記伝送線路対のコモンモード電位の変化に応じて前記複数のスイッチ回路の動作を段階的に制御する電流補正回路とを備えていることを特徴とする電流ドライバ回路。 - 前記電流補正回路は、電源電位レベルと前記コモンモード電位との差が小さくなるにしたがって前記複数のスイッチ回路を段階的に動作させることを特徴とする請求項8に記載の電流ドライバ回路。
- 前記電流補正回路は、前記複数のスイッチ回路を構成するスイッチ素子のうちの活性化されるスイッチ素子の合計トランジスタサイズが、前記コモンモード電位と前記電源電位レベルとの差に対して非線形に変化するように、前記複数のスイッチ回路を段階的に動作させることを特徴とする請求項8に記載の電流ドライバ。
- 前記複数のスイッチ回路のうちの所定のスイッチ回路は、該所定のスイッチ回路を構成するスイッチ素子と前記伝送線路対の一方との間に、直列に接続された抵抗を備えていることを特徴とする請求項8に記載の電流ドライバ回路。
- 前記複数のスイッチ回路を構成するスイッチ素子はMOSトランジスタからなり、且つ該MOSトランジスタのゲートは所定の抵抗を介してグランドレベルに接続されていることを特徴とする請求項8に記載の電流ドライバ回路。
- 前記複数のスイッチ回路を構成するスイッチ素子は、微細化されたMOSトランジスタから構成されていることを特徴とする請求項8に記載の電流ドライバ回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003039375A JP4205969B2 (ja) | 2003-02-18 | 2003-02-18 | 電流ドライバ回路 |
US10/701,500 US6977525B2 (en) | 2003-02-18 | 2003-11-06 | Current driver circuit |
CNB2004100052712A CN1287520C (zh) | 2003-02-18 | 2004-02-17 | 电流驱动器电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003039375A JP4205969B2 (ja) | 2003-02-18 | 2003-02-18 | 電流ドライバ回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004253859A true JP2004253859A (ja) | 2004-09-09 |
JP2004253859A5 JP2004253859A5 (ja) | 2006-01-12 |
JP4205969B2 JP4205969B2 (ja) | 2009-01-07 |
Family
ID=32905168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003039375A Expired - Fee Related JP4205969B2 (ja) | 2003-02-18 | 2003-02-18 | 電流ドライバ回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6977525B2 (ja) |
JP (1) | JP4205969B2 (ja) |
CN (1) | CN1287520C (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007325272A (ja) * | 2006-06-01 | 2007-12-13 | Fujitsu Ltd | 低電圧差動信号ドライバ、低電圧差動信号を駆動する方法及びシステム |
JP2008042817A (ja) * | 2006-08-10 | 2008-02-21 | Toshiba Matsushita Display Technology Co Ltd | 差動信号送信回路および差動信号送受信回路 |
KR100863127B1 (ko) * | 2006-12-22 | 2008-10-15 | 매그나칩 반도체 유한회사 | 차동 전류 구동 방식의 데이터 전송 시스템 |
US7659747B2 (en) | 2007-07-31 | 2010-02-09 | Fujitsu Microelectronics Limited | Transmission device |
US7800414B2 (en) | 2008-09-12 | 2010-09-21 | Magnachip Semiconductor Ltd. | Differential current driving type data transmission system |
DE102010042156A1 (de) | 2009-10-13 | 2011-04-28 | Denso Corporation, Kariya-City | Übertragungsvorrichtung für eine differentielle Kommunikation |
WO2012117456A1 (ja) * | 2011-03-03 | 2012-09-07 | パナソニック株式会社 | 差動ドライバ回路 |
JP2014519285A (ja) * | 2011-05-27 | 2014-08-07 | アナログ ディヴァイスィズ インク | 差動信号のための平衡インピーダンスの方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1805285B (zh) * | 2005-01-14 | 2013-03-13 | 凌阳科技股份有限公司 | 高电源噪声抑制比的低电压振幅差动信号驱动器 |
US7265587B1 (en) * | 2005-07-26 | 2007-09-04 | Altera Corporation | LVDS output buffer pre-emphasis methods and apparatus |
JP5570445B2 (ja) | 2011-01-26 | 2014-08-13 | 株式会社日立製作所 | 送信回路 |
CN105824346B (zh) * | 2015-01-04 | 2017-09-05 | 原相科技股份有限公司 | 涌流补偿电路及比较器模块 |
DE102015221636A1 (de) * | 2015-11-04 | 2017-05-04 | Robert Bosch Gmbh | Verfahren zum Betreiben eines Metall-Oxid-Halbleiter-Feldeffekttransistors |
CN109845110B (zh) * | 2016-07-22 | 2024-04-02 | 瑞士Csem电子显微技术研发中心 | 用于补偿模拟和/或数字电路的pvt变化的补偿装置 |
US20230058343A1 (en) * | 2021-08-19 | 2023-02-23 | Nxp Usa, Inc. | Nmos low swing voltage mode tx driver |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5418478A (en) | 1993-07-30 | 1995-05-23 | Apple Computer, Inc. | CMOS differential twisted-pair driver |
US5977797A (en) * | 1997-12-30 | 1999-11-02 | Lsi Logic Corporation | Method and apparatus for transferring data on a voltage biased data line |
US5939904A (en) * | 1998-02-19 | 1999-08-17 | Lucent Technologies, Inc. | Method and apparatus for controlling the common-mode output voltage of a differential buffer |
WO2000011787A1 (de) | 1998-08-18 | 2000-03-02 | Infineon Technologies Ag | Ausgangstreiberschaltung |
US6329843B1 (en) * | 1999-10-14 | 2001-12-11 | Matsushita Electric Industrial Co., Ltd. | Output driver with current compensation circuit for variation of common mode voltage |
JP2001186197A (ja) | 1999-10-14 | 2001-07-06 | Matsushita Electric Ind Co Ltd | 電流ドライバ回路 |
JP3498042B2 (ja) * | 2000-06-05 | 2004-02-16 | Necエレクトロニクス株式会社 | 電子機器及びそれを備えた電子機器システム |
US6731135B2 (en) * | 2001-06-14 | 2004-05-04 | Artisan Components, Inc. | Low voltage differential signaling circuit with mid-point bias |
US6791356B2 (en) * | 2001-06-28 | 2004-09-14 | Intel Corporation | Bidirectional port with clock channel used for synchronization |
US6836149B2 (en) * | 2002-04-12 | 2004-12-28 | Stmicroelectronics, Inc. | Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit |
-
2003
- 2003-02-18 JP JP2003039375A patent/JP4205969B2/ja not_active Expired - Fee Related
- 2003-11-06 US US10/701,500 patent/US6977525B2/en not_active Expired - Fee Related
-
2004
- 2004-02-17 CN CNB2004100052712A patent/CN1287520C/zh not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007325272A (ja) * | 2006-06-01 | 2007-12-13 | Fujitsu Ltd | 低電圧差動信号ドライバ、低電圧差動信号を駆動する方法及びシステム |
JP2008042817A (ja) * | 2006-08-10 | 2008-02-21 | Toshiba Matsushita Display Technology Co Ltd | 差動信号送信回路および差動信号送受信回路 |
KR100863127B1 (ko) * | 2006-12-22 | 2008-10-15 | 매그나칩 반도체 유한회사 | 차동 전류 구동 방식의 데이터 전송 시스템 |
US7659747B2 (en) | 2007-07-31 | 2010-02-09 | Fujitsu Microelectronics Limited | Transmission device |
US7800414B2 (en) | 2008-09-12 | 2010-09-21 | Magnachip Semiconductor Ltd. | Differential current driving type data transmission system |
DE102010042156A1 (de) | 2009-10-13 | 2011-04-28 | Denso Corporation, Kariya-City | Übertragungsvorrichtung für eine differentielle Kommunikation |
WO2012117456A1 (ja) * | 2011-03-03 | 2012-09-07 | パナソニック株式会社 | 差動ドライバ回路 |
JP2014519285A (ja) * | 2011-05-27 | 2014-08-07 | アナログ ディヴァイスィズ インク | 差動信号のための平衡インピーダンスの方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1287520C (zh) | 2006-11-29 |
JP4205969B2 (ja) | 2009-01-07 |
US20040169526A1 (en) | 2004-09-02 |
US6977525B2 (en) | 2005-12-20 |
CN1523759A (zh) | 2004-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7253663B2 (en) | Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications | |
US7795919B2 (en) | Transmitter driver circuit in high-speed serial communications system | |
US7271639B2 (en) | Voltage level converter circuit and semiconductor integrated circuit device | |
US8154323B2 (en) | Output driver operable over wide range of voltages | |
US6459322B1 (en) | Level adjustment circuit and data output circuit thereof | |
US7463073B2 (en) | Output driver | |
JP4205969B2 (ja) | 電流ドライバ回路 | |
JP2008182516A (ja) | インタフェース回路および半導体集積回路 | |
US20160149578A1 (en) | Low voltage differential signaling (lvds) driving circuit | |
US7812660B2 (en) | Level shift circuit | |
US7564270B1 (en) | Differential output driver | |
US7053661B1 (en) | Impedance-matched output driver circuits having enhanced predriver control | |
US6242942B1 (en) | Integrated circuit output buffers having feedback switches therein for reducing simultaneous switching noise and improving impedance matching characteristics | |
US6774678B2 (en) | Differential cascode current mode driver | |
KR20010051033A (ko) | 전류 드라이버회로 | |
JP4097149B2 (ja) | 差動駆動回路およびそれを内蔵する電子機器 | |
US6417708B1 (en) | Resistively-loaded current-mode output buffer with slew rate control | |
US7224194B2 (en) | Output driver circuit | |
US7157931B2 (en) | Termination circuits having pull-down and pull-up circuits and related methods | |
US6043679A (en) | Level shifter | |
US20080136465A1 (en) | Semiconductor integrated circuit | |
US7218169B2 (en) | Reference compensation circuit | |
CN108809295B (zh) | 电平移位电路 | |
JP2004112453A (ja) | 信号伝送装置 | |
US20010024137A1 (en) | Driver circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051118 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081017 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |