JP2009032908A - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP2009032908A JP2009032908A JP2007195521A JP2007195521A JP2009032908A JP 2009032908 A JP2009032908 A JP 2009032908A JP 2007195521 A JP2007195521 A JP 2007195521A JP 2007195521 A JP2007195521 A JP 2007195521A JP 2009032908 A JP2009032908 A JP 2009032908A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- switch
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】入出力回路部は、外部端子との間で第1電圧の入出力信号を授受する。内部回路部は、第1電圧と異なる第2電圧で動作し、第2電圧又は回路の接地電位側に第1スイッチを有する。入出力回路部の入力回路は、第1電圧で動作する入力部と、第2電圧で動作する第1レベル変換回路を有する。入出力回路部の出力回路は、第1電圧と上記第2電圧とで動作する第2レベル変換回路、及び上記第1電圧で動作する出力部とラッチを有する。上記入出力回路部は、上記第2電圧又は上記第2電圧で動作する回路部分の接地電位側に第2スイッチを有し、電源スイッチ制御回路により、内部回路が動作状態のときに第1及び第2スイッチをオン状態にし、一時的な動作停止状態のときに第1及び第2スイッチをオフ状態にする。
【選択図】図1
Description
Claims (11)
- 外部端子との間で第1電圧に対応した入力信号を受ける入力回路及び上記第1電圧に対応した出力信号を形成する出力回路とを有する入出力回路部と、
上記入出力回路部との間で信号の授受を行い、上記第1電圧とは異なる第2電圧で動作する内部回路部と、
電源スイッチ制御回路とを有し、
上記内部回路部は、上記第2電圧又は回路の接地電位側に第1スイッチを有し、
上記入力回路は、上記外部端子からの入力信号を受け、上記第1電圧で動作する入力部と、少なくとも上記第2電圧で動作し、上記第1電圧に対応した信号振幅の第1信号を上記第2電圧に対応した信号振幅に変換する第1レベル変換回路を有し、
上記出力回路は、上記内部回路部からの入力信号を受け、上記第1電圧と上記第2電圧とで動作し、上記第2電圧に対応した信号振幅の第2信号を上記第1電圧に対応した信号振幅に変換する第2レベル変換回路、及び上記第1電圧で動作し、上記第2レベル変換回路の出力信号を受けて上記外部端子から出力される出力信号を形成する出力部及び上記出力部の入力信号を保持するラッチを有し、
上記入出力回路部は、上記第2電圧又は上記第2電圧で動作する回路部分の接地電位側に第2スイッチを有し、
上記電源スイッチ制御回路は、上記内部回路が動作状態のときに上記第1スイッチ及び第2スイッチをオン状態にし、上記内部回路が動作を行わない所定モードのときに上記第1及び第2スイッチをオフ状態にする半導体集積回路装置。 - 請求項1において、
上記内部回路部は、第1ゲート絶縁膜のMOSFETで構成され、
上記第1スイッチ及び第2スイッチは、上記第1ゲート絶縁膜よりも厚い第2ゲート絶縁膜のMOSFETで構成される半導体集積回路装置。 - 請求項2において、
上記入力回路は、上記第2ゲート絶縁膜のMOSFETで構成され、
上記第1レベル変換回路は、上記入力回路の出力信号を受けるMOSFETが上記第2ゲート絶縁膜のMOSFETで構成され、他のMOSFETは上記第1ゲート絶縁膜のMOSFETで構成され、
上記出力回路は、上記第2ゲート絶縁膜のMOSFETで構成され、
上記第2レベル変換回路は、上記第2電圧で動作する回路のMOSFETが上記第1ゲート絶縁膜のMOSFETで構成され、上記第1電圧で動作する回路のMOSFETが上記第2ゲート絶縁膜のMOSFETで構成される半導体集積回路装置。 - 請求項2において、
上記第1スイッチが上記第2電圧側に設けられ、上記第2スイッチが上記回路の接地電位側に設けられ、又は上記第1スイッチが上記回路の接地電位に設けられ、上記第2スイッチが上記第2電圧側に設けられ、
上記入出力回路部と上記内部回路部との信号伝達経路には、上記第2電圧で動作し、上記電源スイッチ制御回路からの制御信号によって上記第1信号及び第2信号の伝達が制御されるゲート回路を更に有し、
上記電源スイッチ制御回路は、上記所定モードのときに上記制御信号を上記第1信号及び第2信号の伝達を停止させ、第1スイッチと第2スイッチをオフ状態にさせるタイミングに時間差を設けた半導体集積回路装置。 - 請求項2において、
上記1つの外部端子に対応した1つの入出力回路部に上記第2スイッチを構成するMOSFETがそれぞれ設けられる半導体集積回路装置。 - 請求項2において、
上記複数の外部端子に対応した複数の入出力回路部に対して共通領域に上記第2スイッチを構成するMOSFETが設けられる半導体集積回路装置。 - 請求項5又は6において、
上記入出力回路部及び内部回路部は、異なる回路機能を有する複数組を有し、
上記回路機能の動作に対応して複数組の入出力回路部及び内部回路部がそれぞれ独立して上記所定モードにされる半導体集積回路装置。 - 請求項5又は6において、
上記内部回路部に設けられる第1スイッチは、並列形態にされた複数のMOSFETにより構成され、ゲートが1つの配線に順次に接続され、
上記電源スイッチ制御回路で形成された制御信号は、上記配線の一端側から供給されて他端側からの信号が上記複数の全てのMOSFETのオン/オフ状態の検出するモニタ信号として上記電源スイッチ制御回路に入力される半導体集積回路装置。 - 請求項1において、
上記第1スイッチ及び第2スイッチは共に上記回路の接地電位側に設けられ、
上記第2スイッチは上記第1スイッチが共用される半導体集積回路装置。 - 請求項1において、
上記第1スイッチ及び第2スイッチは共に上記回路の接地電位側に設けられ、
上記第1のスイッチは、上記内部回路部が形成される半導体領域の両側に設けられ、
上記入出力回路部は、上記内部回路部を取り囲むように半導体チップの周辺部に設けられ、
上記入出力回路部の上記内部回路の両側に対応した入出力回路部分の第2スイッチは、上記第1スイッチを共用され、
上記内部回路の上下側に対応した入出力回路部部分の第2スイッチは、かかる入出力回路部に隣接して設けられる半導体集積回路装置。 - 請求項1において、
上記所定モードに入るときには、上記入出力回路部の上記第2スイッチをオフ状態にした後に上記内部回路部の上記第1スイッチをオフ状態にし、
上記所定モードから通常モードに復帰するときには、上記入出力回路部の上記第2スイッチをオン状態にした後に上記内部回路部の上記第2スイッチをオン状態にする半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007195521A JP5172233B2 (ja) | 2007-07-27 | 2007-07-27 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007195521A JP5172233B2 (ja) | 2007-07-27 | 2007-07-27 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009032908A true JP2009032908A (ja) | 2009-02-12 |
JP5172233B2 JP5172233B2 (ja) | 2013-03-27 |
Family
ID=40403109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007195521A Expired - Fee Related JP5172233B2 (ja) | 2007-07-27 | 2007-07-27 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5172233B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013085082A (ja) * | 2011-10-07 | 2013-05-09 | Renesas Electronics Corp | 半導体装置 |
JP2013191853A (ja) * | 2013-04-16 | 2013-09-26 | Renesas Electronics Corp | 電源制御可能領域を有する半導体集積回路 |
JP2014146818A (ja) * | 2014-03-13 | 2014-08-14 | Renesas Electronics Corp | 電源制御可能領域を有する半導体集積回路 |
US9465083B2 (en) | 2012-12-26 | 2016-10-11 | Denso Corporation | Voltage detecting device for assembled battery |
WO2018211931A1 (ja) * | 2017-05-15 | 2018-11-22 | 株式会社ソシオネクスト | 半導体集積回路装置 |
WO2020044438A1 (ja) * | 2018-08-28 | 2020-03-05 | 株式会社ソシオネクスト | 半導体集積回路装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11195975A (ja) * | 1997-12-26 | 1999-07-21 | Hitachi Ltd | レベル変換回路および半導体集積回路装置 |
JP2003218682A (ja) * | 2002-01-28 | 2003-07-31 | Hitachi Ltd | 半導体集積回路装置 |
JP2004128590A (ja) * | 2002-09-30 | 2004-04-22 | Matsushita Electric Ind Co Ltd | レベルシフタ回路 |
JP2006303753A (ja) * | 2005-04-19 | 2006-11-02 | Renesas Technology Corp | 半導体集積回路装置 |
-
2007
- 2007-07-27 JP JP2007195521A patent/JP5172233B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11195975A (ja) * | 1997-12-26 | 1999-07-21 | Hitachi Ltd | レベル変換回路および半導体集積回路装置 |
JP2003218682A (ja) * | 2002-01-28 | 2003-07-31 | Hitachi Ltd | 半導体集積回路装置 |
JP2004128590A (ja) * | 2002-09-30 | 2004-04-22 | Matsushita Electric Ind Co Ltd | レベルシフタ回路 |
JP2006303753A (ja) * | 2005-04-19 | 2006-11-02 | Renesas Technology Corp | 半導体集積回路装置 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013085082A (ja) * | 2011-10-07 | 2013-05-09 | Renesas Electronics Corp | 半導体装置 |
US9465083B2 (en) | 2012-12-26 | 2016-10-11 | Denso Corporation | Voltage detecting device for assembled battery |
JP2013191853A (ja) * | 2013-04-16 | 2013-09-26 | Renesas Electronics Corp | 電源制御可能領域を有する半導体集積回路 |
JP2014146818A (ja) * | 2014-03-13 | 2014-08-14 | Renesas Electronics Corp | 電源制御可能領域を有する半導体集積回路 |
US11101292B2 (en) | 2017-05-15 | 2021-08-24 | Socionext Inc. | Semiconductor integrated circuit device |
CN110637358A (zh) * | 2017-05-15 | 2019-12-31 | 株式会社索思未来 | 半导体集成电路装置 |
JPWO2018211931A1 (ja) * | 2017-05-15 | 2020-03-19 | 株式会社ソシオネクスト | 半導体集積回路装置 |
WO2018211931A1 (ja) * | 2017-05-15 | 2018-11-22 | 株式会社ソシオネクスト | 半導体集積回路装置 |
CN110637358B (zh) * | 2017-05-15 | 2022-09-23 | 株式会社索思未来 | 半导体集成电路装置 |
US11557610B2 (en) | 2017-05-15 | 2023-01-17 | Socionext Inc. | Semiconductor integrated circuit device |
WO2020044438A1 (ja) * | 2018-08-28 | 2020-03-05 | 株式会社ソシオネクスト | 半導体集積回路装置 |
JPWO2020044438A1 (ja) * | 2018-08-28 | 2021-08-12 | 株式会社ソシオネクスト | 半導体集積回路装置 |
US11699660B2 (en) | 2018-08-28 | 2023-07-11 | Socionext Inc. | Semiconductor integrated circuit device |
Also Published As
Publication number | Publication date |
---|---|
JP5172233B2 (ja) | 2013-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090079465A1 (en) | Semiconductor integrated circuit | |
US20050232053A1 (en) | Semiconductor integrated circuit device | |
US6677797B2 (en) | Semiconductor integrated circuit | |
JP5172233B2 (ja) | 半導体集積回路装置 | |
US6710625B2 (en) | Semiconductor integrated circuit having a gate array structure | |
JP2007201236A (ja) | 半導体集積回路 | |
US20230411379A1 (en) | Semiconductor integrated circuit device | |
US20040140483A1 (en) | Semiconductor integrated circuit and fabrication method for same | |
JP5296313B2 (ja) | 集積回路 | |
JP4241657B2 (ja) | 半導体集積回路 | |
JPH0529551A (ja) | 半導体集積回路 | |
US7893712B1 (en) | Integrated circuit with a selectable interconnect circuit for low power or high performance operation | |
JPWO2009019788A1 (ja) | 半導体集積回路 | |
US7768818B1 (en) | Integrated circuit memory elements | |
JP2003101397A (ja) | 半導体セル | |
JP2006165065A (ja) | 半導体集積回路及びそのレイアウト方法、並びにスタンダードセル | |
EP1884954B1 (en) | Supply voltage distribution system with reduced resistance for semiconductor devices | |
US8952576B2 (en) | Semiconductor device | |
JP5262082B2 (ja) | 半導体集積回路 | |
JP2005251862A (ja) | 半導体集積回路およびそのレイアウト設計方法 | |
JP2005101522A (ja) | 半導体集積回路装置 | |
CN105793926B (zh) | 具有双电压非对称存储器单元的芯片及其操作方法和装置 | |
KR20070121257A (ko) | 반도체 집적회로 | |
JP2006261201A (ja) | 半導体集積回路 | |
JP2012129395A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100511 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100721 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121226 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |