JP2009032720A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009032720A
JP2009032720A JP2007192026A JP2007192026A JP2009032720A JP 2009032720 A JP2009032720 A JP 2009032720A JP 2007192026 A JP2007192026 A JP 2007192026A JP 2007192026 A JP2007192026 A JP 2007192026A JP 2009032720 A JP2009032720 A JP 2009032720A
Authority
JP
Japan
Prior art keywords
insulating layer
semiconductor device
recess
positioning mark
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007192026A
Other languages
English (en)
Other versions
JP5263918B2 (ja
Inventor
Hideya Murai
秀哉 村井
Kentaro Mori
健太郎 森
Shintaro Yamamichi
新太郎 山道
Masaya Kawano
連也 川野
Takehiko Maeda
武彦 前田
Koji Soejima
康志 副島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Priority to JP2007192026A priority Critical patent/JP5263918B2/ja
Priority to CNA2008101343249A priority patent/CN101355064A/zh
Priority to US12/178,683 priority patent/US7999401B2/en
Publication of JP2009032720A publication Critical patent/JP2009032720A/ja
Application granted granted Critical
Publication of JP5263918B2 publication Critical patent/JP5263918B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/211—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】ヴィアの位置精度が高く、高歩留まりで信頼性に優れる半導体チップを絶縁層に内蔵等した半導体装置およびその製造方法を提供する。
【解決手段】外部接続用パッド２３とヴィア形成用の位置決めマーク２２が形成された半導体チップ２０と、複数のヴィア１４を有する非感光性樹脂を成分とする絶縁層１２と、ヴィア１４を介して外部接続用パッド２３と電気的に接続されるとともに少なくとも一部が絶縁層１２上に形成された配線１５と、を備える。絶縁層１２は、位置決めマーク２３上の部分に凹部１３が形成されている。凹部１３の底面は、絶縁層１２のみである。
【選択図】図１

Description

本発明は、半導体チップを樹脂等からなる絶縁層に埋め込んだ半導体装置及びその製造方法に関し、特に、高歩留まりで、信頼性に優れる半導体装置及びその製造方法に関する。
近年、個片化されたＬＳＩチップ等の半導体チップを樹脂基板等に埋め込んだ「チップ内蔵基板」と呼ばれる半導体装置や、半導体チップ上にはんだバンプ等を介することなく直接絶縁樹脂層および配線層を形成した半導体装置が注目されている。これらチップ内蔵基板等の半導体装置においては、絶縁材料でチップを埋め込んだ後にヴィアを形成してチップの外部接続用パッドと外部の配線とを電気的に接続する必要がある。
チップ内蔵基板に使用する絶縁材料として、露光・現像によりヴィアの形成が可能な感光性樹脂を使用することもできる。しかしながら、感光性樹脂は一般に機械的強度が小さいため、感光性樹脂を絶縁材料として使用した半導体装置の信頼性に問題が生じることが多い。そのため、半導体装置の絶縁材料として非感光性樹脂が用いられることが多い。非感光性樹脂は、機械的強度が大きく信頼性に優れると共に、プリント配線板等に汎用的に使用されているため、生産量も多くコストも安いという利点もある。
半導体チップを内蔵等した半導体装置の絶縁層として非感光性樹脂を使用する場合には、露光・現像によりヴィアを形成することができないため、レーザ照射によるヴィア形成が一般に用いられる。半導体チップを内蔵等した半導体装置においては、ウエハより個片化したチップを支持基板等に搭載し、その後、ヴィアを形成することになるため、チップを搭載する基板全体に共通の位置決めマークを用いてレーザヴィアを形成することになる。そうすると、チップの搭載精度誤差を含むため高精度のレーザヴィアを形成するのが困難である。従って、チップの搭載誤差が含まれないようにして高精度にヴィア位置精度を確保するためには、個々のチップに対応した位置決めマークを基準にレーザヴィアを形成することが望ましい。
位置決めマークを基準にレーザヴィアを形成する技術に関して、特許文献１には、ＩＣチップ１２０の位置決めマーク１２３を基準として、コア基板１３０に位置決めマーク１３１を形成し、この位置決めマーク１３１に合わせてヴィア（バイアホール）１６０を形成する技術が開示されている。これにより、ＩＣチップ１２０のパッド１２４上にヴィア１６０を正確に形成でき、パッド１２４とバイアホール１６０とを確実に接続させることができるとされている（図８参照）。
特開２００１−３３２８６３号公報（図６）
しかしながら上記従来技術においては以下のような課題がある。
半導体チップの埋め込み樹脂は、無機フィラー等のフィラーが添加される場合が多い。これは樹脂の熱膨張係数が半導体チップの材料であるＳｉの熱膨張係数の１０倍近くあるため、この熱膨張係数差により温度サイクル試験等で評価される半導体装置の信頼性に悪い影響を与えるおそれがあるためである。そこで、埋め込み樹脂の熱膨張係数を下げて信頼性等を改善するために、埋め込み樹脂に係る絶縁層には熱膨張係数の低いシリカフィラー等の無機フィラーを充填することが広く行われている。
しかしながら、フィラーは不透明であることが多く、透明であってもフィラーの屈折率が樹脂の屈折率と完全に一致することはないのでフィラーが含まれることにより絶縁層は白濁し不透明となる。特許文献１では、位置決めマーク１３１は層間樹脂絶縁層１５０の下方に位置しているため、層間樹脂絶縁層１５０が透明な場合は問題がないが、層間樹脂絶縁層１５０が不透明な場合には、カメラで位置決めマーク１３１を認識することができないか、認識できたとしても高精度に認識することができない。特に、位置決めマーク１３１が小さい場合には位置決めマーク１３１の認識が困難となり、高精度の位置決めが困難となる。
位置決めマークが小さい場合として、例えば、半導体チップ上に位置決めマークを形成して使用する場合が挙げられる。この場合には、半導体チップにおけるＬＳＩ回路や外部接続用パッドの配置確保との関係から位置決めマークは大きくすることができず、位置決めマークの認識が特に問題となる。また、半導体チップのピン数が多い場合には、半導体チップ上の外部接続用パッドが小さくなるため、高いヴィア位置精度が求められ、位置決めマークの認識精度が低下すると、接続不良、半導体装置の歩留不良等に繋がることになる。
本発明の主な課題は、ヴィアの位置精度が高く、外部接続用パッド数を多くすることができ、高歩留まりで信頼性に優れる半導体装置およびその製造方法を提供することである。
本発明の第１の視点においては、半導体装置において、半導体活性層側に外部接続用パッドとヴィア形成用の少なくとも１つ以上の位置決めマークとが形成された半導体チップと、前記外部接続用パッドと整合する位置に形成された複数のヴィアを有する非感光性樹脂を成分とする絶縁層と、前記ヴィアを介して前記外部接続用パッドと電気的に接続されるとともに少なくとも一部が前記絶縁層上に形成された配線と、を備え、前記絶縁層は、前記位置決めマーク上の部分に凹部が形成されていることを特徴とする。
本発明の第２の視点においては、半導体装置の製造方法において、半導体活性層側に外部接続用パッドとヴィア形成用の位置決めマークとが形成された半導体チップ上に、非感光性樹脂を成分とする絶縁層を形成する工程と、第１のレーザ照射により前記位置決めマーク上の前記絶縁層を除去することで、前記絶縁層に凹部を形成する工程と、前記位置決めマークを基準として第２のレーザ照射により前記絶縁層の前記外部接続用パッドと整合する位置にヴィアを形成する工程と、前記ヴィアを介して前記外部接続用パッドと電気的に接続するとともに少なくとも一部が前記絶縁層上に形成された配線を形成する工程と、
を含むことを特徴とする。
本発明の半導体装置によれば、位置決めマーク上の絶縁層に凹部が形成され他の部分より薄くなっていることにより、位置決めマークが高精度に認識でき、ヴィアの位置精度が高くなり、ＬＳＩ上の外部接続用パッドとの接続が良好で信頼性に優れる半導体装置となる。また、位置決めマーク上の絶縁層に凹部が形成されるのみで半導体活性層が露出することがないため、半導体素子がダメージを受けにくく、この点からも信頼性に優れる半導体装置となる。また、ヴィアの位置精度が高くできるため、半導体チップ上の外部接続用パッドを狭ピッチに設けた半導体装置を提供することができる。
本発明の半導体装置の製造方法によれば、第１のレーザ照射により位置決めマーク上の絶縁層を途中まで除去することにより位置決めマーク上の絶縁層が他の部分より薄くなり、位置決めマークの認識が容易になり、位置決めマークを基準として第２のレーザ照射により絶縁層に形成するヴィアの位置精度が高くなり、半導体チップ上の外部接続用パッドと配線との接続が良好で信頼性に優れる半導体装置を製造できる。また、半導体チップの半導体活性層が露出することがないため、半導体素子がダメージを受けにくい信頼性に優れる半導体装置を製造できる。
本発明の前記半導体装置において、前記凹部の底面は、前記絶縁層のみであることが好ましい。
本発明の前記半導体装置において、前記凹部の底面は、前記位置決めマークに到達していてもよい。この場合、前記凹部の底面は、前記半導体活性層に到達していないことが好ましい。
本発明の前記半導体装置において、前記凹部にも配線が形成されていることが好ましい。
本発明の前記半導体装置において、前記絶縁層は、フィラーを含有していることが好ましい。
本発明の前記半導体装置において、前記絶縁層は、半透明又は不透明であることが好ましい。
本発明の前記半導体装置において、前記凹部の径は、前記ヴィアの径よりも大きいことが好ましい。
本発明の前記半導体装置において、前記凹部の底面は、前記位置決めマークを包含していることが好ましい。
本発明の前記半導体装置の製造方法において、前記凹部を形成する工程では、前記凹部の底面にて位置決めマークが露出しないように前記凹部を形成することが好ましい。
本発明の前記半導体装置の製造方法において、前記凹部を形成する工程では、前記凹部の底面にて位置決めマークが露出するように前記凹部を形成してもよい。この場合、前記凹部を形成する工程では、前記凹部の底面にて前記半導体活性層が露出しないように前記凹部を形成することが好ましい。
本発明の実施例１に係る半導体装置について図面を用いて説明する。図１は、本発明の実施例１に係る半導体装置の構成を模式的に示した断面図である。図２は、本発明の実施例１に係る半導体装置の構成を模式的に示した図１の上面図である。なお、図２では、説明の便宜のため、図１の配線１５を省略している。
実施例１に係る半導体装置１は、半導体チップ２０を配線基板１０に埋め込んだチップ内蔵基板である。配線基板１０は、支持基板１１と、絶縁層１２と、凹部１３と、ヴィア１４と、配線１５と、を有する。
支持基板１１は、半導体チップ２０を支持する基板である。支持基板１１には、例えば、銅板、アルミ板、ＡｌＳｉＣ等の金属板や、ＦＲ−４基板等の樹脂材料を含む基板、ポリイミドフィルム等の樹脂フィルム材料等種々のものを用いることができる。
絶縁層１２は、支持基板１１上で半導体チップ２０を覆うように形成された絶縁層である。絶縁層１２には、外部接続用パッド２３に整合する位置に、外部接続用パッド２３に通ずる複数のヴィア１４が形成されている。絶縁層１２には、位置決めマーク２２に対応する位置に、位置決めマーク２２に通じない凹部１３が形成されている。絶縁層１２の半導体チップ２０（外部接続用パッド２３、位置決めマーク２２の上面）上の厚さは、数μｍから数百μｍ、望ましくは数十μｍである。ここで、外部接続用パッド２３に整合する位置とは、外部接続用パッド２３の位置とヴィア１４の位置があっていることであり、特にヴィア１４の底が外部接続用パッド２３から外れていないことが重要である。ヴィア１４の底が外部接続用パッド２３から外れている場合は、ヴィア形成時のレーザ等のダメージが直接、外部接続用パッド２３の下層の半導体活性層２１に到達することになり、半導体活性層２１における配線、半導体素子等を破壊することになるからである。
絶縁層１２は、非感光性樹脂を成分とする。絶縁層１２は、半透明又は不透明である。絶縁層１２は、非感光性樹脂を含んでいればよく、他に無機フィラー、有機フィラー等の各種フィラーを含んでいてもよい。非感光性樹脂は、通常の露光、現像等の操作でパターニングのできない樹脂であり、例えば、エポキシ樹脂、アクリレート樹脂、ポリイミド等各種樹脂を用いることができる。無機フィラーとしては、例えば、シリカフィラー等を用いることができる。
凹部１３は、絶縁層１２に形成された穴であり、位置決めマーク２２に対応する位置に、位置決めマーク２２に通じないように形成されている。凹部１３は、個片化された半導体チップ２０の場合において、チップ搭載精度誤差を除くために半導体チップ２０上の位置決めマーク２２を用いてヴィア１４等を形成するためのものである。凹部１３は、位置決めマーク２２上の絶縁層１２に形成されている。なお、凹部１３は、絶縁層１２の透明度が小さく、位置決めマーク２２が認識できない場合は、支持基板１１や絶縁層１２の外形等から位置決めマーク２２の位置を推定して形成することができる。
凹部１３の深さは、位置決めマーク２２の認識性が改善する程度必要であり、例えば、絶縁層１２の透明度に応じて、絶縁層１２の半導体チップ２０上の厚さ（数μｍから数百μｍ）の１割から９割程度で適当に定めることができる。
凹部１３の径は、位置決めマーク２２が認識できる程度の大きさが必要であり、ヴィア１４の径と同等かそれよりも大きくすることが好ましい。これは、図１のように位置決めマーク２２の径がヴィア１４の径より大きいのが一般的であり、また、ヴィア１４は、認識が容易になった位置決めマーク２２を基準に形成するため高精度で位置決めできるのに対して、凹部１３は、明瞭に認識できない、またはまったく認識できない位置決めマーク２２上に形成する必要があるからである。
凹部１３の底面は、位置決めマーク２２が露出せず、絶縁層１２のみとなっている。凹部１３の底面は、上面から見て位置決めマーク２２を包含するように配される。
ヴィア１４は、絶縁層１２にレーザ等で形成された下穴であり、外部接続用パッド２３に整合する位置に、外部接続用パッド２３に通ずるように形成されている。
配線１５は、ヴィア１４を通じて外部接続用パッド２３と電気的に接続されるとともに、少なくとも一部が絶縁層１２上に形成されている。配線１５には、例えば、銅または銅配線を用いることができるが、他にアルミ等の金属配線、樹脂材料をバインダとして含む金属ペースト材等から形成された配線も用いることができる。
半導体チップ２０は、主としてウエハから個片化されたものであり、シリコン半導体の他、化合物半導体のチップも含まれる。半導体チップ２０には、半導体活性層２１側の面に、複数の外部接続用パッド２３が形成されるとともに、ヴィア１４形成のための少なくとも１つ以上の位置決めマーク２２が形成されている。また、半導体チップ２０は、容易に絶縁層１２に埋めることができ、また半導体装置１自身が薄いことが望ましいことから、研削操作等により予め薄くされていることが望ましい。このような薄化された半導体チップ２０として、厚さ１０μｍから１００μｍ程度のものを用いることができる。なお、半導体活性層２１は、半導体素子、配線が作り込まれている層である。
位置決めマーク２２は、レーザ等で形成するヴィア１４の位置を定めるための基準となるマークである。位置決めマーク２２のマーカー形状は、位置が特定できるものであればよく、十字、円形等種々の形状とすることが可能であるが、サイズ、形状共にＣＣＤカメラ等によりできるだけ高精度で位置決めができる形状が望ましい。位置決めマーク２２は、半導体チップ２０において少なくとも１つ以上設けられていることが必要である。１つでも位置決めが可能ではあるが、より高精度の位置決めのためには２つ、３つまたはそれ以上設けることが望ましい。位置決めマーク２２は、外部接続用パッド２３と同層で形成されていてもよいが、異なる層で形成されていてもよい。位置決めマーク２２は、外部接続用パッド２３と同層で形成される場合には、Ｃｕやアルミ等の金属やその合金を用いることができる。位置決めマークの高さは、０．１μｍから数μｍ程度とすることができる。
外部接続用パッド２３は、チップ表面近傍に作り込まれた半導体素子と外部を電気的に接続するためのパッドであり、半導体素子の電源、グランド、信号等のいずれかに接続されている。外部接続用パッド２３は、例えば、ＡｌやＣｕを成分とする材料から構成された導電性材料からなり、Ａｌ単体、Ｃｕ単体の他、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ等の合金からなるものを用いることができる。
なお、図１の半導体装置１では、支持基板１１上に半導体チップ２０、絶縁層１２等が形成されているが、支持基板１１は、本発明の半導体装置の必須要件ではなく、あってもなくてもよい。支持基板のない場合としてはＢステージ等の絶縁層に半導体チップを埋め込み的に搭載する場合や、支持基板上で半導体チップ搭載、絶縁層を形成し、絶縁層硬化後に支持基板を取り除く場合等を挙げることができる。
また、図１の半導体装置では、絶縁層１２と配線１５が単層形成された単層配線構造となっているが、図３のようにさらにその上に絶縁層１６、１８、配線１７、１９が多層形成された多層配線構造であってもよい。また、最上層に配線１９の少なくとも一部を覆うようにソルダーレジスト等の絶縁層（図示せず）が形成されていてもよい。
また、図１の半導体装置１では、位置決めマーク２２上の絶縁層１２の凹部１３上に配線１５が形成されていないが、位置決めマーク２２上の絶縁層１２の凹部１３上にも配線１５を形成してもよい。位置決めマーク２２上の絶縁層１２の凹部１３にも配線１５を形成することで、絶縁層１２上を有効に活用して配線１５を形成することができる。この場合、凹部１３の底面には絶縁層１２が存在するため、半導体活性層２１に存在する配線等と短絡を生じるという問題がない。
次に、本発明の実施例１に係る半導体装置の製造方法について図面を用いて説明する。図４は、本発明の実施例１に係る半導体装置の製造方法を模式的に示した工程断面図である。
実施例１に係る半導体装置の製造方法では、まず、支持基板１１上に半導体チップ２０を搭載する（ステップＡ１；図４（ａ）参照）。ここでは、半導体チップ２０の裏面（外部接続用パッド２３側の面の反対面）を支持基板１１側に向けて搭載する。半導体チップ２０の搭載は、例えば、銀ペースト、ダイアタッチフィルムその他の接着剤（図示せず）を用いて支持基板１１に接着することにより行うことができる。
次に、半導体チップ２０を含む支持基板１１上に絶縁層１２を形成する（ステップＡ２；図４（ｂ）参照）。なお、ここでは半導体チップ２０の半導体活性層２１を上にしてその上に絶縁層１２を形成しているが、これに限らず、予め準備しておいた絶縁層１２上に半導体チップ２０の半導体活性層２１を下向きにしてチップを搭載する方法でもよい。
次に、位置決めマーク２２上の絶縁層１２を第１のレーザ照射により位置決めマーク２２が露出しないように除去することにより、絶縁層１２に凹部１３を形成する（ステップＡ３；図４（ｃ）参照）。ここで、第１のレーザには、例えば、Ｎｄ−ＹＡＧレーザ、ＣＯ２レーザの他、エキシマレーザ等も使用することができる。
次に、位置決めマーク２２を基準として、絶縁層１２における外部接続用パッド２３と整合する位置に、第２のレーザ照射により絶縁層１２にヴィア１４を形成する（ステップＡ４；図４（ｄ）参照）。
ここで、第２のレーザには、例えば、Ｎｄ−ＹＡＧレーザ、ＣＯ２レーザの他、エキシマレーザ等も使用することができる。なお、ヴィア１４はプリント配線基板で使用されるヴィアに比較して小さいことが多いため、数十ミクロン以下のヴィアが形成できる（三次高調波等の）Ｎｄ−ＹＡＧレーザやエキシマレーザが特に望ましい。また、凹部１３とヴィア１４とで異なるレーザで形成することもできる。例えば、凹部１３の形成にＣＯ２レーザを用い、ヴィア１４の形成にＮｄ−ＹＡＧレーザを用いることができる。目合せも位置決めマーク２２のレーザ照射領域はサイズが大きいため、Ｎｄ−ＹＡＧレーザでも可能であるが、ＣＯ２レーザを使用する方が容易である。
また、第２のレーザ照射の後、ヴィア１４の底に残った絶縁層１２のパーティクルはドライエッチング、ウエットエッチング等の半導体チップ２０における配線や下層への影響の少ないマイルドな方法で除去することが好ましい。ドライエッチングには、Ｏ２、Ｎ２、Ａｒ、ＣＦ４等の気体を用いたアッシング、ＩＢＥ（イオンビームエッチング）、ＲＩＥ（反応性イオンエッチング）等を挙げることができる。また、ウエットエッチングには、デスミア等に用いられる樹脂を酸化除去する薬液等を用いることができる。
その後、絶縁層１２上に、ヴィア１４を介して外部接続用パッド２３と接続される配線１５を形成する（ステップＡ５；図４（ｅ）参照）。
ここで、配線１５は、スパッタ、ＣＶＤ等のドライプロセスにより形成することも可能であるが、電解めっき、無電解めっき等のめっき工程で形成することが望ましい。この場合、一度のめっき工程で配線１５をヴィア１４内に形成することができ、このような場合に配線１５の少なくとも一部が当該絶縁層１２上に形成される。また、めっき工程を行う場合、凹部１３の下方にまだ絶縁層１２が残っており、半導体活性層２１が露出していないため、めっき工程において半導体活性層２１に関するダメージがほとんどない。特に、めっきレジスト現像時、剥離時、セミアディティブ法めっき工程後のシード層のエッチング時において、半導体活性層２１が現像液、エッチング液等により汚染されることがない。つまり、めっき工程において、プリント配線板工程で使用される安価で汚染しやすい現像液（ナトリウム、カリウム等のアルカリ金属、カルシウム等のアルカリ土類金属等を含むアルカリ現像液）、剥離液を使用しても、凹部１３にて半導体活性層２１が露出していないので汚染されることがない。
実施例１に係る半導体装置によれば、位置決めマーク２２上の絶縁層１２に凹部１３が形成され他の部分より薄くなっていることにより、位置決めマーク２２が高精度に認識でき、ヴィア１４の位置精度が高くなり、半導体チップ２０上の外部接続用パッド２３との接続が良好で信頼性に優れる半導体装置となる。つまり、ヴィア１４の位置精度が高くでき、高歩留まりで信頼性に優れる半導体装置を提供することができる。また、ヴィア１４の位置精度が高くできるため、半導体チップ２０上の外部接続用パッド２３を狭ピッチに設けた半導体装置を提供することができる。
また、実施例１に係る半導体装置によれば、位置決めマーク２２上の絶縁層１２に凹部１３が形成されるのみで半導体チップ２０の半導体活性層２１が露出することがないため、半導体活性層２１における半導体素子がダメージを受けにくく、この点からも信頼性に優れた半導体装置となる。
ここで、半導体素子のダメージとしては、絶縁層１２の凹部１３形成時のレーザによるダメージと凹部１３形成後のダメージが挙げられる。絶縁層１２の凹部１３形成時のレーザによるダメージとは、凹部１３形成時のレーザにより凹部１３の下方の半導体活性層２１における配線、半導体素子がダメージを受けることをいう。実施例１では、凹部１３形成時においても下方にまだ絶縁層１２が残っているためレーザによるダメージがほとんどない。一方、凹部１３形成後のダメージとは、前述した配線１５形成時の現像、エッチング工程等に起因した半導体素子のダメージをいう。
なお、半導体チップ２０の下層配線等は、プリント配線基板の上部や内部に形成されている配線に比べてその幅や厚みが１桁から２桁、あるいはそれ以上小さいため、配線基板においては問題になることがない凹部１３形成時のレーザによるダメージが大きな問題となる。一方、実施例１では、凹部１３形成後においても下方にまだ絶縁層１２が残っているため半導体活性層２１に関するダメージがほとんどない。これは半導体の最終形態が活性面が露出していないという場合の他、最終的には他の絶縁層等により位置決めマーク上の絶縁層１２の凹部１３が埋められている場合でも、それらの絶縁層１２界面からの水分等の異種物質が浸入しても位置決めマーク２２上の絶縁層１２が半導体活性層２１の保護層として作用するために、それらの異種物質が半導体チップ２０界面に到達するのを防止することになり、半導体装置の信頼性が確保されるからである。
また、実施例１に係る半導体装置の製造方法によれば、第１のレーザ照射により位置決めマーク２２上の絶縁層１２を途中まで除去することにより位置決めマーク２２上の絶縁層１２が他の部分より薄くなり、位置決めマーク２２の認識が容易になり、位置決めマーク２２を基準として第２のレーザ照射によりヴィア１４の位置精度が高くなり、外部接続用パッド２３との接続が良好で信頼性に優れる半導体装置を製造できる。また、半導体チップ２０の半導体活性層２１が露出することがないため、半導体素子がダメージを受けにくい信頼性に優れる半導体装置を製造できる。
本発明の実施例２に係る半導体装置について図面を用いて説明する。図５は、本発明の実施例２に係る半導体装置の構成を模式的に示した断面図である。図６は、本発明の実施例２に係る半導体装置の構成を模式的に示した図５の上面図である。なお、図６では、説明の便宜のため、図５の配線１５を省略している。
実施例２に係る半導体装置１では、位置決めマーク２２上の絶縁層１２の凹部１３´の底面が、位置決めマーク２２に到達している。その他の構成は、実施例１と同様である。
次に、本発明の実施例２に係る半導体装置の製造方法について図面を用いて説明する。図７は、本発明の実施例２に係る半導体装置の製造方法を模式的に示した工程断面図である。
実施例２に係る半導体装置の製造方法では、まず、実施例１のステップＡ１と同様に、支持基板１１上に半導体チップ２０を搭載する（ステップＢ１；図７（ａ）参照）。
次に、実施例１のステップＡ２と同様に、半導体チップ２０を含む支持基板１１上に絶縁層１２を形成する（ステップＢ２；図７（ｂ）参照）。
次に、位置決めマーク２２上の絶縁層１２を、第１´のレーザ照射により位置決めマーク２２が露出するまで除去することにより絶縁層１２に凹部１３´を形成する（ステップＢ３；図７（ｃ）参照）。つまり、半導体チップ２０の位置決めマーク２２上の不透明な絶縁層１２を除去して、位置決めマーク２２が見えるようにする。これにより、下層の半導体チップ２０にダメージを与えることなく位置決めマーク２２が認識できるようになる。なお、凹部１３´では、位置決めマーク２２が露出していても半導体活性層２１が露出しないようにすることが好ましい。ステップＢ５の配線１５を形成する工程（めっき工程）で半導体活性層２１に関するダメージがほとんどなくなるからである。
次に、実施例１のステップＡ４と同様に、位置決めマーク２２を基準として、絶縁層１２における外部接続用パッド２３と整合する位置に、第２のレーザ照射により絶縁層１２にヴィア１４を形成する（ステップＢ４；図７（ｄ）参照）。なお、第２のレーザ照射の後、ヴィア１４の底に残った絶縁層１２のパーティクルはドライエッチング、ウエットエッチング等の半導体チップ２０における配線や下層への影響の少ないマイルドな方法で除去することが好ましい。
その後、実施例１のステップＡ５と同様に、絶縁層１２上に、ヴィア１４を介して外部接続用パッド２３と接続される配線１５を形成する（ステップＢ５；図７（ｅ）参照）。
実施例２に係る半導体装置１によれば、位置決めマーク２２上の絶縁層１２が除去され、凹部１３´から位置決めマーク２２が露出していることにより、より明瞭に位置決めマーク２２を認識することができ、ヴィア１４の位置精度が高くなり、半導体チップ２０上の外部接続用パッド２３と配線１５との接続が良好で信頼性に優れる半導体装置となる。つまり、ヴィア１４の位置精度が高くでき、高歩留まりで信頼性に優れる半導体装置を提供することができる。また、ヴィア１４の位置精度が高くできるため、半導体チップ２０上の外部接続用パッド２３を狭ピッチに設けた半導体装置を提供することができる。
また、実施例２に係る半導体装置の製造方法によれば、位置決めマーク２２上の絶縁層１２を第１´のレーザ照射により位置決めマーク２２が露出するまで絶縁層１２を除去することにより、より明瞭に位置決めマーク２２を認識することができ、第２のレーザ照射によるヴィア１４の位置精度が高くなり、半導体チップ２０上の外部接続用パッド２３と配線１５との接続が良好で信頼性に優れる半導体装置を製造することができる。
なお、図５の半導体装置１では、支持基板１１上に半導体チップ２０、絶縁層１２等が形成されているが、支持基板１１は、本発明の半導体装置の必須要件ではなく、あってもなくてもよい。また、図５の半導体装置では、絶縁層１２と配線１５が単層形成された単層配線構造となっているが、さらにその上に絶縁層、配線が多層形成された多層配線構造であってもよい。また、最上層に配線の少なくとも一部を覆うようにソルダーレジスト等の絶縁層（図示せず）が形成されていてもよい。
本発明の活用例として、携帯電話、パソコン、サーバ、各種電気機器等に使用されうるチップを基板に内蔵した半導体装置が挙げられる。
本発明の実施例１に係る半導体装置の構成を模式的に示した断面図である。 本発明の実施例１に係る半導体装置の構成を模式的に示した図１の上面図である。 本発明の実施例１に係る半導体装置の変形例の構成を模式的に示した断面図である。 本発明の実施例１に係る半導体装置の製造方法を模式的に示した工程断面図である。 本発明の実施例２に係る半導体装置の構成を模式的に示した断面図である。 本発明の実施例２に係る半導体装置の構成を模式的に示した図５の上面図である。 本発明の実施例２に係る半導体装置の製造方法を模式的に示した工程断面図である。 従来例に係る半導体装置の構成を模式的に示した断面図である。
符号の説明
１ 半導体装置
１０ 配線基板
１１ 支持基板
１２、１６、１８ 絶縁層
１３、１３´ 凹部
１４ ヴィア
１５、１７、１９ 配線
２０ 半導体チップ
２１ 半導体活性層
２２ 位置決めマーク
２３ 外部接続用パッド
１２０ ＩＣチップ
１２２ ソルダーレジスト
１２３ 位置決めマーク
１２４ パッド
１３０ コア基板
１３１ 位置決めマーク
１３２ 凹部
１３４ 接着材料
１３６ 無電解めっき膜
１３７ 電解めっき膜
１３８ トランジション層
１５０、１５１ 層間樹脂絶縁層
１５８、１５９ 導体回路
１６０、１６１ バイアホール
１７０ ソルダーレジスト層
１７１ 開口
１７２ ニッケルめっき層
１７４ 金めっき層
１７６ 半田バンプ

Claims (13)

  1. 半導体活性層側に外部接続用パッドとヴィア形成用の少なくとも１つ以上の位置決めマークとが形成された半導体チップと、
    前記外部接続用パッドと整合する位置に形成された複数のヴィアを有する非感光性樹脂を成分とする絶縁層と、
    前記ヴィアを介して前記外部接続用パッドと電気的に接続されるとともに少なくとも一部が前記絶縁層上に形成された配線と、
    を備え、
    前記絶縁層は、前記位置決めマーク上の部分に凹部が形成されていることを特徴とする半導体装置。
  2. 前記凹部の底面は、前記絶縁層のみであることを特徴とする請求項１記載の半導体装置。
  3. 前記凹部の底面は、前記位置決めマークに到達していることを特徴とする請求項１記載の半導体装置。
  4. 前記凹部の底面は、前記半導体活性層に到達していないことを特徴とする請求項３記載の半導体装置。
  5. 前記凹部にも配線が形成されていることを特徴とする請求項１乃至４のいずれか一に記載の半導体装置。
  6. 前記絶縁層は、フィラーを含有していることを特徴とする請求項１乃至５のいずれか一に記載の半導体装置。
  7. 前記絶縁層は、半透明又は不透明であることを特徴とする請求項１乃至６のいずれか一に記載の半導体装置。
  8. 前記凹部の径は、前記ヴィアの径よりも大きいことを特徴とする請求項１乃至７のいずれか一に記載の半導体装置。
  9. 前記凹部の底面は、前記位置決めマークを包含していることを特徴とする請求項１乃至８のいずれか一に記載の半導体装置。
  10. 半導体活性層側に外部接続用パッドとヴィア形成用の位置決めマークとが形成された半導体チップ上に、非感光性樹脂を成分とする絶縁層を形成する工程と、
    第１のレーザ照射により前記位置決めマーク上の前記絶縁層を除去することで、前記絶縁層に凹部を形成する工程と、
    前記位置決めマークを基準として第２のレーザ照射により前記絶縁層の前記外部接続用パッドと整合する位置にヴィアを形成する工程と、
    前記ヴィアを介して前記外部接続用パッドと電気的に接続するとともに少なくとも一部が前記絶縁層上に形成された配線を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  11. 前記凹部を形成する工程では、前記凹部の底面にて位置決めマークが露出しないように前記凹部を形成することを特徴とする請求項１０記載の半導体装置の製造方法。
  12. 前記凹部を形成する工程では、前記凹部の底面にて位置決めマークが露出するように前記凹部を形成することを特徴とする請求項１０記載の半導体装置の製造方法。
  13. 前記凹部を形成する工程では、前記凹部の底面にて前記半導体活性層が露出しないように前記凹部を形成することを特徴とする請求項１０記載の半導体装置の製造方法。
JP2007192026A 2007-07-24 2007-07-24 半導体装置及びその製造方法 Expired - Fee Related JP5263918B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007192026A JP5263918B2 (ja) 2007-07-24 2007-07-24 半導体装置及びその製造方法
CNA2008101343249A CN101355064A (zh) 2007-07-24 2008-07-24 半导体装置及其制造方法
US12/178,683 US7999401B2 (en) 2007-07-24 2008-07-24 Semiconductor device and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007192026A JP5263918B2 (ja) 2007-07-24 2007-07-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009032720A true JP2009032720A (ja) 2009-02-12
JP5263918B2 JP5263918B2 (ja) 2013-08-14

Family

ID=40294557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007192026A Expired - Fee Related JP5263918B2 (ja) 2007-07-24 2007-07-24 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US7999401B2 (ja)
JP (1) JP5263918B2 (ja)
CN (1) CN101355064A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211134A (ja) * 2014-04-25 2015-11-24 新光電気工業株式会社 配線基板、及び配線基板の製造方法
WO2018085262A1 (en) * 2016-11-07 2018-05-11 Corning Incorporated Delayed via formation in electronic devices
WO2018181552A1 (ja) * 2017-03-31 2018-10-04 国立研究開発法人産業技術総合研究所 ウェハ上のアライメントマークを用いる半導体パッケージの製造方法
JP2020161608A (ja) * 2019-03-26 2020-10-01 Tdk株式会社 電子部品内蔵回路基板及びその製造方法
JP2020161607A (ja) * 2019-03-26 2020-10-01 Tdk株式会社 電子部品内蔵回路基板及びその製造方法
WO2021205685A1 (ja) * 2020-04-09 2021-10-14 株式会社村田製作所 集合基板の製造方法及び集合基板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087847B2 (en) 2012-08-14 2015-07-21 Bridge Semiconductor Corporation Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
US8901435B2 (en) 2012-08-14 2014-12-02 Bridge Semiconductor Corporation Hybrid wiring board with built-in stopper, interposer and build-up circuitry
US9000587B1 (en) * 2013-03-12 2015-04-07 Maxim Integrated Products, Inc. Wafer-level thin chip integration
US9411234B2 (en) 2014-10-01 2016-08-09 Seagate Technology Llc Writer pole formation
JP7046639B2 (ja) * 2018-02-21 2022-04-04 新光電気工業株式会社 配線基板及びその製造方法
CN111524873B (zh) 2019-02-01 2022-05-13 台达电子企业管理（上海）有限公司 嵌入式封装模块及其封装方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936522A (ja) * 1995-07-14 1997-02-07 Fuji Kiko Denshi Kk プリント配線板における回路形成方法
JP2001332863A (ja) * 2000-02-25 2001-11-30 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2002224878A (ja) * 2000-10-26 2002-08-13 Toshiba Corp レーザ加工方法、レーザ加工装置および半導体装置の製造方法
JP2002263877A (ja) * 2001-03-09 2002-09-17 Toshiba Corp レーザ加工装置
JP2002361464A (ja) * 2001-05-31 2002-12-18 Mitsubishi Electric Corp レーザ加工方法および装置
JP2004172491A (ja) * 2002-11-21 2004-06-17 Rohm Co Ltd 半導体装置の製造方法
JP2005340785A (ja) * 2004-04-30 2005-12-08 Hitachi Via Mechanics Ltd プリント基板およびプリント基板の加工方法並びにプリント基板の製造方法
JP2007150002A (ja) * 2005-11-29 2007-06-14 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249558A (ja) * 1994-03-09 1995-09-26 Nikon Corp 位置合わせ方法
US6303459B1 (en) * 1999-11-15 2001-10-16 Taiwan Semiconductor Manufacturing Company Integration process for Al pad
EP1990833A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US20020102812A1 (en) * 2001-01-31 2002-08-01 Jeenh-Bang Yeh Method for improving alignment precision in forming color filter array
US7507633B2 (en) * 2006-03-07 2009-03-24 International Business Machines Corproation Method and structure for improved alignment in MRAM integration
JP5076407B2 (ja) * 2006-09-05 2012-11-21 ミツミ電機株式会社 半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936522A (ja) * 1995-07-14 1997-02-07 Fuji Kiko Denshi Kk プリント配線板における回路形成方法
JP2001332863A (ja) * 2000-02-25 2001-11-30 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2002224878A (ja) * 2000-10-26 2002-08-13 Toshiba Corp レーザ加工方法、レーザ加工装置および半導体装置の製造方法
JP2002263877A (ja) * 2001-03-09 2002-09-17 Toshiba Corp レーザ加工装置
JP2002361464A (ja) * 2001-05-31 2002-12-18 Mitsubishi Electric Corp レーザ加工方法および装置
JP2004172491A (ja) * 2002-11-21 2004-06-17 Rohm Co Ltd 半導体装置の製造方法
JP2005340785A (ja) * 2004-04-30 2005-12-08 Hitachi Via Mechanics Ltd プリント基板およびプリント基板の加工方法並びにプリント基板の製造方法
JP2007150002A (ja) * 2005-11-29 2007-06-14 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211134A (ja) * 2014-04-25 2015-11-24 新光電気工業株式会社 配線基板、及び配線基板の製造方法
WO2018085262A1 (en) * 2016-11-07 2018-05-11 Corning Incorporated Delayed via formation in electronic devices
WO2018181552A1 (ja) * 2017-03-31 2018-10-04 国立研究開発法人産業技術総合研究所 ウェハ上のアライメントマークを用いる半導体パッケージの製造方法
JPWO2018181552A1 (ja) * 2017-03-31 2019-11-14 国立研究開発法人産業技術総合研究所 ウェハ上のアライメントマークを用いる半導体パッケージの製造方法
US11056410B2 (en) 2017-03-31 2021-07-06 National Institute Of Advanced Industrial Science And Technology Method of manufacturing semiconductor package using alignment mark on wafer
JP2020161608A (ja) * 2019-03-26 2020-10-01 Tdk株式会社 電子部品内蔵回路基板及びその製造方法
JP2020161607A (ja) * 2019-03-26 2020-10-01 Tdk株式会社 電子部品内蔵回路基板及びその製造方法
JP7272046B2 (ja) 2019-03-26 2023-05-12 Tdk株式会社 電子部品内蔵回路基板及びその製造方法
JP7302224B2 (ja) 2019-03-26 2023-07-04 Tdk株式会社 電子部品内蔵回路基板
WO2021205685A1 (ja) * 2020-04-09 2021-10-14 株式会社村田製作所 集合基板の製造方法及び集合基板

Also Published As

Publication number Publication date
CN101355064A (zh) 2009-01-28
US7999401B2 (en) 2011-08-16
US20090026636A1 (en) 2009-01-29
JP5263918B2 (ja) 2013-08-14

Similar Documents

Publication Publication Date Title
JP5263918B2 (ja) 半導体装置及びその製造方法
JP6373574B2 (ja) 回路基板及びその製造方法
US10043726B2 (en) Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity
JP5188426B2 (ja) 半導体装置及びその製造方法、電子装置
KR100736635B1 (ko) 베어칩 내장형 인쇄회로기판 및 그 제조 방법
JP5164362B2 (ja) 半導体内臓基板およびその製造方法
US20100288535A1 (en) Electronic component-embedded printed circuit board comprising cooling member and method of manufacturing the same
JP2008300507A (ja) 配線基板とその製造方法
JP3938921B2 (ja) 半導体ｉｃ内蔵モジュールの製造方法
KR20100050457A (ko) 핀 인터페이스를 갖는 다층의 배선 요소
US9324580B2 (en) Process for fabricating a circuit substrate
JP2007318098A (ja) 回路装置および回路装置の製造方法
TWI585926B (zh) 設有加強層及整合雙路由電路之半導體組體及製作方法
WO2011024939A1 (ja) 半導体装置およびその製造方法
KR20100065635A (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
JP2008091639A (ja) 電子装置およびその製造方法
JP2008091640A (ja) 電子装置およびその製造方法
JP2016192475A5 (ja)
JP2008205123A (ja) 電子部品内蔵型配線基板及びその実装部品
JPWO2009101904A1 (ja) 半導体装置及びその製造方法
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
JP2006134914A (ja) 電子部品内蔵モジュール
KR100722615B1 (ko) 플립칩 패키지 기판의 제조방법
KR101257457B1 (ko) 집적회로 칩이 내장된 인쇄회로기판의 제조 방법
KR101148601B1 (ko) 아이씨 모듈 및 이의 제조 방법과 아이씨 모듈을 이용한 임베디드 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130426

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5263918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees