CN110226227A - 集成电路的电网布局设计 - Google Patents

集成电路的电网布局设计 Download PDF

Info

Publication number
CN110226227A
CN110226227A CN201780053503.7A CN201780053503A CN110226227A CN 110226227 A CN110226227 A CN 110226227A CN 201780053503 A CN201780053503 A CN 201780053503A CN 110226227 A CN110226227 A CN 110226227A
Authority
CN
China
Prior art keywords
metal
track
metal track
integrated circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780053503.7A
Other languages
English (en)
Other versions
CN110226227B (zh
Inventor
理查德·T·舒尔茨
瑞吉娜·蒂恩·施密特
德里克·P·彼得森
陈特轩
伊丽莎白·C·康拉德
凯瑟琳娜·西蒙娜·马泰斯约内斯库
王楚文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATI Technologies ULC
Advanced Micro Devices Inc
Original Assignee
ATI Technologies ULC
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATI Technologies ULC, Advanced Micro Devices Inc filed Critical ATI Technologies ULC
Publication of CN110226227A publication Critical patent/CN110226227A/zh
Application granted granted Critical
Publication of CN110226227B publication Critical patent/CN110226227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2113/00—Details relating to the application field
    • G06F2113/04—Power grid distribution networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11809—Microarchitecture
    • H01L2027/11811—Basic cell P to N transistor count
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Evolutionary Computation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了集成电路布局，所述集成电路布局包括具有金属轨道的金属层，所述金属轨道具有沿着所述金属轨道的单独金属部分。沿着单个轨道的所述单独金属部分可以彼此电隔离。接着，所述单独金属部分可以电连接到具有所述单独金属部分的所述金属层上方和/或下方的金属层中的不同电压轨道。所述集成电路布局中的一个或多个金属层还可以包括在电网布局内彼此相邻的在不同电压(例如，电源和接地)下的金属轨道。所述金属轨道可以通过电绝缘材料分开。所述金属轨道和位于所述轨道之间的电绝缘材料可以在所述电网布局中产生电容。

Description

集成电路的电网布局设计
背景技术
技术领域
由于工艺开发的进步和增大特征密度的需要，单个晶体管的尺寸稳定下降。当前标度正朝向7nm和以上技术发展，而电子迁移和IR(电压)下降随着标度继续发展而越来越令人担忧。这些技术在逻辑标度对抗成本方面持续受到挑战。尝试改善布线拥塞和单元布置可能能够对所选技术是否可以成本有效地实现产生影响。
这些技术通常使用单向金属特征(例如，金属轨道或金属导轨)。然而，单向金属特征对集成电路布局中的有效单元布置和功率布线提出了挑战，因为金属导轨的间距变得更紧，并且占用了更多可用于布置单元的布线轨道。因此，随着特征密度的增大，在诸如电网布局的集成电路布局中持续需要开发更好的单元布置设计并提供更好的布线效率。
图1A描绘了具有两个堆叠金属层的典型集成电路布局的实施方案的俯视图表示。集成电路布局100包括具有金属轨道102的第一金属层。布局100还包括具有金属轨道104的第二金属层。金属轨道102可以通过通孔连接106联接到金属轨道104。通孔连接106可以是通过金属层之间的绝缘层的通孔或其他电连接。
在某些集成电路布局中，如图1B所示，布局100包括在第一金属层中交替行的金属轨道102A、102B。金属轨道102A可以是接地轨道(例如，Vss轨道)，而金属轨道102B是电源(供电)轨道(例如，Vdd轨道)。然后，第二金属层可以包括连接到金属轨道102A的金属轨道104A和连接到金属轨道102B的金属轨道104B。如图1B所示，通孔连接106相应地连接相应的金属轨道。
使用两个并排的金属轨道带来的问题如图1A和1B所示，标准单元在第二金属层中具有金属引脚，所述金属引脚不允许将标准单元布置在并排的金属轨道下方。图2描绘了具有金属销112的标准单元110的实施方案的表示。金属销112可以形成为标准单元110的第二金属层的一部分。标准单元110可以具有一个空轨道114，但是金属销112的存在可以防止标准单元容易地装配在金属轨道104A和104B下方，如图1B所示。因为标准单元110被防止装配在金属轨道104A和104B下方，所以当使用并排的金属轨道时，标准单元的空间较小。因此，需要一种在金属层中提供电源和接地轨道同时为标准单元提供空间的布局。
另外，传统的去耦电容通常与电网分开构建。这些去耦电容可占据集成电路的宝贵面积，而通常去耦电容越多，设计就越好。因此，需要在集成电路布局中提供去耦电容而不占用面积。
附图说明
通过参考以下对根据本公开中描述的实施方案的当前优选但仍然是说明性实施方案的详细描述，当结合附图时，将更全面地理解本公开中描述的实施方案的方法和装置的特征和优点，其中：
图1A描绘了具有两个堆叠金属层的典型集成电路布局的实施方案的俯视图表示。
图1B描绘了在两个堆叠金属层中具有电源和接地连接的典型集成电路布局的实施方案的俯视图表示。
图2描绘了具有金属销的标准单元的实施方案的表示。
图3A描绘了具有两个堆叠金属层的集成电路布局的实施方案的俯视图表示。
图3B描绘了在两个堆叠金属层中具有电源和接地连接的集成电路布局的实施方案的俯视图表示。
图4描绘了集成电路布局中的第一金属层的实施方案的俯视图表示。
图5描绘了集成电路布局中的第一金属层的四个单元行的实施方案的俯视图表示。
图6描绘了集成电路布局中的第二金属层的实施方案的俯视图表示。
图7描绘了集成电路布局中的第三金属层的实施方案的俯视图表示。
图8描绘了集成电路布局中的第四金属层的实施方案的俯视图表示。
图9描绘了集成电路布局中的第五金属层的实施方案的俯视图表示。
图10描绘了集成电路布局中的第六金属层的实施方案的俯视图表示。
图11描绘了集成电路布局中的第七金属层的实施方案的俯视图表示。
图12描绘了集成电路布局中的第八金属层的实施方案的俯视图表示。
图13描绘了集成电路布局中的第九金属层的实施方案的俯视图表示。
图14描绘了示例性计算机***的一个实施方案的框图。
图15描绘了计算机可访问存储介质的一个实施方案的框图。
具体实施方式
在以下描述中，阐述了许多具体细节以提供对本文所提出的方法和机制的全面理解。然而，本领域普通技术人员应当认识到，各种实施方案可以在没有这些具体细节的情况下实践。在一些情况下，没有详细展示众所周知的结构、部件、信号、计算机程序指令和技术以避免混淆本文所描述的方法。应当理解，为了简单和清楚起见，图中示出的元件不一定按比例绘制。例如，一些元件的尺寸可以相对于其他元件放大。
图3A描绘了具有两个堆叠金属层的集成电路布局的实施方案的俯视图表示。在某些实施方案中，集成电路布局200包括第一金属层中的金属轨道202和第二金属层中的金属轨道204。第一金属层和第二金属层可以通过绝缘层分开。在某些实施方案中，第一金属层是集成电路中的底部金属层(例如，有源层上方的第一金属层)。如图3A所示，轨道202是“水平”轨道，而轨道204是“垂直”轨道。应当理解，轨道的取向代表轨道取向的一个实例，并且其他取向也是可能的(例如，轨道202是“垂直的”而轨道204是“水平的”)。
如图3A所示，布局200包括第二金属层中的单个轨道204，所述单个轨道间隔开轨道之间的间距(例如，轨道204不是第二金属层中的“并排”轨道，如图1A所示)。在某些实施方案中，轨道204包括沿轨道长度的单独金属部分206。金属部分206可以沿轨道204的长度彼此电隔离。因此，轨道204是沿其长度“切割”的单个金属导轨，以形成单独金属部分206。沿着轨道204的金属部分206可以使用本领域已知的工艺技术形成。
在某些实施方案中，金属部分206形成为定位在第一金属层中的轨道202上方。轨道202可以是连续的金属轨道。例如，轨道202是沿着第一金属层中的轨道的长度连续延伸的金属。通孔连接208可用于将金属部分206连接到定位在金属部分206下方的轨道202中的金属部分(例如，通过金属层之间的绝缘层)。因此，每个金属部分206具有与金属部分下方的轨道202的一部分的不同或单独的连接(例如，轨道204中的每个金属部分分别连接到金属部分下方的轨道202的部分)。
因为金属部分206是电隔离的并且单独地连接到每个金属部分下方的轨道202的部分，所以金属部分206可以用于沿着单个金属轨道204提供不同的电源连接。图3B描绘了集成电路布局200的实施方案的俯视图，其中在两个堆叠的金属层中具有电源和接地连接。在某些实施方案中，布局200包括在第一金属层中交替行的金属轨道202A、202B(类似于图1B中所示的布局)。如图3B所示，金属轨道202A可以是接地轨道(例如，Vss轨道)，而金属轨道202B是电源(供电)轨道(例如，Vdd轨道)。
在某些实施方案中，金属部分206A通过通孔连接208A连接到金属轨道202A，而金属部分206B通过通孔连接208B连接到金属轨道202B。因此，金属部分206A在第二金属层中布线接地电压，而金属部分206B在相同金属轨道(金属轨道204)中的第二金属层中布线电源电压。因此，电源和接地在单个金属轨道204中的第二金属层中以相同的间距布线。
在第二金属层中具有单独金属部分206A、206B允许单个金属轨道204用于在第二金属层中布线接地和电源电压。单个金属轨道204可以在布局200内部为标准单元提供更多的空间(例如，图2中所示的标准单元110)。例如，如图3B所示，空轨道114可以定位成与金属轨道204重叠，并且标准单元110中不存在额外的金属轨道允许具有第一金属层中的金属销112的标准单元装配在单个金属轨道204下方。
图4-13描绘了可以用于集成电路布局或集成电路的电网布局的金属层的实施方案的俯视图表示。应当理解，图4-13中所示的金属层可以通过一个或多个绝缘层和/或其他层分开。图4描绘了集成电路布局中的第一金属层的实施方案的俯视图表示。集成电路布局300包括第一金属层302。第一金属层302可以定位在有源层304上方。有源层304可以包括例如用于第一金属层302下方的晶体管的扩散层306。在一些实施方案中，扩散层306A是一行PMOS晶体管的一部分，而扩散层306B是一行NMOS晶体管的一部分。
图4描绘了具有多个平行金属轨道310的第一金属层302的单个单元行308(具有由矩形示出的高度)。在某些实施方案中，单元308的边界内部的金属轨道310(例如，不跨越不与另一个单元共享的单元和/或轨道的边缘或边界的轨道)被用作电源轨道(例如，Vdd轨道)和接地轨道(例如，Vss轨道)。例如，如图4所示，轨道310A用作PMOS晶体管行中的扩散层306A的电源轨道，而轨道310B用作NMOS晶体管行中的扩散层306B的接地轨道。
轨道310A和310B可以分别跨越PMOS晶体管行和NMOS晶体管行。轨道310A和310B可以使用通孔连接312连接到有源层304。使轨道310A和310B跨越晶体管可以使其使用位置(例如，在晶体管中)获得功率时的IR(电压)下降最小化。因此，图4中所示的轨道310A和310B的布置可以用于更有效地向晶体管提供电源和接地。
图5描绘了集成电路布局300中的第一金属层302的四个单元行308的实施方案的俯视图表示。在某些实施方案中，如图5所示，每个单元行308包括两个轨道310A和两个轨道310B。因此，每个单元行308可以具有跨越第一金属层302下方的晶体管的接地和电源轨道。
在某些实施方案中，每个单元行308具有相对于其相邻单元行中的轨道翻转的轨道。例如，单元行308B和308D在单元行的上部具有轨道310A，而在单元行的下部具有轨道310B(类似于图4中所示的单元行308的实施方案)。单元行308A和308C在单元行的上部具有轨道310B，而在单元行的下部具有轨道310A。交替单元行中轨道的位置，如图5所示，允许相邻单元行中的类似轨道(例如，轨道310A或轨道310B)在单元边界附近聚集在一起。例如，轨道310A聚集在一起，如椭圆314所示，而轨道310B聚集在一起，如椭圆316所示。将类似轨道聚集在一起可以提供允许更有效地联接到轨道的布局，如本文所述。
在某些实施方案中，一个或多个布线轨道布置在第一金属层302中的轨道310A和/或轨道310B之间。为简单起见，未示出布线轨道。应当理解，取决于集成电路布局300的期望设计，可以使用轨道310A和/或310B之间的不同数量的布线轨道。
图6描绘了集成电路布局300中的第二金属层314的实施方案的俯视图表示。第二金属层314可包括多个轨道318。轨道318可以在垂直于第一金属层302中的轨道310的方向上取向。在某些实施方案中，轨道318没有预先指定的电源或接地连接。因此，可以在沿轨道318需要连接的位置提供电源或接地连接。例如，轨道318可以是共享轨道(例如，连续金属轨道)或具有单独金属部分的轨道(例如，具有单独或不同连接的非共享轨道)。在一些实施方案中，轨道318中的一个或多个不用于任何连接。
图7描绘了集成电路布局300中的第三金属层320的实施方案的俯视图表示。在某些实施方案中，第三金属层320具有与第一金属层302基本上类似的轨道310A和310B的布局，如图5所示。第三金属层320还可以分别包括轨道310A和310B的簇集314和316。
在某些实施方案中，通孔连接322被制成第三金属层320中的轨道310A和310B。通孔连接322可用于将轨道连接到第三金属层320上方和/或下方的其他金属层。如图7所示，在沿着轨道的一个或多个位置处，通孔连接322被制成到达各个轨道310A和/或310B。沿轨道310A、310B提供单独通孔连接322允许在需要时与轨道建立连接。另外，可以连接两个或更多个通孔连接322的组合，以根据需要将电源和/或接地连接连接在一起。
在某些实施方案中，一个或多个布线轨道布置在第三金属层320中的轨道310A和/或轨道310B之间。为简单起见，未示出布线轨道。应当理解，取决于集成电路布局300的期望设计，可以使用轨道310A和/或310B之间的不同数量的布线轨道。
图8描绘了集成电路布局300中的第四金属层324的实施方案的俯视图表示。第四金属层324可包括轨道326。轨道326可以垂直于第三金属层320中的轨道310A和310B而取向。在某些实施方案中，轨道326包括沿轨道长度的单独金属部分328。例如，轨道326和金属部分328可以基本上类似于轨道204和金属部分206，如图3A和3B所示。金属部分328可以沿轨道326的长度彼此电隔离。因此，轨道326可以是沿其长度“切割”或以其他方式分开的单个金属导轨，以形成单独金属部分328。沿其长度切割单个金属导轨(例如，轨道)形成沿着单个金属导轨共享的单独金属部分328。
在某些实施方案中，沿轨道326的金属部分328在沿轨道的不同类型的连接之间交替。例如，金属部分328可以在金属部分328A和金属部分328B之间交替。跨越金属层324的交替行的金属部分328A和328B可以形成金属部分的成束行。例如，如图8所示，椭圆形330包括成束行的金属部分328A，而椭圆形332包括成束行的金属部分328B。每个成束行包括沿着第四金属层324中的每个轨道326的一个金属部分328。在每个成束行中具有多个金属部分328可以提供与第四金属层324上方和/或下方的其他金属层中的垂直轨道的冗余连接。
在一些实施方案中，金属部分328A连接到其他金属层中的电源轨道，而金属部分328B连接到其他金属层中的接地轨道。例如，金属部分328A可以连接到第三金属层320中的轨道310A，如图7所示。金属部分328A可以使用通孔连接322A连接到轨道310A。金属部分328B可以连接到第三金属层320中的轨道310B。金属部分328B可以使用通孔连接322B连接到轨道310B。
在某些实施方案中，如图8所示，金属部分328A和/或金属部分328B在相邻的单元行308之间跨接或重叠。例如，金属部分328A可以跨越单元行308A和308B，而金属部分328B可以跨越单元行308B和308C。另外，金属部分328A和/或金属部分328B可以定位在跨越第三金属层320中的单元行的相应轨道310A和/或轨道310B的簇集上方(例如，由图7中示出的椭圆314和316表示的轨道簇集)。因此，第四金属层324中的金属部分328A和/或金属部分328B可用于在第三金属层320的簇集中将底层轨道310A和/或310B捆或钉在一起(例如，电连接在一起)。在某些实施方案中，金属部分328A和/或金属部分328B将所有四个底层轨道310A和/或310B捆在一起。在一些实施方案中，金属部分328A和/或金属部分328B将较少的底层轨道310A和/或310B捆在一起。例如，金属部分可以仅将两个底层轨道捆在一起，这两个轨道可以在同一个单元行中，也可以不在同一个单元行中。在一些实施方案中，通过在金属部分328与底层轨道310之间提供选定数量的通孔连接322来确定捆在一起的基础轨道的数量，因为每个通孔连接可以分别连接到每个底层轨道。
在某些实施方案中，一个或多个布线轨道布置在第三金属层320中的轨道310A和/或轨道310B之间。如图8所示，两个布线轨道334布置在轨道326之间。然而，轨道326之间的布线轨道334的数量可以根据集成电路布局300的期望设计而变化。
图9描绘了集成电路布局300中的第五金属层336的实施方案的俯视图表示。在某些实施方案中，第五金属层336是一组标准单元行308。例如，金属轨道338可以是定位在每个单元行的边界上的电源金属轨道338A或接地金属轨道338B。电源金属轨道338A和接地金属轨道338B可以在第五金属层336中交替。在一些实施方案中，金属轨道338是双宽度轨道或“并排”轨道，其中每个单元行中对应轨道的部分(例如，轨道跨越单元行的边界)。在某些实施方案中，布线轨道340定位在每个单元行308内部的轨道338之间。
图10描绘了集成电路布局300中的第六金属层342的实施方案的俯视图表示。第六金属层342可包括金属轨道344A和金属轨道344B。在某些实施方案中，金属轨道344A是单宽度金属轨道，而金属轨道344B是双宽度金属轨道。在某些实施方案中，至少一个金属轨道344A与布局300内部(或布局中的电网单元内部)内的至少一个金属轨道344B相邻(或邻近)布置。
在一些实施方案中，如图10中所示，金属轨道344A布置在金属轨道344B的两侧并位于布线轨道346之间。例如，金属轨道344B位于图10的中心，其中在两侧具有金属轨道344A，而在金属轨道344B的外侧具有布线轨道346。因此，金属轨道344B和金属轨道344B定位在布线轨道346内部。布线轨道346可以是例如信号布线轨道。然而，可选地，布线轨道346可以布置在布局300中。例如，在一些实施方案中，布线轨道346可以定位在其他金属轨道对344A和344B之间，或者布局300中可以不存在一个或多个布线轨道。
在某些实施方案中，金属层342包括金属轨道344A和344B之间的绝缘材料348(在金属轨道之间有或没有布线轨道346)。绝缘材料348可以是例如氧化物或另一种电绝缘材料。即使金属轨道在金属层342中彼此相邻或彼此靠近，绝缘材料348也可以使金属轨道344A和344B电隔离。
在布局300中使金属轨道344A和金属轨道344B彼此相邻或彼此靠近，并且在金属轨道之间具有绝缘材料348，使得在金属轨道上使用不同电压时(例如，当电压是电源和接地时)在布局中产生电容(例如，在电网中产生电容)。因此，彼此相邻而没有布线轨道346的每对金属轨道344A和金属轨道344B在布局300中产生内置电容。布局300中的这种内置电容(例如，在电网中)可以减少或消除在使用布局300的集成电路中使用去耦电容器的需要。在某些实施方案中，布局300可以设计成在可能需要去耦电容器的位置处具有彼此相邻或彼此靠近的金属轨道344A和金属轨道344B。
在某些实施方案中，金属轨道344A是电源轨道(Vdd)，而金属轨道344B是接地轨道(Vss)。因此，在图10所示的实施方案中，接地轨道(Vss)是电源轨道宽度的两倍(Vdd)。然而，应当理解，可以交换电源轨道和接地轨道的宽度和/或定位。例如，金属轨道344A可以是接地轨道，而金属轨道344B可以是电源轨道，或者金属轨道344A和金属轨道344B的位置可以在布局300中交换。另外，可以在第六金属层342或布局300中的任何其他金属层中考虑其他电压轨道。
图11描绘了集成电路布局300中的第七金属层350的实施方案的俯视图表示。在某些实施方案中，第七金属层350包括与第五金属层336基本上类似的金属轨道338和布线轨道340，如图9所示。在一些实施方案中，第七金属层350中的金属轨道338可以具有与第五金属层336中的金属轨道338不同的宽度。
图12描绘了集成电路布局300中的第八金属层352的实施方案的俯视图表示。在某些实施方案中，第八金属层352包括与第六金属层342基本上类似的金属轨道344、布线轨道346和绝缘材料348，如图10所示。
图13描绘了集成电路布局300中的第九金属层354的实施方案的俯视图表示。在某些实施方案中，第九金属层354包括与第六金属层342基本上类似的金属轨道344、布线轨道346，以及绝缘材料348，如图10和12所示。然而，图13中描绘的金属轨道344、布线轨道346和绝缘材料348的实例基本上垂直于图10和12中描绘的实例而取向。另外，布线轨道346可以包括更少的布线轨道，使得沿着单元行308之间的边界没有布线轨道(例如，图13中描绘的布线轨道346的实例只有两个轨道，其中在单元行边界的两侧都有一个轨道)。
虽然图4-13描绘了集成电路布局300(例如，集成电路的电网布局)中的九个金属层，但是应当理解，在集成电路布局中可以包括附加金属层。附加金属层可以包括标准单元行设计(例如，类似于图9中描绘的实施方案)或用于本文所述金属层的任何单元行设计。另外，本领域技术人员将理解，图4-13描绘了在某些金属层中的单元行设计的某些实施方案，单元行设计可以在布局300内的金属层之间变化。例如，第三金属层320的单元行设计可以用于任何其他奇数金属层和/或第四金属层324的单元行设计可以用于任何其他偶数金属层。另外，单元行设计可以在奇数金属层与偶数金属层之间交换(例如，任何金属层中的单元行设计的取向可以垂直于其描绘的取向)。因此，集成电路布局可以被设计为具有用于本文描述的金属层的单元行设计的任何组合，而不脱离本文描述的实施方案和所附权利要求的精神和范围。
在某些实施方案中，可以使用执行存储在非暂时性计算机可读介质上的指令的一个或多个处理器(例如，计算机处理器)来设计和/或实现本文描述的一个或多个集成电路布局。例如，如图4-13所示，布局300可以使用由执行作为程序指令存储在计算机可读存储介质(例如，非暂时性计算机可读存储介质)中的指令的一个或多个处理器执行的一个或多个步骤来设计和/或实现。
如图4-13所示，布局300的各个部分可以通过各种电子设计自动化(EDA)工具或计算机辅助设计(CAD)工具来设计和/或实现。此类EDA或CAD工具的示例包括Synopsys’Design或者Cadence’sRTL Compiler，Synopsis’IC Compiler等。这些EDA或CAD工具可以包括一个或多个计算机程序指令模块，当由计算机处理器执行时，使得处理器生成诸如布局300的集成电路布局，并且更具体地，生成用于制造集成电路的一个或多个文件。
图14描绘了示例性计算机***410的一个实施方案的框图。示例性计算机***410可用于实现本文描述的一个或多个实施方案。在一些实施方案中，计算机***410可由用户操作以实现本文所述的一个或多个实施方案，例如图4-13中所示的布局300。在图14的实施方案中，计算机***410包括处理器412、存储器414和各种***设备416。处理器412联接到存储器414和***设备416。处理器412被配置为执行指令，包括用于过程200的指令，其可以是软件。在各种实施方案中，处理器412可以实现任何期望的指令集。在一些实施方案中，计算机***410可包括一个以上的处理器。此外，处理器412可以包括一个或多个处理器或一个或多个处理器核。
处理器412可以以任何期望的方式联接到存储器414和***设备416。例如，在一些实施方案中，处理器412可以经由各种互连联接到存储器414和/或***设备416。替代地或补充地，可以使用一个或多个桥接芯片来联接处理器412、存储器414和***设备416。
存储器414可包括任何类型的存储器***。例如，存储器414可以包括DRAM，更具体地是双倍数据速率(DDR)SDRAM，RDRAM等。可以包括存储器控制器以与存储器414建立接口，和/或处理器412可以包括存储器控制器。存储器414可以存储在使用期间由处理器412执行的指令、在使用期间由处理器操作的数据等。
***设备416可以表示可以包括在计算机***410中或与其联接的任何种类的硬件设备(例如，存储设备，可选地包括计算机可访问存储介质500，如图15所示)、其他输入/输出(I/O)设备，例如视频硬件、音频硬件、用户接口设备、网络硬件等)。
现在转向图15，即计算机可访问存储介质500的一个实施方案的框图,所述计算机可访问存储介质包括表示布局300(包括在集成电路设计中)的一个或多个数据结构(图4-13中描绘)以及表示形成布局300的过程的一个或多个代码序列502。每个代码序列可以包括一个或多个指令，所述指令在由计算机中的处理器执行时实现针对对应代码序列描述的操作。一般来说，计算机可存取存储介质可包括在用于向计算机提供指令和/或数据期间可由计算机存取的任何存储介质。例如，计算机可访问的存储介质可以包括非暂时性存储介质，例如磁性或光学介质，例如磁盘(固定或可移动)、磁带、CD-ROM、DVD-ROM、CD-R、CD-RW、DVD-R、DVD-RW或蓝光。存储介质还可以包括易失性或非易失性存储介质，例如RAM(例如，同步动态RAM(SDRAM)、Rambus DRAM(RDRAM)、静态RAM(SRAM)等)、ROM或闪存。存储介质可以物理地包括在存储介质提供指令/数据的计算机内。或者，存储介质可以连接到计算机。例如，存储介质可以通过网络或无线链路(例如网络附加存储器)连接到计算机。存储介质可以通过诸如通用串行总线(USB)的***接口连接。通常，计算机可访问存储介质500可以以非暂时性方式存储数据，其中在本文上下文中的非暂时性可以指不在信号上发送指令/数据。例如，非暂时性存储可以是易失性的(并且可以响应于断电而丢失所存储的指令/数据)或非易失性的。
通常，计算机可访问存储介质500上承载的布局300的数据库可以是数据库，所述数据库可以由程序读取并直接或间接地用于制造包括布局300的硬件。举例来说，数据结构可为用高级设计语言(HDL)(例如Verilog或VHDL)对硬件功能性的行为级描述或寄存器传送级(RTL)描述。所述描述可以由合成工具读取，所述合成工具可以合成所述描述以产生用于集成电路布局生成的集成电路的网表。接着，可布置或布线所述网表以产生描述要应用于掩模的几何形状的数据集。接着，掩模可以用于各种半导体制造步骤，以便产生对应于布局300的一个半导体电路或多个半导体电路。或者，计算机可访问存储介质500上的数据库根据需要可以是网表(具有或不具有合成库)或数据集。
鉴于本说明书，本公开中描述的实施方案的不同方面的进一步修改和替代实施方案对于本领域的技术人员将是清楚的。因此，所述描述仅被解释为说明性的，并且是为了教导本领域技术人员实施实施方案的一般方式。应了解本文所示和所述的实施方案的形式应被视为当前优选的实施方案。本文所示和描述的元件和材料可予以替换，部件和工艺可加以反转，并且可独立地利用实施方案的某些特征，所有这些在本领域技术人员受益于本发明的描述之后都是明显的。可在不脱离如在以下权利要求的精神和范围的情况下在要素中做出变化。

Claims (20)

1.一种集成电路，其包括：
包括多个金属轨道的第一金属层，其中所述多个金属轨道包括在第一电压下的至少一个第一金属轨道和在第二电压下的至少一个第二金属轨道，所述至少一个第一金属轨道和所述至少一个第二金属轨道在所述第一金属层中基本上平行；
所述第一金属层上方的绝缘层；以及
所述绝缘层上方的第二金属层，其中所述第二金属层包括第三金属轨道，其中所述第三金属轨道包括彼此电隔离的多个单独金属部分，所述第三金属轨道中的第一单独金属部分连接到在所述第一电压下的所述至少一个第一金属轨道，并且所述第三金属轨道中的第二单独金属部分连接到在所述第二电压下的所述至少一个第二金属轨道。
2.如权利要求1所述的集成电路，其中，所述第三金属轨道中的所述第一单独金属部分通过穿过所述绝缘层的第一通孔连接到所述至少一个第一金属轨道。
3.如权利要求1所述的集成电路，其中，所述第三金属轨道中的所述第二单独金属部分通过穿过所述绝缘层的第二通孔连接到所述至少一个第二金属轨道。
4.如权利要求1所述的集成电路，其还包括所述第二金属层中的第四金属轨道，其中所述第四金属轨道包括彼此电隔离的多个单独金属部分，所述第四金属轨道中的第一单独金属部分连接到在所述第一电压下的所述至少一个第一金属轨道，并且所述第四金属轨道中的第二单独金属部分连接到在所述第二电压下的所述至少一个第二金属轨道。
5.如权利要求1所述的集成电路，其中，在所述第一电压下的所述至少一个第一金属轨道在所述集成电路的两个标准单元之间共享。
6.如权利要求1所述的集成电路，其中，连接到所述第一单独金属部分的在所述第一电压下的所述至少一个第一金属轨道的一部分和在连接到所述第二独立金属部分的在所述第二电压下的所述至少一个第二金属轨道的一部分位于所述集成电路的标准单元中。
7.如权利要求1所述的集成电路，其还包括所述第一金属层中的在所述第一电压下的至少一个附加第一金属轨道，其中在所述第一电压下的所述至少一个附加第一金属轨道连接到所述第三金属轨道中的所述第一单独金属部分。
8.如权利要求7所述的集成电路，其中，在所述第一电压下的所述至少一个附加第一金属轨道与在所述第一电压下的所述至少一个第一金属轨道位于所述集成电路的不同单元中。
9.如权利要求1所述的集成电路，其中，所述第一金属层中的所述金属轨道沿第一方向取向，并且所述第二金属层中的所述第三金属轨道沿第二方向取向，所述第一方向基本上垂直于所述第二方向。
10.一种存储多个指令的非暂时性计算机可读存储介质，所述多个指令在被执行时产生集成电路，所述集成电路包括：
包括多个金属轨道的第一金属层，其中，所述多个金属轨道包括在第一电压下的至少一个第一金属轨道和在第二电压下的至少一个第二金属轨道，所述至少一个第一金属轨道和所述至少一个第二金属轨道在所述第一金属层中基本上平行；
形成在所述第一金属层上方的绝缘层；以及
形成在所述绝缘层上方的第二金属层，其中，所述第二金属层包括第三金属轨道，其中所述第三金属轨道包括彼此电隔离的多个单独金属部分，所述第三金属中的第一单独金属部分轨道连接到在所述第一电压下的所述至少一个第一金属轨道，并且所述第三金属轨道中的第二单独金属部分连接到在所述第二电压下的所述至少一个第二金属轨道。
11.一种集成电路，其包括：
所述集成电路中的金属层，其中，所述金属层包括：
在第一电压下的第一金属轨道；
与所述第一金属轨道相邻的第二金属轨道，所述第二金属轨道在第二电压下；
与所述第二金属轨道相邻并且在所述第二金属轨道的与所述第一金属轨道相反的一侧上的第三金属轨道，所述第三金属轨道在所述第一电压下；以及
位于所述第一金属轨道与所述第二金属轨道之间以及所述第二金属轨道与所述第三金属轨道之间的电绝缘材料，其中所述电绝缘材料在所述金属层中将所述金属轨道彼此电隔离。
12.如权利要求11所述的集成电路，其中，所述集成电路还包括：
附加金属层，其中所述附加金属层包括一个或多个金属轨道和一个或多个布线轨道，所述布线轨道基本上垂直于所述金属层中所述金属轨道的取向而取向；以及
定位在所述金属层与所述附加金属层之间的绝缘层。
13.如权利要求11所述的集成电路，其中，所述第一金属轨道和所述第三金属轨道包括单宽度金属轨道，并且所述第二金属轨道包括双宽度金属轨道。
14.如权利要求11所述的集成电路，其中，所述第一电压包括漏极电压，并且所述第二电压包括源极电压。
15.如权利要求11所述的集成电路，其中，所述第一电压包括源电压，并且所述第二电压包括漏极电压。
16.如权利要求11所述的集成电路，其还包括第一布线轨道和第二布线轨道，其中所述第一布线轨道与所述第一金属轨道相邻定位在所述第一金属轨道的与所述第二金属轨道相反的一侧上，并且其中，所述第二布线轨道与所述第三金属轨道相邻定位在所述第三金属轨道的与所述第二金属轨道相反的一侧上。
17.如权利要求11所述的集成电路，其中，所述第一金属轨道、所述电绝缘材料和所述第二金属轨道在所述金属层中形成电容器。
18.如权利要求11所述的集成电路，其中，所述第二金属轨道、所述电绝缘材料和所述第三金属轨道在所述金属层中形成电容器。
19.如权利要求11所述的集成电路，其中，所述集成电路还包括：
第一附加金属层，其中，所述第一附加金属层包括一个或多个金属轨道和一个或多个布线轨道，所述布线轨道基本上垂直于所述金属层中的所述金属轨道的取向而取向；
定位在所述金属层与所述第一附加金属层之间的第一绝缘层；
第二附加金属层，其中所述第二附加金属层包括：
在第一电压下的第一金属轨道；
与所述第一金属轨道相邻的第二金属轨道，所述第二金属轨道在第二电压下；
与所述第二金属轨道相邻并且在所述第二金属轨道的与所述第一金属轨道相反的一侧上的第三金属轨道，所述第三金属轨道在所述第一电压下；以及
在所述第二附加金属层中位于所述第一金属轨道与所述第二金属轨道之间以及所述第二金属轨道与所述第三金属轨道之间的电绝缘材料，其中，所述电绝缘材料在所述第二附加金属轨道中将所述金属轨道彼此电隔离；以及
定位在所述第一附加金属层与所述第二附加金属层之间的第二绝缘层。
20.一种存储多个指令的非暂时性计算机可读存储介质，所述多个指令在被执行时产生集成电路，所述集成电路包括：
金属层，其中，所述金属层包括：
第一布线轨道；
第二布线轨道；
在第一电压下的第一金属轨道；
在第二电压下的第二金属轨道；以及
在所述第一电压下的第三金属轨道；
其中所述第一金属轨道、所述第二金属轨道和所述第三金属轨道定位在所述第一布线轨道与所述第二布线轨道之间并且在所述金属层中彼此电隔离，并且其中，所述第二金属轨道定位在所述第一金属轨道与所述第三金属轨道之间。
CN201780053503.7A 2016-09-23 2017-09-21 集成电路的电网布局设计 Active CN110226227B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/275,028 2016-09-23
US15/275,028 US11189569B2 (en) 2016-09-23 2016-09-23 Power grid layout designs for integrated circuits
PCT/US2017/052775 WO2018057778A2 (en) 2016-09-23 2017-09-21 Power grid layout designs for integrated circuits

Publications (2)

Publication Number Publication Date
CN110226227A true CN110226227A (zh) 2019-09-10
CN110226227B CN110226227B (zh) 2024-02-02

Family

ID=60009741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780053503.7A Active CN110226227B (zh) 2016-09-23 2017-09-21 集成电路的电网布局设计

Country Status (6)

Country Link
US (1) US11189569B2 (zh)
EP (1) EP3516690A2 (zh)
JP (2) JP7125388B2 (zh)
KR (1) KR102438123B1 (zh)
CN (1) CN110226227B (zh)
WO (1) WO2018057778A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10515175B2 (en) * 2016-12-15 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Block-level design method for heterogeneous PG-structure cells
US11211330B2 (en) * 2017-05-01 2021-12-28 Advanced Micro Devices, Inc. Standard cell layout architectures and drawing styles for 5nm and beyond
US10304728B2 (en) 2017-05-01 2019-05-28 Advanced Micro Devices, Inc. Double spacer immersion lithography triple patterning flow and method
US11347925B2 (en) 2017-05-01 2022-05-31 Advanced Micro Devices, Inc. Power grid architecture and optimization with EUV lithography
US10747931B2 (en) 2017-07-28 2020-08-18 Advanced Micro Devices, Inc. Shift of circuit periphery layout to leverage optimal use of available metal tracks in periphery logic
US11120190B2 (en) 2017-11-21 2021-09-14 Advanced Micro Devices, Inc. Metal zero power ground stub route to reduce cell area and improve cell placement at the chip level
US10438937B1 (en) 2018-04-27 2019-10-08 Advanced Micro Devices, Inc. Metal zero contact via redundancy on output nodes and inset power rail architecture
US10818762B2 (en) 2018-05-25 2020-10-27 Advanced Micro Devices, Inc. Gate contact over active region in cell
US11682664B2 (en) * 2019-01-31 2023-06-20 Intel Corporation Standard cell architecture with power tracks completely inside a cell
US10784199B2 (en) * 2019-02-20 2020-09-22 Micron Technology, Inc. Component inter-digitated VIAS and leads
US10796061B1 (en) * 2019-08-29 2020-10-06 Advanced Micro Devices, Inc. Standard cell and power grid architectures with EUV lithography
US11652050B2 (en) 2020-12-28 2023-05-16 Advanced Micro Devices, Inc. Inset power post and strap architecture with reduced voltage droop
US11862640B2 (en) 2021-09-29 2024-01-02 Advanced Micro Devices, Inc. Cross field effect transistor (XFET) library architecture power routing

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449019A (zh) * 2002-04-04 2003-10-15 台湾积体电路制造股份有限公司 使用双轨电源供应的互补式金氧半晶体管组成的基本标准组件布局
US20070278528A1 (en) * 2006-06-01 2007-12-06 Elpida Memory, Inc. Semiconductor device
CN101351886A (zh) * 2005-12-29 2009-01-21 莫塞德技术股份有限公司 利用时钟和电源网格标准单元设计asic
US20100148219A1 (en) * 2008-12-12 2010-06-17 Renesas Technology Corp. Semiconductor integrated circuit device
US20130155753A1 (en) * 2011-12-19 2013-06-20 SK Hynix Inc. Method for implementing spare logic of semiconductor memory apparatus and structure thereof
US20140068535A1 (en) * 2012-08-31 2014-03-06 Advanced Micro Devices, Inc. System and method for configuring a transistor device using rx tuck
US20140264742A1 (en) * 2013-03-14 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Capacitor
CN104835821A (zh) * 2014-02-07 2015-08-12 全视科技有限公司 具有全局布线通道的集成电路芯片及专用集成电路
US20160276287A1 (en) * 2013-12-06 2016-09-22 Renesas Electronics Corporation Semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889329A (en) 1994-11-02 1999-03-30 Lsi Logic Corporation Tri-directional interconnect architecture for SRAM
DE102004014472B4 (de) 2004-03-24 2012-05-03 Infineon Technologies Ag Anwendungsspezifischer integrierter Halbleiter-Schaltkreis
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US7984395B2 (en) 2008-01-17 2011-07-19 Synopsys, Inc. Hierarchical compression for metal one logic layer
US8533641B2 (en) 2011-10-07 2013-09-10 Baysand Inc. Gate array architecture with multiple programmable regions
US8901615B2 (en) 2012-06-13 2014-12-02 Synopsys, Inc. N-channel and P-channel end-to-end finfet cell architecture
JP2014060355A (ja) 2012-09-19 2014-04-03 Renesas Electronics Corp 半導体集積回路の設計方法、設計装置及び設計プログラム
US10283437B2 (en) 2012-11-27 2019-05-07 Advanced Micro Devices, Inc. Metal density distribution for double pattern lithography
KR102369511B1 (ko) * 2015-07-08 2022-03-03 삼성전자주식회사 반도체 집적 회로 및 이를 포함하는 전자 시스템
US10672708B2 (en) 2015-11-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Standard-cell layout structure with horn power and smart metal cut
US10109619B2 (en) 2016-06-06 2018-10-23 Qualcomm Incorporated Methods and apparatus for using split N-well cells in a merged N-well block
US9837398B1 (en) 2016-11-23 2017-12-05 Advanced Micro Devices, Inc. Metal track cutting in standard cell layouts
US10270430B2 (en) 2016-12-28 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Cell of transmission gate free circuit and integrated circuit and integrated circuit layout including the same
US10503859B2 (en) 2017-08-30 2019-12-10 Arm Limited Integrated circuit design and/or fabrication
US20190103394A1 (en) 2017-09-29 2019-04-04 Qualcomm Incorporated Thermally conscious standard cells

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1449019A (zh) * 2002-04-04 2003-10-15 台湾积体电路制造股份有限公司 使用双轨电源供应的互补式金氧半晶体管组成的基本标准组件布局
CN101351886A (zh) * 2005-12-29 2009-01-21 莫塞德技术股份有限公司 利用时钟和电源网格标准单元设计asic
US20070278528A1 (en) * 2006-06-01 2007-12-06 Elpida Memory, Inc. Semiconductor device
US20100148219A1 (en) * 2008-12-12 2010-06-17 Renesas Technology Corp. Semiconductor integrated circuit device
US20130155753A1 (en) * 2011-12-19 2013-06-20 SK Hynix Inc. Method for implementing spare logic of semiconductor memory apparatus and structure thereof
US20140068535A1 (en) * 2012-08-31 2014-03-06 Advanced Micro Devices, Inc. System and method for configuring a transistor device using rx tuck
US20140264742A1 (en) * 2013-03-14 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Capacitor
US20160276287A1 (en) * 2013-12-06 2016-09-22 Renesas Electronics Corporation Semiconductor device
CN104835821A (zh) * 2014-02-07 2015-08-12 全视科技有限公司 具有全局布线通道的集成电路芯片及专用集成电路

Also Published As

Publication number Publication date
WO2018057778A2 (en) 2018-03-29
EP3516690A2 (en) 2019-07-31
KR20190053194A (ko) 2019-05-17
WO2018057778A3 (en) 2018-05-03
JP2019531602A (ja) 2019-10-31
US20180090440A1 (en) 2018-03-29
JP7125388B2 (ja) 2022-08-24
US11189569B2 (en) 2021-11-30
KR102438123B1 (ko) 2022-08-30
JP2022160692A (ja) 2022-10-19
CN110226227B (zh) 2024-02-02

Similar Documents

Publication Publication Date Title
CN110226227A (zh) 集成电路的电网布局设计
US8863063B2 (en) Finfet transistor circuit
US9361418B2 (en) Nanowire or 2D material strips interconnects in an integrated circuit cell
US6938226B2 (en) 7-tracks standard cell library
US9400862B2 (en) Cells having transistors and interconnects including nanowires or 2D material strips
US10037397B2 (en) Memory cell including vertical transistors and horizontal nanowire bit lines
US8132142B2 (en) Various methods and apparatuses to route multiple power rails to a cell
US8276109B2 (en) Mixed-height high speed reduced area cell library
US20150370950A1 (en) Array with intercell conductors including nanowires or 2d material strips
CN110582767A (zh) 利用euv光刻的电网架构和优化
US8230380B2 (en) High speed reduced area cell library with cells having integer multiple track heights
US20150370948A1 (en) Memory cells having transistors with different numbers of nanowires or 2d material strips
CN104752415B (zh) 用于三维集成电路的方法和装置
JP5216287B2 (ja) 半導体装置
US8710671B2 (en) Multi-level integrated circuit, device and method for modeling multi-level integrated circuits
US10417368B2 (en) Semiconductor device and layout design method thereof
JP4800586B2 (ja) 半導体集積回路の設計方法
TW202349247A (zh) 解耦合電容器單元、積體電路及其製造方法
JP4441541B2 (ja) 半導体装置
TW201841339A (zh) 具有接觸窗跳線件的積體電路及半導體裝置
JP2017097768A (ja) 半導体レイアウト用検証方法及び検証装置
JPS5856180B2 (ja) 磁気バブルメモリチツプ
JP2009289917A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant