JP2009025505A - 映像信号処理装置、映像信号処理方法、およびプログラム - Google Patents

映像信号処理装置、映像信号処理方法、およびプログラム Download PDF

Info

Publication number
JP2009025505A
JP2009025505A JP2007187878A JP2007187878A JP2009025505A JP 2009025505 A JP2009025505 A JP 2009025505A JP 2007187878 A JP2007187878 A JP 2007187878A JP 2007187878 A JP2007187878 A JP 2007187878A JP 2009025505 A JP2009025505 A JP 2009025505A
Authority
JP
Japan
Prior art keywords
video signal
image
signal
correction
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007187878A
Other languages
English (en)
Inventor
Hidekazu Tomizawa
秀和 富澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007187878A priority Critical patent/JP2009025505A/ja
Publication of JP2009025505A publication Critical patent/JP2009025505A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】メモリへのアクセスを減らしつつ、表示部の応答速度を補正する。
【解決手段】書き込み回路１３２は、入力された映像信号を記憶装置１３４に書き込み、読み出し回路１３５は、記憶装置１３４に書き込まれた映像信号を読み出し、読み出し回路１３７は、読み出し回路１３５により読み出された映像信号の画像より時間的に前の画像の映像信号であって、記憶装置１３４に書き込まれた映像信号を読み出す。また、液晶応答速度補正回路１３９は、読み出し回路１３５と読み出し回路１３７とにより読み出された映像信号に基づいて、LCD９６の応答速度を補正する補正信号を生成し、その補正信号に基づいて、読み出し回路１３５により読み出された映像信号から、LCD９６の応答速度を補正する映像信号を生成して、LCD９６に出力する。本発明は、例えば、テレビジョン受像機に適用できる。
【選択図】図４

Description

本発明は、映像信号処理装置、映像信号処理方法、およびプログラムに関し、特に、例えば、メモリへのアクセスを減らしつつ、画像を表示する表示部の応答速度を補正することができるようにした映像信号処理装置、映像信号処理方法、およびプログラムに関する。
例えば、LCD(Liquid Crystal Display)を有するテレビジョン受像機では、LCDの応答遅れを改善するために、LCDの応答速度を補正する液晶応答速度補正処理が行われている。
図１は、液晶応答速度補正処理を行う従来のテレビジョン受像機１１の構成例を示すブロック図である。
図１のテレビジョン受像機１１は、チューナ３１、解像度変換回路３２、書き込み回路３３、記憶装置制御回路３４、記憶装置３５、読み出し回路３６、高画質化回路３７、書き込み回路３８、読み出し回路３９、液晶応答速度補正回路４０、およびLCD４１により構成される。
なお、テレビジョン受像機１１のチューナ３１には、図示せぬアンテナ等から、放送信号が供給される。
チューナ３１は、図示せぬアンテナ等から供給された放送信号を受信し、その放送信号のうちの、ユーザにより指定されたチャンネル（周波数帯域）の放送信号から映像信号を復調して、解像度変換回路３２に供給する。
解像度変換回路３２は、チューナ３１から供給された映像信号の画像の解像度をLCD４１の解像度に変換する。また、解像度変換回路３２は、チューナ３１から供給された映像信号がインタレース信号である場合、その映像信号をインタレース信号からプログレッシブ信号に変換する。解像度変換回路３２は、変換後の映像信号を、書き込み回路３３に供給する。
書き込み回路３３は、解像度変換回路３２から供給された変換後の映像信号の同期信号を、LCD４１を駆動する同期信号にすげ替えるために、その映像信号を記憶装置制御回路３４に供給するとともに、記憶装置制御回路３４を制御することにより、DRAM(Dynamic Random Access Memory)等により構成される記憶装置３５に記憶させる。
読み出し回路３６は、記憶装置制御回路３４を制御することにより、記憶装置３５から、現在のフレームの画像Ftの映像信号を、LCD４１の同期信号に同期して読み出し、高画質化回路３７に供給する。
高画質化回路３７は、読み出し回路３６から供給された映像信号が、例えば、輝度信号Ｙと色差信号Ｃb，Ｃrとで構成されている場合、その映像信号をRGB信号に変換する。
また、高画質化回路３７は、読み出し回路３６から供給された映像信号の画像Ftを、その画像Ftよりも高画質な高画質画像Ft 'に変換する高画質化処理として、例えば、ガンマ補正を行う。
さらに、高画質化回路３７は、高画質化処理により得られた高画質画像Ft'の映像信号を、書き込み回路３８および液晶応答速度補正回路４０に供給する。
書き込み回路３８は、高画質化回路３７から供給された高画質画像Ft'の映像信号を、記憶装置制御回路３４に供給するとともに、記憶装置制御回路３４を制御することにより、記憶装置３５に記憶させる。
読み出し回路３９は、記憶装置制御回路３４を制御することにより、前回、書き込み回路３８により書き込まれた高画質画像Ft-1'の映像信号、即ち、高画質化回路３７が出力するフレームの高画質画像Ft'より１フレーム前の高画質画像Ft-1'の映像信号を、記憶装置３５から読み出して液晶応答速度補正回路４０に供給する。換言すると、このとき、記憶装置３５は、映像信号を１フレーム遅延するためのフレームメモリとして機能する。
液晶応答速度補正回路４０は、高画質化回路３７からの高画質画像Ft'の映像信号と、読み出し回路３９からの１フレーム前の高画質画像Ft-1'の映像信号とに基づいて、LCD４１の応答速度を補正する映像信号を生成する液晶応答速度補正処理を行う。液晶応答速度補正回路４０は、補正した映像信号をLCD４１に出力し、対応する画像をLCD４１に表示させる。
なお、液晶パネルをオーバードライブすることにより表示応答速度を高める技術については、特許文献１にも記載されている（特に、特許文献１の[０００１]段落を参照）。
図２は、従来のテレビジョン受像機１１の他の構成を示すブロック図である。
なお、図中、図１の場合に対応する部分については同一の符号を付してあり、以下、その説明は、適宜省略する。
即ち、図２のテレビジョン受像機１１は、図１の解像度変換回路３２に代えて、解像度変換回路６１が設けられている他は、図１の場合と同様に構成されている。
書き込み回路３３は、チューナ３１から供給された映像信号を、記憶装置制御回路３４を介して記憶装置３５に書き込む。
そして、読み出し回路３６は、記憶装置３５に書き込まれた映像信号を、記憶装置制御回路３４を介して読み出し、解像度変換回路６１に供給する。
解像度変換回路６１は、読み出し回路３６から供給された映像信号の画像の解像度を、LCD４１の解像度に変換する。また、解像度変換回路６１は、読み出し回路３６から供給された映像信号がインタレース信号である場合、その映像信号を、インタレース信号からプログレッシブ信号に変換する。解像度変換回路６１は、変換後の映像信号を、高画質化回路３７に供給する。
即ち、図２のテレビジョン受像機１１は、図１のテレビジョン受像機１１の解像度変換回路３２の位置を、読み出し回路３６と高画質化回路３７との間の位置に変更したものであり、その動作は、基本的に、図１における場合と同様である。
特開２００６−１９５２３１号公報
ところで、図１と図２のテレビジョン受像機１１では、LCD４１の応答速度を補正する映像信号の画像をLCD４１に出力して表示するには、記憶装置３５に対して、書き込み回路３３による書き込みが１回、読み出し回路３６による読み出しが１回、書き込み回路３８による書き込みが１回、読み出し回路３９による読み出しが１回の合計４回のアクセスを必要としていた。
しかしながら、一定時間内における、メモリから読み出されるデータの転送量とメモリに書き込まれるデータの転送量との総和を表すアクセス量は、メモリの仕様により規定される所定の閾値以下のアクセス量に制限されている。
従って、一定時間内で液晶応答速度補正処理を行うためには、記憶装置３５の一定時間内におけるアクセス可能なアクセス量が、合計４回のアクセスに対応する所定のアクセス量以上となるように構成しなければならず、図１と図２のテレビジョン受像機１１では、コストが大となっていた。
本発明は、このような状況に鑑みてなされたものであり、メモリへのアクセスを減らしつつ、表示部の応答速度を補正することができるようするものである。
本発明の一側面の映像信号処理装置は、入力された映像信号を記憶する記憶手段と、入力された前記映像信号を、出力する映像信号の同期信号に同期させるために前記記憶手段に書き込む書き込み手段と、前記書き込み手段により前記記憶手段に書き込まれた前記映像信号を、出力する映像信号の同期信号に同期して読み出す第１の読み出し手段と、前記第１の読み出し手段により読み出された映像信号の画像より時間的に前の画像の映像信号であって、前記書き込み手段により前記記憶手段に書き込まれた前記映像信号を、出力する映像信号の同期信号に同期して読み出す第２の読み出し手段と、前記第１の読み出し手段により読み出された映像信号と、前記第２の読み出し手段により読み出された映像信号とに基づいて、出力される映像信号の画像を表示する表示部の応答速度を補正する補正信号を生成する生成手段と、前記補正信号に基づいて、前記第１の読み出し手段により読み出された映像信号から、前記第１の読み出し手段により読み出された映像信号の画像を表示する前記表示部の応答速度を補正する映像信号を生成し、前記表示部に出力する補正手段とを備える。
前記第１の読み出し手段により読み出された映像信号の画像を、その画像よりも高画質な高画質画像に変換する高画質化手段をさらに設けることができ、前記生成手段では、前記高画質画像の映像信号と、前記第２の読み出し手段により読み出された映像信号とに基づいて、前記補正信号を生成し、前記補正手段では、前記補正信号に基づいて、前記高画質画像の映像信号から、前記高画質画像を表示する前記表示部の応答速度を補正する映像信号を生成することができる。
前記高画質化手段では、ガンマ補正、色補正、シャープネス補正、エンハンス補正、またはコントラスト補正のうちの少なくとも１つの処理で画像を高画質化することができる。
前記第２の読み出し手段により読み出された映像信号の画像を、その画像よりも高画質な他の高画質画像に変換する他の高画質化手段をさらに設けることができ、前記生成手段では、前記高画質画像の映像信号と、前記他の高画質画像の映像信号とに基づいて、前記補正信号を生成することができる。
前記他の高画質化手段では、ガンマ補正、色補正、シャープネス補正、エンハンス補正、またはコントラスト補正のうちの少なくとも１つの処理で画像を高画質化することができる。
前記第１の読み出し手段により読み出された映像信号から、前記第２の読み出し手段により読み出された映像信号を減算することにより、第１の差分映像信号を生成する第１の差分映像信号生成手段と、前記高画質画像の映像信号から、前記第１の差分映像信号を減算することにより、第２の差分映像信号を生成する第２の差分映像信号生成手段とをさらに設けることができ、前記生成手段では、前記高画質画像の映像信号と、前記第２の差分映像信号とに基づいて、前記補正信号を生成することができる。
前記第１の差分映像信号を補正して補正差分映像信号に変換する差分映像信号補正手段をさらに設けることができ、前記第２の差分映像信号生成手段では、前記高画質画像の映像信号から、前記補正差分映像信号を減算することにより、前記第２の差分映像信号を生成することができる。
前記高画質化手段では、少なくとも映像信号をガンマ補正し、前記ガンマ補正に対応する補正係数を生成する補正係数生成手段をさらに設けることができ、前記差分映像信号補正手段では、前記第１の差分映像信号を、前記補正係数を用いて、前記補正差分映像信号に変換することができる。
本発明の一側面の映像信号処理方法、またはプログラムは、入力された映像信号を、出力する映像信号の同期信号に同期させるために、入力された前記映像信号を記憶する記憶部に書き込む書き込みステップと、前記書き込みステップにより前記記憶部に書き込まれた前記映像信号を、出力する映像信号の同期信号に同期して読み出す第１の読み出しステップと、前記第１の読み出しステップにより読み出された映像信号の画像より時間的に前の画像の映像信号であって、前記書き込みステップにより前記記憶部に書き込まれた前記映像信号を、出力する映像信号の同期信号に同期して読み出す第２の読み出しステップと、前記第１の読み出しステップにより読み出された映像信号と、前記第２の読み出しステップにより読み出された映像信号とに基づいて、出力される映像信号の画像を表示する表示部の応答速度を補正する補正信号を生成する生成ステップと、前記補正信号に基づいて、前記第１の読み出しステップにより読み出された映像信号から、前記第１の読み出しステップにより読み出された映像信号の画像を表示する前記表示部の応答速度を補正する映像信号を生成し、前記表示部に出力する補正ステップとを含む。
本発明の一側面においては、入力された映像信号が、出力する映像信号の同期信号に同期させるために、入力された前記映像信号を記憶する記憶部に書き込まれ、前記記憶部に書き込まれた前記映像信号が、出力する映像信号の同期信号に同期して読み出されるとともに、読み出された映像信号の画像より時間的に前の画像の映像信号であって、前記記憶部に書き込まれた前記映像信号が、出力する映像信号の同期信号に同期して読み出される。そして、読み出された映像信号と、その映像信号の画像よりも時間的に前の画像の読み出された映像信号とに基づいて、出力される映像信号の画像を表示する表示部の応答速度を補正する補正信号が生成され、その補正信号に基づいて、読み出された映像信号から、読み出された映像信号の画像を表示する前記表示部の応答速度を補正する映像信号が生成されて、前記表示部に出力される。
本発明によれば、メモリへのアクセスを減らしつつ、表示部の応答速度を補正することができる。
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書又は図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書又は図面に記載されていることを確認するためのものである。従って、明細書又は図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
本発明の一側面の映像信号処理装置（例えば、図３のテレビジョン受像機８１）は、
入力された映像信号を記憶する記憶手段（例えば、図４の記憶装置１３４）と、
入力された前記映像信号を、出力する映像信号の同期信号に同期させるために前記記憶手段に書き込む書き込み手段（例えば、図４の書き込み回路１３２）と、
前記書き込み手段により前記記憶手段に書き込まれた前記映像信号を、出力する映像信号の同期信号に同期して読み出す第１の読み出し手段（例えば、図４の読み出し回路１３５）と、
前記第１の読み出し手段により読み出された映像信号の画像より時間的に前の画像の映像信号であって、前記書き込み手段により前記記憶手段に書き込まれた前記映像信号を、出力する映像信号の同期信号に同期して読み出す第２の読み出し手段（例えば、図４の読み出し回路１３７）と、
前記第１の読み出し手段により読み出された映像信号と、前記第２の読み出し手段により読み出された映像信号とに基づいて、出力される映像信号の画像を表示する表示部（例えば、図３のLCD９６）の応答速度を補正する補正信号を生成する生成手段（例えば、図５の補正信号生成回路１８１）と、
前記補正信号に基づいて、前記第１の読み出し手段により読み出された映像信号から、前記第１の読み出し手段により読み出された映像信号の画像を表示する前記表示部の応答速度を補正する映像信号を生成し、前記表示部に出力する補正手段（例えば、図５の加算器１８２）と
を備える。
本発明の一側面の映像信号処理装置では、
前記第１の読み出し手段により読み出された映像信号の画像を、その画像よりも高画質な高画質画像に変換する高画質化手段（例えば、図１０の高画質化回路１９１）をさらに設けることができ、
前記生成手段では、前記高画質画像の映像信号と、前記第２の読み出し手段により読み出された映像信号とに基づいて、前記補正信号を生成し、
前記補正手段では、前記補正信号に基づいて、前記高画質画像の映像信号から、前記高画質画像を表示する前記表示部の応答速度を補正する映像信号を生成することができる。
本発明の一側面の映像信号処理装置では、
前記第２の読み出し手段により読み出された映像信号の画像を、その画像よりも高画質な他の高画質画像に変換する他の高画質化手段（例えば、図１２の高画質化回路２０１）をさらに設けることができ、
前記生成手段では、前記高画質画像の映像信号と、前記他の高画質画像の映像信号とに基づいて、前記補正信号を生成することができる。
本発明の一側面の映像信号処理装置では、
前記第１の読み出し手段により読み出された映像信号から、前記第２の読み出し手段により読み出された映像信号を減算することにより、第１の差分映像信号を生成する第１の差分映像信号生成手段（例えば、図１６の減算器２８３）と、
前記高画質画像の映像信号から、前記第１の差分映像信号を減算することにより、第２の差分映像信号を生成する第２の差分映像信号生成手段（例えば、図１７の減算器３２１）と
をさらに設けることができ、
前記生成手段では、前記高画質画像の映像信号と、前記第２の差分映像信号とに基づいて、前記補正信号を生成することができる。
本発明の一側面の映像信号処理装置では、
前記第１の差分映像信号を補正して補正差分映像信号に変換する差分映像信号補正手段（例えば、図２１の乗算器３６２）をさらに設けることができ、
前記第２の差分映像信号生成手段では、前記高画質画像の映像信号から、前記補正差分映像信号を減算することにより、前記第２の差分映像信号を生成することができる。
本発明の一側面の映像信号処理装置では、
前記高画質化手段では、少なくとも映像信号をガンマ補正し、
前記ガンマ補正に対応する補正係数を生成する補正係数生成手段（例えば、図２１の補正係数生成回路３６１）をさらに設けることができ、
前記差分映像信号補正手段では、前記第１の差分映像信号を、前記補正係数を用いて、前記補正差分映像信号に変換することができる。
本発明の一側面の映像信号処理方法、またはプログラムは、
入力された映像信号を、出力する映像信号の同期信号に同期させるために、入力された前記映像信号を記憶する記憶部（例えば、図４の記憶装置１３４）に書き込む書き込みステップ（例えば、図８のステップＳ３２）と、
前記書き込みステップにより前記記憶部に書き込まれた前記映像信号を、出力する映像信号の同期信号に同期して読み出す第１の読み出しステップ（例えば、図８のステップＳ３３）と、
前記第１の読み出しステップにより読み出された映像信号の画像より時間的に前の画像の映像信号であって、前記書き込みステップにより前記記憶部に書き込まれた前記映像信号を、出力する映像信号の同期信号に同期して読み出す第２の読み出しステップ（例えば、図８のステップＳ３５）と、
前記第１の読み出しステップにより読み出された映像信号と、前記第２の読み出しステップにより読み出された映像信号とに基づいて、出力される映像信号の画像を表示する表示部の応答速度を補正する補正信号を生成する生成ステップ（例えば、図９のステップＳ７１）と、
前記補正信号に基づいて、前記第１の読み出しステップにより読み出された映像信号から、前記第１の読み出しステップにより読み出された映像信号の画像を表示する前記表示部の応答速度を補正する映像信号を生成し、前記表示部に出力する補正ステップ（例えば、図９のステップＳ７２）と
を含む。
次に、図面を参照して、本発明の一実施の形態について説明する。
図３は、本発明を適用した映像信号処理装置としてのテレビジョン受像機の一実施の形態の構成を示すブロック図である。
図３のテレビジョン受像機８１は、ネットワーク８２に接続され、外部入力端子９１、チューナ９２、デコーダ９３、スイッチ９４、映像信号処理部９５、およびLCD９６により構成される。
テレビジョン受像機８１が接続されたネットワーク８２は、例えば、インターネットやLAN(Local Area Network)等で構成され、図示せぬサーバ等から出力された伝送信号を、テレビジョン受像機８１のデコーダ９３に供給する。
外部入力端子９１は、図示せぬ再生装置等から供給された映像信号を、スイッチ９４に供給する。
チューナ９２は、図示せぬアンテナ等から供給された放送信号を受信し、その放送信号のうちの、ユーザにより指定されたチャンネル（周波数帯域）の放送信号から映像信号を復調して、スイッチ９４に供給する。
デコーダ９３は、ネットワーク８２を介して伝送されてきた伝送信号から、ユーザにより指定されたチャンネルの映像信号をデコードし、スイッチ９４に供給する。
スイッチ９４は、外部入力端子９１、チューナ９２、またはデコーダ９３から供給された映像信号のうちの１個の映像信号を、ユーザの指示に基づいて選択し、映像信号処理部９５に供給する。
映像信号処理部９５は、スイッチ９４により、いずれの映像信号が選択された場合にも、LCD９６に表示される画像が乱れることが抑制されるように、スイッチ９４により選択された映像信号の同期信号を、LCD９６を駆動する同期信号にすげ替える処理を行う他、LCD９６の応答遅れを改善するために、スイッチ９４から供給された映像信号から、LCD９６の応答速度を補正する映像信号を生成する液晶応答速度補正処理を行う。
映像信号処理部９５は、処理した映像信号をLCD９６に出力する。LCD９６は、映像信号処理部９５から供給された映像信号に対応する画像を表示する。
図４は、図３の映像信号処理部９５の実施の形態の構成を示すブロック図である。
映像信号処理部９５は、解像度変換回路１３１、書き込み回路１３２、記憶装置制御回路１３３、記憶装置１３４、読み出し回路１３５、RGB(Red Green Blue)変換回路１３６、読み出し回路１３７、RGB変換回路１３８、および液晶応答速度補正回路１３９により構成される。なお、図示は省略するが、各回路には、タイミングを同期させるタイミング信号が供給されている。
映像信号処理部９５の解像度変換回路１３１には、図３のスイッチ９４から映像信号が供給される。
解像度変換回路１３１は、スイッチ９４から供給された映像信号の画像の大きさを、LCD９６の画面の大きさに合わせるように、スイッチ９４から供給された映像信号の解像度をLCD９６の解像度に変換する。
また、解像度変換回路１３１は、スイッチ９４から供給された映像信号がインタレース信号である場合、その映像信号を、インタレース信号からプログレッシブ信号に変換する。解像度変換回路１３１は、変換後の映像信号を書き込み回路１３２に供給する。
書き込み回路１３２は、記憶装置制御回路１３３を制御することにより、解像度変換回路１３１から供給された変換後の映像信号を、映像信号処理部９５からLCD９６に出力する映像信号の同期信号に同期させるために、記憶装置１３４に書き込ませる（記憶させる）。この書き込みは、書き込み回路１３２が記憶装置１３４に書き込む映像信号の同期信号に同期して行われる。
記憶装置１３４は、例えば、DRAM等のメモリで構成され、書き込み回路１３２から記憶装置制御回路１３３を介して供給された映像信号を記憶する。
読み出し回路１３５は、記憶装置制御回路１３３を制御することにより、書き込み回路１３２により記憶装置１３４に書き込まれた映像信号を、LCD９６の同期信号に同期して読み出し、RGB変換回路１３６に供給する。
RGB変換回路１３６は、読み出し回路１３５から供給された映像信号の形式がRGB信号とは異なる信号形式である場合、その映像信号をRGB信号に変換する。RGB変換回路１３６は、RGB信号を液晶応答速度補正回路１３９に供給する。
読み出し回路１３７は、記憶装置制御回路１３３を制御することにより、読み出し回路１３５が読み出した映像信号の画像Ftよりも時間的に前（過去）の画像としての、例えば１フレームだけ前の画像Ft-1の映像信号であって、書き込み回路１３２により記憶装置１３４に書き込まれた映像信号を、LCD９６の同期信号に同期して読み出し、RGB変換回路１３８に供給する。
RGB変換回路１３８は、RGB変換回路１３６と同様に、読み出し回路１３７から供給された映像信号の形式がRGB信号とは異なる信号形式である場合、その映像信号をRGB信号に変換する。RGB変換回路１３８は、RGB信号を、液晶応答速度補正回路１３９に供給する。
液晶応答速度補正回路１３９は、RGB変換回路１３６から供給された現在のフレームの映像信号と、RGB変換回路１３８から供給された過去のフレームの映像信号とに基づいて、LCD９６の応答速度を補正する映像信号を生成する液晶応答速度補正処理を行う。
図５は、図４の液晶応答速度補正回路１３９の一実施の形態の構成を示すブロック図である。
液晶応答速度補正回路１３９は、補正信号生成回路１８１および加算器１８２により構成される。
補正信号生成回路１８１には、RGB変換回路１３６から現在のフレームの映像信号が供給されるとともに、RGB変換回路１３８から過去のフレームの映像信号が供給される。
補正信号生成回路１８１はルックアップテーブル１８１aを内蔵する。ルックアップテーブル１８１aは、現在のフレームおよび過去のフレームの画素値のセットと、LCD９６の応答速度を補正するために、RGB変換回路１３６からの映像信号を補正する補正信号とを対応付けて記憶しているテーブルである。
補正信号生成回路１８１は、RGB変換回路１３６から供給された現在のフレームの映像信号の画素の画素値と、RGB変換回路１３８から供給された過去のフレームの映像信号の、対応する画素の画素値とに基づいて、内蔵するルックアップテーブル１８１aを参照することにより、LCD９６の応答速度を補正する補正信号を生成し、加算器１８２に供給する。
加算器１８２には、補正信号生成回路１８１から補正信号が供給される他、RGB変換回路１３６から現在のフレームの映像信号が供給される。
加算器１８２は、補正信号生成回路１８１から供給された補正信号に基づいて、RGB変換回路１３６から供給された現在のフレームの映像信号から、LCD９６の応答速度を補正する映像信号を生成し、LCD９６に出力する。
具体的には、加算器１８２は、RGB変換回路１３６から供給された現在のフレームの映像信号と、補正信号生成回路１８１から供給された補正信号とを加算し、その加算により得られた補正映像信号を、LCD９６に出力する。
図６は、図５の補正信号生成回路１８１が内蔵するルックアップテーブル１８１aを説明する図である。
図中、横軸は、RGB変換回路１３６から補正信号生成回路１８１に供給される現在のフレームの画像Ftの映像信号の画素の画素値を表し、縦軸は、RGB変換回路１３８から補正信号生成回路１８１に供給される、現在のフレームの画像Ftより１フレーム前のフレームの画像Ft-1の映像信号の画素の画素値を表している。V00,V01,V02,・・・は補正信号を表す値であり、横軸に示される現在のフレームの画像Ftの映像信号の画素の画素値と、縦軸に示される１フレーム前のフレームの画像Ft-1の映像信号の画素の画素値とのセットに対応付けられている。
即ち、例えば、現在のフレームの画像Ftの映像信号の所定の画素が画素値として値０をとり、その画素に対応する、１フレーム前のフレームの画像Ft-1の映像信号の画素が画素値として値１をとる場合、対応する補正信号として、値V10が決定される。
加算器１８２は、RGB変換回路１３６から供給された現在のフレームの画像Ftの映像信号の各画素の画素値と、その各画素に対応する、補正信号生成回路１８１から供給された補正信号が表す値とを加算する。加算器１８２は、その加算により補正された映像信号をLCD９６に出力する。
次に、図７のフローチャートを参照して、図３のテレビジョン受像機８１が行う映像処理を説明する。
ステップＳ１１において、テレビジョン受像機８１の映像信号処理部９５は、そこに供給された映像信号に映像信号処理を行い、その映像信号処理により得られた映像信号を、テレビジョン受像機８１のLCD９６に出力する。即ち、映像信号処理部９５は、外部入力端子９１、チューナ９２、またはデコーダ９３から供給された映像信号のうちの、ユーザの指示に基づきスイッチ９４により選択された１個の映像信号を処理する。
次に、ステップＳ１２において、LCD９６は、映像信号処理部９５から供給された映像信号に対応する画像を表示する。
次に、図８のフローチャートを参照して、図７のステップＳ１１における映像信号処理を詳細に説明する。
ステップＳ３１において、解像度変換回路１３１は、スイッチ９４から供給された映像信号の画像の大きさを、LCD９６の画面の大きさに合わせるように、スイッチ９４から供給された映像信号の解像度をLCD９６の解像度に変換する。
また、ステップＳ３１において、解像度変換回路１３１は、スイッチ９４から供給された映像信号がインタレース信号である場合、その映像信号を、インタレース信号からプログレッシブ信号に変換する。
ステップＳ３２において、書き込み回路１３２は、解像度変換回路１３１から供給された映像信号を記憶装置１３４に書き込む。
即ち、書き込み回路１３２は、記憶装置制御回路１３３を制御することにより、解像度変換回路１３１から供給された解像度変換後の映像信号を、映像信号処理部９５からLCD９６に出力する映像信号の同期信号に同期させるために、記憶装置１３４に書き込む。
ステップＳ３３において、読み出し回路１３５は、記憶装置制御回路１３３を制御することにより、書き込み回路１３２により記憶装置１３４に書き込まれた現在のフレームの映像信号を読み出す。この読み出しは、LCD９６の同期信号に同期して行われる。即ち、同期信号のすげ替えが行われ、これにより、スイッチ９４により選択された映像信号の同期信号がLCD９６を駆動する同期信号に同期していなくても、LCD９６に、同期乱れのない、安定した画像を表示することができる。
次に、ステップＳ３４において、RGB変換回路１３６は、読み出し回路１３５から供給された映像信号の形式がRGB信号とは異なる形式である場合、例えば、輝度信号Ｙと色差信号Ｃr，Ｃbである場合、その映像信号をRGB信号に変換する。
ステップＳ３５において、読み出し回路１３７は、記憶装置制御回路１３３を制御することにより、書き込み回路１３２により記憶装置１３４に書き込まれた映像信号であって、読み出し回路１３５が読み出した現在のフレームよりも時間的に前のフレームとしての、例えば１フレーム前のフレームの映像信号を、LCD９６の同期信号に同期して読み出す。これにより、読み出し回路１３５による読み出しと同様に、同期乱れが抑制され、読み出し回路１３５により読み出された映像信号と、読み出し回路１３７により読み出された映像信号が同期する。
ステップＳ３６において、RGB変換回路１３８は、読み出し回路１３７から供給された映像信号の形式がRGB信号とは異なる形式である場合、その映像信号をRGB信号に変換する。即ち、RGB変換回路１３６による変換処理と同様の変換処理が行われる。
ステップＳ３７において、液晶応答速度補正回路１３９は、RGB変換回路１３６から供給された現在のフレームの映像信号と、RGB変換回路１３８から供給された１フレーム前のフレームの映像信号とに基づいて、LCD９６の応答速度を補正する映像信号を生成する液晶応答速度補正処理を行う。
その後、処理は、図７のステップＳ１１にリターンする。
次に、図９のフローチャートを参照して、図８のステップＳ３７における液晶応答速度補正処理を詳細に説明する。
ステップＳ７１において、補正信号生成回路１８１は、補正信号を生成する。具体的には、RGB変換回路１３６から供給された現在のフレームの映像信号と、RGB変換回路１３８から供給された現在のフレームより１フレーム前の映像信号とに基づいて、内蔵するルックアップテーブル１８１aを参照することにより、LCD９６の応答速度を補正する補正信号が生成される。
ステップＳ７２において、加算器１８２は、補正信号生成回路１８１から供給された補正信号に基づいて、LCD９６の応答速度を補正する映像信号を生成する。具体的には、RGB変換回路１３６から供給された現在のフレームの映像信号に、補正信号生成回路１８１から供給された補正信号を加算することで、LCD９６の応答速度を補正する映像信号としての補正された映像信号が生成され、LCD９６に出力される。これにより、LCD９６には、動きの速い画像でも鮮明に表示される。
その後、処理は、図８のステップＳ３７にリターンする。
以上のように、図８の映像信号処理では、書き込み回路１３２により、同期信号のすげ替えのために書き込まれた映像信号が、読み出し回路１３５により読み出される。そして、同期信号のすげ替えのための書き込みを利用して、読み出し回路１３５により読み出されたフレームよりも時間的に１フレーム前のフレームの映像信号が、読み出し回路１３７によりさらに読み出される。
そして、液晶応答速度補正回路１３９により、読み出し回路１３５により読み出された映像信号と、読み出し回路１３７により読み出された映像信号とに基づいて、LCD９６の応答速度を補正する液晶応答速度補正処理が行われる。
従って、図９の液晶応答速度補正処理を行う図８の映像信号処理では、図９の液晶応答速度補正処理を行うために、記憶装置１３４に対して、書き込み回路１３２による書き込みを１回、読み出し回路１３５による読み出しを１回、読み出し回路１３７による読み出しを１回の合計３回のアクセスのみを行えばよく、１フレーム遅延した映像信号を生成するための特別な書き込みを行う必要がなくなり、合計４回のアクセスを行う図１と図２のテレビジョン受像機１１と比較して、記憶装置１３４に対するアクセスを１回分だけ減らすことができる。
その結果、従来のテレビジョン受像機１１と比較して、記憶装置１３４を構成するメモリとして、より低速で動作するものを採用することができ、記憶装置１３４のコスト、さらには、テレビジョン受像機８１のコストの低減を図ることができる。
ところで、図４の映像信号処理部９５では、読み出し回路１３５により読み出された映像信号を補正して、そのままLCD９６に出力して表示することとしたが、LCD９６に表示される画像は、高画質な高画質画像であることが望ましい。
図１０は、読み出し回路１３５により読み出された映像信号の画像Ftを、その画像Ftよりも高画質な高画質画像Ft'に変換し、LCD９６に出力して表示する図３の映像信号処理部９５の第２の実施の形態の構成例を示すブロック図である。
なお、図中、図４の場合に対応する部分については同一の符号を付してあり、繰り返しになるので、以下、その説明は適宜省略する。このことは、他の実施の形態についても同様である。
即ち、図１０の映像信号処理部９５は、図４のRGB変換回路１３６に代えて、高画質化回路１９１が設けられている他は、図４の場合と同様に構成されている。
高画質化回路１９１には、読み出し回路１３５から、現在のフレームの画像Ftの映像信号が供給される。高画質化回路１９１は、図４のRGB変換回路１３６と同様の変換機能を有する他、読み出し回路１３５から供給された映像信号の画像Ftを、その画像Ftよりも高画質な高画質画像Ft'に変換する高画質化処理として、例えばガンマ補正を行う。高画質化回路１９１は、高画質化処理により得られた高画質画像Ft'の映像信号を、液晶応答速度補正回路１３９に供給する。
即ち、映像信号処理部９５には、一般的に、画面の明るさ等が画面に表示する画像の画素の画素値に対して指数関数的に変化するガンマ特性を有するCRT(Cathode Ray Tube)を考慮して、放送局側で逆ガンマ補正された映像信号が供給される。しかし、LCD９６はCRTとは異なり、ガンマ特性を有しないディスプレイである。従って、逆ガンマ補正された映像信号をそのままLCD９６で表示すると、高画質の画像を表示することができない。
そこで、高画質化回路１９１では、読み出し回路１３５から供給された映像信号に対して、放送局側で行われた逆ガンマ補正に対応するガンマ補正を行うことにより、画面の明るさ等が画面に表示する画像の画素の画素値に比例するLCD９６に表示するのに適した映像信号に補正される。
次に、図１１のフローチャートを参照して、図１０の映像信号処理部９５が行う映像信号処理を説明する。
ステップＳ８１乃至Ｓ８３において、図８のステップＳ３１乃至Ｓ３３と同様の処理が行われ、その後、処理はステップＳ８４に進む。
ステップＳ８４において、高画質化回路１９１は、図４のRGB変換回路１３６と同様に、読み出し回路１３５から供給された映像信号の形式がRGB信号とは異なる信号形式である場合、その映像信号をRGB信号に変換する。
また、ステップＳ８４において、高画質化回路１９１は、読み出し回路１３５から供給された映像信号の画像を、高画質画像に変換する高画質化処理として、例えばガンマ補正を行う。高画質化回路１９１は、高画質化処理により得られた高画質画像の映像信号を、液晶応答速度補正回路１３９に供給する。
その後、処理は、ステップＳ８４からステップＳ８５に進み、ステップＳ８５乃至Ｓ８７において、図８のステップＳ３５乃至Ｓ３７と同様の処理が行われた後、処理は終了される。
以上のように、図１１の映像信号処理では、書き込み回路１３２により書き込まれた映像信号が、読み出し回路１３５により読み出されるとともに、高画質化回路１９１により高画質画像の映像信号に変換され、それ以外に、図８の映像信号処理と同様の処理が行われる。
従って、図１１の映像信号処理では、図８の映像信号処理を行う場合と同様の効果を実現することができる他、高画質化回路１９１から出力された高画質画像の映像信号をLCD９６に出力して表示させることとしたので、図４の実施の形態と比較して、より高画質な高画質画像をLCD９６に表示することができる。
ところで、液晶応答速度補正回路１３９（図１０）における補正信号生成回路１８１（図５）は、１フレーム前と後の画像の同種の映像信号に基づいて、最適な補正信号を生成する回路である。従って、１フレーム前と後の画像の映像信号は、同種の映像信号であることが望ましい。
図１２は、１フレーム前と後の画像の同種の映像信号に基づいて、補正信号を生成する液晶応答速度補正回路１３９（補正信号生成回路１８１）を有する図３の映像信号処理部９５の実施の形態の構成を示すブロック図である。
図１２の映像信号処理部９５は、図１０のRGB変換回路１３８に代えて、高画質化回路２０１が設けられている他は、図１０の場合と同様に構成されている。
高画質化回路２０１には、読み出し回路１３７から、現在のフレームの１フレーム前のフレームの映像信号が供給される。高画質化回路２０１は、図１０のRGB変換回路１３８と同様に、読み出し回路１３７から供給された映像信号の形式がRGB信号とは異なる形式である場合、その映像信号をRGB信号に変換する機能を有する他、読み出し回路１３７から供給された映像信号にガンマ補正を行う。即ち、高画質化回路２０１は、高画質化回路１９１と同様の処理を実行する。
そして、高画質化回路２０１は、高画質化処理により得られた映像信号を、液晶応答速度補正回路１３９に供給する。
次に、図１３のフローチャートを参照して、図１２の映像信号処理部９５が行う映像信号処理を説明する。
ステップＳ９１乃至Ｓ９５において、図１１のステップＳ８１乃至Ｓ８５と同様の処理が行われ、その後、処理はステップＳ９６に進む。
ステップＳ９６において、高画質化回路２０１は、ステップＳ９４における高画質化回路１９１による読み出し回路１３５が出力する映像信号に対する高画質化処理と同様の高画質化処理を、読み出し回路１３７が出力した映像信号に対して行う。即ち、RGB信号に変換する処理と、ガンマ補正処理が行われる。高画質化処理により得られた映像信号は、液晶応答速度補正回路１３９に供給される。
その後、処理は、ステップＳ９６からステップＳ９７に進み、図１１のステップＳ８７と同様の処理が行われた後、処理は終了される。
以上のように、図１３の映像信号処理では、図１１の映像信号処理と同様の効果を実現することができる他、補正信号生成回路１８１により、同種の高画質化処理が施された映像信号に基づいて補正信号を生成することとしたため、ルックアップテーブル１８１aのデータの生成が容易となる。
図１４は、図３の映像信号処理部９５のさらに異なる実施の形態の構成を示すブロック図である。
図１４の映像信号処理部９５は、図１２の解像度変換回路１３１に代えて、解像度変換回路２２１および２２２が設けられている他は、図１２の場合と同様に構成されている。
なお、解像度変換回路１３１が省略されたため、書き込み回路１３２には、図３のスイッチ９４から映像信号が直接供給される。
解像度変換回路２２１には、読み出し回路１３５が記憶装置１３４から読み出した現在のフレームの映像信号が供給される。
解像度変換回路２２１は、読み出し回路１３５から供給された映像信号の画像の大きさを、LCD９６の画面の大きさに合わせるように、映像信号の解像度をLCD９６の解像度に変換する。また、解像度変換回路２２１は、読み出し回路１３５から供給された映像信号がインタレース信号である場合、その映像信号を、インタレース信号からプログレッシブ信号に変換する。解像度変換回路２２１は、変換後の映像信号を高画質化回路１９１に供給する。
解像度変換回路２２２には、読み出し回路１３７が記憶装置１３４から読み出した、現在のフレームの１フレーム前のフレームの映像信号が供給される。
解像度変換回路２２２は、読み出し回路１３７から供給された映像信号の画像の大きさを、LCD９６の画面の大きさに合わせるように、映像信号の解像度をLCD９６の解像度に変換する。また、解像度変換回路２２２は、読み出し回路１３７から供給された映像信号がインタレース信号である場合、その映像信号を、インタレース信号からプログレッシブ信号に変換する。解像度変換回路２２２は、変換後の映像信号を高画質化回路２０１に供給する。
即ち、解像度変換回路２２１および２２２は、処理する映像信号が異なるだけで、解像度変換回路１３１と同様の処理を行う。従って、図１２の実施の形態と同様の効果を実現することができる。
図１５は、図３の映像信号処理部９５の他の実施の形態の構成を示すブロック図である。
図１５の映像信号処理部９５は、図１０のRGB変換回路１３８および液晶応答速度補正回路１３９に代えて、フレーム差分演算部２３１および液晶応答速度補正回路２３２が設けられている他は、図１０の場合と同様に構成されている。
フレーム差分演算部２３１には、読み出し回路１３５から現在のフレームの映像信号が供給されるとともに、読み出し回路１３７から現在のフレームの１フレーム前のフレームの映像信号が供給される。
フレーム差分演算部２３１は、読み出し回路１３５から供給された現在のフレームの映像信号、および、読み出し回路１３７から供給された現在のフレームの１フレーム前のフレームの映像信号の形式がRGB信号とは異なる形式である場合、異なる形式の映像信号を、RGB信号に変換する。
また、フレーム差分演算部２３１は、読み出し回路１３５から供給された現在のフレームの映像信号から、読み出し回路１３７から供給された現在のフレームの１フレーム前のフレームの映像信号を減算し、その減算により得られた差分映像信号を、液晶応答速度補正回路２３２に供給する。
液晶応答速度補正回路２３２には、フレーム差分演算部２３１から差分映像信号が供給される他、高画質化回路１９１から高画質画像とされた映像信号が供給される。
液晶応答速度補正回路２３２は、高画質化回路１９１から供給された映像信号と、フレーム差分演算部２３１から供給された差分映像信号とに基づいて、LCD９６の応答速度を補正する映像信号を生成する液晶応答速度補正処理を行う。
図１６は、図１５のフレーム差分演算部２３１の一実施の形態の構成を示すブロック図である。
図１６のフレーム差分演算部２３１は、RGB変換回路２８１，２８２、減算器２８３、および遅延調整回路２８４により構成される。
RGB変換回路２８１には、読み出し回路１３５から現在のフレームの映像信号が供給される。
RGB変換回路２８１は、読み出し回路１３５から供給された現在のフレームの映像信号の形式がRGB信号とは異なる形式である場合、その映像信号をRGB信号に変換する。RGB変換回路２８１は、RGB信号を減算器２８３に供給する。
RGB変換回路２８２には、読み出し回路１３７から現在のフレームの１フレーム前のフレームの映像信号が供給される。RGB変換回路２８２は、読み出し回路１３７から供給された現在のフレームの１フレーム前のフレームの映像信号の形式がRGB信号とは異なる形式である場合、その映像信号をRGB信号に変換する。RGB変換回路２８２は、RGB信号を減算器２８３に供給する。
減算器２８３は、RGB変換回路２８１から供給された現在のフレームの映像信号から、RGB変換回路２８２から供給された現在のフレームの１フレーム前の映像信号を減算し、その減算により得られた差分映像信号を、遅延調整回路２８４に供給する。
遅延調整回路２８４は、減算器２８３から供給された差分映像信号を、所定の時間だけ遅延させることにより、高画質画像とされた映像信号が図１５の高画質化回路１９１から液晶応答速度補正回路２３２に供給されるタイミングと一致するように、液晶応答速度補正回路２３２に供給する。
図１７は、図１５の液晶応答速度補正回路２３２の一実施の形態の構成を示すブロック図である。
図１７の液晶応答速度補正回路２３２は、減算器３２１が新たに設けられている他は、図５の場合と同様に構成されている。
減算器３２１には、高画質化回路１９１から高画質画像の映像信号が供給されるとともに、フレーム差分演算部２３１から差分映像信号が供給される。減算器３２１は、高画質化回路１９１から供給された高画質画像の映像信号から、フレーム差分演算部２３１から供給された差分映像信号（第１の差分映像信号）を減算し、その減算により得られた差分映像信号（第２の差分映像信号）を、補正信号生成回路１８１に供給する。
次に、図１８のフローチャートを参照して、図１５の映像信号処理部９５が行う映像信号処理を説明する。
ステップＳ１１１乃至Ｓ１１５において、図１３のステップＳ９１乃至Ｓ９５と同様の処理が行われ、処理はステップＳ１１６に進む。
ステップＳ１１６において、フレーム差分演算部２３１は、読み出し回路１３５から供給された現在のフレームの映像信号と、読み出し回路１３７から供給された１フレーム前のフレームの映像信号とに基づいて、差分映像信号を生成するフレーム差分演算処理を行う。
ステップＳ１１７において、液晶応答速度補正回路２３２は、高画質化回路１９１から供給された高画質画像の映像信号と、フレーム差分演算部２３１から供給された差分映像信号とに基づいて、LCD９６の応答速度を補正する映像信号を生成する液晶応答速度補正処理を行う。
その後、処理は、図７のステップＳ１１にリターンする。
次に、図１９のフローチャートを参照して、図１８のステップＳ１１６におけるフレーム差分演算処理を詳細に説明する。
ステップＳ１４１において、RGB変換回路２８１は、読み出し回路１３５から供給された現在のフレームの映像信号の形式がRGB信号とは異なる形式である場合、その映像信号をRGB信号に変換する。変換されたRGB信号は、減算器２８３に供給される。
ステップＳ１４２において、RGB変換回路２８２は、読み出し回路１３７から供給された現在のフレームの１フレーム前のフレームの映像信号の形式がRGB信号とは異なる形式である場合、その映像信号をRGB信号に変換する。
ステップＳ１４３において、減算器２８３は、RGB変換回路２８１から供給された現在のフレームの映像信号から、RGB変換回路２８２から供給された現在のフレームの１フレーム前のフレームの映像信号を減算し、その減算により得られた差分映像信号を、遅延調整回路２８４に供給する。
ステップＳ１４４において、遅延調整回路２８４は、減算器２８３から供給された差分映像信号の出力のタイミングを調整する。即ち、差分映像信号を、所定の時間だけ遅延させることにより、高画質画像の映像信号が高画質化回路１９１から液晶応答速度補正回路２３２に供給されるタイミングと一致するように、液晶応答速度補正回路２３２に差分映像信号を出力する。
その後、処理は、図１８のステップＳ１１６にリターンする。
次に、図２０のフローチャートを参照して、図１８のステップＳ１１７における液晶応答速度補正処理を詳細に説明する。
ステップＳ１８１において、減算器３２１は、高画質化回路１９１から供給された高画質画像の映像信号から、フレーム差分演算部２３１から供給された差分映像信号（第１の差分映像信号）を減算する。これにより生成される差分映像信号（第２の差分映像信号）は、現在のフレームより１フレーム前のフレームの映像信号にほぼ対応する。この第２の差分映像信号は、補正信号生成回路１８１に供給される。
次に、ステップＳ１８２およびＳ１８３において、図９のステップＳ７１およびＳ７２と同様の処理が行われる。
その後、処理は、図１８のステップＳ１１７にリターンする。
以上のような処理を行う結果、図１８の映像信号処理では、記憶装置１３４に対するアクセス量を１回分だけ減らし、コストの低減を図ることができる。また、より高画質な画像をLCD９６に表示することができる。
なお、図１６のRGB変換回路２８２が出力する１フレーム前の映像信号を、減算器３２１の出力に代えて補正信号生成回路１８１に直接供給しても、同様の効果を実現することができる。但し、この場合、ルックアップテーブル１８１aのデータの内容は、図１７の場合とは異なるものとなる。
ところで、液晶応答速度補正回路２３２（図１５）における補正信号生成回路１８１（図１７）は、１フレーム前と後の映像信号に基づいて、最適な補正信号を生成する回路である。従って、そこに入力される映像信号は同種の映像信号とした方が、ルックアップテーブル１８１aのデータの生成が容易となる。
図２１は、１フレーム前と後の同種の映像信号に基づいて、最適な補正信号を生成する液晶応答速度補正回路２３２の一実施の形態の構成を示すブロック図である。
図２１の液晶応答速度補正回路２３２は、補正係数生成回路３６１および乗算器３６２が新たに設けられている他は、図１７の場合と同様に構成されている。
補正係数生成回路３６１には、高画質化回路１９１によりガンマ補正された映像信号が供給される。補正係数生成回路３６１は、高画質化回路１９１から供給されたガンマ補正された映像信号に基づいて、高画質化回路１９１で行われたガンマ補正に対応する補正係数を生成し、乗算器３６２に供給する。
乗算器３６２には、補正係数生成回路３６１から補正係数が供給される他、フレーム差分演算部２３１から差分映像信号（第１の差分映像信号）が供給される。乗算器３６２は、第１の差分映像信号を補正する補正処理を行う。
即ち、乗算器３６２は、フレーム差分演算部２３１からの第１の差分映像信号に、補正係数生成回路３６１からの補正係数を乗算することで補正差分映像信号を生成し、減算器３２１に供給する。
次に、図２２および図２３を参照して、図１５の高画質化回路１９１が高画質化処理として行うガンマ補正と、図２１の乗算器３６２が行う補正処理とを説明する。
図２２は、図１５の高画質化回路１９１が行うガンマ補正に用いるガンマカーブの曲線f(x)を示す図である。図２２において、横軸は、ガンマ補正前の映像信号の画像の画素の画素値を表しており、縦軸は、ガンマ補正後の映像信号の画像の画素の画素値を表している。
図１５の高画質化回路１９１は、図２２に示されるガンマカーブを用いて、読み出し回路１３５からの映像信号の画像の画素の画素値ｘをガンマ補正して、画素値ｙに変換する。
図２３は、図２２の曲線f(x)の傾きを表す曲線g(x)を示す図である。図２３において、横軸は画素の画素値を示しており、縦軸は、曲線f(x)の傾きを示している。図２３では、画素値がｘであるときの傾きがAとされている。
フレーム差分演算部２３１が出力する差分映像信号は、ガンマ補正されていない１フレーム前と後の映像信号の差分である。ガンマ補正前の画素値が大きくなる程、ガンマ補正後の画素値が指数関数的に増加する図２２の曲線f(x)から明らかなように、ガンマ補正された後の１フレーム前と後の映像信号の差分は、その１フレーム前と後の映像信号の画素値が小さい場合と比較して、大きい場合の方が大きくなる。
例えば、ガンマ補正前の映像信号の現在のフレームと１フレーム前のフレームとの画素値の差がd1bであり、対応するガンマ補正後の映像信号の現在のフレームと１フレーム前のフレームとの画素値の差がd1aであるとする。そして、そのときの現在のフレームの画素の画素値がv1であるとする。同様に、現在のフレームの他の画素の画素値がv2である場合におけるガンマ補正前と後の画素値の差が、それぞれd2b,d2aであるとする。この場合、画素値v2が画素値v1より大きいとき、差d1bと差d2bとが同じ大きさであったとしても、差d2aは差d1aより大きくなる。その差分の変化の割合は、曲線f(x)の傾き、即ち、図２３の曲線g(x)にほぼ比例する。
そこで、フレーム差分演算部２３１が出力するガンマ補正していない映像信号から生成した差分映像信号に、曲線g(x)にほぼ対応する特性を有する補正係数を乗算器３６２により乗算することにより、乗算器３６２が出力する補正差分映像信号を、ガンマ補正した映像信号から生成した差分映像信号に対応させることができる。
補正係数生成回路３６１は、高画質化回路１９１から供給された現在のフレームの画素の画素値に対応する補正係数をその都度算出するか、または内蔵するルックアップテーブルを参照することで生成し、乗算器３６２に供給する。
乗算器３６２は、フレーム差分演算部２３１から供給された差分映像信号と、補正係数生成回路３６１から供給された補正係数とを乗算し、ガンマ補正されていない映像信号から生成された差分映像信号を、ガンマ補正された映像信号から生成された差分映像信号に対応する値に補正する。
乗算器３６２は、補正された差分映像信号を、減算器３２１に供給する。
次に、図２４のフローチャートを参照して、図２１の液晶応答速度補正回路２３２が行う液晶応答速度補正処理を詳細に説明する。
ステップＳ２１１において、補正係数生成回路３６１は、高画質化回路１９１から供給された現在のフレームの画素の画素値に対応する補正係数を生成し、乗算器３６２に供給する。
ステップＳ２１２において、乗算器３６２は、フレーム差分演算部２３１からの差分映像信号（第１差分映像信号）を補正する。即ち、補正係数生成回路３６１からの補正係数を、第１の差分映像信号に乗算することで補正差分映像信号が生成される。生成された補正差分映像信号は、減算器３２１に供給される。
ステップＳ２１３において、減算器３２１は、高画質化回路１９１から供給された高画質画像の映像信号から、乗算器３６２から供給された補正差分映像信号を減算する。これにより、１フレーム前の映像信号に対応する第２の差分映像信号が生成される。この第２の差分映像信号は、補正信号生成回路１８１に供給される。
ステップＳ２１３の処理の終了後、処理は、ステップＳ２１４に進み、ステップＳ２１４およびＳ２１５において、図２０のステップＳ１８２およびＳ１８３と同様の処理が行われる。
その後、処理は、図１８のステップＳ１１７にリターンする。
なお、補正係数生成回路３６１と乗算器３６２とは、一体化して構成することもできる。
以上のように、図２４の液晶応答速度補正処理では、差分映像信号を補正係数に基づいて補正することとしたため、例えば、図１７に示されるように差分映像信号を補正しない場合と比較して、補正信号生成回路１８１に入力される１フレーム前と後の映像信号を同種の映像信号とすることができ、ルックアップテーブル１８１aのデータを、より容易に生成することができる。
図２５は、図３の映像信号処理部９５の他の実施の形態の構成を示すブロック図である。
図２５の映像信号処理部９５は、図１５の解像度変換回路１３１に代えて、解像度変換回路４０１および４０２が設けられている他は、図１５の場合と同様に構成されている。
この場合、書き込み回路１３２には、スイッチ９４により選択された映像信号が供給される。書き込み回路１３２は、スイッチ９４から供給された映像信号を、記憶装置制御回路１３３を介して、記憶装置１３４に書き込む。
解像度変換回路４０１には、読み出し回路１３５が記憶装置１３４から読み出した現在のフレームの映像信号が供給される。解像度変換回路４０１は、読み出し回路１３５から供給された映像信号の画像の大きさを、LCD９６の画面の大きさに合わせるように、映像信号の解像度をLCD９６の解像度に変換する。
また、解像度変換回路４０１は、読み出し回路１３５から供給された映像信号がインタレース信号である場合、その映像信号を、インタレース信号からプログレッシブ信号に変換する。変換後の映像信号は、高画質化回路１９１およびフレーム差分演算部２３１に供給される。
解像度変換回路４０２には、読み出し回路１３７が記憶装置１３４から読み出した現在のフレームより１フレーム前のフレームの映像信号が供給される。
解像度変換回路４０２は、読み出し回路１３７から供給された映像信号の画像の大きさを、LCD９６の画面の大きさに合わせるように、映像信号の解像度をLCD９６の解像度に変換する。
また、解像度変換回路４０２は、読み出し回路１３７から供給された映像信号がインタレース信号である場合、その映像信号を、インタレース信号からプログレッシブ信号に変換する。変換後の映像信号は、フレーム差分演算部２３１に供給される。
即ち、解像度変換回路４０１，４０２は、処理対象とする映像信号が異なるだけで同様の処理を行う。従って、この実施の形態では、図１５の実施の形態と解像度変換回路の位置が異なるだけなので、図１５の実施の形態と同様の効果を実現することができる。
なお、上記実施の形態において、高画質化回路１９１や２０８が行う高画質化処理としては、ガンマ補正を行うことにより、画像を高画質化することとしたが、ガンマ補正の他、色を補正する色補正、画像を先鋭化した（シャープな）画像に補正するシャープネス補正、撮像ボケの画像を抑制するように補正するエンハンス補正、コントラストを補正するコントラスト補正等のうちの少なくとも１つの処理を行うことにより、画像を高画質化するようにしてもよい。
また、上記実施の形態において、図５の補正信号生成回路１８１では、現在のフレームと、そのフレームよりも１フレーム前のフレームとに基づいて、補正信号を生成することとしたが、例えば、現在のフレームと、そのフレームよりもnフレーム前のフレームとに基づいて、補正信号を生成することもできる。
さらに、以上においては、LCDの応答速度を補正する場合について説明したが、本発明は、他のディスプレイの応答速度を補正する場合にも適用することができる。また、テレビジョン受像機以外にもパーソナルコンピュータ、その他の画像を表示する表示部を有する映像信号処理装置に適用することができる。
上述した図３の映像信号処理部９５が行う一連の処理は、専用のハードウエアにより実行させることもできるし、ソフトウエアにより実行させることもできる。一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、いわゆる組み込み型のコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータ等に、プログラム格納媒体からインストールされる。
図２６は、上述した一連の処理をプログラムにより実行するコンピュータの構成例を示すブロック図である。
CPU(Central Processing Unit)９０１は、ROM(Read Only Memory)９０２、または記憶部９０８に記憶されているプログラムに従って各種の処理を実行する。RAM(Random Access Memory)９０３には、CPU９０１が実行するプログラムやデータ等が適宜記憶される。これらのCPU９０１、ROM９０２、およびRAM９０３は、バス９０４により相互に接続されている。
CPU９０１にはまた、バス９０４を介して入出力インタフェース９０５が接続されている。入出力インタフェース９０５には、キーボード、マウス、マイクロホン等よりなる入力部９０６、モニタ、スピーカ等よりなる出力部９０７が接続されている。CPU９０１は、入力部９０６から入力される指令に対応して各種の処理を実行する。そして、CPU９０１は、処理の結果を出力部９０７に出力する。
入出力インタフェース９０５に接続されている記憶部９０８は、例えばハードディスクからなり、CPU９０１が実行するプログラムや各種のデータを記憶する。通信部９０９は、インターネットやローカルエリアネットワーク等のネットワークを介して外部の装置と通信する。
入出力インタフェース９０５に接続されているドライブ９１０は、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリ等のリムーバブルメディア９１１が装着されたとき、それらを駆動し、そこに記録されているプログラムやデータ等を取得する。取得されたプログラムやデータは、必要に応じて記憶部９０８に転送され、記憶される。
コンピュータにインストールされ、コンピュータによって実行可能な状態とされるプログラムを格納するプログラム記録媒体は、図２６に示すように、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disc-Read Only Memory)，DVD(Digital Versatile Disc)を含む）、光磁気ディスク、もしくは半導体メモリ等よりなるパッケージメディアであるリムーバブルメディア９１１、または、プログラムが一時的もしくは永続的に格納されるROM９０２や、記憶部９０８を構成するハードディスク等により構成される。プログラム記録媒体へのプログラムの格納は、必要に応じてルータ、モデム等のインタフェースである通信部９０９を介して、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の通信媒体を利用して行われる。
なお、本明細書において、プログラム記録媒体に格納されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
また、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
従来のテレビジョン受像機の構成を示すブロック図である。 従来のテレビジョン受像機の他の構成を示すブロック図である。 本発明を適用したテレビジョン受像機の一実施の形態の構成を示すブロック図である。 映像信号処理部の一実施の形態の構成を示す図である。 液晶応答速度補正回路の一実施の形態の構成を示すブロック図である。 ルックアップテーブルを説明する図である。 テレビジョン受像機が行う映像処理を説明するフローチャートである。 図７のステップＳ１１における映像信号処理を説明するフローチャートである。 図８のステップＳ３７における液晶応答速度補正処理を説明するフローチャートである。 映像信号処理部の一実施の形態の構成を示すブロック図である。 映像信号処理部が行う映像信号処理を説明するフローチャートである。 映像信号処理部の一実施の形態の構成を示すブロック図である。 映像信号処理部が行う映像信号処理を説明するフローチャートである。 映像信号処理部の一実施の形態の構成を示すブロック図である。 映像信号処理部の一実施の形態の構成を示すブロック図である。 フレーム差分演算部の一実施の形態の構成を示すブロック図である。 液晶応答速度補正回路の一実施の形態の構成を示すブロック図である。 映像信号処理部が行う映像信号処理を説明するフローチャートである。 図１８のステップＳ１１６におけるフレーム差分演算処理を説明するフローチャートである。 図１８のステップＳ１１７における液晶応答速度補正処理を説明するフローチャートである。 液晶応答速度補正回路の一実施の形態の構成を示すブロック図である。 高画質化回路が行うガンマ補正に用いるガンマカーブを示す図である。 ガンマカーブの傾きを示す図である。 液晶応答速度補正回路が行う液晶応答速度補正処理を説明するフローチャートである。 映像信号処理部の一実施の形態の構成を示すブロック図である。 パーソナルコンピュータの一実施の形態の構成を示すブロック図である。
符号の説明
８１ テレビジョン受像機， ９５ 映像信号処理部， ９６ LCD， １３２ 書き込み回路， １３３ 記憶装置制御回路， １３４ 記憶装置， １３５，１３７ 読み出し回路， １３９ 液晶応答速度補正回路， １８１ 補正信号生成回路， １８１a ルックアップテーブル， １８２ 加算器， １９１，２０１ 高画質化回路， ２３１ フレーム差分演算部， ２３２ 液晶応答速度補正回路， ２８３ 減算器， ２８４ 遅延調整回路， ３２１ 減算器， ３６１ 補正係数生成回路， ３６２ 乗算器

Claims (10)

  1. 入力された映像信号を記憶する記憶手段と、
    入力された前記映像信号を、出力する映像信号の同期信号に同期させるために前記記憶手段に書き込む書き込み手段と、
    前記書き込み手段により前記記憶手段に書き込まれた前記映像信号を、出力する映像信号の同期信号に同期して読み出す第１の読み出し手段と、
    前記第１の読み出し手段により読み出された映像信号の画像より時間的に前の画像の映像信号であって、前記書き込み手段により前記記憶手段に書き込まれた前記映像信号を、出力する映像信号の同期信号に同期して読み出す第２の読み出し手段と、
    前記第１の読み出し手段により読み出された映像信号と、前記第２の読み出し手段により読み出された映像信号とに基づいて、出力される映像信号の画像を表示する表示部の応答速度を補正する補正信号を生成する生成手段と、
    前記補正信号に基づいて、前記第１の読み出し手段により読み出された映像信号から、前記第１の読み出し手段により読み出された映像信号の画像を表示する前記表示部の応答速度を補正する映像信号を生成し、前記表示部に出力する補正手段と
    を備える映像信号処理装置。
  2. 前記第１の読み出し手段により読み出された映像信号の画像を、その画像よりも高画質な高画質画像に変換する高画質化手段をさらに備え、
    前記生成手段は、前記高画質画像の映像信号と、前記第２の読み出し手段により読み出された映像信号とに基づいて、前記補正信号を生成し、
    前記補正手段は、前記補正信号に基づいて、前記高画質画像の映像信号から、前記高画質画像を表示する前記表示部の応答速度を補正する映像信号を生成する
    請求項１に記載の映像信号処理装置。
  3. 前記高画質化手段は、ガンマ補正、色補正、シャープネス補正、エンハンス補正、またはコントラスト補正のうちの少なくとも１つの処理で画像を高画質化する
    請求項２に記載の映像信号処理装置。
  4. 前記第２の読み出し手段により読み出された映像信号の画像を、その画像よりも高画質な他の高画質画像に変換する他の高画質化手段をさらに備え、
    前記生成手段は、前記高画質画像の映像信号と、前記他の高画質画像の映像信号とに基づいて、前記補正信号を生成する
    請求項２に記載の映像信号処理装置。
  5. 前記他の高画質化手段は、ガンマ補正、色補正、シャープネス補正、エンハンス補正、またはコントラスト補正のうちの少なくとも１つの処理で画像を高画質化する
    請求項４に記載の映像信号処理装置。
  6. 前記第１の読み出し手段により読み出された映像信号から、前記第２の読み出し手段により読み出された映像信号を減算することにより、第１の差分映像信号を生成する第１の差分映像信号生成手段と、
    前記高画質画像の映像信号から、前記第１の差分映像信号を減算することにより、第２の差分映像信号を生成する第２の差分映像信号生成手段と
    をさらに備え、
    前記生成手段は、前記高画質画像の映像信号と、前記第２の差分映像信号とに基づいて、前記補正信号を生成する
    請求項２に記載の映像信号処理装置。
  7. 前記第１の差分映像信号を補正して補正差分映像信号に変換する差分映像信号補正手段をさらに備え、
    前記第２の差分映像信号生成手段は、前記高画質画像の映像信号から、前記補正差分映像信号を減算することにより、前記第２の差分映像信号を生成する
    請求項６に記載の映像信号処理装置。
  8. 前記高画質化手段は、少なくとも映像信号をガンマ補正し、
    前記ガンマ補正に対応する補正係数を生成する補正係数生成手段をさらに備え、
    前記差分映像信号補正手段は、前記第１の差分映像信号を、前記補正係数を用いて、前記補正差分映像信号に変換する
    請求項７に記載の映像信号処理装置。
  9. 入力された映像信号を、出力する映像信号の同期信号に同期させるために、入力された前記映像信号を記憶する記憶部に書き込む書き込みステップと、
    前記書き込みステップにより前記記憶部に書き込まれた前記映像信号を、出力する映像信号の同期信号に同期して読み出す第１の読み出しステップと、
    前記第１の読み出しステップにより読み出された映像信号の画像より時間的に前の画像の映像信号であって、前記書き込みステップにより前記記憶部に書き込まれた前記映像信号を、出力する映像信号の同期信号に同期して読み出す第２の読み出しステップと、
    前記第１の読み出しステップにより読み出された映像信号と、前記第２の読み出しステップにより読み出された映像信号とに基づいて、出力される映像信号の画像を表示する表示部の応答速度を補正する補正信号を生成する生成ステップと、
    前記補正信号に基づいて、前記第１の読み出しステップにより読み出された映像信号から、前記第１の読み出しステップにより読み出された映像信号の画像を表示する前記表示部の応答速度を補正する映像信号を生成し、前記表示部に出力する補正ステップと
    を含む映像信号処理方法。
  10. 入力された映像信号を、出力する映像信号の同期信号に同期させるために、入力された前記映像信号を記憶する記憶部に書き込む書き込みステップと、
    前記書き込みステップにより前記記憶部に書き込まれた前記映像信号を、出力する映像信号の同期信号に同期して読み出す第１の読み出しステップと、
    前記第１の読み出しステップにより読み出された映像信号の画像より時間的に前の画像の映像信号であって、前記書き込みステップにより前記記憶部に書き込まれた前記映像信号を、出力する映像信号の同期信号に同期して読み出す第２の読み出しステップと、
    前記第１の読み出しステップにより読み出された映像信号と、前記第２の読み出しステップにより読み出された映像信号とに基づいて、出力される映像信号の画像を表示する表示部の応答速度を補正する補正信号を生成する生成ステップと、
    前記補正信号に基づいて、前記第１の読み出しステップにより読み出された映像信号から、前記第１の読み出しステップにより読み出された映像信号の画像を表示する前記表示部の応答速度を補正する映像信号を生成し、前記表示部に出力する補正ステップと
    を含む処理をコンピュータに実行させるプログラム。
JP2007187878A 2007-07-19 2007-07-19 映像信号処理装置、映像信号処理方法、およびプログラム Withdrawn JP2009025505A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007187878A JP2009025505A (ja) 2007-07-19 2007-07-19 映像信号処理装置、映像信号処理方法、およびプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007187878A JP2009025505A (ja) 2007-07-19 2007-07-19 映像信号処理装置、映像信号処理方法、およびプログラム

Publications (1)

Publication Number Publication Date
JP2009025505A true JP2009025505A (ja) 2009-02-05

Family

ID=40397369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007187878A Withdrawn JP2009025505A (ja) 2007-07-19 2007-07-19 映像信号処理装置、映像信号処理方法、およびプログラム

Country Status (1)

Country Link
JP (1) JP2009025505A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012013815A (ja) * 2010-06-30 2012-01-19 Sony Corp 液晶表示装置
JP2013104987A (ja) * 2011-11-14 2013-05-30 Seiko Epson Corp 頭部装着型表示装置および頭部装着型表示装置の制御方法
US9318077B2 (en) 2011-03-24 2016-04-19 Seiko Epson Corporation Head-mount type display device and method of controlling head-mount type display device
JP7451759B2 (ja) 2020-04-08 2024-03-18 華為技術有限公司 液晶オンシリコンローディング装置、液晶オンシリコン構成要素、および液晶オンシリコン変調方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012013815A (ja) * 2010-06-30 2012-01-19 Sony Corp 液晶表示装置
US9318077B2 (en) 2011-03-24 2016-04-19 Seiko Epson Corporation Head-mount type display device and method of controlling head-mount type display device
JP2013104987A (ja) * 2011-11-14 2013-05-30 Seiko Epson Corp 頭部装着型表示装置および頭部装着型表示装置の制御方法
JP7451759B2 (ja) 2020-04-08 2024-03-18 華為技術有限公司 液晶オンシリコンローディング装置、液晶オンシリコン構成要素、および液晶オンシリコン変調方法

Similar Documents

Publication Publication Date Title
JP4221434B2 (ja) 輪郭補正方法、画像処理装置及び表示装置
KR101263420B1 (ko) 화상처리장치, 화상표시장치 및 화상처리방법
JP5502868B2 (ja) 階調調整装置、画像表示装置、テレビ受像機、プログラム、及び、プログラムが記録されたコンピュータ読み取り可能な記憶媒体
KR100831125B1 (ko) 영상처리 장치와 영상처리 방법 및 기록매체
TWI387318B (zh) 影像校正電路、影像校正方法以及影像顯示器
US20080266315A1 (en) Method and apparatus for displaying images having wide color gamut
JP4930781B2 (ja) 画像補正回路、画像補正方法および画像表示装置
US8447131B2 (en) Image processing apparatus and image processing method
JP2009025505A (ja) 映像信号処理装置、映像信号処理方法、およびプログラム
JP2002132225A (ja) 映像信号補正装置およびそれを用いたマルチメディア計算機システム
JP2002333858A (ja) 画像表示装置および画像再生方法
JP2017184220A (ja) 映像処理装置、表示装置、映像処理方法、制御プログラム、および記録媒体
JP2017175422A (ja) 画像表示装置およびテレビジョン装置
JP5112528B2 (ja) 映像表示装置及び映像処理方法
JP2004194311A (ja) 映像再生装置及び映像再生方法
JP5096986B2 (ja) 動画像表示装置、動画像表示方法及び集積回路
US20110051004A1 (en) Video signal processing apparatus and method and program for processing video signals
JP4924155B2 (ja) 映像信号処理装置と映像信号処理方法
JP2010130643A (ja) 画像処理装置および画像処理方法
WO2019039111A1 (ja) 映像処理装置、表示装置、映像処理方法、制御プログラム、および記録媒体
JP2010220030A (ja) 映像補正回路および映像表示装置
JP5012195B2 (ja) 画像補正回路、画像補正方法および画像表示装置
JP2005012285A (ja) 動画像処理装置、動画像処理プログラムおよび記録媒体
JP2007060169A (ja) 画像処理装置、画像表示装置および画像処理方法
JP2006254068A (ja) 画像表示装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20101005