JP2009016729A - Ｐｉｎフォトダイオードの製造方法 - Google Patents
Ｐｉｎフォトダイオードの製造方法 Download PDFInfo
- Publication number
- JP2009016729A JP2009016729A JP2007179604A JP2007179604A JP2009016729A JP 2009016729 A JP2009016729 A JP 2009016729A JP 2007179604 A JP2007179604 A JP 2007179604A JP 2007179604 A JP2007179604 A JP 2007179604A JP 2009016729 A JP2009016729 A JP 2009016729A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon layer
- photodiode
- film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 171
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 171
- 239000010703 silicon Substances 0.000 claims abstract description 171
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 37
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 230000003287 optical effect Effects 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 abstract description 13
- 230000035945 sensitivity Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 86
- 239000000969 carrier Substances 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 238000005215 recombination Methods 0.000 description 4
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】 従来と比較して光電変換効率（感度）をより向上させたフォトダイオードおよびフォトダイオードの製造方法を提供する。
【解決手段】 ＰＩＮフォトダイオード１００は、Ｐ型シリコン基板と、Ｐ型のシリコン層１１２と、Ｐ型のシリコン層１１２上に形成され、シリコン層１１２との接合面を含むＮ型のシリコン層１１４と、シリコン層１１４の表面から一定の深さに形成され、シリコン層１１４の不純物濃度よりも不純物濃度が高いＮ型の低抵抗のシリコン領域１１６と、シリコン領域１１６上に形成されたシリコン酸化膜１２０と、シリコン酸化膜１２０上に形成されたシリコン窒化膜１２２とを有する。
【選択図】 図３
【解決手段】 ＰＩＮフォトダイオード１００は、Ｐ型シリコン基板と、Ｐ型のシリコン層１１２と、Ｐ型のシリコン層１１２上に形成され、シリコン層１１２との接合面を含むＮ型のシリコン層１１４と、シリコン層１１４の表面から一定の深さに形成され、シリコン層１１４の不純物濃度よりも不純物濃度が高いＮ型の低抵抗のシリコン領域１１６と、シリコン領域１１６上に形成されたシリコン酸化膜１２０と、シリコン酸化膜１２０上に形成されたシリコン窒化膜１２２とを有する。
【選択図】 図３
Description
本発明は、光学ピックアップ等の受光素子に用いられるフォトダイオードに関し、特に、青色光の波長を感度良く受光することができるＰＩＮフォトダイオードに関する。
ＰＩＮフォトダイオードは、Ｐ型半導体とＮ型半導体の間にIntrinsic層（高抵抗のエピタキシャル層など）があるＰ−Ｉ−Ｎ構造を持ち、入射した光を光電流に変換する素子である。その原理は、エネルギー・バンド・ギャップより大きなエネルギーの光が逆バイアス印加されたＰＩＮ構造を持つシリコン（Ｓｉ）中に入射されると、シリコン結晶内で電子−正孔対が生成され、それらは光キャリアとして電子はＮ層へ、正孔はＰ層へそれぞれ移動し、逆方向の電流が出力される。
例えば、特許文献１は、図６（ａ）に示すように、Ｎ型半導体層１１の表層にＰ型半導体層１２を形成し、半導体層１２上にマスク層３０および絶縁層Ｉを形成し、図６（ｂ）に示すように、マスク層３０をエッチングストッパとして絶縁層Ｉに開口部Ｈを形成し、ウエットエッチングにより開口部Ｈ内のマスク層３０を除去するフォトダイオードの製造方法を開示している。これにより、エッチングの損傷によるリークの発生を抑制している。
さらに特許文献１は、図７に示すように、Ｎ型半導体層１１内に碁盤の目状に複数のＰ型半導体層１２を形成し、シリコン表面に、酸化シリコン膜２５および窒化シリコン膜２６からなる反射防止膜ＡＲを形成したフォトダイオードを開示している。
シリコンは、その物性上４００ｎｍから１１００ｎｍまでの波長の光しか光電流に変換出力することができない。その理由は、１１００ｎｍ以上の長波長の光エネルギーは、シリコンのエネルギーバンドギャップ（１．１２ｅＶ）より低いため電子−正孔対を生成することができない。また、短波長の光は、シリコン表面付近でしか電子−正孔対を生成することができないが、通常、シリコン表面は、再結合速度が非常に大きいため、４００ｎｍ以下の短波長では、生成された電子−正孔対が直ぐに再結合してしまい、シリコン内で光キャリアが消滅してしまう。
ＰＩＮフォトダイオードには、感度（光電変換効率）とＢＷ（応答速度）の２つの重要な特性がある。ＰＩＮフォトダイオードの基本原理を踏まえて、青色光波長（λ＝４０５ｎｍ）に対して、上記した２つの重要な特性を考慮して構成されたＰＩＮフォトダイオードの断面を図８に示す。同図において、高濃度のＰ型の単結晶シリコン基板４０上に、低濃度のＰ型のシリコン層４１がエピタキシャル形成され、その上に低濃度のＮ型のシリコン層４２がエピタキシャル成長されている。Ｐ型のシリコン層４１とＮ型のシリコン層４２の間には、逆バイアス電圧の印加時に空乏領域が形成され、そこに光が入射されると、電子−正孔対が生成される。
Ｎ型のシリコン層４２内には、中濃度のＮ型のシリコン領域４３、４４が形成されている。シリコン領域４３は、受光面内において、例えば格子状に複数配列されている。シリコン領域４３、４４内には、それぞれ高濃度のＮ型のコンタクト領域が形成され、コンタクト領域は、プラチナシリサイド（ＰｔＳｉ）等の電極４５、４６にそれぞれ接続される。
フィールド酸化膜４７の下部には、Ｐ型のシリコン層４１と接続される高濃度のＰ型のチャンネルストップ領域４８が形成されている。金属配線４９は、高濃度のＰ型のコンタクト領域５０を介してＰ型のシリコン層４１に電気的に接続され、金属配線５１は、電極４６に接続される。受光面内の電極４５は、図示しない位置で金属配線５１に電気的に接続されている。フィールド酸化膜４７上には、多層絶縁層５２が形成され、多層絶縁層５２には、受光面を規定する開口Ｈが形成されている。開口Ｈにより露出されたシリコン表面は、シリコン窒化膜５３によって覆われ、さらにその上面は、シリコン窒化膜からなる保護膜５４によって覆われている。
金属配線４９、５１間に逆バイアス電圧を印加することで、Ｐ型のシリコン層４１とＮ型のシリコン層４２との間に空乏領域が形成される。Ｎ型のシリコン層４２は、Ｐ型のシリコン層４１よりも十分に薄いため、空乏領域は、シリコン表面まで到達する。空乏領域に光が入射することで、空乏領域には電子−正孔対が発生し、正孔は、Ｐ型の半導体層４１から金属配線４９へ流れ、電子は、空乏領域に近接する電極４５に流れ、光電変換された電流が出力される。
短波長の青色光がシリコン表面近傍で光キャリアを生成することができるように、ＰＩＮフォトダイオード内の表面近傍に格子状の高濃度のシリコン領域４３と電極４５がレイアウトされている。これにより、格子間は、低濃度層なので十分に空乏層を広げることができ、青色光波長でも光キャリアを生成することができる。そして、格子状の高濃度のシリコン領域４３と電極４５は、光キャリアが発生される空乏領域の直ぐ近くにあるので、発生した光キャリアは、シリコン内で消滅する前に高濃度のシリコン領域４３を通って電極４５にスムースに移動することができる光電流となり、青色光波長に対する光電変換効率が最適化される。なお、光電変換効率とは、入射された光の出力と光電変換された電流との比である。
上記構成の青色光波長を用いたＰＩＮフォトダイオードでは、光電変換効率が約０．２８４Ａ／Ｗと高い値である。しかし、理論限界値は、０．３２７Ａ／Ｗであり、その値にまでは及ばない。理論限界値に近付けるためには、受光面（開口Ｈ）内への電極４５の配置をなくすことである。受光面内の電極４５は、入射光を遮光してしまうため、空乏領域でのキャリアの生成が減少し、光電流が減少し、これが光電変換効率の低下に大きく寄与している。その一方で、受光面内の電極４５がないと、キャリアの移動距離が長くなり、シリコン表面近傍でのキャリアの再結合によるキャリアの消滅の割合が高くなり、光電変換効率が低下する、といった二律背反の課題がある。
本発明は、上記のような従来の課題を解決するものであり、従来と比較して光電変換効率（感度）をより向上させたフォトダイオードおよびフォトダイオードの製造方法を提供することを目的とする。
さらに本発明は、青色光のような短波長の光に対して優れた光電変換効率をもつフォトダイオードおよびフォトダイオードの製造方法を提供することを目的とする。
さらに本発明は、青色光のような短波長の光に対して優れた光電変換効率をもつフォトダイオードおよびフォトダイオードの製造方法を提供することを目的とする。
本発明に係るフォトダイオードの製造方法は、第１導電型の第１のシリコン層上に第２導電型の第２のシリコン層を形成し、第２のシリコン層の表面から一定の深さに、第２のシリコン層よりも不純物濃度が高い第２導電型のシリコン領域を形成し、少なくともシリコン領域を含む表面にシリコン酸化膜を形成し、前記シリコン酸化膜の一部または全部を覆う反射防止膜を形成する工程を含む。
好ましくは、シリコン酸化膜は、熱酸化により形成される。反射防止膜は、シリコン窒化膜である。好ましくは、シリコン酸化膜の膜厚は、約５０〜１２０オングストロームであり、シリコン窒化膜の膜厚は、約４００〜６００オングストロームである。シリコン窒化膜の膜厚は、青色光の波長に応じて決定される。
好ましくは、シリコン領域の比抵抗は、０．０２〜２オーム・ｃｍであり、第２のシリコン層の比抵抗は、２〜４オーム・ｃｍであり、シリコン領域は、第２のシリコン層の表面から約０．５ミクロンの深さであり、第２のシリコン層は、前記深さの約２倍の厚さを有する。シリコン領域は、例えば不純物をイオン注入することによって形成される。
好ましくは、フォトダイオードの製造方法はさらに、反射防止膜を覆うように絶縁膜を形成する工程と、前記絶縁膜に開口を形成し前記反射防止膜の少なくとも１部を露出する工程と、第１のシリコン層および第２のシリコン層にそれぞれ電気的に接続される第１および第２の電極を形成する工程とを含み、前記第１および第２の電極は、前記開口より外側に配置されている。
本発明に係るフォトダイオードとＭＯＳトランジスタを含む半導体装置の製造方法は、第１導電型の第１のシリコン層上に第２導電型の第２のシリコン層を形成し、第２のシリコン層の表面から一定の深さに、第２のシリコン層よりも不純物濃度が高い第２導電型のシリコン領域を形成し、前記ＭＯＳトランジスタのゲート酸化膜を形成するときに、当該ゲート酸化膜を上記シリコン領域の表面に形成し、フォトダイオードの前記ゲート酸化膜の一部または全部を覆う反射防止膜を形成し、反射防止膜上に形成された絶縁膜に開口を形成し、少なくとも反射防止膜の一部を露出する開口を形成する。
本発明に係るフォトダイオードは、基板と、基板上に形成された第１導電型の第１のシリコン層と、第１のシリコン層上に形成され、第１のシリコン層との接合面を含む第２導電型の第２のシリコン層と、第２のシリコン層の表面から一定の深さに形成され、第２のシリコン層の不純物濃度よりも高い不純物濃度を有する第２導電型の低抵抗のシリコン領域と、前記シリコン領域上に形成されたシリコン酸化膜と、前記シリコン酸化膜上に形成された反射防止膜と、前記反射防止膜の少なくとも一部を露出する開口が形成された絶縁膜とを有する。
好ましくは、フォトダイオードはさらに、前記開口よりも外側に第１および第２の電極を有し、第１の電極は、第１のシリコン層に電気的に接続され、第２の電極は、第２のシリコン層に電気的に接続される。上記フォトダイオードは、好ましくは、光学ピックアップ等の受光装置に用いられ、受光装置は、光源から出射された光の一部または記録媒体から反射された光を受光する。
本発明によれば、従来のフォトダイオードと比較して、青色光の波長に対して応答速度を低下させることなく光電変換効率をさらに向上させることができる。さらに、本発明のフォトダイオードを光学ピックアップに用いることで、記録媒体からのデータの読取りまたはデータの書込みを精度良く行うことができる。
以下、本発明の最良の実施形態について図面を参照して詳細に説明する。ここでは、ＤＶＤ等の記録媒体のデータを読取り、またはデータを書き込むために青色光の光源を有する光学ピックアップの受光素子に用いられるＰＩＮフォトダイオードを例示する。
図１は、光学ピックアップの一構成例である。光学ピックアップ６０は、回転駆動されるディスクに記録されたデータを光学的に読取り、またはデータを光学的に書き込むための装置である。光学ピックアップ６０は、青色光を出射するレーザ素子またはレーザダイオード素子を含む光源６２と、スプリッタ６４と、受光装置６６、６８とを有する。スプリッタ６４は、光源６２から出射された青色光をディスクＤに反射させるとともにその一部を受光装置６６へ透過し、さらに、ディスクＤの反射光を受光装置６８へ透過する。受光装置６６は、光源６２の光出力をモニタし、その結果に基づき青色光の光出力が安定化される。受光装置６８は、ディスクＤの反射光をモニタし、その結果に基づきフォーカス制御やトラッキング制御が行われる。また、受光装置６８は、ディスクＤに書き込まれたデータの読み取りにも使用される。
受光装置６６、６８は、青色光を受光するためのＰＩＮフォトダイオードを含んでいる。受光装置６６、６８は、ＰＩＮフォトダイオードによって検出された信号を増幅したり、あるいは処理するための周辺回路を含むことができる。例えば、図２に示すように、１つの半導体シリコンチップ７０には、ＰＩＮフォトダイオード１００とその周辺回路７２とを集積可能である。周辺回路７２は、複数のＭＯＳトランジスタ等を含んだ集積回路である。
図３は、本発明の実施例に係るＰＩＮフォトダイオードの断面構造を示す図である。本実施例に係るＰＩＮフォトダイオード１００は、高濃度のＰ型の単結晶シリコン基板１１０上に、エピタキシャル成長により形成された低濃度のＰ型シリコン層１１２、エピタキシャル成長された低濃度のＮ型のシリコン層１１４、シリコン層１１４の表面から一定の深さを有する中濃度のＮ型のシリコン領域１１６が形成されている。逆バイアス電圧が印加されたとき、シリコン層１１２とシリコン層１１４の接合面から上下方向に空乏領域が広がる。
シリコン領域１１６は、フィールド酸化膜１１８によって画定されている。シリコン領域１１６上には、熱酸化によるシリコン酸化膜１２０が形成され、シリコン酸化膜１２０上にはシリコン窒化膜１２２が形成されている。シリコン酸化膜１２０とシリコン窒化膜１２２は、反射防止膜を形成する。
Ｎ型のシリコン領域１１６の両端部には、高濃度のＮ型のコンタクト領域１２４が形成され、コンタクト領域１２４は、プラチナシリサイド（ＰｔＳｉ）層１２６を介して電極１２８に電気的に接続されている。また、Ｎ型のシリコン層１１４を介してＰ型のシリコン領域１１２まで延びる高濃度のＰ型のコンタクト領域１３０が形成され、コンタクト領域１３０は、プラチナシリサイド（ＰｔＳｉ）層１３２を介して電極１３４に電気的に接続されている。
さらに、シリコン基板上には多層絶縁膜１３６、および保護膜１３８が形成されている。多層絶縁膜１３６および保護膜１３８には、シリコン窒化膜１２２を露出するための開口Ｈが形成されている。開口Ｈは、ＰＩＮフォトダイオードの受光面を規定する。カソード側の電極１２８とアノード側の電極１３４に逆バイアス電圧が印加されると、シリコン層１１２とシリコン層１１４の界面から空乏領域が形成される。空乏領域は、ほぼシリコン表面領域にまで到達し、青色光が開口Ｈ内に入射されたとき、空乏領域内に電子−正孔対のキャリアが生成される。電子は、カソード側の電極１２８に移動し、正孔は、アノード側の電極１３４に移動し、光電流が出力される。
本実施例のＰＩＮフォトダイオード１００は、図８に示した従来のフォトダイオードのように受光面内に格子状の電極を配置していない。上記したように、受光面内の電極は、入射光Ｌの一部を遮光するため、空乏領域内に入射する光量が減少し、光電変換効率（感度）の低下の原因となる。これに対して、本実施例のＰＩＮフォトフォトダイオードは、受光面内に実質的に入射光Ｌを遮光する電極が存在しないため、電極を配置する従来のＰＩＮフォトダイオードと比較して、空乏領域に入射する光量の減少を抑制することができる。
他方、受光面内に電極を配置させないと、シリコン表面近傍の空乏領域で発生したキャリアの移動距離が長くなり、再結合により消滅する割合が高くなってしまう。特に、シリコン表面に多数のシリコン未結合手（ダングリングボンド）があると、シリコン界面のトラップ準位にキャリアがトラップされ、再結合によりキャリアが消滅する確率が高くなってしまう。本実施例では、シリコン領域１１６上に熱酸化によるシリコン酸化膜１２０を形成することで、シリコンの未結合手の数を減少させ、界面状態を安定化させ、界面トラップ現象を最小限に抑制している。また、シリコン酸化膜１２０は、光の反射率が高いため、シリコン酸化膜１２０の直上にシリコン窒化膜１２２を形成することで、青色光Ｌの反射を防止している。シリコン窒化膜１２２は、デザイン上またはプロセス上の制約を受けることなく、青色光に対して適切な膜厚に形成される。
さらに、シリコン表面の抵抗が高いと、キャリアの移動速度が遅くなり、応答速度が低下してしまう。これを回避するため、本実施例では、Ｎ型のシリコン層１１４の表面から一定の深さに高濃度のＮ型のシリコン領域１１６を形成している。好ましくは、シリコン領域１１６は、シリコン表面から約０．５ミクロン程度の深さである。シリコンの物性上、青色光の波長はシリコン表面で吸収されるため、空乏領域はシリコン表面に形成されることが望ましい。従って、高濃度のシリコン領域１１６が空乏領域の形成の障害とならないようにするため、シリコン領域１１６は、シリコン表面から一定の深さ未満に形成される。これにより、シリコン表面近傍で発生したキャリアは、抵抗の低いシリコン表面近傍のシリコン領域１１６を移動し、その応答速度の低下を抑制することができる。
次に、本実施例のＰＩＮフォトダイオードの製造工程について図４Ａないし図４Ｄを参照して説明する。ここでは、半導体チップ上に、ＰＩＮフォトダイオードと周辺回路のＭＯＳトランジスタを形成する場合の工程を例示する。図４Ａに示すように、先ず、高濃度のＰ型の単結晶シリコン基板１１０を用意する。シリコン基板１１０は、例えば、６１０〜６４０μｍの厚さ、抵抗率（比抵抗）は、０．０１〜０．０２オーム・ｃｍである。不純物には、例えばボロンが用いられる。
シリコン基板１１０上には、エピタキシャル成長によって低濃度のＰ型のシリコン層１１２が形成される。シリコン層１１２は、例えば、２５μｍの厚さ、比抵抗は、１０００〜４０００オーム・ｃｍである。さらにシリコン層１１２上には、エピタキシャル成長によって低濃度のＮ型のシリコン層１１４が形成される。シリコン層１１４は、約０．９μｍの厚さ、比抵抗は、２〜４オーム・ｃｍである。また、フィールド酸化膜１１８からＰ型のシリコン層１１２へ到達する深さ高濃度のＰ型のコンタクト領域１３０が形成される。コンタクト領域１３０は、Ｂ（ホウ素）をイオン注入することによって形成される。
このように構成されたシリコン基板上に、レジストマスク１５０が形成され、マスク１５０には、フィールド酸化膜１１８によって画定されたシリコン層１１４を露出するように開口１５２が形成される。この露出されたシリコン層１１４の表面に、イオン注入用の３００Å程度のシリコン酸化膜が熱酸化により形成される。次いで、基板全面にＰ(リン)またはＡｓ(ヒ素)等のイオン注入がイオン注入用シリコン酸化膜を介して行なわれ、マスク１５０によって露出されたシリコン層１１４内に中濃度のＮ型のシリコン領域１１６が形成される。シリコン領域１１６は、シリコン表面化から約０．５μｍの深さであり、比抵抗は、０．０２〜２オーム・cmである。
イオン注入用シリコン酸化膜、レジストマスク１５０を除去した後、図４Ｂに示すように、シリコン領域１１６上にシリコン酸化膜１２０が形成される。上記したように、シリコンチップ上に、周辺回路のＭＯＳトランジスタを形成する場合には、シリコン酸化膜１２０は、ゲート酸化膜を流用することができる。好ましくは、シリコン酸化膜１２０は、シリコン基板を一定の温度内に晒すことで熱酸化により形成される。シリコン酸化膜１２０は、好ましくは、約５０〜１２０オングストロームの厚さである。シリコン酸化膜１２０の形成により、シリコン表面の未結合手が酸素と結合し、未結合手の数が減少される。
次に、シリコン酸化膜１２０上にポリシリコン層１６０が形成される。ポリシリコン層１６０は、ＭＯＳトランジスタのゲートに用いられる。ポリシリコン層１６０の厚さは、約３０００〜３７５０オングストロームである。ポリシリコン層１６０上に、公知のフォトリソ工程によりレジストマスク１６２が形成され、レジストマスク１６２を介してポリシリコン層１６０がパターニングされる。このポリシリコン層１６０は、シリコン酸化膜１２０上にシリコン窒化膜１２２を形成する直前までシリコン酸化膜１２０を保護する。
レジストマスク１６２が除去された後、Ｐ型のシリコン層１１２への高濃度のコンタクト領域１３０が形成され、さらにシリコン領域１１６内に高濃度のコンタクト領域１２４が形成される。そして、図４Ｃに示すように、シリコン基板上にレジストマスク１６４が形成され、このマスク１６４を介してポリシリコン層１６０がエッチング等により除去される。これにより、シリコン酸化膜１２０が露出される。レジストマスク１６４が除去された後、図４Ｄに示すように、シリコン窒化膜１２２が形成される。シリコン窒化膜１２２は、好ましくは減圧ＣＶＤにより成膜される。シリコン酸化膜１２０が上記膜厚を有するとき、シリコン窒化膜１２２の好ましい膜厚は、約４００〜６００オングストロームである。シリコン酸化膜１２０およびシリコン窒化膜１２２の膜厚は、青色光の波長の反射を可能な限り最小にするように選択される。
以上のように構成されたＰＩＮフォトダイオードの特性結果（実測値）を図５に示す。入射光の波長は、４０５ｎｍ、ＰＩＮフォトダイオードに印加した逆バイアス電圧は、２．０Ｖである。図から明らかなように、従来のＰＩＮフォトダイオード（図８に示す構造）の光電変換率は、０．２８４Ａ／Ｗであったのに対して、本実施例のＰＩＮフォトダイオードの光電変換率は、０．３１９Ａ／Ｗであり、その値は、向上し、理論限界値に近い値となった。さらに、従来のＰＩＮフォトダイオードの帯域が２４０ＭＨｚであるのに対して、本実施例の帯域は３３４ＭＨｚであり、応答速度も向上していることがわかる。
本発明の好ましい実施の形態について詳述したが、本発明に係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
上記実施例では、シリコンチップ内にＰＩＮフォトダイオードと周辺回路としてＭＯＳトランジスタを含む場合の製造方法を例示したが、勿論、ＭＯＳトランジスタを含まないＰＩＮフォトトランジスタ単体の製造方法にも適用することができる。さらに、上記実施例では、反射防止膜としてシリコン窒化膜を用いたが、これに代わる他の誘電体膜を用いまたは組み合わせることも可能である。さらに、反射防止膜は、２層に限らず、それ以上の多層構造であってもよい。さらに上記実施例では、シリコン基板上にエピタキシャル成長によるシリコン層を形成する例を示したが、必ずしもエピタキシャル成長による形成に限らない。
６０：光学ピックアップ
６２：光源
６４：スプリッタ
６６、６８：受光装置
７０：シリコンチップ
７２：周辺回路
１００：ＰＩＮフォトダイオード
１１０：Ｐ型シリコン基板
１１２：低濃度のＰ型のシリコン層
１１４：低濃度のＮ型のシリコン層
１１６：中濃度のＮ型のシリコン領域
１１８：フィールド酸化膜
１２０：シリコン酸化膜
１２２：シリコン窒化膜
１２４：高濃度のＮ型のコンタクト領域
１２６：シリサイド層
１２８：電極
１３０：高濃度のＰ型のコンタクト領域
１３２：シリサイド層
１３４：電極
１３６：多層絶縁膜
１３８：保護膜
１５０、１６２、１６４：レジストマスク
１５２：開口
１５４：イオン注入
１６０：ポリシリコン層
Ｈ：開口
６２：光源
６４：スプリッタ
６６、６８：受光装置
７０：シリコンチップ
７２：周辺回路
１００：ＰＩＮフォトダイオード
１１０：Ｐ型シリコン基板
１１２：低濃度のＰ型のシリコン層
１１４：低濃度のＮ型のシリコン層
１１６：中濃度のＮ型のシリコン領域
１１８：フィールド酸化膜
１２０：シリコン酸化膜
１２２：シリコン窒化膜
１２４：高濃度のＮ型のコンタクト領域
１２６：シリサイド層
１２８：電極
１３０：高濃度のＰ型のコンタクト領域
１３２：シリサイド層
１３４：電極
１３６：多層絶縁膜
１３８：保護膜
１５０、１６２、１６４：レジストマスク
１５２：開口
１５４：イオン注入
１６０：ポリシリコン層
Ｈ：開口
Claims (19)
- フォトダイオードの製造方法であって、
第１導電型の第１のシリコン層上に第２導電型の第２のシリコン層を形成し、
第２のシリコン層の表面から一定の深さに、第２のシリコン層よりも不純物濃度が高い第２導電型のシリコン領域を形成し、
少なくとも前記シリコン領域を含む表面にシリコン酸化膜を形成し、
前記シリコン酸化膜の一部または全部を覆う反射防止膜を形成する、
工程を含むフォトダイオードの製造方法。 - 前記シリコン酸化膜は、熱酸化により形成される、請求項１に記載のフォトダイオードの製造方法。
- 前記反射防止膜は、シリコン窒化膜である、請求項１または２に記載のフォトダイオードの製造方法。
- 前記シリコン酸化膜の膜厚は、約５０〜１２０オングストロームであり、シリコン窒化膜の膜厚は、約４００〜６００オングストロームである、請求項２または３に記載のフォトダイオードの製造方法。
- シリコン窒化膜の膜厚は、青色光の波長に応じて決定される、請求項４に記載のフォトダイオードの製造方法。
- 前記シリコン領域の比抵抗は、０．０２〜２オーム・ｃｍであり、第２のシリコン層の比抵抗は、２〜４オーム・ｃｍであり、前記シリコン領域は、第２のシリコン層の表面からの深さが約０．５ミクロンであり、第２のシリコン層は、前記深さの約２倍の厚さである、請求項１に記載のフォトダイオードの製造方法。
- 前記シリコン領域は、不純物をイオン注入することによって形成される、請求項１または６に記載のフォトダイオードの製造方法。
- 第１のシリコン層は、Ｐ型であり、第２のシリコン層は、Ｎ型である、請求項１ないし７いずれか１つに記載のフォトダイオードの製造方法。
- フォトダイオードの製造方法はさらに、前記反射防止膜を覆うように絶縁膜を形成する工程と、前記絶縁膜に開口を形成し前記反射防止膜の少なくとも１部を露出する工程と、第１のシリコン層および第２のシリコン層にそれぞれ電気的に接続される第１および第２の電極を形成する工程とを含み、前記第１および第２の電極は、前記開口より外側に配置されている、請求項１に記載のフォトダイオードの製造方法。
- フォトダイオードとＭＯＳトランジスタを含む半導体装置の製造方法であって、
第１導電型の第１のシリコン層上に第２導電型の第２のシリコン層を形成し、
第２のシリコン層の表面から一定の深さに、第２のシリコン層よりも不純物濃度が高い第２導電型のシリコン領域を形成し、
前記ＭＯＳトランジスタのゲート酸化膜を形成するときに、当該ゲート酸化膜を上記シリコン領域の表面に形成し、
フォトダイオードの前記ゲート酸化膜の一部または全部を覆う反射防止膜を形成し、
反射防止膜上に形成された絶縁膜に開口を形成し、少なくとも反射防止膜の一部を露出する、
工程を含む半導体装置の製造方法。 - 製造方法はさらに、前記ＭＯＳトランジスタのポリシリコンゲート膜を形成するときに、当該ポリシリコンゲート膜を前記ゲート酸化膜上に形成する工程を含み、前記反射防止膜は、前記ポリシリコンゲート膜を除去した後に形成される、請求項１０に記載の半導体装置の製造方法。
- 前記ゲート酸化膜の膜厚は、約５０〜１２０オングストロームであり、前記反射防止膜は、膜厚が約４００〜６００オングストロームのシリコン窒化膜である、請求項１１に記載の半導体装置の製造方法。
- 前記シリコン領域の比抵抗は、０．０２〜２オーム・ｃｍであり、第２のシリコン層の表面からの深さが約０．５ミクロンである、請求項１１に記載の半導体装置の製造方法。
- 基板と、
基板上に形成された第１導電型の第１のシリコン層と、
第１のシリコン層上に形成され、第１のシリコン層との接合面を含む第２導電型の第２のシリコン層と、
第２のシリコン層の表面から一定の深さに形成され、第２のシリコン層の不純物濃度よりも不純物濃度が高い第２導電型のシリコン領域と、
前記シリコン領域上に形成されたシリコン酸化膜と、
前記シリコン酸化膜上に形成された反射防止膜と、
前記反射防止膜の少なくとも一部を露出する開口が形成された絶縁膜と、
を有するフォトダイオード。 - フォトダイオードはさらに、前記開口よりも外側に第１および第２の電極を有し、第１の電極は、第１のシリコン層に電気的に接続され、第２の電極は、第２のシリコン層に電気的に接続される、請求項１４に記載のフォトダイオード。
- 前記シリコン酸化膜の膜厚は、約５０〜１２０オングストロームであり、前記反射防止膜は、約４００〜６００オングストロームのシリコン窒化膜である、請求項１４に記載のフォトダイオード。
- シリコン窒化膜の膜厚は、青色光の波長に応じて決定される、請求項１６に記載のフォトダイオード。
- 請求項１４ないし１７いずれか１つに記載のフォトダイオードを含む受光装置。
- 請求項１８に記載の受光装置と、記録媒体に青色光を照射する光源とを含み、受光装置は、前記光源から出射された光の一部または前記記録媒体からの反射光を受光する、光学読取装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007179604A JP5007614B2 (ja) | 2007-07-09 | 2007-07-09 | Ｐｉｎフォトダイオード |
| US12/169,082 US8298854B2 (en) | 2007-07-09 | 2008-07-08 | Method of manufacturing PIN photodiode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007179604A JP5007614B2 (ja) | 2007-07-09 | 2007-07-09 | Ｐｉｎフォトダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009016729A true JP2009016729A (ja) | 2009-01-22 |
| JP5007614B2 JP5007614B2 (ja) | 2012-08-22 |
Family
ID=40253001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007179604A Active JP5007614B2 (ja) | 2007-07-09 | 2007-07-09 | Ｐｉｎフォトダイオード |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8298854B2 (ja) |
| JP (1) | JP5007614B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10854646B2 (en) * | 2018-10-19 | 2020-12-01 | Attollo Engineering, LLC | PIN photodetector |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006027969A1 (de) * | 2006-06-17 | 2007-12-20 | X-Fab Semiconductor Foundries Ag | Verfahren zur selektiven Entspiegelung einer Halbleitergrenzfläche durch eine besondere Prozessführung |
| JP4835658B2 (ja) * | 2008-07-28 | 2011-12-14 | 日本テキサス・インスツルメンツ株式会社 | Ｐｉｎフォトダイオードおよびその製造方法 |
| US20100163759A1 (en) * | 2008-12-31 | 2010-07-01 | Stmicroelectronics S.R.L. | Radiation sensor with photodiodes being integrated on a semiconductor substrate and corresponding integration process |
| IT1392502B1 (it) * | 2008-12-31 | 2012-03-09 | St Microelectronics Srl | Sensore comprendente almeno un fotodiodo a doppia giunzione verticale integrato su substrato semiconduttore e relativo processo di integrazione |
| RU2548609C1 (ru) * | 2013-12-06 | 2015-04-20 | Открытое акционерное общество "Швабе-Фотосистемы" | СПОСОБ ИЗГОТОВЛЕНИЯ pin-ФОТОДИОДОВ С ОХРАННЫМ КОЛЬЦОМ НА ВЫСОКООМНОМ р-КРЕМНИИ |
| RU2541416C1 (ru) * | 2014-02-04 | 2015-02-10 | Открытое акционерное общество "НПО "Орион" | СПОСОБ ИЗГОТОВЛЕНИЯ КРЕМНИЕВОГО p-i-n ФОТОДИОДА |
| RU2654998C1 (ru) * | 2017-03-28 | 2018-05-23 | Акционерное общество "НПО "Орион" | Способ изготовления многоплощадочного кремниевого pin-фоточувствительного элемента |
| RU2654961C1 (ru) * | 2017-04-26 | 2018-05-23 | Акционерное общество "НПО "Орион" | Способ изготовления многоплощадочного быстродействующего кремниевого pin-фоточувствительного элемента |
| CN107240611B (zh) * | 2017-06-02 | 2019-11-12 | 京东方科技集团股份有限公司 | 一种光电探测器件及其制备方法、触控基板及显示面板 |
| CN111463226A (zh) * | 2020-05-11 | 2020-07-28 | 矽力杰半导体技术(杭州)有限公司 | 光电集成器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09219534A (ja) * | 1995-12-06 | 1997-08-19 | Sony Corp | 受光素子、光ピツクアツプ及び半導体装置製造方法 |
| JP2000049320A (ja) * | 1998-07-28 | 2000-02-18 | Victor Co Of Japan Ltd | 集積化受光素子の製造方法 |
| JP2003037259A (ja) * | 2001-07-24 | 2003-02-07 | Sony Corp | 半導体装置及びその製造方法 |
| JP2003264309A (ja) * | 2002-03-08 | 2003-09-19 | Toshiba Corp | 光半導体装置および光半導体装置の製造方法 |
| JP2003264310A (ja) * | 2002-03-11 | 2003-09-19 | Sharp Corp | 受光素子内蔵型半導体装置の製造方法及び受光素子内蔵型半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580109B1 (en) * | 2002-02-01 | 2003-06-17 | Stmicroelectronics, Inc. | Integrated circuit device including two types of photodiodes |
| KR100572853B1 (ko) * | 2003-12-26 | 2006-04-24 | 한국전자통신연구원 | 반도체 광센서 |
| JP4756839B2 (ja) * | 2004-09-01 | 2011-08-24 | キヤノン株式会社 | 固体撮像装置及びカメラ |
| DE102006027969A1 (de) * | 2006-06-17 | 2007-12-20 | X-Fab Semiconductor Foundries Ag | Verfahren zur selektiven Entspiegelung einer Halbleitergrenzfläche durch eine besondere Prozessführung |
| US20110031381A1 (en) * | 2007-12-28 | 2011-02-10 | Hiok-Nam Tay | Light guide array for an image sensor |
-
2007
- 2007-07-09 JP JP2007179604A patent/JP5007614B2/ja active Active
-
2008
- 2008-07-08 US US12/169,082 patent/US8298854B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09219534A (ja) * | 1995-12-06 | 1997-08-19 | Sony Corp | 受光素子、光ピツクアツプ及び半導体装置製造方法 |
| JP2000049320A (ja) * | 1998-07-28 | 2000-02-18 | Victor Co Of Japan Ltd | 集積化受光素子の製造方法 |
| JP2003037259A (ja) * | 2001-07-24 | 2003-02-07 | Sony Corp | 半導体装置及びその製造方法 |
| JP2003264309A (ja) * | 2002-03-08 | 2003-09-19 | Toshiba Corp | 光半導体装置および光半導体装置の製造方法 |
| JP2003264310A (ja) * | 2002-03-11 | 2003-09-19 | Sharp Corp | 受光素子内蔵型半導体装置の製造方法及び受光素子内蔵型半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10854646B2 (en) * | 2018-10-19 | 2020-12-01 | Attollo Engineering, LLC | PIN photodetector |
| US11676976B2 (en) | 2018-10-19 | 2023-06-13 | Attollo Engineering, LLC | PIN photodetector |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5007614B2 (ja) | 2012-08-22 |
| US8298854B2 (en) | 2012-10-30 |
| US20090016200A1 (en) | 2009-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5007614B2 (ja) | Ｐｉｎフォトダイオード | |
| JP3717104B2 (ja) | 回路内蔵受光素子 | |
| JP4770857B2 (ja) | 半導体装置 | |
| US7538404B2 (en) | Optical semiconductor device and method for manufacturing the same | |
| JP2002203954A (ja) | 回路内蔵受光素子 | |
| US7736923B2 (en) | Optical semiconductor device and method for fabricating the same | |
| JP2009033043A (ja) | 光半導体装置 | |
| US20090115016A1 (en) | Optical semiconductor device and method for manufacturing the same | |
| US6492702B2 (en) | Circuit-incorporating light receiving device | |
| JP4835658B2 (ja) | Ｐｉｎフォトダイオードおよびその製造方法 | |
| JP2010103221A (ja) | 光半導体装置 | |
| KR100898621B1 (ko) | 향상된 감도를 가진 광반도체장치 | |
| JP4858367B2 (ja) | 固体撮像素子の製造方法 | |
| US20040126922A1 (en) | Photo diode, opto-electronic integrated circuit device comprising the same, and method for manufacturing the same | |
| JP2006210494A (ja) | 光半導体装置 | |
| JP2010183032A (ja) | 受光素子、半導体装置とその製造方法、光ピックアップ装置及び光ディスク記録再生装置 | |
| JP4770864B2 (ja) | 半導体装置 | |
| JP2005019947A (ja) | 受光素子および増幅素子が一体形成された半導体装置およびその製造方法 | |
| JP4410071B2 (ja) | 赤外線固体撮像装置 | |
| JP2007250917A (ja) | 光半導体装置およびその製造方法 | |
| JP4816602B2 (ja) | 固体撮像素子の製造方法 | |
| JP2003037259A (ja) | 半導体装置及びその製造方法 | |
| JP2002118280A (ja) | 半導体受光装置 | |
| JP2007134457A (ja) | 光検出器 | |
| JP2005251805A (ja) | 半導体受光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090924 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110729 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120501 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120514 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5007614 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |