KR20100044084A - 인쇄 배선 보드 및 반도체 패키지와 이들의 제조 방법 - Google Patents

인쇄 배선 보드 및 반도체 패키지와 이들의 제조 방법 Download PDF

Info

Publication number
KR20100044084A
KR20100044084A KR1020090074735A KR20090074735A KR20100044084A KR 20100044084 A KR20100044084 A KR 20100044084A KR 1020090074735 A KR1020090074735 A KR 1020090074735A KR 20090074735 A KR20090074735 A KR 20090074735A KR 20100044084 A KR20100044084 A KR 20100044084A
Authority
KR
South Korea
Prior art keywords
dielectric layer
printed wiring
connection pad
forming
wiring board
Prior art date
Application number
KR1020090074735A
Other languages
English (en)
Other versions
KR101103857B1 (ko
Inventor
히로유키 모리
가즈시게 가와사키
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20100044084A publication Critical patent/KR20100044084A/ko
Application granted granted Critical
Publication of KR101103857B1 publication Critical patent/KR101103857B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명의 목적은 탑재된 반도체 칩의 솔더 범프가 덜 파괴되는 인쇄 배선 보드를 제공하기 위한 것이다. 본 발명의 해결 수단으로서 인쇄 배선 보드의 일 종인 코어리스 기판(coreless substrate)(20)은 주요 표면을 갖는 유전체층(26a)과 상기 유전체층(26a) 내에 매립되는 접속 패드(24)를 포함한다. 접속 패드(24)는 테를 갖는 모자 형태를 갖는다. 즉, 접속 패드(24)는 직경 Φ1이 대략 95㎛인 플레이트 부분(plate portion)(36)과 직경 φc가 75㎛인 컨택트 부분(38)을 포함한다. 컨택트 부분(38)의 주요 표면(39)은 유전체층(26a)의 주요 표면에서 노출된다. 컨택트 부분(38)의 직경 φc가 반도체 칩(8)의 측면에서 언더 범프 메탈(under bump metal)(11)의 직경 φc와 실질적으로 동일하기 때문에, 반도체 칩(8)이 코어리스 기판(20)으로부터 벗겨지는 방향으로 기계적인 스트레스가 인가되더라도, 그 스트레스는 접속 패드(24)와 언더 범프 메탈(11)에 대해 균일하게 분산되어 파괴가 덜 발생한다.

Description

인쇄 배선 보드 및 반도체 패키지와 이들의 제조 방법{PRINTED WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 인쇄 배선 보드 및 그 제조 방법에 관한 것으로, 특히 코어를 갖지 않는 기판을 갖는 코어리스 기판과, 반도체 패키지와, 그 제조 방법에 관한 것이다.
미국특허 제5,926,798호(특허문헌1)는 제어형 콜랩스 칩 접속(a controlled collapse chip connection:C4) 기법을 사용하는 플립칩 탑재 기법을 개시하고 있다. 이 기법은 인쇄 배선 보드 상에 반도체 칩(IC 칩)을 탑재하는 방법이다. 탑재될 반도체 칩은 대량의 솔더 범프들의 어레이를 갖는다.
도 14는 반도체 칩이 C4 기법에 의해 코어를 갖지 않는 기판을 갖는 코어리스 기판 상에 탑재되는 반도체 패키지의 솔더 범프의 근처에서의 단면도를 확대 도시하고 있다. 도면에 도시된 바와 같이, 코어리스 기판(1)은 유전체층(2), 랜드(land)(3), 비아(4) 및 접속 패드(5)를 포함한다. 랜드(3)는 컬럼(박막 디스크)의 형상을 가지며, 유전체층(2) 내에 완전히 매립된다. 접속 패드(5)는 또한 컬 럼(박막 디스크)의 형상을 갖는 일종의 랜드이며, 유전체층(2) 내에 매립되지만, 그 주요 표면(6)은 유전체층(2)의 주요 표면(7)에서 노출된다. 비아(4)는 첨정이 없는 원뿔 또는 컬럼 형상을 가지며 랜드(3)와 접속 패드(5) 사이에 형성되어 랜드(3)와 접속 패드(5)를 전기적으로 접속시킨다.
한편, 반도체 패키지(10)는 범프 어레이를 형성하는 솔더 범프(9)를 포함한다. 완충 막(cushioning film)(13)이 반도체 칩(8)의 하부 상에 형성되어 솔더 범프(9) 상에 인가되는 충격을 흡수한다. 언더 범프 메탈(UBM)(11)은 (솔더 범프(9)와 반도체 칩(8)의 하부 사이의) 솔더 범프(9) 아래에서 플레이팅된다(plated).
솔더 범프(9)는 접속 패드(5) 상에 탑재되며, 사전에 부착된 솔더(12)는 용융되어 솔더 범프(9)와 접속 패드(5)를 솔더링한다. 따라서, 반도체 칩(8)은 코어리스 기판(1) 상에 탑재된다.
여기서, 접속 패드(5)의 직경 φ1은 대략 95㎛이며, 언더 범프 메탈(11)의 직경 φ2은 대략 75㎛이며, 그 결과 접속 패드(5)의 직경φ1은 언드 범프 메탈(11)의 직경φ2보다 더 크게 된다. 따라서, 만약 반도체 칩(8)이 코어리스 기판(1)으로부터 분리되는 방향으로 기계적 스트레스가 인가된다면 그 스트레스는 작은 직경의 언더 범프 메탈(11) 상으로 집중되며, 그 언더 범프 메탈로부터 파괴가 발생하기가 쉽다.
만약, 접속 패드(5)의 직경 φ1이 언더 범프 메탈(11)의 직경 φ2과 동일하게 만들어진다면, 기계적 스트레스는 접속 패드(5) 및 언더 범프 메탈(11)에 대해 균일하게 분산될 수 있으며, 이는 파괴를 감소시킬 수 있다. 그러나, 이들 직경들 은 다음의 이유로 인해 동일하게 만들어질 수 없다.
언더 범프 메탈(11)은 대략 150㎛의 피치(pitch)로 형성되어야만 한다. 그러나, 언더 범프 메탈(11)의 직경 φ2이 증가하면, 인접한 언더 범프 메탈(11)로부터의 거리는 감소하게 된다. 이는 플레이트 패터닝에 의한 언더 범프 메탈(11)의 형성시 언더 범프 메탈(11)을 제외한 다른 영역에서의 불필요한 플레이트를 제거하는 것을 어렵게 하여, 수율을 감소시킨다. 한편, 이는 또한, 접속 패드(5)의 직경 φ1을 감소시키는 것을 어렵게 한다. 이는 비아(4)의 직경과 그 위치의 제조 허용오차를 고려할 때 접속 패드(5)의 직경 φ1의 한도가 95㎛이기 때문이다.
일본 미심사 특허 출원 공개 제2003-37135호(특허문헌2)는 배선 보드로부터 반도체 칩으로의 사전결정된 높이를 보장하기 위해 반도체 칩이 배선 보드 상에 탑재되는 반도체 장치에 대한 기법을 개시하고 있다(특허문헌2의 단락 0021을 참조). 이 반도체 칩은 배선 보드로 이송되며 반도체 칩의 외부 단자들과 배선 보드 상의 돌출 도체들을 정렬하고 열압축 본딩(thermocompression bonding)을 수행함으로써 본딩된다. 개개의 외부 단자상에는 그 간의 언더 범프 메탈과 함께 솔더 볼(solder ball)이 제공되고, 그 결과, 열압축 본딩에 의해 솔더 볼이 용융되어 본딩된 후 절연 기판으로부터 반도체 칩으로의 높이는 돌출 도체의 높이만큼 증가될 수 있다(특허문헌2의 단락 0055를 참조). 그러나, 돌출 도체가 배선 보드로부터 돌출되기 때문에, 반도체 칩의 외부 단자들과 배선 보드 상의 돌출 도체 간의 결합 표면의 직경을 일정하게 하는 것은 곤란하다. 그 이유는 제조시의 변동으로 인한 솔더 볼의 양의 변동과, 반도체 칩의 탑재 경사와, 반도체 칩에 대한 탑재 높이의 변동으로 인한 것이다.
일본 미심사 특허 출원 공개 제10-242649호(특허문헌3)는 솔더 범프를 갖는 다층 인쇄 배선 보드를 개시하고 있다(공보의 도 19 및 도 20을 참조). 이 다층 인쇄 배선 보드에는 무전해 구리 플레이팅 막과 전해 구리 플레이팅 막이 제공되며, 이 막 상에 솔더 범프가 형성된다. 이 배선 보드는 또한 솔더 레지스트(solder resist)를 갖는다. 그러나, 구리 플레이팅 막과 솔더 레지스트가 적층되는 부분은 돌출되며, 구리 플레이팅 막이 제공되지 않고 솔더 레지스트만이 존재하는 부분은 리세스되며, 그 결과 다층 인쇄 배선 보드의 표면은 평탄하지 않게 된다. 따라서, 언더필 수지(underfill resin)는 다층 인쇄 배선 보드와 그 위에 탑재되는 반도체 칩 사이에서 일정한 속도로 방사되지 않는다.
[특허문헌1] 미국 특허 제5,926,798호
[특허문헌2] 일본 미심사 특허 출원 공개 제2003-37135호
[특허문헌3] 일본 미심사 특허 출원 공개 제10-242649호
[특허문헌4] 일본 미심사 특허 출원 공개 제10-233417호
[특허문헌5] 일본 미심사 특허 출원 공개 제2000-269271호
본 발명의 목적은 탑재되는 반도체 칩의 솔더 범프들이 덜 파괴되는 인쇄 배선 보드 및 반도체 패키지와, 그 제조 방법을 제공하기 위한 것이다.
본 발명에 따른 인쇄 배선 보드는 주요 표면을 갖는 유전체층과 유전체층 내에 매립된 접속 패드를 포함한다. 접속 패드는 전면 및 후면을 갖는 플레이트 부분과, 플레이트 부분의 전면에 위치한 컨택트 부분을 포함하며, 컨택트 부분은 유전체층의 주요 표면에서 노출되는 주요 표면을 가지며 플레이트 부분보다 작다.
본 발명에 의하면, 접속 패드는 테를 갖는 모자의 형상을 가지며, 컨택트 부분만이 작게 만들어지고, 따라서 탑재된 반도체 칩의 언더 범프 메탈과 거의 동일한 면적을 갖는 반도체 패키지가 제조될 수 있다. 따라서, 인쇄 배선 보드로부터 반도체 칩이 벗겨지는 방향으로 기계적 스트레스가 인가될지라도 그 스트레스는 접속 패드 및 언더 범프 메탈 모두에 대해 균일하게 분산되며, 그 결과 범프는 덜 파괴된다.
바람직하게도, 인쇄 배선 보드는 유전체층 내에 매립되며 플레이트 부분의 후면과 접촉하는 비아를 더 포함한다.
이 경우, 플레이트 부분은 비아보다 더 크기 때문에, 플레이트 부분과 비아를 정렬하기 위한 마진이 제공되며, 이에 따라 비아와의 접속이 보장된다.
본 발명에 따른 인쇄 배선 보드를 제조하는 방법은 베이스 재료(base material)를 마련하는 단계와, 베이스 재료 상에 제 1 스루홀을 갖는 제 1 막을 형성하는 단계와, 상기 제 1 막 상에 제 2 막을 형성하되, 제 2 막이 상기 제 1 스루홀 상에 위치하며 상기 제 1 스루홀보다 큰 제 2 스루홀을 갖도록 하는 단계와, 상기 제 1 스루홀과 상기 제 2 스루홀 내에 메탈을 충진함으로써 접속 패드를 형성하는 단계와, 상기 접속 패드를 형성한 후 상기 제 1 막 및 제 2 막을 제거하는 단계와, 상기 베이스 재료와 상기 접속 패드를 덮도록 유전체층을 형성하는 단계와, 상기 유전체층을 형성한 후 상기 베이스 재료를 제거하는 단계를 포함한다.
본 발명은 테가 형성된 모자 형상의 접속 패드를 갖는 인쇄 배선 보드의 제조를 용이하게 한다. 또한, 본 발명은 인쇄 배선 보드를 포함하는 반도체 패키지의 제조를 가능하게 한다.
본 발명에 의하면, 접속 패드는 테를 갖는 모자의 형상을 가지며, 컨택트 부분만이 작게 만들어지고, 따라서 탑재된 반도체 칩의 언더 범프 메탈과 거의 동일한 면적을 갖는 반도체 패키지가 제조될 수 있으며, 따라서, 인쇄 배선 보드로부터 반도체 칩이 벗겨지는 방향으로 기계적 스트레스가 인가될지라도 그 스트레스는 접속 패드 및 언더 범프 메탈 모두에 대해 균일하게 분산되어, 범프가 덜 파괴되는 이점을 갖게 된다.
본 발명의 실시예는 도면을 참조하면서 보다 상세하게 후술될 것이다. 도면에서, 동일하거나 대응하는 부분은 유사한 참조 번호가 제공되며 그 상세한 설명은 반복되지는 않을 것이다.
도 1을 참조하면, 본 발명에 따른 반도체 패키지(10)는 코어리스 기판(20)과 그 코어리스 기판(20) 상에 탑재되는 반도체 칩(8)을 포함한다. 코어리스 기판(20)은 빌드업 층(build-up layer)(22)과, 다수의 랜드(3)와, 다수의 비아(4)와, 다수의 접속 패드(24)를 포함한다. 빌드업 층(22)은 다수의 적층된 유전체층(26)으로 형성된다. 랜드(3)는 컬럼(박막 디스크)과 같은 형상을 가지며 유전체층(26) 내에 완전히 매립되며, 여기서 랜드는 유전체층(26) 내의 배선층들과 접속된다. 비아(4)는 컬럼 또는 첨정이 없는 원뿔 형상을 가지며 유전체층(26) 내에 완전히 매립된다. 비아(4)는 각각 랜드(3)와 접속 패드(24) 사이에 형성되어 랜드(3)와 접속 패드(24)를 전기 접속하는 층간 접속부로서 기능한다. 접속 패드(24)는 반도체 칩(8)에 인접한 최외각 유전체층(26a) 내에 매립된다. 접속 패드(24)의 세부사항은 나중에 기술될 것이다.
코어리스 기판(20)은 접속 패드(28)와, 다수의 솔더 범프(30)와, 캐패시터(32)를 더 포함한다.
접속 패드(28)는 컬럼(박막 디스크)과 유사한 형상을 가지며 접속 패드(24)에 대향되는 최외각 유전체층(26b) 상에 형성된다. 솔더 범프(30)는 접속 패드(28)에 솔더링되어 볼 그리드 어레이(BGA) 단자를 형성한다. 캐패시터(32)는 접 속 패드(28)에 솔더링된다. 솔더 보호막(솔더 레지스트)(34)은 유전체층(26b) 상의 접속 패드(28) 이외의 영역 내에 형성된다.
한편, 반도체 칩(8)은 범프 어레이를 형성하는 솔더 범프(9)를 포함한다. 도 2는 반도체 패키지(10)의 솔더 범프(9)의 근처에서의 확대된 단면도를 도시하고 있다. 도면에 도시된 바와 같이, 완충 막(13)은 반도체 칩(8)의 하부 상에 형성되어 솔더 범프(9)에 인가된 충격을 흡수한다. 또한, 티탄, 크롬 또는 구리로 형성된 언더 범프 메탈(11)은 (솔더 범프(9)와 반도체 칩(8)의 하부 사이의) 솔더 범프(9) 아래에서 플레이팅된다(plated).
사전에 접속 패드(24) 상에 부착된 솔더(12)는 용융되어 접속 패드(24)에 솔더 범프(9)를 솔더링한다. 따라서, 반도체 칩(8)은 코어리스 기판(20) 상에 탑재된다. 도 1에 도시된 바와 같이, 언더필 수지(35)는 반도체 칩(8)과 코어리스 기판(20) 사이에 충진된다.
도 14에 도시된 관련 기술의 접속 패드(5)가 컬럼 형상을 가지지만, 접속 패드(24)는 테를 갖는 모자의 형상을 갖는다. 특히, 접속 패드(24)는 플레이트 부분(36)과 컨택트 부분(38)으로 형성된다. 플레이트 부분(36)은 컬럼(박막 디스크)의 형상을 가지며, 그 직경 φ1은 대략 95㎛이며, 관련 기술의 접속 패드(5)의 직경 φ1과 동일하며, 그 두께는 대략 10㎛이다. 컨택트 부분(38)은 컬럼(박막 디스크)의 형상을 가지며 그 직경 φc는 대략 75㎛이며, 이는 플레이트 부분(36)의 직경 φ1보다 작으며 언더 범프 메탈(11)의 직경 φ2와 실질적으로 동일하며, 그 두께는 대략 20㎛이다. 컨택트 부분(38)은 플레이트 부분(36)의 전면 상에 위치한 다. 컨택트 부분(38)의 주요 표면(39)은 유전체층(26a)의 주요 표면(7)에서 노출된다. 컨택트 부분(38)의 주요 표면(39)과 유전체층(26a)의 주요 표면(7)은 동일한 평면에 위치한다. 플레이트 부분(36)과 컨택트 부분(38)은 동축으로 그리고 일체적으로 형성된다. 따라서, 접속 패드(24)는 모자의 테에 해당하는 칼라(collar)(40)를 갖는다. 칼라(40)는 대략 10㎛의 폭을 갖는 링 형상을 갖는다. 비아(4)는 플레이트 부분(36)의 후면과 접촉하고 있다.
이 실시예에 의하면, 컨택트 부분(38)의 직경 φc는 언더 범프 메탈(11)의 직경 φ2와 실질적으로 동일하다. 따라서, 반도체 칩(8)이 코어리스 기판(20)으로부터 벗겨지는 방향으로 기계적 스트레스가 인가되더라도, 그 스트레스는 접속 패드(24) 및 언더 범프 메탈(11)의 모두에 대해 균일하게 분산되어 파괴를 거의 일으키지 않는다. 또한, 접속 패드(24)의 직경이 작게 설정되는 것이 아니고 컨택트 부분(38)의 직경 φc만이 작게 설정되고 그리고 플레이트 부분(36)의 직경 φ1은 작게 설정되지 않고 대략 95㎛에서 유지된다. 따라서, 비아(4)의 위치는 비아(4)의 직경과 그 비아의 위치의 제조 오차를 고려하더라도 접속 패드(24)의 위치로부터 상당한 양만큼 편이되지 않아서 비아(4)와 접속 패드(24)의 접속을 보장한다. 한편, 언더 범프 메탈(11)의 직경 φ2는 증가없이 대략 75㎛에서 유지되며, 이는 플레이트 패터닝에 의해 언더 범프 메탈(11)을 형성할 때 수율을 감소시키지 않는다.
반도체 칩(8)이 코어리스 기판(20)으로부터 벗겨지는 방향으로 기계적인 스트레스가 인가되더라도 접속 패드(24)가 칼라(40)를 가지기 때문에, 칼라(40)는 유 전체층(26a) 내에 포획되거나 트랩되어서, 접속 패드(24)는 거의 파괴되지 않는다. 컨택트 부분(38)의 주요 표면(39)과 유전체층(26a)의 주요 표면(7)이 동일한 평면에 놓여지기 때문에, 전체 코어리스 기판(20)의 주요 표면은 평탄해지며, 언더필 수지(35)는 일정한 속도로 반도체 칩(8)과 코어리스 기판(20) 사이에 흐르게 된다.
다음, 다수의 유전체층(26)을 갖는 코어리스 기판(20)을 제조하는 일 예의 방법이 기술될 것이다. 빌드업 층(22)은 다음과 같이, 도 1에서 아래 방향으로 형성된다.
도 3에 도시된 바와 같이, 우선, 구리 플레이트로 만들어진 베이스 재료(42)가 마련되며 이 베이스 재료(42) 상에 네거티브 레지스트 막(44)이 도포된다.
다음, 도 4에 도시된 바와 같이, 레지스트 막(44)은 포토리소그래피를 사용하여 사전결정된 패턴을 갖는 마스크(46)로 피복되며 사전결정된 시간 동안 광에 노출된다. 마스크(46)의 광 차폐 부분(48)에 의해 차폐되는 레지스트 막(44)의 부분이 광으로 조사되지 않더라도, 다른 부분은 광으로 조사된다. 광 차폐 부분(48)은 그 직경이 대략 75㎛인 원의 형상을 갖는다.
다음, 도 5에 도시된 바와 같이, 레지스트 막(44)이 현상되어 세정될 때, 광으로 조사되지 않은 부분만이 제거되어 레지스트 그루브가 되는 스루홀(through-hole)(50)을 형성하며, 조사된 부분만(52)이 남겨지게 된다. 따라서, 레지스트 막(44)은 패터닝된다.
다음, 도 3 및 도 4에 도시된 것과 실질적으로 동일한 프로세스들이 반복된다. 즉, 도 6에 도시된 바와 같이, 동일한 물질로 구성되는 레지스트 막(54)이 패 터닝된 레지스트 막(44) 상에 놓여진다. 레지스트 막(54)은 다음에 마스크(46)의 것과는 상이한 패턴을 갖는 마스크(56)로 피복되며 사전결정된 시간 동안 광에 노출된다. 광 차폐 부분(58)에 의해 차폐되는 레지스트 막(54)의 부분이 광으로 조사되지 않더라도, 다른 부분은 광으로 조사된다. 광 차폐 부분(58)은 그 직경이 대략 95㎛인 원의 형상을 갖는다. 이러한 과정에서, 마스크(56)는 광 차폐 부분(58)의 중심이 스루홀(50)의 중심(도 4에 도시된 과정의 광 차폐 부분(48)의 중심의 위치)과 실질적으로 일치하도록 정렬되거나 배치된다.
다음, 도 7에 도시된 바와 같이, 레지스트 막(54)이 현상되어 세정될 때, 광으로 조사되지 않은 부분만이 제거되어 레지스트 그루브가 되는 스루홀(60)을 형성하며, 조사된 부분(62)만이 남겨지게 된다. 따라서, 레지스트 막(54)은 패터닝된다. 그 결과, 실린더형의 스루홀(60)이 실린더형 스루홀(50) 상에 형성된다.
다음, 도 8에 도시된 바와 같이, 금과 같은 배리어 메탈(64)이 베이스 재료(42) 상의 스루홀(50) 내에 플레이팅되며, 또한 구리와 같은 메탈(66)은 배리어 메탈(64) 상의 스루홀(50 및 60) 내에 플레이팅된다. 배리어 메탈(64)은 나중의 에칭에 의한 베이스 재료의 제거 과정에서 에칭 스토퍼로서 기능한다.
다음, 도 9에 도시된 바와 같이, 레지스트 막(44 및 54)은 종래의 스트리핑 과정에 의해 스트리핑된다(벗겨진다). 따라서, 플레이트 부분(36)과 컨택트 부분(38)으로 형성된 전술한 모자 형상의 접속 패드(24)가 형성된다.
다음, 도 10에 도시된 바와 같이, 절연막(68)이 적층된다. 이러한 과정은 진공 상태에서 수행되기 때문에, 절연막(68)은 칼라(40) 아래에 위치하게 된다. 따라서, 전술한 유전체층(26a)(절연막(68))이 형성된다.
다음, 도 11에 도시된 바와 같이, 비아 홀(70)이 레이저에 의해 플레이트 부분(36) 바로 위의 절연막(68)(유전체층(26a)) 내에 형성된다.
다음, 도 12에 도시된 바와 같이, 구리와 같은 메탈(72)은 비아 홀(70)을 내부에 형성한 절연막(68) 상에 플레이팅되어 패턴을 형성한다. 따라서, 비아 홀(70)을 충진하는 메탈(72)은 전술한 비아(4)를 형성하며, 비아 홀(70) 및 절연막(68) 상에 패터닝되는 메탈(72)은 전술한 랜드(3)를 형성한다. 랜드(3)는 다음에 형성될 유전체층 내의 배선층에 접속된다.
마찬가지로, 절연막의 적층 과정, 레이저에 의한 비아 홀의 형성 과정, 메탈 플레이팅 과정의 반복에 의해, 다수의 유전체층(26)이 형성되어 도 1에 도시된 빌드업 층(22)을 형성한다. 빌드업 층(22)의 형성 과정은 널리 알려져 있다.
마지막으로, 도 13에 도시된 바와 같이, 구리의 베이스 재료(42)가 에칭에 의해 제거된다. 금과 같은 배리어 메탈(64)이 그 때 에칭되지 않기 때문에, 구리와 같은 메탈(66)은 에칭되지 않는다. 따라서, 컨택트 부분(38)의 주요 표면(39)과 유전체층(26a)의 주요 표면(7)이 동일한 평면으로 형성된다.
이러한 제조 방법은 모자 형상의 접속 패드(24)를 갖는 코어리스 기판(20)의 제조를 용이하게 한다.
전술한 치수는 단지 예시적인 것이며 본 발명은 이에 국한되지 않는다. 가령, 컨택트 부분(38)의 직경은 반도체 칩(8)의 언더 범프 메탈(11)의 직경과 정확히 동일하지 않으며, 대략 70 내지 80㎛일 수 있다. 가령, 컨택트 부분(38)의 면 적과 언더 범프 메탈(11)의 면적은 실질적으로 동일할 수 있다. 플레이트 부분(36)의 직경은 대략 90 내지 100㎛일 수 있거나 95㎛보다도 상당히 더 클 수 있다.
전술한 실시예의 접속 패드(24)가 디스크 형상의 플레이트 부분(36)의 중심과 디스크 형상의 컨택트 부분(38)의 중심이 서로 일치하도록 구성되더라도, 그 부분들은 서로 정확히 일치하는 것이 아니라 서로 약간 편이될 수 있다. 접속 패드(24)는 두 개의 별도의 부재, 즉 플레이트 부분(36)과 컨택트 부분(38)으로 형성되는 것이 아니라 대체로 칼라를 갖는 모자 형상으로만 형성될 수 있다. 플레이트 부분(36)과 컨택트 부분(38)이 평면상에서 원의 형상을 이루고 있다고 하더라도 그것은 그것에 국한되는 것이 아니고 타원 형상이나 다각형 형상으로 이루어질 수 있다.
전술한 실시예에 따른 제조 방법이 베이스 재료(42) 상에서 배리어 메탈(64)을 형성한다할 지라도, 배리어 메탈(64)이 생략될 수 있으며, 구리와 같은 메탈(66)은 베이스 재료(42) 상에 직접 형성될 수 있다.
이 실시예가 코어리스 기판(20)일 지라도, 본 발명은 이에 국한되지 않고 코어 기판을 갖는 일반적인 인쇄 배선 보드에 적용될 수도 있다.
본 발명이 실시예에 기초하여 기술되었지만, 이 실시예는 단지 본 발명을 구현하기 위한 일 예일 뿐이다. 따라서, 본 발명은 전술한 실시예에 국한되지 않으며 특허청구범위의 사상 및 영역 내에서 다양한 변형을 가할 수 있다는 것을 이해해야 한다.
도 1은 본 발명의 실시예에 따른 반도체 패키지의 전체 구조체를 나타낸 단면도이다.
도 2는 도 1에 도시된 반도체 패키지의 접속 패드의 근처에서의 확대된 단면도이다.
도 3은 도 1에 도시된 코어리스 기판을 제조하는 방법의 제 1 과정을 도시한 단면도이다.
도 4는 도 3에 도시한 과정의 바로 다음의 과정을 도시한 단면도이다.
도 5는 도 4에 도시한 과정 다음의 과정을 도시한 단면도이다.
도 6은 도 5에 도시한 과정 다음의 과정을 도시한 단면도이다.
도 7은 도 6에 도시한 과정 다음의 과정을 도시한 단면도이다.
도 8은 도 7에 도시한 과정 다음의 과정을 도시한 단면도이다.
도 9는 도 8에 도시한 과정 다음의 과정을 도시한 단면도이다.
도 10은 도 9에 도시한 과정 다음의 과정을 도시한 단면도이다.
도 11은 도 10에 도시한 과정 다음의 과정을 도시한 단면도이다.
도 12는 도 11에 도시한 과정 다음의 과정을 도시한 단면도이다.
도 13은 도 12에 도시한 과정 다음의 과정을 도시한 단면도이다.
도 14는 관련 기술의 반도체 패키지의 코어리스 기판의 접속 패드의 근처에서의 확대된 단면을 도시한 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
3: 랜드 4: 비아
7, 39: 주요 표면 8: 반도체 패키지
9: 솔더 범프 10: 반도체 패키지
11: 언더 범프 메탈 13: 완충 막
20: 코어리스 기판 22: 빌드업 층
24: 접속 패드 26, 26a, 26b: 유전체층
36: 플레이트 부분 38: 컨택트 부분
40: 칼라 42: 베이스 재료
44, 54: 레지스트 막 46, 56: 마스크
48, 58: 광 차폐 부분 50, 60: 스루홀
56: 마스크 66, 72: 메탈
68: 절연막 70: 비아 홀

Claims (7)

  1. 주요 표면을 갖는 유전체층과,
    상기 유전체층 내에 매립된 접속 패드를 포함하며,
    상기 접속 패드는,
    전면과 후면을 갖는 플레이트 부분과, 상기 플레이트 부분의 전면에 위치한 컨택트 부분을 포함하되, 상기 컨택트 부분은 상기 유전체층의 주요 표면에서 노출되는 주요 표면을 가지며 상기 플레이트 부분보다 작은,
    인쇄 배선 보드.
  2. 제 1 항에 있어서,
    상기 유전체층 내에 매립되며 상기 플레이트 부분의 후면과 접촉하는 비아를 더 포함하는 인쇄 배선 보드.
  3. 인쇄 배선 보드와 상기 인쇄 배선 보드 상에 탑재되는 반도체 칩을 포함하는 반도체 패키지로서,
    상기 인쇄 배선 보드는,
    주요 표면을 갖는 유전체층과,
    상기 유전체층 내에 매립된 접속 패드를 포함하며,
    상기 접속 패드는,
    전면과 후면을 갖는 플레이트 부분과, 상기 플레이트 부분의 전면에 위치한 컨택트 부분을 포함하되, 상기 컨택트 부분은 상기 유전체층의 주요 표면에서 노출되는 주요 표면을 가지며 상기 플레이트 부분보다 작으며,
    상기 반도체 칩은,
    솔더 범프와, 상기 솔더 범프 하부에 위치하는 언더 범프 메탈을 포함하며,
    상기 컨택트 부분의 직경은 상기 언더 범프 메탈의 직경과 실질적으로 동일한,
    반도체 패키지.
  4. 인쇄 배선 보드를 제조하는 방법으로서,
    베이스 재료를 마련하는 단계와,
    상기 베이스 재료 상에 제 1 스루 홀을 갖는 제 1 막을 형성하는 단계와,
    상기 제 1 스루 홀 상에 배치되며 상기 제 1 스루 홀보다 큰 제 2 스루 홀을 갖는 제 2 막을 상기 제 1 막 상에 형성하는 단계와,
    상기 제 1 스루 홀 및 상기 제 2 스루 홀 내로 메탈을 충진함으로써 접속 패드를 형성하는 단계와,
    상기 접속 패드를 형성한 후 상기 제 1 막 및 제 2 막을 제거하는 단계와,
    상기 베이스 재료와 상기 접속 패드를 피복하도록 유전체층을 형성하는 단계와,
    상기 유전체층을 형성한 후 상기 베이스 재료를 제거하는 단계를 포함하는
    인쇄 배선 보드 제조 방법.
  5. 제 4 항에 있어서,
    상기 베이스 재료를 제거하기 전에 그리고 상기 유전체층을 형성한 후에 제 1 유전체층을 관통하여 상기 접속 패드에 이르는 비아 홀을 형성하는 단계와,
    상기 비아 홀 내로 메탈을 충진함으로써 비아를 형성하는 단계를 더 포함하는
    인쇄 배선 보드 제조 방법.
  6. 제 4 항에 있어서,
    상기 제 1 막을 형성하는 단계는,
    상기 베이스 재료 상에 제 1 레지스트막을 형성하는 단계와,
    포토리소그래피에 의해 상기 제 1 레지스트막에 상기 제 1 스루 홀을 형성하는 단계를 포함하며,
    상기 제 2 막을 형성하는 단계는,
    상기 제 1 스루 홀을 형성하는 상기 제 1 레지스트막 상에 제 2 레지스트막을 형성하는 단계와,
    포토리소그래피에 의해 상기 제 2 레지스트막에 상기 제 2 스루 홀을 형성하는 단계를 포함하는
    인쇄 배선 보드 제조 방법.
  7. 인쇄 배선 보드와 상기 인쇄 배선 보드 상에 탑재되는 반도체 칩을 포함하는 반도체 패키지의 제조 방법으로서,
    상기 인쇄 배선 보드는,
    주요 표면을 갖는 유전체층과,
    상기 유전체층 내에 매립된 접속 패드를 포함하며,
    상기 접속 패드는,
    전면과 후면을 갖는 플레이트 부분과, 상기 플레이트 부분의 전면에 위치한 컨택트 부분을 포함하되, 상기 컨택트 부분은 상기 유전체층의 주요 표면에서 노출되는 주요 표면을 가지며 상기 플레이트 부분보다 작으며,
    상기 반도체 칩은,
    솔더 범프와, 상기 솔더 범프 하부에 위치하는 언더 범프 메탈을 포함하며,
    상기 컨택트 부분의 직경은 상기 언더 범프 메탈의 직경과 실질적으로 동일하며,
    상기 반도체 패키지 제조 방법은,
    상기 인쇄 배선 보드를 준비하는 단계와,
    상기 반도체 칩을 준비하는 단계와,
    상기 솔더 범프를 상기 컨택트 부분에 솔더링하는 단계를 포함하는
    반도체 패키지 제조 방법.
KR1020090074735A 2008-10-21 2009-08-13 인쇄 배선 보드 및 그 제조 방법 KR101103857B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008271265A JP4803844B2 (ja) 2008-10-21 2008-10-21 半導体パッケージ
JPJP-P-2008-271265 2008-10-21

Publications (2)

Publication Number Publication Date
KR20100044084A true KR20100044084A (ko) 2010-04-29
KR101103857B1 KR101103857B1 (ko) 2012-01-11

Family

ID=42107990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090074735A KR101103857B1 (ko) 2008-10-21 2009-08-13 인쇄 배선 보드 및 그 제조 방법

Country Status (3)

Country Link
US (2) US8209856B2 (ko)
JP (1) JP4803844B2 (ko)
KR (1) KR101103857B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502336B2 (en) 2013-03-13 2016-11-22 Intel Corporation Coreless substrate with passive device pads
KR20170109865A (ko) * 2016-03-22 2017-10-10 삼성전자주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2010233109B2 (en) 2009-04-09 2014-10-30 California Institute Of Technology Molecular sieves and related methods and structure directing agents
US9627254B2 (en) * 2009-07-02 2017-04-18 Flipchip International, Llc Method for building vertical pillar interconnect
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8338286B2 (en) 2010-10-05 2012-12-25 International Business Machines Corporation Dimensionally decoupled ball limiting metalurgy
US9137903B2 (en) * 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US9741645B2 (en) * 2011-12-21 2017-08-22 Intel Corporation Dense interconnect with solder cap (DISC) formation with laser ablation and resulting semiconductor structures and packages
US8653662B2 (en) * 2012-05-02 2014-02-18 International Business Machines Corporation Structure for monitoring stress induced failures in interlevel dielectric layers of solder bump integrated circuits
CN104576425A (zh) * 2014-12-16 2015-04-29 南通富士通微电子股份有限公司 单层基板封装工艺
CN104576586A (zh) * 2014-12-16 2015-04-29 南通富士通微电子股份有限公司 单层基板封装结构
CN104409365B (zh) * 2014-12-23 2018-07-17 通富微电子股份有限公司 一种bga基板的制作方法
KR102426111B1 (ko) * 2015-04-14 2022-07-28 엘지이노텍 주식회사 임베디드 인쇄회로기판
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
WO2017111950A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Electronic assembly that includes a bridge
JP2017135193A (ja) * 2016-01-26 2017-08-03 イビデン株式会社 プリント配線板、及び、そのプリント配線板の製造方法
CN106158811B (zh) * 2016-08-23 2019-05-14 江阴芯智联电子科技有限公司 一种多层电子支撑结构及其制造方法
WO2020196180A1 (ja) * 2019-03-22 2020-10-01 キヤノン・コンポーネンツ株式会社 配線板および電子機器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656858A (en) * 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
JP3405628B2 (ja) * 1995-12-08 2003-05-12 松下電器産業株式会社 回路基板上の端子電極とその形成方法、並びに半導体装置の実装体
GB2319862A (en) * 1996-11-28 1998-06-03 Ibm Performing computer-based on-line commerce using an intelligent agent
JP3220419B2 (ja) 1996-12-27 2001-10-22 イビデン株式会社 多層プリント配線板
JPH10233417A (ja) 1997-02-19 1998-09-02 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2000269271A (ja) 1999-03-16 2000-09-29 Toshiba Corp 半導体回路装置およびその製造方法
EP2086299A1 (en) * 1999-06-02 2009-08-05 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
JP3692978B2 (ja) 2001-07-24 2005-09-07 日立電線株式会社 配線基板の製造方法
US6661098B2 (en) * 2002-01-18 2003-12-09 International Business Machines Corporation High density area array solder microjoining interconnect structure and fabrication method
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
US7993983B1 (en) * 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
JP2005183792A (ja) * 2003-12-22 2005-07-07 Mitsubishi Gas Chem Co Inc フリップチップ搭載用プリント配線板の製造方法
US7427809B2 (en) * 2004-12-16 2008-09-23 Salmon Technologies, Llc Repairable three-dimensional semiconductor subsystem
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4937842B2 (ja) * 2007-06-06 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI351751B (en) * 2007-06-22 2011-11-01 Ind Tech Res Inst Self-aligned wafer or chip structure, self-aligned
US7888181B2 (en) * 2008-09-22 2011-02-15 Stats Chippac, Ltd. Method of forming a wafer level package with RDL interconnection over encapsulant between bump and semiconductor die
US7786008B2 (en) * 2008-12-12 2010-08-31 Stats Chippac Ltd. Integrated circuit packaging system having through silicon vias with partial depth metal fill regions and method of manufacture thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9502336B2 (en) 2013-03-13 2016-11-22 Intel Corporation Coreless substrate with passive device pads
KR20170109865A (ko) * 2016-03-22 2017-10-10 삼성전자주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지

Also Published As

Publication number Publication date
KR101103857B1 (ko) 2012-01-11
JP4803844B2 (ja) 2011-10-26
US20120132463A1 (en) 2012-05-31
US8209856B2 (en) 2012-07-03
US20100096744A1 (en) 2010-04-22
US8373276B2 (en) 2013-02-12
JP2010103187A (ja) 2010-05-06

Similar Documents

Publication Publication Date Title
KR101103857B1 (ko) 인쇄 배선 보드 및 그 제조 방법
US9177899B2 (en) Semiconductor package and method for fabricating base for semiconductor package
KR101168263B1 (ko) 반도체 패키지 및 그 제조 방법
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
US20040099960A1 (en) Economical high density chip carrier
TWI694612B (zh) 半導體模組
US20100308451A1 (en) Wiring substrate and method of manufacturing the same
JP2009182201A (ja) 半導体装置およびその製造方法
KR20070120449A (ko) 배선 기판, 그 제조 방법 및 반도체 장치
CN110970312B (zh) 封装件及其形成方法
KR20100086472A (ko) 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
TWI585926B (zh) 設有加強層及整合雙路由電路之半導體組體及製作方法
TWI740219B (zh) 載板及其製作方法
US9462704B1 (en) Extended landing pad substrate package structure and method
CN110729254B (zh) 封装体的接着结构及其制造方法
JP6418757B2 (ja) 配線基板及びその製造方法と半導体装置
US11948899B2 (en) Semiconductor substrate structure and manufacturing method thereof
JP7301919B2 (ja) 制約されたはんだ相互接続パッドを備える回路基板
CN114242708A (zh) 半导体封装
US8232639B2 (en) Semiconductor-device mounted board and method of manufacturing the same
US9736941B1 (en) Wiring substrate
TWI590397B (zh) 具有散熱座且整合雙增層電路之散熱增益型半導體組體及製作方法
KR101574019B1 (ko) 인쇄회로기판의 제조 방법
JP5273749B2 (ja) プリント配線板の製造方法
US20240203921A1 (en) Semiconductor substrate structure, semiconductor structure and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150213

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee