JP2008513986A - 熱分配器を一体化した電子デバイス - Google Patents

熱分配器を一体化した電子デバイス Download PDF

Info

Publication number
JP2008513986A
JP2008513986A JP2007531739A JP2007531739A JP2008513986A JP 2008513986 A JP2008513986 A JP 2008513986A JP 2007531739 A JP2007531739 A JP 2007531739A JP 2007531739 A JP2007531739 A JP 2007531739A JP 2008513986 A JP2008513986 A JP 2008513986A
Authority
JP
Japan
Prior art keywords
electronic device
layer
heat
connection
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007531739A
Other languages
English (en)
Other versions
JP5050246B2 (ja
Inventor
クリスチャン、バル
オリビエ、リニエ
レジ、ボカジェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3D Plus SA
Original Assignee
3D Plus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3D Plus SA filed Critical 3D Plus SA
Publication of JP2008513986A publication Critical patent/JP2008513986A/ja
Application granted granted Critical
Publication of JP5050246B2 publication Critical patent/JP5050246B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/165—Stabilizing, e.g. temperature stabilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本発明は、熱分配器を組み込んだ電子デバイスに関するものであり、特に、１つ以上の素子のレベルを有するプラスチックパッケージ型式のデバイスに適用される。本発明によれば、例えばパッケージ型式の電子デバイスに、接続表面（２２）上に分布されるパッド（１１）が外部接続用として装備される。この電子デバイスは、該接続表面に平行に配置される不均等構造の熱伝導プレート（２３）を含み、これによって、デバイスが所定の外部温度に曝露された時に、各外部接続パッドに、接続表面上のその位置に応じて、制御された熱量を供給することが可能になる。デバイスがプリント回路型式の支持体（２０）を含むパッケージである場合は、伝導プレートが、該支持体の内部の層を有利に構成するであろう。
【選択図】図５Ａ

Description

本発明は熱分配器を組み込んだ電子デバイスに関するものであり、特に、１つ以上の素子のレベルを有するプラスチックパッケージ型式のデバイスに適用される。
電子部品の小型化に対する一層強まる要求に対応するため、現行技術から、素子を封入したパッケージの形態、例えばセラミックパッケージまたはプラスチックパッケージの形態の電子デバイスが知られるが、後者のプラスチックパッケージの範疇のものが最も広く普及している。パッケージは、素子を載せた絶縁材料製の支持体を１つ以上のレベルにおいて含んでおり、素子は、例えばエポキシタイプのプラスチックの封止材で被覆される。支持体は、その内面および外面のそれぞれに接続パッドを有しており、それぞれ、素子の接続用として、および基板へのパッケージの接続用として用いられる。
図１Ａおよび図１Ｂは、それぞれ、基板１００に接続するように構成されたＢＧＡ（ボールグリッドアレー：Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ１の例と、ＬＧＡ（ランドグリッドアレー：Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）パッケージ１’の例とを示す。パッケージの外面輪郭１０のみが示されているが、この内部に、支持体および電子素子が１つ以上のレベルに配置される（図示されていない）。パッケージには、基板１００上の接続パッド１０１と接続するための外部接続パッド１１が装備される。最も一般的な図１Ａの例においては、パッケージの外部接続パッド１１にボール１２が設けられ（これからＢＧＡと呼称される）、それによって対面する接続パッドの位置決めがきわめて容易になる。ボールは、はんだ層１０２、例えばスズ／鉛合金または無鉛合金の層を設けることによって、基板上のパッド１０１にはんだ付けされる。しかし、ボールなしの、パッド間の直接のはんだ付けも可能である。これは、図１Ｂに示すようなＬＧＡパッケージの例である。この場合は、はんだ層１０３を設けることによって、パッケージの外部接続パッド１１を基板上の接続パッド１０１に直接はんだ付けすることができる。
図１Ａまたは図１Ｂに示すパッケージの製造には、例えば、接続パッドを互いにはんだ付けすることによってパッケージ上の接続パッドを基板上の接続パッドに接合するために、ボールが装備されるか否かには関係なく加熱のステップが必要になる。このステップの間、パッケージは高温の炉内を通過する。その温度は、無鉛はんだを用いる場合、約２３０℃またはそれ以上に達する可能性がある。この型式のパッケージの場合、その寸法（通常５〜５０ｍｍになる）のために、接続パッドの数はかなりの多数（数百または数千にさえも）になり、炉内を通過する際、パッケージの中心に位置するパッドの到達温度は、特にプラスチックパッケージの場合、使用材料の熱伝導性が低いことによって、周縁に位置するパッドの到達温度よりも大幅に（４０℃〜８０℃だけ）低くなる。異なる接続パッドにおけるこの温度の不均等性は、中心における到達温度がはんだ付けに十分な温度に確実に達するように、炉の加熱温度をさらに高めなければならないことを意味しているが、これは、パッケージ内の電子素子、またパッケージ外のあらゆる部品をも損傷する危険性を孕んでいる。
本発明は、接続表面上に分布されたパッドを外部接続用として装備された電子デバイスにおける上記の問題点を改善することを目的とする。本発明による改善策は、電子デバイスが、前記接続表面に平行に配置される不均等構造の熱伝導プレートを含んでおり、これによって、デバイスが所定の外部温度に曝露された時に、各外部接続パッドに、接続表面上のその位置に応じて、制御された熱量を供給することが可能になる、という特徴を有する。
デバイスの中にこのように組み込まれる熱伝導プレートは、外部から供給される熱を全接続表面上に配分し、それによって、外部接続パッドをはんだ付けする際の炉の加熱温度を低下させることが可能になる。
代替的な実施形態によれば、電子デバイスが、プリント回路型式の支持体を含むパッケージ型式であり、伝導プレートが支持体の内部の層を形成する。
別の代替的な実施形態によれば、伝導プレートが、熱の相互接続体を形成する多層プレートであり、これによって、デバイスの各外部接続パッドへの熱の供給の制御が可能になる。
本発明によるデバイスは、種々の代替的実施形態に従って、１つ以上のレベルに配置される電子素子を含むことができる。
さらなる利点および特徴は、添付の図面に基づく以下の説明によってさらに明確になるであろう。
図においては、同じ要素には同じ参照記号を付している。
図２、図３および図４Ａ、４Ｂは、本発明による電子デバイスの３つの実施例を示す。これらのデバイスはＢＧＡパッケージ型式のものであるが、本発明は他の型式のパッケージにも等しく適切に適用される。明確にするために、数個の接続ボール１２のみを示しているが、実際のデバイスにおいては、通常、数百個のボールが存在する可能性がある。パッケージは、電気絶縁材料の少なくとも１つの層によって形成される支持体２０を含む。この支持体２０は、上面２１および下面２２を備えており、下面２２がデバイスの外部接続表面を形成する。電子デバイスには、接続表面２２上に分布されるパッド１１が、外部接続用として装着される。本発明によれば、デバイスは、該接続表面２２に平行に配置される不均等構造の熱伝導プレート２３を含んでおり、これによって、デバイスが所定の外部温度に曝露された時に、各外部接続パッド１１に、接続表面上のその位置に応じて、制御された熱量を供給することが可能になる。
図２および図３の実施形態によれば、伝導プレート２３は前記接続表面２２の上部、すなわち、外部接続パッド１１を支持する面と反対側に配置される。
図２の実施形態においては、伝導プレートは、熱伝導材料の層、例えば銅または炭素の層から形成される。この伝導プレートには、例えば接続パッド１１の上部に位置する形態可変の開口２３０が穿孔される。この開口の特殊な形態によって、デバイスの外側とパッド上部の領域との間のプレートの熱抵抗を制御することができ、それによって、周縁に供給される熱量と同等の熱量をデバイスの中心に向かって供給することが可能になる。これを実行するため、開口を、例えば、接続表面上のパッド１１の上部に配置される近似的に円筒状の穴から構成する。この穴の直径Ｄｉは、熱の供給を全表面においてほぼ均等にするために、接続表面上のパッドの位置に応じて計算する。このため、図２に示す実施形態においては直径Ｄ２が直径Ｄ１よりも大きい。すなわち、開口２３０の直径はデバイスの中心から離れるほど大きくなる。この実施形態においては、熱伝導材料の層２３にも、電気接続体２４の通路用として、穴２３３が穿孔される。この電気接続体２４は、外部接続パッド１１を、支持体２０の上面に配置される内部接続パッド２５に接続し、電子素子（図示されていない）への接続を可能にする。この実施例においては、プレートからパッドへの熱拡散を促進するために、熱伝導材料の層２３を、接続表面２２に平行に、かつ可能な限りそれに近づけて配置する。一般的に、接続ボールは、１ミリメートルより短い距離Ｄだけ離して配置される。伝導プレート２３を接続表面の近くに配置することが目的であり、例えば、該表面からプレートを分離する厚さｅ１を数１０ミクロン、通常は５０μｍとし、プレートの厚さを３０〜１５０μｍにすることになるであろう。
図３に示す実施形態においても、同様に、伝導プレート２３が熱伝導材料の層によって形成される。しかし、図２の場合と違って、伝導プレートにおける開口が厚さ可変の領域によって置き換えられている。厚さ可変の領域の厚さＬ１、Ｌ２は、同様に、熱の供給を全表面において近似的に均等にするように計算する。例えば、領域２３１は、近似的に円筒状であって、接続表面上のパッドの上部に配置され、当該領域が位置するこれらのパッドの位置に応じて、図３にＤ１、Ｄ２で示すように可変の直径を有する。
図４Ａおよび４Ｂに示す実施形態においては、伝導プレート２３が接続表面２２の下側、すなわち、接続表面に関して外部接続パッド１１と同じ側に置かれている。この実施形態は、支持体内における熱損失を制限するという利点を有する。実際には、伝導プレート２３は、電導特性をも有する熱伝導材料の層によって形成することができるので、外部接続パッド１１を、層２３そのものの中に形成することができる。図４Ａは断面図を示し、図４Ｂは下から見上げた平面図を示す（ボール１２は見えていない）。伝導プレート２３は、例えば、熱伝導性でかつ電導性の材料、例えば銅の層によって形成される。その場合、プレートは、外部接続パッド１１を出現させる形状にカットされ、その周りに熱伝導材料を含まないリング部分２３２を残す。このリング部分２３２は、デバイスの中心に近づくほどそれぞれ小さくなる可変直径Ｘ３、Ｘ２、Ｘ１を有する。これは、同様に、デバイスの外側から各接続パッド１１へのプレートの熱抵抗を、各パッドにおける均等性を最大化するように制御するためである。
図５Ａ、５Ｂおよび図６は、本発明によるいずれもＢＧＡ型式の電子デバイスの３つの実施形態を示す。これらの電子デバイスには、熱伝導材料の層から構成される熱伝導プレート２３が装備される。この熱伝導プレート２３は、接続表面２２に平行に配置され、不均等構造を有しており、それによって、デバイスが外部温度に直接曝露された時に、各外部接続パッド１１に、制御された熱量を供給することが可能になる。この実施形態においては、伝導材料の層は、接続表面の上部に配置され、例えば図２および図３によって表現されるプレート形状を備えている。この場合、ただ、接続体２４の通路用の穴のみが示されている。例えば、支持体２０が多層のプリント回路型式のものである場合は、熱伝導材料の層２３はプリント回路の１つの層を形成する。代替的な実施形態においては、層２３を、図４Ａに示す実施形態と全く同様に、接続表面の下に位置させることができる。
図５Ａは、素子の１つのレベルを有するプラスチックパッケージ型式の電子パッケージを示す。記号５０で示す素子は、支持体上の内部接続パッド２５と電子素子上の接続パッド５１０とを接続する接続線５１によってパッケージの支持体２０に電気接続される。素子は、エポキシタイプのプラスチック層で封止される。図５Ｂは、素子の数層のレベルを有するプラスチックパッケージ型式の電子パッケージを示す。その構造は図５Ａに示すパッケージの構造と同様であるが、素子が相互に積み重ねられ、そのすべてが接続線５１によって支持体２０上の内部接続パッド２５に接続されるという点が異なっている。
図６は、素子の数層のレベルを有するプラスチックパッケージ型式の電子パッケージを示す。この実施形態においては、素子が、当出願人の名前による仏国特許出願公開第２ ６７０ ３２３ Ａ１号明細書に記載される型式の３次元構造に積み重ねられる。この構造においては、電子素子５０が、基板６０上に所定のパターンで配置され、接続線５１によって、基板上の接続パッド６２に接続される。基板は、エポキシタイプの絶縁層６１内に封止されて互いの上に積み重ねられ、支持体２０の上に載せられる。この構造の１つの特徴は、特に、記号６３で示す接続体によって、パッケージの側面を介して素子が電気接続される点にある。この記号６３の接続体は、接続パッド６２を支持体２０上の内部接続パッド２５に接続するが、その場合、内部接続線によらずに、素子上の接続パッドを内部接続パッド２５に直接接続する。この場合、熱伝導材料の層２３の大きさは、支持体２０の大きさよりも小さくすることが望ましい。これによって、用いる熱伝導材料が電導体であっても短絡路が生じる危険性がなくなる。この方法で、伝導プレートの周りに存在することになる厚さＬの絶縁体６１の帯状部分によって、電気の絶縁が図られる。その際、プレートが、その周縁に所定数の熱接続リード線を有していると有利である（図６には示していない）。
図７は、第４の実施例による熱伝導プレートの例を示す。このプレートは、図６に示す型式の電気デバイスに特に有用である。
この実施形態においては、伝導プレート２３が、各パッドへの供給熱量を制御するための熱的内部接続体を形成するように、熱伝導材料の層と熱絶縁材料の層とが交互に交替する構造によって形成される。より正確に言えば、この実施形態においては、プレート２３が、熱伝導材料の上部の均等な第１層７０と、熱接続体７３によって該第１層に熱的に連結される熱伝導材料の下部の第２層７１とを含んでいる。２つの層７０および７１は、熱絶縁材料の層７２によって分離される。下部層７１は、不均等な形態を有しており、可変の熱抵抗を有する１組の熱伝導体（７１１、７１２）を形成する。この不均等な形態は、各外部接続パッド１１への供給熱量を制御するために所定のパターンに配置される。
この実施形態が、図８Ａ〜８Ｄに示すデバイスの種々の部分図によって表現される。図８Ａは、絶縁材料層７２の上に載せられた熱伝導材料の上部第１層７０の上面図を示す。層７０は、実質的に均等であり、図６の実施形態と同様に、それが電導特性を有する材料製であっても、側面の電気接続体（図示されていない）との短絡路を生じないように、絶縁材料の層よりも小さい寸法のものにする。その際、前記のように、外部との熱伝導を改善するために、熱接続リード線７０１を、その周縁に、各コーナーに１つあるいは層の全周に設ける。図８Ｂは、電子デバイスを下から見た図で、支持体２０の下面上の、外部接続表面２２上のパッドに固定された接続ボール１２を示している。図８Ｃおよび８Ｄは下部層７１の形態の例を示す。図８Ｃは上部層７０の上面図であり、図８Ｄは層７１の上面図である。図８Ｃにおいては、下部層の要素は点線で表示されている。特に、熱絶縁層７２を貫通して熱伝導層７０を熱伝導層７１に接続する熱接続体７３が点線で示されている。この実施形態においては、熱伝導層７１の形態は、熱接続体７３によって層７０に接続される中心のディスク（７１１）と、層上の位置に応じて寸法が異なるパッド７１２と、熱伝導線７１３とから構成され、熱抵抗が変化する熱伝導体を形成する。これによって、電子デバイスの各外部接続パッドの上部に、接続表面上のその位置に関係なく、実質的に同じ熱量を供給し得るようになる。
ＢＧＡパッケージの例を示す。 ＬＧＡパッケージの例を示す。 熱伝導プレートを備えた本発明による電子デバイスの第１の実施例を示す（部分図）。 熱伝導プレートを備えた本発明による電子デバイスの第２の実施例を示す（部分図）。 熱伝導プレートを備えた本発明による電子デバイスの第３の実施例を側面図で示す（部分図）。 熱伝導プレートを備えた本発明による電子デバイスの第３の実施例を平面図で示す（部分図）。 電子素子の１つのレベルを有する、本発明によるパッケージ型式の電子デバイスの１つの変形態様の断面図を示す。 電子素子の数層のレベルを有する、本発明によるパッケージ型式の電子デバイスの１つの変形態様の断面図を示す。 電子素子の数層のレベルを有する、本発明によるパッケージ型式の電子デバイスの第２の変形態様の断面図を示す。 図６に示す型式の電子デバイスの中に配置される、第４の実施例による熱伝導プレートの例を示す。 図７に示すデバイスの外観を示す。

Claims (14)

  1. 接続表面（２２）上に分布されたパッド（１１）を外部接続用として装備された電子デバイス（１、１’）において、該電子デバイス（１、１’）が、該接続表面に平行に配置される熱伝導プレート（２３）を含み、該熱伝導プレート（２３）は、該接続表面上の該パッドの上部に配置される厚さ可変の領域（２３１）を備えた熱伝導材料の層から形成される不均等構造を有しており、これによって、該デバイスが所定の外部温度に曝露された時に、各外部接続パッドに、該接続表面上のその位置に応じて、制御された熱量を供給することが可能になることを特徴とする電子デバイス。
  2. 前記伝導プレートが前記接続表面の上部にあることを特徴とする請求項１に記載の電子デバイス。
  3. 前記領域の厚さがゼロの場合には、該領域が開口（２３０）を形成すること、および、該開口の形態が可変であることを特徴とする請求項２に記載の電子デバイス。
  4. 前記領域が、位置によって変化する直径を有する近似的な円筒形状であることを特徴とする請求項１〜３のいずれか一項に記載の電子デバイス。
  5. 前記伝導プレート（２３）が、各パッドへの熱の供給を制御するための熱的内部接続体を形成するように、熱伝導材料と熱絶縁材料とからなる層（７０、７１、７２）が交互に交替する構造によって形成されることを特徴とする請求項２に記載の電子デバイス。
  6. 前記プレートが、熱伝導材料の上部の均等な第１層（７０）と、該第１層に熱的に連結される熱伝導材料の下部の第２層（７１）とを含み、該下部層（７１）は、各パッドへの熱の供給を制御するために所定のパターンに配置される熱抵抗可変の熱伝導体（７１３）の組立体を形成することを特徴とする請求項５に記載の電子デバイス。
  7. 前記熱伝導材料が銅であることを特徴とする請求項１〜６のいずれか一項に記載の電子デバイス。
  8. 前記熱伝導材料が炭素であることを特徴とする請求項１〜６のいずれか一項に記載の電子デバイス。
  9. 前記伝導プレートが、前記接続表面の下側に配置され、かつ電導特性をも有しており、前記外部接続パッドが前記層内に形成されることを特徴とする請求項１に記載の電子デバイス。
  10. 前記デバイスがパッケージ型式のものであり、該デバイスは、電気絶縁材料の少なくとも１つの層によって形成される支持体（２０）を含み、該支持体（２０）は上面（２１）および下面（２２）を備え、該下面が該デバイスの前記外部接続表面を形成し、該デバイスは、さらに、１つ以上のレベルに配置される１組の電子素子（５０）を含み、該素子は、電導体（５１）によって、該支持体の上面上の内部接続パッド（２５）に接続され、該内部接続パッドは該外部接続表面上の前記パッドに接続されることを特徴とする請求項１〜９のいずれか一項に記載の電子デバイス。
  11. 前記支持体が多層の支持体であり、かつ前記伝導プレートが前記接続表面の上部に配置される場合に、該伝導プレート（２３）が該支持体の１つ以上の層を形成し、該プレートには前記電気接続体の通路用の穴が穿孔されることを特徴とする請求項１０に記載の電子デバイス。
  12. 前記電子素子が前記支持体上に種々のレベルにおいて配置され、上部階層の該素子は、前記パッケージの外側面に設けられる接続体（６３）を介して前記内部接続パッドに接続されることを特徴とする請求項１０に記載の電子デバイス。
  13. 前記熱伝導プレート（２３）が少なくとも１つの伝導材料の層を有し、該層の大きさは前記支持体の大きさよりも小さく、かつ、該層は、その周縁に所定数の熱接続リード線（７０１）を有することを特徴とする請求項１２に記載の電子デバイス。
  14. 前記外部接続パッドにボール（１２）が設けられることを特徴とする請求項１〜１３のいずれか一項に記載の電子デバイス。
JP2007531739A 2004-09-21 2005-09-07 熱分配器を一体化した電子デバイス Active JP5050246B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0409974 2004-09-21
FR0409974A FR2875672B1 (fr) 2004-09-21 2004-09-21 Dispositif electronique avec repartiteur de chaleur integre
PCT/EP2005/054419 WO2006032611A1 (fr) 2004-09-21 2005-09-07 Dispositif electronique avec repartiteur de chaleur integre

Publications (2)

Publication Number Publication Date
JP2008513986A true JP2008513986A (ja) 2008-05-01
JP5050246B2 JP5050246B2 (ja) 2012-10-17

Family

ID=34948619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007531739A Active JP5050246B2 (ja) 2004-09-21 2005-09-07 熱分配器を一体化した電子デバイス

Country Status (7)

Country Link
US (1) US7476965B2 (ja)
EP (1) EP1792526B1 (ja)
JP (1) JP5050246B2 (ja)
KR (1) KR20070057958A (ja)
DE (1) DE602005015465D1 (ja)
FR (1) FR2875672B1 (ja)
WO (1) WO2006032611A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2884049B1 (fr) * 2005-04-01 2007-06-22 3D Plus Sa Sa Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion
EP1924854B1 (en) * 2005-08-16 2016-04-13 Oridion Medical 1987 Ltd. Breath sampling device and method for using same
FR2894070B1 (fr) * 2005-11-30 2008-04-11 3D Plus Sa Sa Module electronique 3d
FR2895568B1 (fr) * 2005-12-23 2008-02-08 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2905198B1 (fr) * 2006-08-22 2008-10-17 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2911995B1 (fr) * 2007-01-30 2009-03-06 3D Plus Sa Sa Procede d'interconnexion de tranches electroniques
FR2923081B1 (fr) * 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
FR2940521B1 (fr) 2008-12-19 2011-11-11 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface
FR2943176B1 (fr) 2009-03-10 2011-08-05 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
KR101212061B1 (ko) * 2010-06-09 2012-12-13 에스케이하이닉스 주식회사 반도체 칩 및 그 반도체 패키지와 이를 이용한 스택 패키지
US11213690B2 (en) 2012-06-15 2022-01-04 Medtronic, Inc. Wafer level packages of high voltage units for implantable medical devices
US8824161B2 (en) 2012-06-15 2014-09-02 Medtronic, Inc. Integrated circuit packaging for implantable medical devices
GB2520952A (en) 2013-12-04 2015-06-10 Ibm Flip-chip electronic device with carrier having heat dissipation elements free of solder mask
CN107069518B (zh) * 2017-05-16 2019-06-21 鲍菊芳 一种抽拉式的电气设备箱

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162539A (ja) * 1995-12-08 1997-06-20 Seiko Epson Corp 半導体チップの実装方法
JP2000114674A (ja) * 1998-10-08 2000-04-21 Sony Corp 伝熱部を備えるプリント回路板およびプリント配線基板
JP2001060644A (ja) * 1999-07-02 2001-03-06 Internatl Business Mach Corp <Ibm> 多層相互接続構造および電子パッケージ
JP2003037339A (ja) * 2001-07-26 2003-02-07 Pfu Ltd はんだ付け方法と、プリント配線板およびはんだ付け装置ならびにはんだ付け温度調整装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2456388A1 (fr) * 1979-05-10 1980-12-05 Thomson Brandt Microboitier de circuit electronique, et circuit hybride comportant un tel microboitier
FR2485262A1 (fr) * 1980-06-19 1981-12-24 Thomson Csf Boitier d'encapsulation resistant a de fortes pressions externes
FR2485796A1 (fr) * 1980-06-24 1981-12-31 Thomson Csf Resistance electrique chauffante et tete d'imprimante thermique comportant de telles resistances chauffantes
FR2525815B1 (fr) * 1982-04-27 1985-08-30 Inf Milit Spatiale Aeronaut Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs
FR2527039A1 (fr) * 1982-05-14 1983-11-18 Inf Milit Spatiale Aeronaut Dispositif de protection d'un dispositif electronique contre les tensions engendrees par un champ electromagnetique
FR2538618B1 (fr) * 1982-12-28 1986-03-07 Inf Milit Spatiale Aeronaut Boitier pour composant electronique comportant un element fixant l'humidite
FR2547113B1 (fr) * 1983-06-03 1986-11-07 Inf Milit Spatiale Aeronaut Boitier d'encapsulation de composant electronique, durci vis-a-vis des radiations
FR2550009B1 (fr) * 1983-07-29 1986-01-24 Inf Milit Spatiale Aeronaut Boitier de composant electronique muni d'un condensateur
US5237204A (en) * 1984-05-25 1993-08-17 Compagnie D'informatique Militaire Spatiale Et Aeronautique Electric potential distribution device and an electronic component case incorporating such a device
FR2591801B1 (fr) * 1985-12-17 1988-10-14 Inf Milit Spatiale Aeronaut Boitier d'encapsulation d'un circuit electronique
FR2614134B1 (fr) * 1987-04-17 1990-01-26 Cimsa Sintra Procede de connexion d'un composant electronique pour son test et son montage, et dispositif de mise en oeuvre de ce procede
FR2666190B1 (fr) * 1990-08-24 1996-07-12 Thomson Csf Procede et dispositif d'encapsulation hermetique de composants electroniques.
US5847448A (en) * 1990-12-11 1998-12-08 Thomson-Csf Method and device for interconnecting integrated circuits in three dimensions
FR2674680B1 (fr) * 1991-03-26 1993-12-03 Thomson Csf Procede de realisation de connexions coaxiales pour composant electronique, et boitier de composant comportant de telles connexions.
NZ241054A (en) * 1991-12-18 1995-10-26 Nz Forest Research Inst Ltd Maturing of cotyledonary stage embryos on a solid medium: oxygen and vapour permeable filter which is impermeable to microbes placed over plant material
FR2688629A1 (fr) * 1992-03-10 1993-09-17 Thomson Csf Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
FR2688630B1 (fr) * 1992-03-13 2001-08-10 Thomson Csf Procede et dispositif d'interconnexion en trois dimensions de boitiers de composants electroniques.
FR2691836B1 (fr) * 1992-05-27 1997-04-30 Ela Medical Sa Procede de fabrication d'un dispositif a semi-conducteurs comportant au moins une puce et dispositif correspondant.
FR2709020B1 (fr) * 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
FR2719967B1 (fr) * 1994-05-10 1996-06-07 Thomson Csf Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés.
US6058012A (en) * 1996-08-26 2000-05-02 Compaq Computer Corporation Apparatus, method and system for thermal management of an electronic system having semiconductor devices
FI974293A0 (fi) * 1997-11-21 1997-11-21 Muuntolaite Oy Kylelement foer ojaemnt foerdelad vaermebelastning
DE19930174A1 (de) * 1999-06-30 2001-01-04 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Ansteuerschaltung für LED und zugehöriges Betriebsverfahren
FR2802706B1 (fr) * 1999-12-15 2002-03-01 3D Plus Sa Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
FR2805082B1 (fr) * 2000-02-11 2003-01-31 3D Plus Sa Procede d'interconnexion en trois dimensions et dispositif electronique obtenu par ce procede
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US6541303B2 (en) * 2001-06-20 2003-04-01 Micron Technology, Inc. Method for conducting heat in a flip-chip assembly
US6768210B2 (en) * 2001-11-01 2004-07-27 Texas Instruments Incorporated Bumpless wafer scale device and board assembly

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162539A (ja) * 1995-12-08 1997-06-20 Seiko Epson Corp 半導体チップの実装方法
JP2000114674A (ja) * 1998-10-08 2000-04-21 Sony Corp 伝熱部を備えるプリント回路板およびプリント配線基板
JP2001060644A (ja) * 1999-07-02 2001-03-06 Internatl Business Mach Corp <Ibm> 多層相互接続構造および電子パッケージ
JP2003037339A (ja) * 2001-07-26 2003-02-07 Pfu Ltd はんだ付け方法と、プリント配線板およびはんだ付け装置ならびにはんだ付け温度調整装置

Also Published As

Publication number Publication date
US7476965B2 (en) 2009-01-13
EP1792526B1 (fr) 2009-07-15
EP1792526A1 (fr) 2007-06-06
FR2875672A1 (fr) 2006-03-24
JP5050246B2 (ja) 2012-10-17
DE602005015465D1 (de) 2009-08-27
WO2006032611A1 (fr) 2006-03-30
KR20070057958A (ko) 2007-06-07
FR2875672B1 (fr) 2007-05-11
US20070262443A1 (en) 2007-11-15

Similar Documents

Publication Publication Date Title
JP5050246B2 (ja) 熱分配器を一体化した電子デバイス
JP4833418B2 (ja) 同心状にリードが設けられたパワー半導体デバイスパッケージ
JP3084230B2 (ja) ボール・グリッド・アレイ・パッケージ
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US20140246783A1 (en) Semiconductor device and method for manufacturing the semiconductor device
US20030206401A1 (en) BGA/LGA with built in heat slug/spreader
JPH09321073A (ja) 半導体装置用パッケージ及び半導体装置
KR20020005591A (ko) 리드리스 칩 캐리어의 설계 및 구조
US20020070446A1 (en) Semiconductor device and method for the production thereof
US8125064B1 (en) Increased I/O semiconductor package and method of making same
CN101599476A (zh) 薄型双面封装基板及其制造方法
KR900007301B1 (ko) 반도체패키지
US7309838B2 (en) Multi-layered circuit board assembly with improved thermal dissipation
US20020195721A1 (en) Cavity down ball grid array packaging structure
JPH05175407A (ja) 半導体搭載基板
JP4934915B2 (ja) 半導体装置
US7190056B2 (en) Thermally enhanced component interposer: finger and net structures
JPH1032300A (ja) リードフレーム，半導体装置及び半導体装置の製造方法
US6541853B1 (en) Electrically conductive path through a dielectric material
US7956446B2 (en) Semiconductor device and method
WO2014166547A1 (en) Electronic device and method for producing an electronic device
KR101326534B1 (ko) 플립 칩 패키지
JP3076812U (ja) 配線板
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造
JP2649251B2 (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110415

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110426

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110518

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110525

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110620

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120501

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120704

R150 Certificate of patent or registration of utility model

Ref document number: 5050246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250